DE19811578A1 - Mehrlagige Leiterplatte sowie Verfahren zu deren Herstellung - Google Patents
Mehrlagige Leiterplatte sowie Verfahren zu deren HerstellungInfo
- Publication number
- DE19811578A1 DE19811578A1 DE19811578A DE19811578A DE19811578A1 DE 19811578 A1 DE19811578 A1 DE 19811578A1 DE 19811578 A DE19811578 A DE 19811578A DE 19811578 A DE19811578 A DE 19811578A DE 19811578 A1 DE19811578 A1 DE 19811578A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit board
- printed circuit
- layer
- board according
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07773—Antenna details
- G06K19/07777—Antenna details the antenna being of the inductive type
- G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07773—Antenna details
- G06K19/07777—Antenna details the antenna being of the inductive type
- G06K19/07779—Antenna details the antenna being of the inductive type the inductive antenna being a coil
- G06K19/07783—Antenna details the antenna being of the inductive type the inductive antenna being a coil the coil being planar
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07773—Antenna details
- G06K19/07777—Antenna details the antenna being of the inductive type
- G06K19/07784—Antenna details the antenna being of the inductive type the inductive antenna consisting of a plurality of coils stacked on top of one another
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/043—Printed circuit coils by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F5/00—Coils
- H01F5/003—Printed circuit coils
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2847—Sheets; Strips
- H01F2027/2861—Coil formed by folding a blank
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Networks & Wireless Communication (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Eine Leiterplatte hat wenigstens zwei elektrisch isolierenden Tragschichten (2, 3), die in jeweils verschiedenen Ebenen übereinander angeordnet sind. Es sind wenigstens zwei Leiterbahnschichten (6, 11) vorgesehen, wobei auf jeweils einer Tragschicht (2, 3; 16, 17; 25, 27; 35, 38; 54, 55) wenigstens eine Leiterbahnschicht (6, 11; 21, 22; 26, 28; 36, 39) angeordnet ist. Wenigstens zwei Tragschichten (2, 3; 16, 17; 25, 27; 35, 38; 54, 55) sind an einer gemeinsamen Seitenkante (4) einstückig miteinander verbunden.
Description
Die Erfindung betrifft eine mehrlagige Leiterplatte, die ins
besondere zur Herstellung einer Chipkarte bestimmt ist. Die
Erfindung betrifft weiterhin ein Verfahren zur Herstellung
einer mehrlagigen Leiterplatte, ein Verfahren zur Herstellung
einer mehrlagigen elektrischen Schaltung sowie eine Chipkarte
mit einer mehrlagigen Leiterplatte.
Bei mehrlagigen Leiterplatten sind häufig wenigstens zwei
elektrisch isolierende Tragschichten insbesondere aus Kunst
stoff in verschiedenen Ebenen übereinander angeordnet. Auf
den isolierenden Tragschichten sind wenigstens zwei Leiter
bahnschichten vorgesehen, wobei hier zumindest eine der Trag
schichten wenigstens eine Leiterbahnschicht aufweist.
Bei den Chipkarten des Standes der Technik wird die gattungs
gemäße mehrlagige Leiterplatte dazu eingesetzt, hohe Win
dungszahlen bei einer Sende-/Empfangsspule der Chipkarte zu
realisieren. Hierzu werden mehrere Lagen Spulenwindungen in
Mehrlagentechnik übereinander erzeugt, und zwar durch eine
Ätztechnik am jeweiligen Kartenumfang. Außerdem wird bei
steigender Komplexität und steigender Anzahl der in der Chip
karte enthaltenen Bauelemente auch ein größerer Umfang an
Verdrahtung benötigt.
Bei den gattungsgemäßen Chipkarten und bei den bekannten Lei
terplatten ist von Nachteil, daß diese aufwendig herzustellen
sind.
Es ist daher Aufgabe der Erfindung, eine Leiterplatte und ei
ne Chipkarte bereitzustellen, die einen mehrlagigen Aufbau
bei geringem Fertigungsaufwand erlaubt. Es ist darüber hinaus
Aufgabe der Erfindung, entsprechende Herstellungsverfahren
für mehrlagige Leiterplatten sowie mehrlagige elektrische
Schaltungen bereitzustellen.
Diese Aufgabe wird durch den Gegenstand der unabhängigen An
sprüche gelöst. Vorteilhafte Ausgestaltungen ergeben sich aus
den jeweiligen Unteransprüchen.
Gemäß der Erfindung ist vorgesehen, daß die isolierenden
Tragschichten an einer Seitenkante der mehrlagigen Leiter
platte bzw. der mehrlagigen elektrischen Schaltung miteinan
der verbunden sind.
Bei dieser Ausbildung ergeben sich zahlreiche Vorteile bei
der Herstellung der erfindungsgemäßen Leiterplatte bzw. der
elektrischen Schaltung. Durch die besondere Ausbildung ist
nämlich gewährleistet, daß die zwei Tragschichten auf einfa
che Weise zueinander ausgerichtet werden können, bevor sie
miteinander verbunden werden. Hierzu brauchen die beiden
Tragschichten nämlich nur entlang der gemeinsamen Seitenkante
zusammengefaltet werden. Gemäß dem Grundgedanken der Erfin
dung können auch mehr als zwei Tragschichten in der erfin
dungsgemäßen Leiterplatte bzw. elektrischen Schaltung vorge
sehen sein. Dann sind jeweils zwei Tragschichten an einer ge
meinsamen Seitenkante miteinander verbunden.
Die Tragschichten können vor dem Zusammenklappen entlang ei
ner gemeinsamen Seitenkante miteinander verbunden werden oder
auch von vornherein einstückig zusammenhängend ausgebildet
sein. Bei einer einstückigen Ausbildung ergibt sich der Vor
teil, daß die mehrlagige Leiterplatte bzw. elektrische Schal
tung zunächst als eine durchgehende Schaltung eines entspre
chend größeren Formats hergestellt werden kann. Hierfür kön
nen bekannte und kostengünstige Verfahren eingesetzt werden.
In einem abschließenden Schritt des Zusammenfaltens der Lei
terplatte wird dann die mehrlagige Anordnung der verschiede
nen Tragschichten hergestellt.
In einer weiteren Ausbildung der Erfindung kann zwischen we
nigstens zwei Tragschichten jeweils eine Kleberschicht vorge
sehen sein, mit der die Tragschichten fest miteinander ver
bunden werden. Dadurch wird die Haltbarkeit der Leiterplatte
bzw. der elektrischen Schaltung verbessert.
Die Leiterbahnschichten können aus Kupferkaschierung gefer
tigte Leiterbahnen aufweisen. Bei dieser Ausführung der Er
findung kann die Leiterplatte vorteilhafterweise mit herkömm
lichen-Herstellungsverfahren für einlagige Schaltungen herge
stellt werden.
Wenn zwischen wenigstens zwei Tragschichten jeweils eine Di
stanzschicht vorgesehen ist, dann kann die gewünschte Dicke
der Leiterplatte an beliebige Anforderungen angepaßt werden.
Es ist auch möglich, in der Distanzschicht wenigstens eine
Aussparung zur Aufnahme eines elektrischen Bauteils vorzuse
hen. Bei dieser Ausbildung können in die Aussparung bzw. in
die Aussparungen elektrische Bauteile wie Mikrochips so ein
gesetzt werden, daß sie von außen nicht mehr zugänglich sind.
Darüber hinaus läßt sich so ein Schutz des elektrischen Bau
teils gegen Umwelteinflüsse erreichen.
In weiterer Ausbildung der Erfindung ist vorgesehen, daß we
nigstens eine Tragschicht mindestens eine quer zu der Haup
terstreckungsrichtung der Tragschicht verlaufende Durchkon
taktierungsöffnung aufweist. Mit einer solchen Durchkontak
tierungsöffnung können auch komplexe mehrlagige Schaltungen
erzeugt werden, wenn die Durchkontaktierungsöffnung mit einer
Füllung aus leitendem Material wie Leitkleber, Silberpaste
oder Lot versehen ist. Damit lassen sich nämlich Leiterbahnen
in verschiedenen Ebenen miteinander verbinden.
Dabei läßt sich insbesondere eine Spule mit einer sehr hohen
Windungszahl ausbilden, wenn wenigstens zwei Leiterbahn
schichten jeweils Spulenwindungen mit Anschlußenden aufwei
sen. Die Anschlußenden der Spulenwindungen der jeweiligen
Leiterbahnschichten werden dann so über Durchkontaktierungs
öffnungen miteinander verbunden, daß die jeweiligen Spulen
windungen zu einer einzigen Spule mit vergrößert er Windungs
zahl in Reihe geschaltet sind.
Das erfindungsgemäße Verfahren zur Herstellung einer mehrla
gigen Leiterplatte bzw. einer mehrlagigen elektrischen Schal
tung sieht somit die folgenden Schritte vor:
- - Vorsehen von wenigstens eine Leiterbahnschicht aufweisen dem, elektrisch isolierendem Material,
- - Zusammenfalten des Leiterplattenmaterials durch Knicken entlang wenigstens einer Biegelinie, so daß wenigstens zwei jeweils durch eine Biegelinie voneinander getrennte und übereinander liegende Leiterplattenabschnitte gebil det werden.
Dabei ist vor dem Schritt des Vorsehens eines wenigstens eine
Leiterbahnschicht aufweisenden, elektrisch isolierenden Lei
terplattenmaterials der Schritt des Herstellens des Leiter
plattenmaterials vorgesehen.
Weitere Verfahrensschritte betreffen das Vorsehen der gegen
ständlichen Merkmale der erfindungsgemäßen mehrlagigen Lei
terplatte beziehungsweise mehrlagigen elektrischen Schaltung.
Schließlich ist die Erfindung auch in einer Chipkarte ver
wirklicht, die eine erfindungsgemäße Leiterplatte aufweist.
Da die Chipkartenherstellung ohnehin einen Laminier- oder
Heißsiegelvorgang zur unlösbaren Verbindung aller Komponenten
enthält, wird die Realisierung einer Spule und von Verdrah
tung auf der Chipkarte aus zwei dünnen flexiblen gedruckten
Schaltungen vorgeschlagen, die erst in dem Laminier- oder
Heißsiegelvorgang miteinander verbunden werden. Dadurch wird
eine relativ teure herkömmliche Mehrlagen-Leiterplatten
technik vermieden. Zudem können Schaltungen im Bandformat ge
fertigt werden und es sind eine Reihe von Gestaltungsvarian
ten möglich, die eine kostenmäßige Anpassung an den unter
schiedlichen Komplexitätsgrad der Karte erlauben.
So können je nach Anforderungen von Spule und Verdrahtung
beispielsweise zwei einlagige Schaltungen miteinander kombi
niert werden. Es können auch eine einlagige und eine zweila
gige oder zwei zweilagige Schaltungen miteinander kombiniert
werden. Es sind auch mehrere einlagige oder zweilagige Schal
tungen übereinander denkbar. Dabei können die Schaltungen je
weils als eine durchgehende Schaltung eines entsprechend grö
ßeren Maßes hergestellt werden, aus der durch die erfindungs
gemäße Leiterführung und durch eine Faltung um eine Seiten
kante mehrere Windungslagen entstehen. Die Notwendigkeit her
kömmlicher elektrischer Durchkontaktierungen richtet sich
nach den Anforderungen der Verdrahtung. Die elektrische Kon
taktierung der reinen Spulenlagen wird erfindungsgemäß mini
miert und kann auch nach anderen Verfahren erfolgen.
Vorzugsweise sieht ein erfindungsgemäßer Aufbau eine doppel
seitige flexible Schaltung von etwa doppelter Chipkartengröße
vor. Mit einem speziellem Spulenlayout wird erreicht, daß
nach dem Faltvorgang alle Windungen gleichgerichtet sind, wo
bei durch eine besondere Ausbildung sichergestellt wird, daß
maximal zwei Durchkontaktierungen zwischen den einzelnen Win
dungslagen notwendig sind. Durch ein Falten um eine Achse
entlang einer gemeinsamen Seitenkante der beiden Windungsla
gen ergibt sich in etwa das endgültige Format der Chipkarte.
Dadurch wird eine spulenförmige Antenne mit vier Lagen er
zeugt.
Danach wird die Schaltung üblicherweise wie eine Leiterplatte
durchkontaktiert. Sind keine oder nur wenige weitere Durch
kontaktierungen notwendig, so lassen sich kostengünstige Al
ternativverfahren zu üblichen chemischen und galvanischen Me
tallabscheidungen anwenden. So sind zum Beispiel eine Präge
schweiß-, eine Lot- oder eine Leitklebekontaktierung denkbar.
Wenn für die Verdrahtung der Bauelemente eine durchkontak
tierte und eventuell sogar mehrlagige Leiterplatte notwendig
ist, so können die beiden Schaltungshälften getrennt herge
stellt werden und die elektrische Verbindung beider Hälften
kann über eine Lot- oder Leitklebeverbindung erfolgen.
Weiterhin lassen sich auch bei der Montage der Bauelemente
Leitklebeverbindungen einsetzen, die mit dem Heißsiegelprozeß
kompatibel sind. Mit diesen Verbindungen können auch Durch
kontaktierungen ersetzt werden. Bauteile innerhalb der erfin
dungsgemäßen elektrischen Schaltung können auch in Drahtkon
taktierungen verbunden werden.
Der Aufbau der erfindungsgemäßen Chipkarte aus mehreren zu
sammenhängenden Tragschichten, ob diese nun gefaltet oder ge
trennt sind, bietet darüber hinaus den Vorteil, Chip und Bau
elemente zwischen den Tragschichten anzuordnen, wodurch diese
vor Umwelteinflüssen geschützt sind. Wird nicht die komplette
Herstellung der Chipkarte in einer Hand gewünscht, so kann
auch nur eine Distanzschicht vorgesehen werden, die mit
Schaltungen und Bauelementen konfektioniert bereitgestellt
wird. Eine solche Distanzschicht braucht vom jeweiligen An
wender dann nur noch mit Dekoraußenlagen versehen zu werden.
Die Erfindung ist in der Zeichnung anhand mehrerer Ausfüh
rungsbeispiele veranschaulicht.
Fig. 1 zeigt einen Querschnitt einer erfindungsgemäßen
mehrlagigen elektrischen Schaltung in einer Seiten
ansicht,
Fig. 2 zeigt eine Draufsicht auf die elektrische Schaltung
aus Fig. 1 in auseinander geklapptem Zustand,
Fig. 3 zeigt eine Ansicht der elektrischen Schaltung aus
Fig. 2 von unten,
Fig. 4 zeigt einen Querschnitt durch eine weitere erfin
dungsgemäße elektrische Schaltung,
Fig. 5 zeigt einen Querschnitt durch eine weitere erfin
dungsgemäße elektrische Schaltung,
Fig. 6 zeigt einen Querschnitt durch eine weitere erfin
dungsgemäße elektrische Schaltung,
Fig. 7 zeigt einen Querschnitt durch eine erfindungsgemäße
Durchkontaktierungsöffnung,
Fig. 8 zeigt einen Querschnitt durch eine weitere Durch
kontaktierungsöffnung,
Fig. 9 zeigt die Durchkontaktierungsöffnung aus Fig. 8
nach einer Kontaktierung,
Fig. 10 zeigt einen Querschnitt durch eine weitere Durch
kontaktierungsöffnung,
Fig. 11 zeigt einen Querschnitt durch die Durchkontaktie
rungsöffnung aus Fig. 10 nach dem Durchkontaktie
ren.
Fig. 1, Fig. 2 und Fig. 3 zeigen eine mehrlagige Leiter
platte 1 in verschiedenen Ansichten.
Dabei weist die Leiterplatte 1 eine obere Tragschicht 2 sowie
eine untere Tragschicht 3 auf, die an einer Biegekante 4 ein
stückig miteinander verbunden sind. In den Fig. 1 bis 3
ist an der oberen Tragschicht 2 ein Koordinatensystem 5 dar
gestellt, das die lagemäßige Darstellung der oberen Trag
schicht 2 in den verschiedenen Ansichten festlegt. In Fig. 2
ist die Chipkarte 1 aus Fig. 1 in aufgeklapptem Zustand in
der Draufsicht auf die obere Tragschicht 2 aus Fig. 1 ge
zeigt. In der Ansicht von Fig. 2 befinden sich die obere
Tragschicht 2 und die untere Tragschicht 3 in ein und dersel
ben Ebene.
Im Gegensatz zu der Darstellung aus Fig. 2 zeigt Fig. 3 die
obere Tragschicht 2 aus Fig. 1 in einer Ansicht von unten.
Somit zeigt Fig. 3 die Darstellung der auseinander geklapp
ten Leiterplatte 1 aus Fig. 2 in der Ansicht von unten.
Wie man aus den Fig. 1 bis 3 gut ersehen kann, sind obere
Tragschicht 2 und untere Tragschicht 3 einstückig aus einem
Kunststoffmaterial als zusammenhängender Leiterplattenbereich
ausgebildet. Auf den Oberseiten der oberen Tragschicht 2 und
der unteren Tragschicht 3 ist ein erster Leiterzug 6 vorgese
hen, der einen einzigen durchgehenden ersten Leiter 7 auf
weist. Ein Ende des ersten Leiters 7 mündet in einen quadra
tischen oberen Kontakt 8 und das andere Ende des ersten Lei
ters 7 mündet in einen runden oberen Kontakt 9. Der erste
Leiterzug 6 ist dabei so ausgebildet, daß sich auf der Ober
seite von oberer Tragschicht 2 und unterer Tragschicht 3 zwei
spulenförmige Gebilde ergeben, die durch einen oberen Verbin
dungsleiter 10 miteinander verbunden sind.
Der in Fig. 3 gezeigte, aus oberer Tragschicht 2 und unterer
Tragschicht 3 gebildete Leiterplattenabschnitt weist auf sei
ner Unterseite einen zweiten Leiterzug 11 auf, der dem ersten
Leiterzug 6 aus Fig. 2 entspricht. Er ist aus einem zweiten
Leiter 12 gebildet, der durchgehend auf der Unterseite von
oberer Tragschicht 2 und unterer Tragschicht 3 angeordnet
ist. Der zweite Leiter 12 mündet in einen quadratischen unte
ren Kontakt 13, der genau gegenüberliegend vom quadratischen
oberen Kontakt 8 angeordnet ist. Das andere Ende des zweiten
Leiters 12 mündet in einen runden unteren Kontakt 14, der ge
nau gegenüberliegend von dem runden oberen Kontakt 9 angeord
net ist. Der zweite Leiter 12 bildet zwei Spulenstrukturen,
die durch einen unteren Verbindungsleiter 70 miteinander ver
bunden sind.
In zusammengeklapptem Zustand liegen die obere Tragschicht 2
und die untere Tragschicht 3 so aufeinander, wie es in Fig.
1 gezeigt ist. Der runde obere Kontakt 9 und der runde untere
Kontakt 14 sind durch eine Durchkontaktierung miteinander
verbunden, so daß sich dort ein Spulenumsteigepunkt ergibt.
Die so gebildete Spule kann über den quadratischen oberen
Kontakt 8 und den quadratischen unteren Kontakt 13 ange
schlossen werden. Werden Anfang und Ende der Spule zum An
schluß auf derselben Ebene gewünscht, so liegen die Kontakte
8 und 13 nicht genau gegenüber, sondern versetzt. Durch einen
weiteren Umsteigepunkt mit Durchkontaktierung kann ein Kon
takt in die Ebene des anderen geführt werden. Wie man in Fig.
1 sieht, weist die so gebildete Spule vier Spulenab
schnitte auf, die elektrisch in Reihe geschaltet sind, so daß
sich eine gegenüber einem einzigen Spulenabschnitt eine vier
fache Spulenwindungszahl ergibt.
Die obere Tragschicht 2 und die untere Tragschicht 3 kann in
nerhalb der Spulenabschnitte beliebig mit Leiterbahnen oder
Durchbrüchen versehen sein. Alternativ zu der in Fig. 1 ge
zeigten. Anordnung können auch mehrere Faltungen von mehr als
zwei Tragschichten vorgenommen werden, wobei auch eine nur
einseitig mit Leitern versehene flexible Kunststoffolie ange
wendet werden kann.
Fig. 4 zeigt einen Querschnitt durch einen Teil einer mehr
lagigen elektrischen Schaltung 15. Die elektrische Schaltung
weist eine obere Tragschicht 16 sowie eine untere Tragschicht
17 aus isolierendem Material auf. Zwischen der oberen Trag
schicht 16 und der unteren Tragschicht 17 ist mit jeweils ei
ner Kleberschicht 18 ein Distanzkern 19 befestigt. Der Di
stanzkern 19 weist eine Durchkontaktierungsöffnung 20 auf.
Auf der Oberseite und auf der Unterseite der oberen Trag
schicht 16 sind Leiterbahnen 21 vorgesehen, und auf der Ober
seite und der Unterseite der unteren Tragschicht 17 sind Lei
terbahnen 22 vorgesehen. Die Leiterbahnen 21 und 22 sind da
bei durch in die Durchkontaktierungsöffnung 20 eingebrachtes
leitendes Material 23 elektrisch leitend miteinander verbun
den.
Fig. 5 zeigt einen Teilbereich einer weiteren elektrischen
Schaltung 24 im Querschnitt. Die elektrische Schaltung 24
weist eine obere Tragschicht 25 mit Leiterbahnen 26 auf deren
Oberseite und Unterseite sowie eine untere Tragschicht 27 mit
Leiterbahnen 28 auf deren Oberseite und Unterseite auf. Zwi
schen der oberen Tragschicht 25 und der unteren Tragschicht
27 ist ein Distanzkern 29 vorgesehen, der eine Aussparung 30
aufweist. In die Aussparung 30 ist ein Chipbauelement 31 ein
gesetzt und über Leitkleberfüllungen 32 mit den Leiterbahnen
26 bzw. 28 elektrisch leitend verbunden.
Zur festen Verbindung der unteren Tragschicht 27 mit der obe
ren Tragschicht 25 ist zwischen dem Distanzkern 29 und der
unteren Tragschicht 27 bzw. der oberen Tragschicht 25 je eine
Kleberschicht 33 vorgesehen.
Fig. 6 zeigt einen Abschnitt einer weiteren erfindungsgemä
ßen elektrischen Schaltung 34 im Querschnitt. Die elektrische
Schaltung 34 weist eine obere Tragschicht 35 auf, die auf ih
rer Oberseite und Unterseite mit Leiterbahnen 36 versehen
ist. Die, Leiterbahnen 36 sind an einer Durchkontaktierungs
stelle 37 leitend miteinander verbunden.
Weiterhin ist eine untere Tragschicht 38 vorgesehen, die mit
Leiterbahnen 39 versehen ist. Die Leiterbahnen 39 sind an ei
ner zweiten Durchkontaktierungsstelle 40 leitend miteinander
verbunden.
Die Leiterbahnen 36 und 39 sind aus einer Kupferkaschierung
mit einer Stärke von 25 µm hergestellt. Das Material, aus dem
die obere Tragschicht 35 und die untere Tragschicht 38 herge
stellt ist, hat eine Stärke von 50 µm.
Zwischen der oberen Tragschicht 35 und der unteren Trag
schicht 38 ist ein Distanzkern 41 vorgesehen, der eine erste
Aussparung 42 zur Aufnahme eines ersten Mikrochips 43 enthält
sowie eine zweite Aussparung 44 vorgesehen, die einen zweiten
Mikrochip 45 beinhaltet. Der erste Mikrochip 43 ist dabei
über Leitklebeverbindungen mit den Leiterbahnen 39 verbunden,
wobei die Leitklebeverbindungen mit einem Heißsiegelprozeß
kompatibel sind. Ein verbleibender Hohlraum zwischen erstem
Mikrochip 43 und der Oberfläche der ersten Aussparung 42 ist
mit einem Füllstoff 46 aufgefüllt. Der Distanzkern 41 hat ei
ne Stärke von 300 µm.
Der zweite Mikrochip 45 in der zweiten Aussparung 44 ist über
Drahtverbindungen 47 mit den Leiterbahnen 39 kontaktiert. Auf
dem zweiten Mikrochip 45 ist eine Schutzschicht 48 aufge
bracht, die den zweiten Mikrochip 45 und die Drahtverbindun
gen 47 gegen Umwelteinflüsse schützt. Ein Freiraum zwischen
der Schutzschicht 48 und der inneren Oberfläche der zweiten
Aussparung 44 ist mit einem Füllstoff 49 aufgefüllt.
Bei dem in Fig. 6 dargestellten Ausführungsbeispiel ist zu
bemerken, daß die obere Tragschicht 35 im Bereich der zweiten
Aussparung 44 ausgebrochen ist, so daß der zweite Mikrochip
45 nach der Montage von oberer Tragschicht 35 und unterer
Tragschicht 38 auf dem Distanzkern 41 bestückt werden kann.
Zur festen Verbindung von oberer Tragschicht 35, unterer
Tragschicht 38 und Distanzkern 41 dienen zwei dünne Klebe
schichten 50 mit einer Stärke von jeweils 50 µm.
Außenseitig sind auf die obere Tragschicht 35 und die untere
Tragschicht 38 jeweils eine Deck- und Dekorschicht 51 aufge
bracht, die die inneren Bestandteile elektrischen Schaltung
34 gegen Umwelteinflüsse schützt und die mit Aufdrucken ver
sehen werden kann.
Fig. 7 zeigt einen Teilbereich einer erfindungsgemäßen Lei
terplatte 52 im Querschnitt. Die Leiterplatte 52 hat eine
Tragschicht 53, auf deren Oberseite eine obere Leiterbahn 54
vorgesehen ist. Auf der Unterseite der Tragschicht 53 ist ei
ne untere Leiterbahn 55 angeordnet. Obere Leiterbahn 54 und
untere Leiterbahn 55 sind über eine in der Tragschicht 53
vorgesehene Durchkontaktierung 56 verbunden, die mit einem
Prägeschweißverfahren eingebracht ist. Auf Grund des beim
Herstellen der Durchkontaktierung 56 erzeugten Drucks ist die
obere Leiterbahn 54 im Bereich der Durchkontaktierung 56 mit
einer Vertiefung 57 versehen.
Fig. 8 zeigt einen Abschnitt einer weiteren erfindungsgemä
ßen Leiterplatte 58 im Querschnitt. Die Leiterplatte 58 hat
eine Tragschicht 59, auf deren Oberseite eine obere Leiter
bahn 60 angeordnet ist. Auf der Unterseite der Tragschicht 59
ist eine Leiterbahn 61 vorgesehen. In dem in Fig. 8 gezeig
ten Bereich weist die Tragschicht 59 eine Durchkontaktie
rungsöffnung 62 auf, die sich durch die obere Leiterbahn 60
und die untere Leiterbahn 61 hindurch erstreckt. Beim Ein
bringen der Durchkontaktierungsöffnung 62 ist in der oberen
Leiterbahn 60 eine Vertiefung 63 ausgeformt worden.
Fig. 9 zeigt die Leiterplatte 58 aus Fig. 8, wobei die
Durchkontaktierungsöffnung 62 und die Vertiefung 63 mit einem
Lot oder Leitkleber 64 aufgefüllt ist, so daß sich eine lei
tende Verbindung zwischen der oberen Leiterbahn 60 und der
unteren Leiterbahn 61 ergibt.
Fig. 10 zeigt einen Abschnitt einer weiteren erfindungsgemä
ßen Leiterplatte 65 im Querschnitt. Die Leiterplatte 65 weist
eine Tragschicht 66, die auf der Oberseite eine obere Leiter
bahn 67 und auf der Unterseite eine untere Leiterbahn 68 hat.
Die obere Leiterbahn 67 und die Tragschicht 66 sind mit einer
Durchkontaktierungsöffnung 69 versehen. In dem in Fig. 10
gezeigten Ausführungsbeispiel ist die Durchkontaktierungsöff
nung 69 mit Hilfe eines Verfahrens zur Trägerstrukturierung
wie Laserablation, Plasmaätzen oder ähnlichem hergestellt, so
daß die untere Leiterbahn 68 durch das Herstellen der Durch
kontaktierungsöffnung 69 nicht beeinträchtigt ist.
Fig. 11 zeigt die Leiterplatte 65 aus Fig. 10 nach einem
weiteren Verfahrensschritt. Dabei ist die Durchkontaktie
rungsöffnung 69 mit Lot oder Leitkleber 70 aufgefüllt, so daß
sich eine leitende Verbindung zwischen der oberen Leiterbahn
67 und der unteren Leiterbahn 68 ergibt.
1
Leiterplatte
2
obere Tragschicht
3
untere Tragschicht
4
Biegekante
5
Koordinatensystem
6
erster Leiterzug
7
erster Leiter
8
quadratischer oberer Kontakt
9
runder oberer Kontakt
10
oberer Verbindungsleiter
11
zweiter Leiterzug
12
zweiter Leiter
13
quadratischer unterer Kontakt
14
runder unterer Kontakt
15
elektrische Schaltung
16
obere Tragschicht
17
untere Tragschicht
18
Klebeschicht
19
Distanzkern
20
Durchkontaktierungsöffnung
21
Leiterbahn
22
Leiterbahn
23
leitendes Material
24
elektrische Schaltung
25
obere Tragschicht
26
Leiterbahn
27
untere Tragschicht
28
Leiterbahn
29
Distanzkern
30
Aussparung
31
Chipbauelement
32
Leitkleberfüllung
33
Klebeschicht
34
elektrische Schaltung
35
obere Tragschicht
36
Leiterbahn
37
Durchkontaktierungsstelle
38
untere Tragschicht
39
Leiterbahn
40
zweite Durchkontaktierungsstelle
41
Distanzkern
42
erste Aussparung
43
erster Mikrochip
44
zweite Aussparung
45
zweiter Mikrochip
46
Füllstoff
47
Drahtverbindung
48
Schutzschicht
49
Füllstoff
50
Klebeschicht
51
Deck- und Dekorschicht
52
Leiterplatte
53
Tragschicht
54
obere Leiterbahn
55
untere Leiterbahn
56
Durchkontaktierung
57
Vertiefung
58
Leiterplatte
59
Tragschicht
60
obere Leiterbahn
61
untere Leiterbahn
62
Durchkontaktierungsöffnung
63
Vertiefung
64
Leitkleber
65
Leiterplatte
66
Tragschicht
67
obere Leiterbahn
68
untere Leiterbahn
69
Durchkontaktierungsöffnung
Claims (24)
1. Leiterplatte, insbesondere für eine Chipkarte, die die
folgenden Merkmale aufweist:
- - wenigstens zwei elektrisch isolierende Tragschich ten (2, 3; 16, 17; 25, 27; 35, 38; 54, 55), die in jeweils verschiedenen Ebenen übereinander angeord net sind,
- - wenigstens zwei Leiterbahnschichten (6, 11; 21, 22; 26, 28; 36, 39), wobei auf jeweils einer Trag schicht (2, 3; 16, 17; 25, 27; 35, 38; 54, 55) we nigstens eine Leiterbahnschicht (6, 11; 21, 22; 26, 28; 36, 39) angeordnet ist,
- - wenigstens zwei Tragschichten (2, 3; 16, 17; 25, 27; 35, 38; 54, 55) sind an einer gemeinsamen Sei tenkante (4) miteinander verbunden.
2. Leiterplatte nach Anspruch 1,
dadurch gekennzeichnet, daß
die Tragschichten (2, 3; 16, 17; 25, 27; 35, 38; 54, 55)
einstückig zusammenhängend ausgebildet sind.
3. Leiterplatte nach Anspruch 1 oder Anspruch 2,
dadurch gekennzeichnet, daß
die Tragschichten (2, 3; 16, 17; 25, 27; 35, 38; 54, 55)
an zueinander weisenden Oberflächen miteinander verbun
den sind.
4. Leiterplatte nach Anspruch 3,
dadurch gekennzeichnet, daß
zwischen wenigstens zwei Tragschichten (2, 3; 16, 17;
25, 27; 35, 38; 54, 55) jeweils wenigstens eine Kleber
schicht (18; 33; 50) vorgesehen ist.
5. Leiterplatte nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
die Leiterbahnschichten (6, 11; 21, 22; 26, 28; 36, 39)
aus Kupferkaschierung gefertigte Leiterbahnen (7, 12)
aufweisen.
6. Leiterplatte nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
zwischen wenigstens zwei Tragschichten (16, 17; 25, 27;
35, 38; 54, 55) jeweils eine Distanzschicht (19; 29; 41)
vorgesehen ist.
7. Leiterplatte nach Anspruch 6,
dadurch gekennzeichnet, daß
die Distanzschicht (19; 29; 41) wenigstens eine Ausspa
rung (30; 42, 44) zur Aufnahme eines elektrischen Bau
teils (31; 43, 45) aufweist.
8. Leiterplatte nach einem der vorhergehenden Ansprüche,
dadurch gekennzeichnet, daß
wenigstens eine Tragschicht (2, 3; 16, 17; 25, 27; 35,
38; 54, 55) mindestens eine Durchkontaktierungsöffnung
(20) aufweist.
9. Leiterplatte nach Anspruch 8,
dadurch gekennzeichnet, daß
die Durchkontaktierungsöffnung (20) eine Füllung (23)
aus leitendem Material aufweist.
10. Leiterplatte nach Anspruch 8 oder Anspruch 9,
dadurch gekennzeichnet, daß
wenigstens zwei Leiterbahnschichten (6, 11) jeweils Spu
lenwindungen mit Anschlußenden (8, 9, 13, 14) aufweisen,
wobei die Anschlußenden (8, 9, 13, 14) der Spulenwindun
gen so über Durchkontaktierungsöffnungen derart mitein
ander verbunden sind, daß die jeweiligen Spulenwindungen
zu einer Spule in Reihe geschaltet sind.
11. Verfahren zur Herstellung einer mehrlagigen Leiterplat
te, das die folgenden Schritte aufweist:
- - Vorsehen von wenigstens eine Leiterbahnschicht aufwei sendem, elektrisch isolierenden Leiterplattenmaterial,
- - Zusammenfalten des Leiterplattenmaterials durch Knic ken entlang von Biegelinien, so daß wenigstens zwei jeweils durch eine Biegelinie voneinander getrennte und übereinander liegende Leiterplattenabschnitte (2, 3; 16, 17; 25, 27; 35, 38; 54, 55) gebildet werden.
12. Verfahren zur Herstellung einer mehrlagigen Leiterplatte
nach Anspruch 11,
dadurch gekennzeichnet, daß
vor dem Schritt des Vorsehens eines wenigstens eine Lei
terbahnschicht aufweisenden, elektrisch isolierenden
Leiterplattenmaterials der Schritt des Herstellens der
wenigstens eine Leiterbahnschicht aufweisenden, elek
trisch isolierenden Leiterplattenmaterials vorgesehen
ist.
13. Verfahren zur Herstellung einer mehrlagigen Leiterplatte
nach Anspruch 11 oder Anspruch 12,
dadurch gekennzeichnet, daß
der Schritt des flächigen Verbindens von Leiterplatten
abschnitten (2, 3; 16, 17; 25, 27; 35, 38; 54, 55) durch
Kleben vorgesehen ist.
14. Verfahren zur Herstellung einer mehrlagigen Leiterplatte
nach einem der Ansprüche 11 bis 13,
dadurch gekennzeichnet, daß
der Schritt des Einbringens wenigstens einer Durchkon
taktierungsöffnung in wenigstens einen Leiterplattenab
schnitt (2, 3; 16, 17; 25, 27; 35, 38; 54, 55) vorgese
hen ist.
15. Verfahren zur Herstellung einer mehrlagigen Leiterplatte
nach Anspruch 14,
dadurch gekennzeichnet, daß
der Schritt des Einbringens von leitendem Material in
die Durchkontaktierungsöffnung bzw. die Durchkontaktie
rungsöffnungen vorgesehen ist.
16. Verfahren zur Herstellung einer mehrlagigen Leiterplatte
nach einem der Ansprüche 11 bis 15,
dadurch gekennzeichnet, daß
der Schritt des Einbringens wenigstens einer Distanz
schicht zwischen wenigstens zwei Leiterplattenabschnitte
(16, 17; 25, 27; 35, 38; 54, 55) vorgesehen ist.
17. Verfahren zur Herstellung einer mehrlagigen Leiterplatte
nach Anspruch 16,
dadurch gekennzeichnet, daß
der Schritt des Einbringens wenigstens eine Aussparung
zur Aufnahme eines elektrischen Bauteils in die Distanz
schicht vorgesehen ist.
18. Verfahren zur Herstellung einer mehrlagigen elektrischen
Schaltung, das die folgenden Schritte aufweist:
- - Vorsehen von wenigstens eine Leiterbahnschicht auf weisendem, elektrisch isolierenden Leiterplattenma terial,
- - Bestücken des Leiterplattenmaterials mit wenigstens einem elektrischen Bauteil,
- - Zusammenfalten des Leiterplattenmaterials durch Knicken entlang von Biegelinien, so daß wenigstens zwei jeweils durch eine Biegelinie voneinander ge trennte und übereinander liegende Leiterplattenab schnitte gebildet werden.
19. Verfahren zur Herstellung einer mehrlagigen elektrischen
Schaltung nach Anspruch 18,
dadurch gekennzeichnet, daß
der Schritt des flächigen Verbindens von Leiterplatten
abschnitten durch Kleben vorgesehen ist.
20. Verfahren zur Herstellung einer mehrlagigen elektrischen
Schaltung nach einem der Ansprüche 18 oder 19,
dadurch gekennzeichnet, daß
der Schritt des Einbringens wenigstens einer Durchkon
taktierungsöffnung in wenigstens einen Leiterplattenab
schnitt vorgesehen ist.
21. Verfahren zur Herstellung einer mehrlagigen elektrischen
Schaltung nach Anspruch 20,
dadurch gekennzeichnet, daß
der Schritt des Einbringens von leitendem Material in
die Durchkontaktierungsöffnung bzw. die Durchkontaktie
rungsöffnungen vorgesehen ist.
22. Verfahren zur Herstellung einer mehrlagigen elektrischen
Schaltung nach einem der Ansprüche 18 bis 21,
dadurch gekennzeichnet, daß
der Schritt des Einbringens wenigstens einer Distanz
schicht zwischen wenigstens zwei Leiterplattenabschnitte
vorgesehen ist.
23. Verfahren zur Herstellung einer mehrlagigen elektrischen
Schaltung nach Anspruch 22,
dadurch gekennzeichnet, daß
der Schritt des Einbringens des elektrischen Bauteils
bzw. der elektrischen Bauteile in Aussparungen der Di
stanzschicht vorgesehen ist.
24. Elektrische Schaltung wie eine Chipkarte mit wenigstens
einer Leiterplatte gemäß einem der Ansprüche 1 bis 10.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19811578A DE19811578A1 (de) | 1998-03-17 | 1998-03-17 | Mehrlagige Leiterplatte sowie Verfahren zu deren Herstellung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19811578A DE19811578A1 (de) | 1998-03-17 | 1998-03-17 | Mehrlagige Leiterplatte sowie Verfahren zu deren Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19811578A1 true DE19811578A1 (de) | 1999-10-14 |
Family
ID=7861209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19811578A Withdrawn DE19811578A1 (de) | 1998-03-17 | 1998-03-17 | Mehrlagige Leiterplatte sowie Verfahren zu deren Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19811578A1 (de) |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1102256A2 (de) * | 1999-11-17 | 2001-05-23 | Sony Corporation | Aufzeichnungs- / Wiedergabegerät |
DE19962194A1 (de) * | 1999-12-22 | 2001-06-28 | Flexchip Ag | Verfahren zur Herstellung von kontaktierbaren Leiterschleifen für Transponder |
EP1225538A1 (de) * | 2000-05-12 | 2002-07-24 | Dai Nippon Printing Co., Ltd. | Kontaktloser datenträger |
EP1291818A1 (de) * | 2001-08-15 | 2003-03-12 | Datamars SA | Transponder |
DE10161753A1 (de) * | 2001-12-15 | 2003-06-18 | Behr Gmbh & Co | Heiz-oder Klimaanlage für ein Kraftfahrzeug |
DE10161752A1 (de) * | 2001-12-15 | 2003-06-18 | Behr Gmbh & Co | Heiz-oder Klimaanlage für ein Kraftfahrzeug |
WO2004012138A1 (de) * | 2002-07-25 | 2004-02-05 | Giesecke & Devrient Gmbh | Datenträger mit transponderspule |
EP1508162A2 (de) * | 2002-04-26 | 2005-02-23 | Celis Semiconductor Corporation | Verfahren zur herstellung einer elektrischen schaltung |
WO2008012416A2 (fr) * | 2006-07-25 | 2008-01-31 | Oberthur Technologies | Entite electronique a microcircuit |
WO2008122347A2 (de) * | 2007-04-10 | 2008-10-16 | Alcan Technology & Management Ltd. | Blattförmiger träger mit einer leiterbahn und verfahren zur herstellung des trägers |
EP2056309A1 (de) * | 2007-09-25 | 2009-05-06 | STZ Mechatronik | Verfahren zur Herstellung einer Spule und eine Spule |
DE102008053096A1 (de) | 2008-10-24 | 2010-04-29 | Giesecke & Devrient Gmbh | Verfahren und Vorrichtung zur Herstellung von Datenträgern und Datenträgerhalbzeugen, sowie Datenträger und Datenträgerhalbzeug |
DE102009005570A1 (de) * | 2009-01-21 | 2010-07-22 | Mühlbauer Ag | Verfahren zum Herstellen einer Antenne auf einem Substrat |
EP2309829A1 (de) * | 2009-09-24 | 2011-04-13 | Harman Becker Automotive Systems GmbH | Mehrschichtige Leiterplatte |
WO2012036844A1 (en) * | 2010-09-17 | 2012-03-22 | Apple Inc. | Systems and methods for integrating radio-frequency indentification circuitry into flexible circuits |
DE102011010186A1 (de) * | 2011-02-02 | 2012-08-02 | Heraeus Materials Technology Gmbh & Co. Kg | Verfahren zur Herstellung eines Laminats mit leitender Kontaktierung |
EP3509162A1 (de) * | 2008-05-28 | 2019-07-10 | Murata Manufacturing Co., Ltd. | Drahtlose ic-vorrichtung und komponente für drahtlose ic-vorrichtung |
CN112513585A (zh) * | 2018-08-08 | 2021-03-16 | 恩德斯+豪斯流量技术股份有限公司 | 生产线圈装置的方法、线圈装置、具有线圈装置的测量换能器、具有测量换能器的仪器 |
CN112567209A (zh) * | 2018-08-16 | 2021-03-26 | 恩德斯+豪斯流量技术股份有限公司 | 测量传感器的振荡传感器的线圈设备、测量设备的测量传感器和测量设备 |
DE102020107904A1 (de) | 2020-03-23 | 2021-09-23 | Lpkf Laser & Electronics Aktiengesellschaft | Verfahren zur Herstellung von Leiterbahnstrukturen auf einem nichtleitenden Trägersubstrat |
CN113544472A (zh) * | 2019-03-12 | 2021-10-22 | 恩德斯+豪斯流量技术股份有限公司 | 过程测量技术的现场设备、测量传感器和用于生产线圈装置的方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1591513A1 (de) * | 1967-07-10 | 1970-02-12 | Siemens Ag | Anordnung zur Verbindung gedruckter Schaltungsplatten |
DE2834525A1 (de) * | 1978-08-07 | 1980-02-14 | Loewe Opta Gmbh | Gedruckte schaltung auf flexiblem basismaterial mit von der hauptschaltungsachse abzweigenden auslegern zur intermodularen verbindung eines baugruppen aufweisenden fernsehgeraetechassis |
DE2920012B1 (de) * | 1979-05-17 | 1980-11-20 | Gao Ges Automation Org | Ausweiskarte mit IC-Baustein und Verfahren zur Herstellung einer derartigen Ausweiskarte |
DE2714426C3 (de) * | 1977-03-31 | 1981-02-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Als Tiefpaß- oder als Laufzeitglied ausgebildetes passives Schaltungsglied |
DE4123407A1 (de) * | 1991-07-15 | 1993-01-21 | Holzer Walter | Hochfrequenz-stromversorgung |
-
1998
- 1998-03-17 DE DE19811578A patent/DE19811578A1/de not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1591513A1 (de) * | 1967-07-10 | 1970-02-12 | Siemens Ag | Anordnung zur Verbindung gedruckter Schaltungsplatten |
DE2714426C3 (de) * | 1977-03-31 | 1981-02-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Als Tiefpaß- oder als Laufzeitglied ausgebildetes passives Schaltungsglied |
DE2834525A1 (de) * | 1978-08-07 | 1980-02-14 | Loewe Opta Gmbh | Gedruckte schaltung auf flexiblem basismaterial mit von der hauptschaltungsachse abzweigenden auslegern zur intermodularen verbindung eines baugruppen aufweisenden fernsehgeraetechassis |
DE2920012B1 (de) * | 1979-05-17 | 1980-11-20 | Gao Ges Automation Org | Ausweiskarte mit IC-Baustein und Verfahren zur Herstellung einer derartigen Ausweiskarte |
DE4123407A1 (de) * | 1991-07-15 | 1993-01-21 | Holzer Walter | Hochfrequenz-stromversorgung |
Non-Patent Citations (1)
Title |
---|
EISLER, Paul: Gedruckte Schaltungen Technologie der Folienätztechnik. München: Carl Hanser Ver- lag 1961, S.272-275 * |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1102256A2 (de) * | 1999-11-17 | 2001-05-23 | Sony Corporation | Aufzeichnungs- / Wiedergabegerät |
EP1102256A3 (de) * | 1999-11-17 | 2006-10-04 | Sony Corporation | Aufzeichnungs- / Wiedergabegerät |
DE19962194A1 (de) * | 1999-12-22 | 2001-06-28 | Flexchip Ag | Verfahren zur Herstellung von kontaktierbaren Leiterschleifen für Transponder |
WO2001046904A1 (de) * | 1999-12-22 | 2001-06-28 | Flexchip Ag | Verfahren zur herstellung von kontaktierbaren leiterschleifen für transponder |
EP1225538A1 (de) * | 2000-05-12 | 2002-07-24 | Dai Nippon Printing Co., Ltd. | Kontaktloser datenträger |
EP1225538A4 (de) * | 2000-05-12 | 2003-09-10 | Dainippon Printing Co Ltd | Kontaktloser datenträger |
EP1291818A1 (de) * | 2001-08-15 | 2003-03-12 | Datamars SA | Transponder |
DE10161753A1 (de) * | 2001-12-15 | 2003-06-18 | Behr Gmbh & Co | Heiz-oder Klimaanlage für ein Kraftfahrzeug |
DE10161752A1 (de) * | 2001-12-15 | 2003-06-18 | Behr Gmbh & Co | Heiz-oder Klimaanlage für ein Kraftfahrzeug |
EP1508162A4 (de) * | 2002-04-26 | 2008-02-20 | Celis Semiconductor Corp | Verfahren zur herstellung einer elektrischen schaltung |
EP1508162A2 (de) * | 2002-04-26 | 2005-02-23 | Celis Semiconductor Corporation | Verfahren zur herstellung einer elektrischen schaltung |
WO2004012138A1 (de) * | 2002-07-25 | 2004-02-05 | Giesecke & Devrient Gmbh | Datenträger mit transponderspule |
FR2904453A1 (fr) * | 2006-07-25 | 2008-02-01 | Oberthur Card Syst Sa | Antenne electronique a microcircuit. |
WO2008012416A2 (fr) * | 2006-07-25 | 2008-01-31 | Oberthur Technologies | Entite electronique a microcircuit |
WO2008012416A3 (fr) * | 2006-07-25 | 2008-04-03 | Oberthur Card Syst Sa | Entite electronique a microcircuit |
WO2008122347A2 (de) * | 2007-04-10 | 2008-10-16 | Alcan Technology & Management Ltd. | Blattförmiger träger mit einer leiterbahn und verfahren zur herstellung des trägers |
WO2008122347A3 (de) * | 2007-04-10 | 2008-11-27 | Alcan Tech & Man Ltd | Blattförmiger träger mit einer leiterbahn und verfahren zur herstellung des trägers |
EP2056309A1 (de) * | 2007-09-25 | 2009-05-06 | STZ Mechatronik | Verfahren zur Herstellung einer Spule und eine Spule |
EP3509162A1 (de) * | 2008-05-28 | 2019-07-10 | Murata Manufacturing Co., Ltd. | Drahtlose ic-vorrichtung und komponente für drahtlose ic-vorrichtung |
DE102008053096A1 (de) | 2008-10-24 | 2010-04-29 | Giesecke & Devrient Gmbh | Verfahren und Vorrichtung zur Herstellung von Datenträgern und Datenträgerhalbzeugen, sowie Datenträger und Datenträgerhalbzeug |
DE102009005570A1 (de) * | 2009-01-21 | 2010-07-22 | Mühlbauer Ag | Verfahren zum Herstellen einer Antenne auf einem Substrat |
DE102009005570B4 (de) * | 2009-01-21 | 2012-11-29 | Mühlbauer Ag | Verfahren zum Herstellen einer Antenne auf einem Substrat |
US8348170B2 (en) | 2009-01-21 | 2013-01-08 | Mühlbauer Ag | Method for producing an antenna on a substrate |
EP2309829A1 (de) * | 2009-09-24 | 2011-04-13 | Harman Becker Automotive Systems GmbH | Mehrschichtige Leiterplatte |
WO2012036844A1 (en) * | 2010-09-17 | 2012-03-22 | Apple Inc. | Systems and methods for integrating radio-frequency indentification circuitry into flexible circuits |
US8584955B2 (en) | 2010-09-17 | 2013-11-19 | Apple Inc. | Systems and methods for integrating radio-frequency identification circuitry into flexible circuits |
US8978988B2 (en) | 2010-09-17 | 2015-03-17 | Apple Inc. | Systems and methods for integrating radio-frequency identification circuitry into flexible circuits |
DE102011010186A1 (de) * | 2011-02-02 | 2012-08-02 | Heraeus Materials Technology Gmbh & Co. Kg | Verfahren zur Herstellung eines Laminats mit leitender Kontaktierung |
DE102011010186B4 (de) | 2011-02-02 | 2018-10-18 | Heraeus Deutschland GmbH & Co. KG | Verfahren zur Herstellung eines Laminats mit leitender Kontaktierung |
US12009143B2 (en) | 2018-08-08 | 2024-06-11 | Endress+Hauser Flowtec Ag | Method of producing a coil device, coil device, measuring transducer with coil device, instrument having a measuring transducer |
CN112513585A (zh) * | 2018-08-08 | 2021-03-16 | 恩德斯+豪斯流量技术股份有限公司 | 生产线圈装置的方法、线圈装置、具有线圈装置的测量换能器、具有测量换能器的仪器 |
CN112567209A (zh) * | 2018-08-16 | 2021-03-26 | 恩德斯+豪斯流量技术股份有限公司 | 测量传感器的振荡传感器的线圈设备、测量设备的测量传感器和测量设备 |
US11953359B2 (en) | 2018-08-16 | 2024-04-09 | Endress+Hauser Flowtec Ag | Coil apparatus of an oscillation sensor of a measuring transducer, measuring transducer of a measuring device and measuring device |
CN113544472B (zh) * | 2019-03-12 | 2024-06-11 | 恩德斯+豪斯流量技术股份有限公司 | 过程测量技术的现场设备、测量传感器和用于生产线圈装置的方法 |
CN113544472A (zh) * | 2019-03-12 | 2021-10-22 | 恩德斯+豪斯流量技术股份有限公司 | 过程测量技术的现场设备、测量传感器和用于生产线圈装置的方法 |
DE102020107904A1 (de) | 2020-03-23 | 2021-09-23 | Lpkf Laser & Electronics Aktiengesellschaft | Verfahren zur Herstellung von Leiterbahnstrukturen auf einem nichtleitenden Trägersubstrat |
WO2021190690A1 (de) | 2020-03-23 | 2021-09-30 | Lpkf Laser & Electronics Aktiengesellschaft | Verfahren zur herstellung von leiterbahnstrukturen auf einem nichtleitenden trägersubstrat |
DE102020107904B4 (de) | 2020-03-23 | 2022-04-28 | Lpkf Laser & Electronics Aktiengesellschaft | Verfahren zur Herstellung von Leiterbahnstrukturen auf einem nichtleitenden Trägersubstrat |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19811578A1 (de) | Mehrlagige Leiterplatte sowie Verfahren zu deren Herstellung | |
EP0756244B1 (de) | Schaltungseinheit und Verfahren zur Herstellung einer Schaltungseinheit | |
DE69507459T2 (de) | Vorrichtung mit oberflächenmontierten bauteilen tragenden innenschichten | |
DE102012104220B4 (de) | Gestapelte Substratstruktur | |
DE3812021A1 (de) | Flexible schaltung mit anschlussorganen und verfahren zu ihrer herstellung | |
DE69934814T2 (de) | Nichtzirkuläre mikro-bohrung | |
DE19856839C2 (de) | Anordnung aus Motor-oder Getriebesteuergerät und flexibler Leiterplattenstrukt r | |
DE69429293T2 (de) | Autoglasscheibe mit einer gedruckten Leiterstruktur | |
EP0903969A2 (de) | Elektronische Baugruppe | |
DE102012020477A1 (de) | Gedruckte Schaltung und elektronische Vorrichtung mit der gedruckten Schaltung | |
DE4134172A1 (de) | Mehrschichtverbindungsvorrichtung und verfahren zu ihrer herstellung | |
DE10205450A1 (de) | Schaltungsträger und Herstellung desselben | |
DE102012105488A1 (de) | Gedruckte Verdrahtungsplatine mit verbeserter Korrosionsbeständigkeit und Ausbeute | |
WO2014202282A1 (de) | Leiterplatte | |
EP2710864B1 (de) | Schaltungsträger | |
DE19924198B4 (de) | Tochterplatine zum Einsetzen in eine Mutterplatine | |
WO2021115710A1 (de) | Elektronik-baugruppe | |
DE1926590A1 (de) | Mehrschichtige gedruckte Schaltung und Verfahren zu ihrer Herstellung | |
DE102004012979B4 (de) | Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls | |
EP1336329B1 (de) | Leiterplattenanordnung und verfahren zu derer herstellung | |
DE4129835A1 (de) | Leistungselektroniksubstrat und verfahren zu dessen herstellung | |
DE19924654C2 (de) | Leiterplatte mit integrierter metallischer Leiterbahnstruktur und einer elektrisch mit der Leiterbahnstruktur verbundenen gedruckten Schaltung | |
DE102018215638B4 (de) | Bondfolie, elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements | |
EP1719393B1 (de) | Leiterplatte | |
DE10330754B4 (de) | Verfahren zur Herstellung einer elektrischen Schaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |