DE19755954A1 - Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür - Google Patents

Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür

Info

Publication number
DE19755954A1
DE19755954A1 DE19755954A DE19755954A DE19755954A1 DE 19755954 A1 DE19755954 A1 DE 19755954A1 DE 19755954 A DE19755954 A DE 19755954A DE 19755954 A DE19755954 A DE 19755954A DE 19755954 A1 DE19755954 A1 DE 19755954A1
Authority
DE
Germany
Prior art keywords
conductors
metallic pole
pole plates
lead frame
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19755954A
Other languages
English (en)
Other versions
DE19755954B4 (de
Inventor
Oh-Kyong Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19755954A1 publication Critical patent/DE19755954A1/de
Application granted granted Critical
Publication of DE19755954B4 publication Critical patent/DE19755954B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

Die vorliegende Erfindung bezieht sich auf eine Leiterrahmen­ struktur, eine diese verwendende Halbleiterbaugruppe sowie auf ein Herstellungsverfahren hierfür, um insbesondere die elektri­ schen Eigenschaften der Halbleiterbaugruppe zu verbessern.
Im allgemeinen bezweckt eine auf einen üblichen Halbleiterher­ stellungsprozeß anwendbare Halbleiterbaugruppe ein Schützen eines darin unterzubringenden Halbleiterchips und ein Ausfüh­ ren eines optimalen Betriebes hiervon. In den letzten Jahren nahmen mit fortschreitender Technik die Abmessungen von Halb­ leiterchips graduell ab, und demgemäß wurde ein rascheres Com­ putersystem entwickelt, das hochintegrierte Halbleiter erfor­ dert. Um jedoch eine optimale Bedingung eines derartigen Systems zu erfüllen, sollte das interne Rauschen des Systems minimiert werden.
Hinsichtlich eines derartigen internen Rauschens wirkt sich ein elektromagnetisches Übersprechungsrauschen, das als nach­ teilhaft lediglich hinsichtlich der Schalttafel des Systems bekannt ist, auch kritisch auf der Ebene des Halbleiterchips aus. Insbesondere dient eine integrierte Halbleiterbaugruppe zur Steigerung einer Taktfrequenz, und wenn die Wellenlänge eines Signales näher an eine Drahtlänge herankommt, wirkt eine Verbindungsleitung wie eine Antenne, wodurch Strahlungsrau­ schen erhöht wird. Auch wird über eine gesteigerte Kopplung, wie beispielsweise eine kapazitive, eine induktive und eine Widerstands-Kopplung zwischen Verbindungsleitungen berichtet, da ein Drahtabstand sich infolge der hohen Integration relativ verengt, was demgemäß ein elektromagnetisches Übersprechungs­ rauschen steigert und die Betriebseigenschaften des Systems entsprechend verschlechtert.
Ein anderer Faktor, der die Systemfunktion vermindert, ist einem gleichzeitigen Schaltrauschen zugeordnet, das auch als Delta-I-Rau­ schen oder di/dt-Rauschen (im folgenden "Delta-I-Rauschen") bezeichnet wird, was auf einer Versorgungsleitung in dem inter­ nen System oder auf einer Masseleitung beruht. Eine elektromo­ torische Kraft (E), die in einem Induktor auftritt, wird durch eine Induktivität (L) multipliziert mit einer Stromänderungs­ größe je Zeiteinheit (di/dt) oder durch E = L(di/dt) erhalten; darin leidet ein von einer Strom- bzw. Spannungsquelle abgege­ bener Strom unter einem Spannungsabfall aufgrund einer umge­ kehrten elektromotorischen Kraft, die induziert ist, während ein Stromdurchgang durch den Induktor der Versorgungsleitung erfolgt, so daß eine Versorgungsspannung, die virtuell für eine erforderliche Schaltung vorgesehen ist, viel niedriger als die Anfangsspannung wird, um so oft einen fehlerhaften Betrieb zu verursachen. Weiterhin wird mit zunehmender Chipgröße und mehr erforderlichen Eingangs/Ausgangsports eine gesamte kapazi­ tive Last ebenfalls größer. Um zu dieser Zeit einen Schaltungs­ betrieb schneller zu machen, sollte die kapazitive Last rascher aufgeladen oder entladen werden, so daß ein mittlerer Strom und die Stromänderungsgröße je Zeiteinheit (di/dt) zunehmen können, was außerdem ein ernstzunehmendes Delta-I-Rauschen verursacht.
Obwohl die obigen Nachteile mit den Verbindungsleitungen in einer Systemschaltung zu tun haben, kann ein innerhalb einer Halbleiterbaugruppe vorgesehener Leiterrahmen viel schwieriger sein; jeweilige Leiter des Leiterrahmens sind nämlich länger als Verbindungsleitungen, und die Induktivität sowie die Kapa­ zität der Leiter werden größer als diejenigen der Verbindungs­ leitungen. Daher wird eine Baugruppenstruktur benötigt, die derartige Probleme, wie elektromagnetisches Übersprechungs­ rauschen und Delta-I-Rauschen, minimieren kann.
Wie in Fig. 1, die eine Draufsicht einer Leiterrahmenstruktur für eine QFP (Quad-Flachbaugruppe) veranschaulicht, gezeigt ist, umfaßt die Leiterrahmenstruktur: eine Unterlage 11, um darauf einen Chip anzubringen, einen Verbindungsfinger 12, der sich nach außen von jeder Ecke der Unterlage 11 erstreckt und die Unterlage 11 trägt, und mehrere Leiter 13, die anteilig um die Unterlage 11 ausgerichtet sind. Die Leiter 13 bestehen aus Signalleitern, Versorgungsleitern und Masseleitern, abhängig von deren jeweiligen Funktionen.
In Fig. 2, die ein elektrisches Ersatzschaltbild veranschau­ licht, das durch jeweilige Leiter in der herkömmlichen Leiter­ rahmenstruktur von Fig. 1 gebildet ist, bezeichnen ein Bezugs­ zeichen 13a einen wahlfreien Leiter und ein Bezugszeichen 13b einen Leiter neben dem wahlfreien Leiter 13a. Ein Bezugszeichen R bezeichnet einen Widerstand der jeweiligen Leiter, ein Bezugs­ zeichen L1 gibt eine Induktivität der jeweiligen Leiter ab, ein Bezugszeichen C1 steht für eine Massekapazität der jeweiligen Leiter, ein Bezugszeichen L2 ist für eine Zwischeninduktivität zwischen jeweiligen Leitern vorgesehen und ein Bezugszeichen C2 ist einer Zwischenkapazität zwischen jeweiligen Leitern zuge­ ordnet.
Wenn Signale in der Halbleiterbaugruppe geschaltet werden, fließt ein plötzlicher Strom durch Versorgungsleiter oder Masseleiter der Leiter 13, so daß ein Spannungsabfall aufgrund der Induktivi­ tät eintritt, die in den Leitern 13 besteht. Ein derartiger Spannungsabfall wird als Delta-I-Rauschen bezeichnet. Die Größe von Delta-I wird durch die folgende Gleichung (1) ausgedrückt:
ΔV = NLeff(di/dt) (1)
Darin bezeichnen N die Anzahl der Ansteuerschaltungen, die gleichzeitig schalten, Leff eine gültige Induktivität hinsicht­ lich Versorgungsleitern oder Masseleitern, di/dt eine Änderungs­ größe je Zeiteinheit hinsichtlich eines Stromes, der durch die Versorgungsleiter oder die Masseleiter fließt.
Wie in Gleichung (1) angegeben ist, kann das Delta-I-Rauschen durch Vermindern der Anzahl der Ansteuerschaltungen, die gleich­ zeitig schalten, der Änderung des Stromes, der durch die jewei­ ligen Versorgungsleiter oder die Masseleiter fließt, oder einer Induktivität der jeweiligen Versorgungsleiter oder der Masse­ leiter reduziert werden. Wenn jedoch die Änderungsgröße eines Stromes, der durch die Versorgungsleiter und die Masseleiter fließt, hinsichtlich einer gegebenen Spannung reduziert wird, so wird eine Schaltgeschwindigkeit langsamer, und da gleich­ zeitig eine große Menge an Daten verarbeitet werden sollte, ist es ebenfalls schwierig, die Anzahl der Ansteuerschaltungen zu vermindern, die gleichzeitig schalten. Daher ist es wesentlich, eine gültige Induktivität der Versorgungsleiter oder der Masse­ leiter zu vermindern, um das Delta-I-Rauschen herabzusetzen.
In den Fig. 1 und 2 wird eine charakteristische Impedanz der Leiter in dem Leiterrahmen, die darin weniger Schaden verur­ sacht, durch Bilden einer Quadratwurzel aus einem Verhältnis der Induktivität L1 in dem Leiter 13 und der Kapazität C zwi­ schen dem Leiter 13 und dem Masseleiter mit einem Wechselstrom erhalten (√L/C). Wenn hier die relative Dielektrizitätskon­ stante des gesamten Dielektrikums den Wert "1" hat, sollte ein Wert der Kapazität, vervielfacht mit der Induktivität, konstant bleiben. Um daher eine gültige Induktivität des Versorgungs­ leiters oder des Masseleiters zu reduzieren, sollte die charak­ teristische Impedanz der jeweiligen Leiter herabgesetzt werden. Das heißt, eine Induktivität des Leiters 13 kann vermindert werden, indem eine Leiterkapazität erhöht wird, wenn die rela­ tive Dielektrizitätskonstante den Wert "1" hat.
Es ist demgemäß eine Aufgabe der vorliegenden Erfindung, eine Leiterrahmenstruktur, eine diese verwendende Halbleiterbau­ gruppe und ein Herstellungsverfahren hierfür anzugeben, die Rauschen, wie beispielsweise elektromagnetisches Rauschen, Reflexionsrauschen und Delta-I-Rauschen vermindern können, indem in geeigneter Weise charakteristische Impedanzen für ge­ wählte Leiter, die für Signalleitungen anwendbar sind, vorge­ sehen werden und gleichzeitig charakteristische Impedanzen für die gewählten Leiter vermindert werden, die für Versorgungslei­ tungen oder Masseleitungen anwendbar sind.
Zur Lösung dieser Aufgabe schafft die vorliegende Erfindung eine Leiterrahmenstruktur mit den Merkmalen des Patentanspruches 1, eine Halbleiterbaugruppe mit den Merkmalen des Patentanspruches 8 sowie ein Herstellungsverfahren mit den Merkmalen des Patent­ anspruchs 19.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Die erfindungsgemäße Leiterrahmenstruktur umfaßt also eine Unterlage, eine Vielzahl von Leitern, die regelmäßig außer­ halb der Unterlagen ausgerichtet sind, obere und untere di­ elektrische Haftschichten, die dazwischen die Vielzahl von Leitern einschließen, obere und untere dielektrische Schichten, die auf einer Oberseite der oberen dielektrischen Haftschicht und einer Unterseite der unteren dielektrischen Haftschicht angebracht sind, und eine obere sowie eine untere metallische polare Platte, die auf einer Oberseite der oberen dielektri­ schen Schicht und einer Unterseite der unteren dielektrischen Schicht angebracht sind.
Weiterhin umfaßt eine erfindungsgemäße Halbleiterbaugruppe eine Unterlage, eine Vielzahl von Innenleitern, die regelmäßig außer­ halb der Unterlage ausgerichtet sind, eine obere und eine untere dielektrische Haftschicht, die dazwischen die Vielzahl von Innen­ leitern einschließen, eine obere und eine untere dielektrische Schicht, die auf einer Oberseite der oberen dielektrischen Haft­ schicht bzw. einer Unterseite der unteren dielektrischen Haft­ schicht angebracht sind, eine obere und eine untere metallische polare bzw. Polplatte, die auf einer Oberseite der oberen di­ elektrischen Schicht und einer Unterseite der unteren dielektri­ schen Schicht vorgesehen sind, einen Halbleiterchip, der auf einer Oberseite der Unterlage angebracht ist, eine Vielzahl von ersten leitenden Drähten, die elektrisch den Halbleiterchip und die Vielzahl von Innenleitern verbinden, eine Vielzahl von zwei­ ten leitenden Drähten, die elektrisch die Vielzahl von Innenlei­ tern und die oberen und unteren leitenden metallischen Schichten verbinden, eine Formverbindung, welche einen vorbestimmten Be­ reich der Halbleiterbaugruppe einschließlich des Halbleiter­ chips, der ersten und zweiten leitenden Drähte, der Innenleiter und der oberen und unteren metallischen Polplatten einschließt, und eine Vielzahl von Außenleitern, die sich entsprechend den jeweiligen Innenleitern zu einer Außenseite der Formverbindung erstrecken.
Weiterhin schafft die vorliegende Erfindung ein Halbleiterbau­ gruppen-Herstellungsverfahren mit den Schritten des Bildens einer oberen und einer unteren metallischen Polplatte, welche eine Vielzahl von Innenleitern zwischen den metallischen Pol­ platten einschließen, wobei eine dielektrische Haftschicht als ein Medium verwendet wird, und wobei weiterhin die Innenleiter regelmäßig in einem Leiterrahmen ausgerichtet sind, des Befes­ tigens eines Halbleiterchips auf einer Unterlage des Leiter­ rahmens, des elektrischen Verbindens des Halbleiterchips mit jeder der oberen und unteren metallischen Polplatten und mit den Innenleitern durch Bonden von leitenden Drähten dazwischen, des abdichtenden Formens des Halbleiterchips, der Drähte, der Innenleiter und der metallischen Polplatten, und des Trimmens und Formens von Außenleitern, die sich von den Innenleitern erstrecken, in einer Weise, in weicher nicht benötigte Teile des Leiterrahmens entfernt werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Draufsicht, die einen Leiterrahmen einer herkömm­ lichen QFP (Quad-Flachbaugruppe) veranschaulicht,
Fig. 2 ein Schaltbild, das eine elektrische Ersatzschaltung veranschaulicht, die zwischen Leitern in der Leiter­ rahmenstruktur von Fig. 1 gebildet ist,
Fig. 3 eine Explosionsdarstellung in Perspektive, welche eine Leiterrahmenstruktur für eine Halbleiter­ baugruppe gemäß der vorliegenden Erfindung veran­ schaulicht,
Fig. 4A eine Draufsicht der Leiterrahmenstruktur gemäß der vorliegenden Erfindung,
Fig. 4B eine Bodensicht der Leiterrahmenstruktur gemäß der vorliegenden Erfindung,
Fig. 4C eine Schnittdarstellung längs einer Linie A-A in Fig. 4A,
Fig. 5A eine teilweise geschnittene perspektivische Dar­ stellung einer Halbleiterbaugruppe, welche die Leiterrahmenstruktur gemäß der vorliegenden Erfin­ dung verwendet,
Fig. 5B eine Schnittdarstellung einer Halbleiterbaugruppe, welche die Leiterrahmenstruktur gemäß der vor­ liegenden Erfindung verwendet, und
Fig. 6 ein Flußdiagramm, das ein Herstellungsverfahren einer Halbleiterbaugruppe veranschaulicht, die die Leiterrahmenstruktur gemäß der vorliegenden Erfin­ dung verwendet.
Anhand der begleitenden Zeichnungen wird nunmehr eine Halblei­ terbaugruppe beschrieben, die eine Leiterrahmenstruktur gemäß der vorliegenden Erfindung verwendet.
Eine Halbleiterbaugruppe gemäß der vorliegenden Erfindung er­ höht Kapazitäten von Leitern, wenn eine konstante Spannung in leitenden Schichten aufrechterhalten wird; je enger die Ab­ stände zwischen den leitenden Schichten und den Leitern sind, desto stärker sind die Kapazitäten erhöht.
Jedoch bestehen die jeweiligen Leiter des Leiterrahmens aus Signalleitern, Masseleitern und Versorgungsleitern, so daß, wenn charakteristische Impedanzen der Signalleiter abnehmen, ein Signalstrom zunehmen sollte, um ein Schalten hiervon in einer erlaubten Zeit vorzunehmen. Daher führt eine gesteigerte Änderung (di/dt) hinsichtlich eines Zeitintervalles für einen Stromfluß in den Versorgungsleitern oder Masseleitern zur Stei­ gerung eines Delta-I-Rauschens. Auch werden verglichen mit jeweiligen Kapazitäten der Leiter Koppelkapazitäten zwischen benachbarten Leitern vermindert, um dadurch ein elektromagneti­ sches Übersprechen herabzusetzen, so daß ein geeigneter Bereich (etwa 40 Ω - 75 Ω) von charakteristischen Impedanzen für Signal­ leiter vorliegen sollte, um eine aufsummierte Größe des Delta-I-Rauschens und des elektromagnetischen Übersprechens zu mini­ mieren.
Daher sollte der Abstand zwischen den Leitern und den leitenden Schichten in einer Weise bestimmt werden, in welcher die auf­ summierte Größe des Delta-I-Rauschens und des elektromagneti­ schen Übersprechens minimiert wird. Ein derartiger Abstand kann gesteuert werden, indem die Dicke der dielektrischen Schichten eingestellt wird.
Um weiterhin das Delta-I-Rauschen zu vermindern, sollte eine Gesamtinduktivität in Pfaden für eine Stromversorgung vermin­ dert werden, und außerdem sollten die Induktivitäten der Leiter herabgesetzt werden. Die Stromversorgungspfade umfassen die Versorgungsleiter des Leiterrahmens, einen Bonddraht, der zum elektrischen Verbinden der Versorgungsleiter mit dem Halblei­ terchip dient, und einen weiteren Bonddraht, um elektrisch die Versorgungsleiter mit den oberen und unteren leitenden Schich­ ten zu verbinden, so daß es wichtig ist, die Induktivität in dem Bonddraht herabzusetzen. Um die Induktivität in dem Bond­ draht zu vermindern, sollte dessen Länge verringert werden, indem eine Vielzahl von Bonddrähten parallel zueinander ange­ schlossen werden. Bei der vorliegenden Erfindung wird der für die Stromversorgung anwendbare Bonddraht verwendet, indem die Vielzahl von Bonddrähten parallel miteinander angeschlossen werden.
Auch kann die Anzahl der Leiter für eine Stromversorgung erhöht werden, um die Induktivität in der Strom- bzw. Spannungsversor­ gung zu vermindern. Je größer die Anzahl der Versorgungsleiter oder Masseleiter ist, desto stärker ist die Induktivität in den Strom- bzw. Spannungsversorgungspfaden herabgesetzt. Jedoch führt die gesteigerte Anzahl der Versorgungs- oder Masseleitern dazu, daß die Anzahl der als Signalleitungen eingesetzten Leiter relativ abnimmt, wodurch es wünschenswert wird, die Anzahl der Strom- bzw. Spannungsversorgungsleiter auf weniger als 33% der Leiter insgesamt zu begrenzen.
Fig. 3 ist eine Explosionsdarstellung in Perspektive eine Lei­ terrahmenstruktur gemäß der vorliegenden Erfindung, die Fig. 4A und 4B sind eine Draufsicht bzw. eine Bodensicht, welche die Leiterrahmenstruktur veranschaulichen, und Fig. 4C ist eine Schnittdarstellung längs einer Linie A-A in Fig. 4A.
Wie hier dargestellt ist, umfaßt der Leiterrahmen eine quadra­ tische Unterlage 21, einen Verbindungsfinger 22, der sich von jeder Ecke der Unterlage 21 aus erstreckt und die Unterlage 21 trägt, und eine Vielzahl von Leitern 23, die in Innenleiter und Außenleiter unterteilt sind. Die oben beschriebene Rahmenstruk­ tur ist identisch zu derjenigen des herkömmlichen QFP-Typ-Leiter­ rahmens, wie dieser in Fig. 1 gezeigt ist.
Der Leiterrahmen liegt zwischen einem Paar von dielektrischen Haftschichten 24, 34, wobei auf jeder Oberfläche von diesen eine obere dielektrische Schicht 25 und eine untere dielektri­ sche Schicht 35 angeordnet sind.
Vier metallische Polplatten 26-1, 26-2, 26-3, 26-4 sind auf der Oberseite der oberen dielektrischen Schicht 25 angebracht, und vier weitere metallische Polplatten 36-1, 36-2, 36-3, 36-4 sind auf der Unterseite der unteren dielektrischen Schicht 35 ange­ bracht, wobei jede der vier metallischen Polplatten 26-1, 26-2, 26-3, 26-4 vertikal mit den vier weiteren metallischen Polplat­ ten 36-1, 36-2, 36-3, 36-4 ausgerichtet ist. Mehre Chipkonden­ satoren 27, 37 sind jeweils zwischen den metallischen Polplatten 26, 36 befestigt.
Die dielektrischen Haftschichten 24, 34 sind aus haftenden di­ elektrischen Materialien gebildet. Wenn eine vorbestimmte Span­ nung an den oberen und unteren metallischen Pol­ platten 26-1, 26-2, 26-3, 26-4, 36-1, 36-2, 36-3, 36-4 anliegt, so dienen die obere dielektrische Schicht 25 und die untere dielektrische Schicht 35, die jeweils aus einem dielektrischen Material hergestellt sind, zur Erhöhung der jeweiligen Kapazitäten zwischen einem entsprechenden Paar der jeweiligen Polplatten 26-1, 26-2, 26-3, 26-4, zwischen einem entsprechenden Paar der jeweiligen Pol­ platten 36-1, 36-2, 36-3, 36-4 und zwischen den jeweiligen metallischen Polplatten 26-1, . . ., 36-4 und den Leitern 23. Der Kapazitätswert kann erhalten werden durch Einstellen der Ab­ stände zwischen den jeweiligen metallischen Polplatten 26-1, . . ., 36-4 und den Leitern 23 und durch Einstellen der jewei­ ligen Dicken der dielektrischen Schichten 24, 34, 25, 35. Ins­ besondere sollten die jeweiligen Dicken der dielektrischen Schichten 24, 34, 25, 35 so sein, daß die charakteristische Impedanz der Leiter 23 einen geeigneten Wert annehmen kann, wodurch ein aufsummierter Wert eines Delta-I-Rauschens und eines elektromagnetischen Übersprechungsrauschens minimiert werden. Hier reicht eine geeignete charakteristische Impedanz von etwa 40 Ω bis 75 Ω. Auch werden aufgrund der Chipkonden­ satoren 27, 37 die Kapazitäten für die Versorgungsleiter und Masseleiter angehoben.
Insbesondere sollten bei der Leiterrahmenstruktur gemäß der vorliegenden Erfindung eine Versorgungsspannung und Massespan­ nung regelmäßig an die obere metallische Polplatte 26 und die untere metallische Polplatte 36 während eines Zusammenbauens (Draht-Bondens) angelegt sein, um die Kapazität zwischen dem Versorgungsleiter und dem Masseleiter zu maximieren.
Wenn daher eine Versorgungsspannung (oder Massespannung) an einer beliebig gewählten metallischen Polplatte anliegt, ist die Massespannung (oder Versorgungsspannung) einem metallischen Substrat zugeführt, das an einer entsprechenden Stelle zu einer Abwärts- (oder Aufwärts-)Richtung der gewählten metallischen Polplatte zusammen mit den weiteren metallischen Polplatten neben jeder Seite hiervon gelegen ist. Das heißt, die Versor­ gungsspannung liegt, wie in den Fig. 4A bis 4C gezeigt ist, an den metallischen Polplatten 26-2, 26-4, 36-1, 36-3, und die Massespannung liegt an den metallischen Polplatten 26-1, 26-3, 36-2, 36-4. Hier haben zwei metallische Polplatten, die neben­ einander liegen, voneinander verschiedene Polaritäten bezüglich der dort anliegenden Spannung, um so eine Kapazität zwischen Versorgungsleitern und Masseleitern zu erhöhen, indem die Chip­ kondensatoren 27, 37 zwischen den metallischen Polplatten an­ gebracht werden.
Die elektrischen Pfade für die Versorgungsspannung und die Massespannung werden auf den jeweiligen metallischen Platten gebildet, indem elektrisch die mit Spannung beaufschlagten Leiter und die jeweiligen metallischen Platten über leitende Drähte angeschlossen werden.
In den Fig. 5A und 5B, die eine teilweise geschnittene perspek­ tivische Darstellung und eine geschnittene Darstellung einer QFP-Typ-Halbleiterbaugruppe veranschaulichen, welche die Leiter­ rahmenstruktur gemäß der vorliegenden Erfindung verwendet, um­ faßt die Baugruppe: eine Unterlage 21, mehrere Innenleiter 23, die regelmäßig weg von der Unterlage 21 ausgerichtet sind, eine obere dielektrische Haftschicht 24 und eine untere dielektrische Haftschicht 34, die die Innenleiter 23 mit Ausnahme der jewei­ ligen Endteile der Leiter 23 einschließen, eine obere dielek­ trische Schicht 25 und eine untere dielektrische Schicht 35, die jeweils auf der Oberseite der oberen dielektrischen Haft­ schicht 24 und auf der Unterseite der unteren dielektrischen Haftschicht 34 angebracht sind, eine viergeteilte obere metal­ lische Polplatte 26, die auf der Oberseite der oberen dielek­ trischen Schicht 25 ausgebildet ist, eine viergeteilte untere metallische Polplatte 36, die auf der Unterseite der unteren dielektrischen Schicht 35 vorgesehen ist, mehrere Chipkonden­ satoren 27, 37, die mit ihrer Befestigung ein entsprechendes Paar der Unterteilungen der metallischen Polplatten 26, 36 verbinden, einen auf der Unterlage 21 befestigten Halbleiter­ chip 40, mehrere leitende Drähte 51, 52, um elektrisch den Halbleiterchip 40 und die Innenleiter 23 sowie ebenfalls elek­ trisch die Innenleiter und die oberen und unteren metallischen Polplatten 26, 36 zu verbinden, eine Formverbindung 60 zum Ein­ schließen eines vorbestimmten Bereiches einschließlich des Halb­ leiterchips 40, der leitenden Drähte 51, 52 und der Innenleiter 23 und mehrere Außenleiter 29, die sich von den jeweiligen Innenleitern 23 außerhalb der Formverbindung 60 erstrecken.
Wie in den Fig. 5A und 5B gezeigt ist, sind die obere metalli­ sche Polplatte 26 und die untere metallische Polplatte 36 elek­ trisch durch die leitenden Drähte 52 mit den Innenleitern 23 verbunden, um so Versorgungsspannung und Massespannung zu empfangen, so daß der Zusammenbau (Draht-Bonden) ausgeführt werden sollte, damit die Versorgungsspannung und Massespannung regelmäßig an den jeweiligen metallischen Polplatten 26, 36 anliegen. Das heißt, wenn eine Versorgungsspannung (oder Masse­ spannung) einer bestimmten metallischen Polplatte zugeführt ist, liegt eine Massespannung (oder Versorgungsspannung) an einem metallischen Substrat, das entsprechend einer Richtung der oberen oder der unteren Seite der gewissen metallischen Polplatte zusammen mit der weiteren metallischen Polplatte neben jeder Seite der metallischen Polplatten angeordnet ist. Für die weitere Beschreibung liegt in den Fig. 5A und 5B die Versorgungsspannung an der metallischen Polplatte 26, und die Massespannung ist der metallischen Polplatte 36 zugeführt. Das benachbarte Paar der metallischen Polplatten auf dem gleichen Schichtpegel ist in der Polarität voneinander verschieden, und die Kapazitätswerte zwischen den Versorgungsleitern und Masse­ leitern werden durch Anbringen der Chipkondensatoren 27, 37 auf jeweiligen benachbarten Teilen dazwischen erhöht.
Anhand der Fig. 6 wird nunmehr ein Herstellungsverfahren der Halbleiterbaugruppe gemäß der vorliegenden Erfindung erläutert.
Zunächst wird eine metallische Polplatte in einem ersten Schritt (S1) hergestellt. Die metallische Polplatte dient zum Verstärken einer Kapazität der herkömmlichen Leiterrahmenstruktur. Um eine derartige metallische Polplatte zu bilden, wird ein filmartiges Material mit einer auf einer dielektrischen Schicht, wie bei­ spielsweise Kapton, gebildeten Kupferschicht (im folgenden als "Kupfer-Überzugsmetall" bezeichnet) verwendet. Das Kupfer-Über­ zugsmetallmaterial dient zum engen Realisieren einer elektri­ schen Kennlinie, die durch Einsetzen einer Halbleiterverarbei­ tung erforderlich ist. Jedoch wird ein Kupfer-Überzugsmetall­ material hinsichtlich der Produktivität ausgewählt. Das Kupfer-Über­ zugsmetallmaterial realisiert eine Vielzahl von Dicken hier­ von und eine dielektrische Konstante sowie eine Kapazität, die bei der vorliegenden Erfindung zu erhalten sind. Auch ist das Kupfer-Überzugsmetallmaterial auf einen flexiblen PCB-Prozeß anwendbar, um so Materialanschaffung und Baugruppenfertigung zu erleichtern.
In einem zweiten Schritt (S2) wird eine Kupferschicht selektiv von dem aus der dielektrischen Schicht und einer Kupferschicht gebildeten Kupfer-Überzugsmetall geätzt, um eine viergeteile Kupfer-Polplatte, d. h. eine Aufschichtung aus einem Kupferüber­ zug auf der dielektrischen Schicht, zu bilden. Eine optimale Struktur der metallischen Polplatte, die aus dem Kupfer-Über­ zugsmaterial gebildet ist, das gemäß der vorliegenden Erfindung verwirklicht ist, besteht aus den oberen und unteren metalli­ schen Polplatten 26, 36, die jeweils viergeteilt sind. Wenn die Polplatten 26, 36 die Innenleiter des Leiterrahmens einschließen, liegen entgegengesetzte Polaritäten der Spannung zwischen einem benachbarten Paar der geteilten Platten. Um die obigen Anfor­ derungen zu erfüllen, wird ein allgemein flexibler PCB-Prozeß (PCB = Gedruckte Schaltungsplatte) verwendet, damit die Kupfer­ schicht aus dem Kupfer-Überzugsmetall geätzt wird, so daß eine viergeteilte metallische Polplatte auf dem Kaptonfilm erzeugt wird. Zu dieser Zeit ist bei den Innenleitern des Leiterrahmens ein durch die metallische Polplatte eingenommener Bereich maxi­ miert innerhalb einer erlaubten Spanne hiervon, um so eine elek­ trische Kennlinie bzw. Eigenschaften zu verbessern. Als Beispiel können, wie in Fig. 4 gezeigt ist, die auf den Innenleitern 24 angebrachten metallischen Polplatten 26, 36 innerhalb des Be­ reiches mit Ausnahme der jeweiligen Endteile der Innenleiter 23 sein. Das heißt, die Größe der metallischen Polplatten sollte nicht mit einem Draht-Bonden abbrechen, das verwendet wird, um elektrisch den Halbleiterchip und die Innenleiter zu verbinden. Auch sollte die Größe der Platten nicht den Formprozeß beein­ trächtigen, der ausgeführt wird, um Halbleitervorrichtungen zu schützen.
In einem dritten Schritt (S3) wird die in dem zweiten Prozeß gebildete metallische Polplatte in einem Zustand geformt, in welchem eine zeitweise Befestigung ausgeführt wird, um die Pol­ platte auf der Oberseite der Innenleiter zu befestigen (erstes Befestigen mit Bond-Falten). Da eine Haftmittelkomponente nicht in der metallischen Polplatte, die in dem zweiten Schritt (S2) aus einem Kupfer-Überzugsmetall gebildet ist, und in der di­ elektrischen Schicht, die auf einer Unterseite der metallischen Polplatte erzeugt ist, vorliegt, wird der dritte Prozeß vor einem Schritt ausgeführt, in welchem der dielektrische Haftfilm zwischen der dielektrischen Schicht und den Innenleitern des Leiterrahmens beigefügt wird. Die dielektrische Schicht mit der darauf gebildeten metallischen Polschicht wird nicht an den Innenleitern befestigt, so daß ein Haftmittelfilm auf der Ober­ seite der dielektrischen Schicht angebracht wird. Dies ist ein Prozeß, in welchem die metallische Polplatte an gewissen Tei­ len der Innenleiter für eine zeitweise Befestigung angebracht wird. Auch kann durch Verwendung einer statischen Elektrizität in der dielektrischen Schicht und dem dielektrischen Haftmit­ telfilm der elektrische Parameter für die vorliegende Erfindung erhalten werden. Das heißt, durch Steuern der statischen Elek­ trizität und der Dicke der dielektrischen Schicht und des di­ elektrischen Haftmittelfilmes und durch Einstellen der Abstände zwischen den metallischen Polplatten wird eine elektrisch cha­ rakteristische Impedanz für die vorliegende Erfindung erzielt.
In einem vierten Schritt (S4) werden die zeitweise befestigten metallischen Polplatten jeweils auf der Oberseite und Unter­ seite der Innenleiter des Leiterrahmens als eine zweite Be­ festigung angebracht. Der vierte Schritt dient zum virtuellen Befestigen der zeitweise während des dritten Schrittes (S3) auf den Ober- und Unterseiten der Innenleiter angebrachten metal­ lischen Polplatten und kann mittels einer üblichen flexiblen PCB-Prozeßlinie ausgeführt werden, während ein flacher Leiter­ rahmen zum Glätten folgender Schritte realisiert wird. Auch werden durch Verwenden eines derartigen dielektrischen Haft­ mittelfilms als ein Medium die oberen und unteren metallischen Polplatten durch Wärme und Druck auf den Innenleitern ange­ bracht. Die oberen und-unteren metallischen Polplatten sind auf jeder Seite der Innenleiter befestigt, um jeweilige Kapazitäten zu steigern und jeweilige Induktivitäten der Leiter zu vermin­ dern, indem Kondensatoren in einem Verfahren gebildet werden, in welchem zwei zueinander entgegengesetzte Spannungen in ge­ eigneter Weise an der oberen und unteren metallischen Polplatte in den folgenden Schritten anliegen. Nach dem vierten Schritt (S4) wird eine viergeteilte metallische Polplatte auf der Ober­ seite und Unterseite der Innenleiter angebracht, indem die di­ elektrische Schicht und der dielektrische Haftmittelfilm als ein Medium verwendet werden.
In einem fünften Schritt (S5) für eine Matrizenbefestigung wird ein Halbleiterchip auf der Unterlage des Leiterrahmens montiert. Um hier eine Haftungseigenschaft zu verbessern, wird bei der Befestigung ein Epoxyharz verwendet.
In einem sechsten Schritt (S6) wird ein erstes Draht-Bonden ausgeführt, um elektrisch den auf der Unterlage in dem fünften Schritt (S5) montierten Halbleiterchip mit den jeweiligen Innen­ leitern des Leiterrahmens zu verbinden. Hier wird mittels eines leitenden Drahtes als Medium eine elektrische Verbindung zwi­ schen dem Chip und den Innenleitern ausgeführt. Auch werden die obere metallische Polplatte und die Innenleiter zum Induzieren einer Versorgungsspannung und Massespannung elektrisch mitein­ ander verbunden. Zu dieser Zeit sollte die obere viergeteilte metallische Polplatte regelmäßig mit der Versorgungsspannung und der Massespannung beaufschlagt sein, und die Polaritäten der Spannung, die an jedem benachbarten Paar von unterteilten Stücken der metallischen Polplatte anliegt, sollten entgegen­ gesetzt zueinander sein.
In einem siebenten Schritt (S7) für die Chipkondensatorbefesti­ gung werden mehrere chipartige Kondensatoren zwischen jedem benachbarten Paar von unterteilten Stücken der metallischen Polplatte ausgebildet, um ein Masseprellen der oberen und unteren viergeteilten metallischen Polplatten, die die Innen­ leiter einschließen, zu unterbinden.
In einem achten Schritt (S8) für ein zweites Draht-Bonden als eine Draht-Bond-Kupfer-Überzugsverarbeitung nimmt der Draht-Bond­ schritt einen zweiten Draht-Bondschritt vor, dem der erste Draht-Bondschritt folgt, der im sechsten Schritt (S6) durchge­ führt ist. Der achte Schritt (S8) ist auf ein elektrisches Ver­ binden der oberen und unteren metallischen Polplatten mit den Innenleitern für Versorgung und Masse unter Verwendung eines leitenden Drahtes als Medium gerichtet. Wie im sechsten Schritt (S6) sollten die Versorgungsspannung und die Massespannung re­ gelmäßig an die untere metallische Polplatte angelegt sein. Zu dieser Zeit sollten die Polaritäten der an jedes Paar benach­ barte Paar unterteilter Stücke der metallischen Polplatte ange­ legten Spannung entgegengesetzt zueinander sein, und jedes der unterteilten Stücke der metallischen Polplatte sollte verschie­ den sein von einem vertikal entsprechenden Stück der unterteil­ ten Stücke der oberen metallischen Polplatte hinsichtlich der Polarität der dort angelegten Spannung.
In dem sechsten Schritt (S6) und dem achten Schritt (S8) sollten die Versorgungsspannung und die Massespannung, die in der Pola­ rität entgegengesetzt sind, regelmäßig an die oberen und unteren metallischen Polplatten angelegt sein, um Kondensatoren zu bil­ den, die jedes benachbarte Paar der unterteilten Stücke der oberen und unteren metallischen Polplatten überbrücken. Auch sind durch Befestigen derartiger Chipkondensatoren zwischen den benachbarten Paaren in den metallischen Polplatten die Kapazi­ täten zwischen Versorgungsleitern und Masseleitern gesteigert, um dadurch die Schwankung der an den Halbleiterchip angelegten Spannung zu minimieren.
In einem neunten Schritt (S9) wird eine Formverarbeitung ausge­ führt, um einen vorbestimmten Bereich des Leiterrahmens ein­ schließlich des Halbleiterchips, der Drähte, Innenleiter und metallischen Polplatten unter Verwendung eines Materials, wie beispielsweise Keramik, Kunststoff und Epoxyharz, einzuschließen.
In einem zehnten Schritt (S10) wird ein Lot-Plattierverfahren ausgeführt, um das Löten der Außenleiter und eines Substrates zu erleichtern und das Auftreten einer Kupfererosion zu verhin­ dern; der Leiterrahmen ist im allgemeinen aus Kupfer gebildet.
In einem elften Schritt (S11) werden ein Trimmen und Formen ausgeführt, um nicht benötigte Teile von den äußeren Leitern des Leiterrahmens abzutrennen, damit so jeweilige Signallei­ tungen erhalten werden und nach einem Formprozeß eine Halblei­ terbaugruppe erzeugt ist.
Wie oben beschrieben ist, liegt bei der vorliegenden Erfindung die Innenleiterstruktur zwischen oberen und unteren metalli­ schen Polplatten mittels eines dielektrischen Materials als Medium, so daß charakteristische Impedanzen für die gewählten Leiter, die für Signalleitungen anwendbar sind, in geeigneter Weise gewählt sind, und gleichzeitig werden charakteristische Impedanzen für die gewählten Leiter, die für Versorgungslei­ tungen oder Masseleitungen angewandt sind, vermindert, wodurch Rauschen, wie beispielsweise elektromagnetisches Rauschen, Reflexionsrauschen und Delta-I-Rauschen merklich in der Halb­ leiterbaugruppe herabgesetzt werden können.
Die Erfindung schafft also eine Leiterrahmenstruktur und eine diese verwendende Halbleiterbaugruppe sowie ein Herstellungs­ verfahren hierfür. Die Leiterrahmenstruktur für eine Halbleiter­ baugruppe, welche mit einer Unterlage und einer Vielzahl von außerhalb der Unterlage regelmäßig ausgerichteten Leitern ver­ sehen ist, umfaßt eine obere und eine untere dielektrische Haft­ schicht, zwischen denen die Mehrzahl von Leiter gelegen ist, eine obere und eine untere dielektrische Schicht, die auf einer Oberseite der oberen dielektrischen Haftschicht und einer Unter­ seite der dielektrischen Haftschicht angebracht sind, und obere und untere metallische Polplatten, die auf einer Oberseite der oberen dielektrischen Schicht und einer Unterseite der unteren dielektrischen Schicht vorgesehen sind. Die Halbleiterbaugruppe vermindert Rauschen, wie beispielsweise elektromagnetisches Rauschen, Reflexionsrauschen und Delta-I-Rauschen durch geeig­ netes Vorsehen charakteristischer Impedanzen für gewählte Leiter, die auf Signalleitungen anwendbar sind, wobei gleich­ zeitig charakteristische Impedanzen für gewählte Leiter, die auf Versorgungsleitungen und Masseleitungen anwendbar sind, vermindert werden.

Claims (26)

1. Leiterrahmenstruktur für eine Halbleiterbaugruppe mit einer Unterlage (21) und einer Vielzahl von regelmäßig außerhalb der Unterlage (21) ausgerichteten Leitern (23), dadurch gekennzeichnet, daß der Leiterrahmen aufweist:
eine obere und eine untere dielektrische Haftschicht (24, 34), die die Vielzahl von Leitern (23) dazwischen einschließen,
eine obere und eine untere dielektrische Schicht (25, 35), die auf einer Oberseite der oberen dielektrischen Haftschrift (24) und einer Unterseite der unteren dielektrischen Haftschrift (34) angebracht sind, und
einer oberen und einer unteren metallische Polplatte (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4), die auf einer Ober­ seite der oberen dielektrischen Schicht (25) und einer Unter­ seite der unteren dielektrischen Schicht (359) vorgesehen sind.
2. Leiterrahmenstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die oberen und unteren dielektri­ schen Haftschichten (24, 34) auf den Leitern (23) mit Ausnahme wenigstens eines Seitenpaares von äußeren Endteilen der Leiter (23) ausgebildet sind.
3. Leiterrahmenstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) jeweils unterteilt sind.
4. Leiterrahmenstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) jeweils in vier Stücke unterteilt sind.
5. Leiterrahmenstruktur nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die oberen und unteren dielektri­ schen Schichten (25, 35) aus Kapton gebildet wird.
6. Leiterrahmenstruktur nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) aus Kupfer gebildet sind.
7. Leiterrahmenstruktur nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß mehrere Chipkondensatoren (27, 37) zwischen einem benachbarten Paar der unterteilten Stücke in jeder der oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) Brücken bilden.
8. Halbleiterbaugruppe, umfassend:
eine Unterlage (21),
eine Vielzahl von Innenleitern (23), die regelmäßig außerhalb der Unterlage (21) ausgerichtet sind,
eine obere und eine untere dielektrische Haftschicht (24, 34), die dazwischen die Vielzahl von Innenleitern (23) einschließen,
eine obere und eine untere dielektrische Schicht (25, 35), die jeweils auf einer Oberseite der oberen dielektrischen Haftschicht (24) und einer Unterseite der unteren dielektrischen Haftschicht (34) angebracht sind,
eine obere und eine untere metallische Polplatte (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4), die auf einer Oberseite der oberen dielektrischen Schicht (25) und einer Unterseite der unteren dielektrischen Schicht (35) angebracht sind,
einen Halbleiterchip, der auf einer Oberseite der Unterlage (21) befestigt ist,
eine Vielzahl von ersten leitenden Drähten, die elektrisch den Halbleiterchip und die Vielzahl von Innenleitern (23) verbin­ den,
eine Vielzahl von zweiten leitenden Drähten, die elektrisch die Vielzahl von Innenleitern (23) und die oberen und unteren lei­ tenden metallischen Schichten verbinden,
eine Formverbindung, die einen vorbestimmten Bereich der Halb­ leiterbaugruppe einschließlich des Halbleiterchips, der ersten und zweiten leitenden Drähte, der Innenleiter und der oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) einschließt und
eine Vielzahl von Außenleitern, die sich von entsprechenden einzelnen Innenleitern zu einer Außenseite der Formverbindung erstrecken.
9. Halbleiterbaugruppe nach Anspruch 8, dadurch gekennzeichnet, daß die oberen und unteren dielektri­ schen Haftschichten (24, 34) auf den Leitern (23) mit der Aus­ nahme von wenigstens einem Seitenpaar von äußeren Endteilen der Leiter (23) gebildet sind.
10. Halbleiterbaugruppe nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß die oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) jeweils unterteilt sind.
11. Halbleiterbaugruppe nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, daß die oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) jeweils in vier Stücke unterteilt sind.
12. Halbleiterbaugruppe nach einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, daß die oberen und unteren dielektri­ schen Schichten (25, 35) aus Kapton gebildet sind.
13. Halbleiterbaugruppe nach einem der Ansprüche 8 bis 12, dadurch gekennzeichnet, daß die oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) aus Kupfer gebildet sind.
14. Halbleiterbaugruppe nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß eine Vielzahl von Chipkondensato­ ren (27, 37) zwischen einem benachbarten Paar der unterteilten Stücke in jeder der oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) Brücken bildet.
15. Halbleiterbaugruppe nach einem der Ansprüche 8 bis 14, dadurch gekennzeichnet, daß die Innenleiter (23), die elek­ trisch mit den oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4), verbunden sind, in solche, die für eine Versorgungsspannung anwendbar sind, und andere, die für eine Versorgungsspannung anwendbar sind, unterteilt sind.
16. Halbleiterbaugruppe nach einem der Ansprüche 8 bis 15, dadurch gekennzeichnet, daß die oberen und unteren metalli­ schen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) elektrisch mit den mit Spannung beaufschlagten Leitern (23) verbunden sind, die zueinander entgegengesetzte Polari­ täten haben.
17. Halbleiterbaugruppe nach Anspruch 10 oder 11, dadurch gekennzeichnet, daß ein benachbartes Paar von unter­ teilten Stücken in jeder der oberen und unteren metallischen Polplatte (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) elektrisch mit den mit Spannung beaufschlagten Leitern (23) in entgegengesetzten Polaritäten verbunden sind.
18. Halbleiterbaugruppe nach einem der Ansprüche 8 bis 17, dadurch gekennzeichnet, daß jede der oberen und unteren dielek­ trischen Schichten (25, 35) eine solche Dicke hat, daß charak­ teristische Impedanzen der Leiter (23) von 40 Ω bis 75 Ω reichen.
19. Halbleiterbaugruppen-Herstellungsverfahren, umfassend die folgenden Schritte:
Bilden einer oberen und einer unteren metallischen Polplatte (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4),
Einschließen einer Vielzahl von Innenleitern (23) zwischen den metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) mittels einer dielektrischen Haftschicht (24, 34) als Medium, wobei die Innenleiter (23) regelmäßig in einem Leiterrahmen ausgerichtet sind,
Befestigen eines Halbleiterchips auf einer Unterlage (21) des Leiterrahmens,
elektrisches Verbinden der Halbleiterchips mit jeder der oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) durch Bonden leitender Drähte dazwi­ schen,
Abdichtendes Einformen des Halbleiterchips, der Drähte, der Innenleiter und der metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4), und
Trimmen und Formen von Außenleitern, die sich von den Innen­ leitern erstrecken, derart, daß nicht benötigte Teile des Lei­ terrahmens entfernt werden.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) elektrisch mit den mit Spannung beaufschlagten Leitern mit ent­ gegengesetzten Polaritäten zueinander verbunden werden.
21. Verfahren nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß die oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) aus einem Kupfer-Überzugmetall gebildet werden, in welchem eine Kupferschicht auf einer dielektrischen Schicht des Kupfer-Über­ zugmetalles gebildet ist.
22. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die dielektrische Schicht aus Kapton gebildet wird.
23. Verfahren nach Anspruch 21 oder 22, dadurch gekennzeichnet, daß die Kupferschicht des Kupfer-Über­ zugmetalles selektiv geätzt wird, um die Kupferschicht in eine Vielzahl von Metallstücken hiervon zu unterteilen.
24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß Polaritäten von an ein benachbar­ tes Paar der unterteilten Metallstücke angelegten Spannungen in jeder der oberen und unteren metallischen Polplatten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) entgegengesetzt zu­ einander sind, und daß jedes der unterteilten Metallstücke in der unteren metallischen Polplatte (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) verschieden von einem vertikal ent­ sprechenden Stück der unterteilten Metallstücke der oberen metallischen Polplatte (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) in der Polarität der dort angelegten Spannung ist.
25. Verfahren nach einem der Ansprüche 19 bis 24, dadurch gekennzeichnet, daß eine Vielzahl von Chipkondensatoren (27, 37) zwischen einem benachbarten Paar der unterteilten Me­ tallstücke in jeder der oberen und unteren metallischen Pol­ platten (26-1, 26-2, 26-3, 26-4; 36-1, 36-2, 36-3, 36-4) Brücken bildet.
26. Verfahren nach einem der Ansprüche 19 bis 25, dadurch gekennzeichnet, daß jede der oberen und unteren dielek­ trischen Schichten (25, 35) eine solche Dicke hiervon aufweist, daß charakteristische Impedanzen der Leiter von 40 Ω bis 75 Ω reichen.
DE19755954A 1997-04-18 1997-12-16 Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür Expired - Fee Related DE19755954B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970014415A KR100218368B1 (ko) 1997-04-18 1997-04-18 리드프레임과 그를 이용한 반도체 패키지 및 그의 제조방법
KR14415/97 1997-04-18

Publications (2)

Publication Number Publication Date
DE19755954A1 true DE19755954A1 (de) 1998-10-22
DE19755954B4 DE19755954B4 (de) 2005-04-21

Family

ID=19503194

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19755954A Expired - Fee Related DE19755954B4 (de) 1997-04-18 1997-12-16 Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür

Country Status (6)

Country Link
US (1) US6093957A (de)
JP (1) JPH10303356A (de)
KR (1) KR100218368B1 (de)
DE (1) DE19755954B4 (de)
GB (1) GB2324411B (de)
TW (1) TW366545B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334384A1 (de) * 2003-07-28 2005-04-28 Infineon Technologies Ag Chipvorrichtung
DE102005009163A1 (de) * 2005-02-25 2006-09-07 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2787635B1 (fr) * 1998-12-17 2001-03-16 St Microelectronics Sa Dispositif semi-conducteur avec substrat sur isolant a decouplage de bruit
JP2001160519A (ja) * 1999-12-02 2001-06-12 Toyota Autom Loom Works Ltd 給電用パドルにおけるノイズ抑制構造
US6770184B1 (en) 2001-02-13 2004-08-03 Advanced Micro Devices, Inc. Integrated de-ionized water pressure monitoring system for solder plating machines
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US6608390B2 (en) 2001-11-13 2003-08-19 Kulicke & Soffa Investments, Inc. Wirebonded semiconductor package structure and method of manufacture
JP4052111B2 (ja) * 2002-06-07 2008-02-27 ソニー株式会社 無線情報記憶媒体
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
US8441774B2 (en) * 2007-03-08 2013-05-14 Nec Corporation Capacitance element, printed circuit board, semiconductor package, and semiconductor circuit
US8502371B2 (en) * 2007-12-27 2013-08-06 Stats Chippac Ltd. Integrated circuit package system with extended corner leads
US7812430B2 (en) * 2008-03-04 2010-10-12 Powertech Technology Inc. Leadframe and semiconductor package having downset baffle paddles
US8072047B2 (en) * 2008-05-21 2011-12-06 Stats Chippac Ltd. Integrated circuit package system with shield and tie bar
US10211134B2 (en) 2011-09-30 2019-02-19 Mediatek Inc. Semiconductor package
US8941221B2 (en) * 2011-09-30 2015-01-27 Mediatek Inc. Semiconductor package
US9852966B2 (en) 2011-09-30 2017-12-26 Mediatek Inc. Semiconductor package
KR101983165B1 (ko) * 2013-12-26 2019-05-28 삼성전기주식회사 반도체 패키지
JP1563812S (de) * 2016-04-11 2016-11-21
JP1580899S (de) * 2016-11-15 2017-07-10
JP1577511S (de) * 2016-11-15 2017-05-29
JP1603358S (de) * 2017-10-19 2018-05-07
JP1603359S (de) * 2017-10-19 2018-05-07
USD859334S1 (en) * 2017-10-26 2019-09-10 Mitsubishi Electric Corporation Semiconductor device
JP1632999S (de) * 2018-06-12 2019-06-03
JP1660133S (de) * 2019-09-26 2020-05-25
USD934187S1 (en) * 2020-01-21 2021-10-26 Lang Cheng Integrated circuit package
USD937231S1 (en) 2020-04-06 2021-11-30 Wolfspeed, Inc. Power semiconductor package

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1318821A (en) * 1971-03-26 1973-05-31 Ferranti Ltd Construction of packages for semiconductor devices
US5108553A (en) * 1989-04-04 1992-04-28 Olin Corporation G-tab manufacturing process and the product produced thereby
US5089878A (en) * 1989-06-09 1992-02-18 Lee Jaesup N Low impedance packaging
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
US5159750A (en) * 1989-12-20 1992-11-03 National Semiconductor Corporation Method of connecting an IC component with another electrical component
US5088037A (en) * 1990-03-23 1992-02-11 Anthony Battaglia Portable rescue administration aid device
JPH0766949B2 (ja) * 1990-09-28 1995-07-19 富士通株式会社 Ｉｃパッケージ
JP2569217B2 (ja) * 1990-11-30 1997-01-08 三菱電機株式会社 半導体装置
JP3061954B2 (ja) * 1991-08-20 2000-07-10 株式会社東芝 半導体装置
JPH05206364A (ja) * 1992-01-27 1993-08-13 Hitachi Cable Ltd 複合リードフレーム
JPH0629452A (ja) * 1992-02-18 1994-02-04 Intel Corp 集積回路パッケージ及びその製造方法
JPH05291477A (ja) * 1992-04-13 1993-11-05 Hitachi Cable Ltd 複合リードフレーム
KR950702068A (ko) * 1993-04-06 1995-05-17 쓰지 가오루 반도체 소자용 패키지(package for semiconductor chip)
JPH06334105A (ja) * 1993-05-24 1994-12-02 Shinko Electric Ind Co Ltd 多層リードフレーム
US5498901A (en) * 1994-08-23 1996-03-12 National Semiconductor Corporation Lead frame having layered conductive planes
KR19980024134A (ko) * 1996-09-18 1998-07-06 모기 쥰이찌 반도체 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10334384A1 (de) * 2003-07-28 2005-04-28 Infineon Technologies Ag Chipvorrichtung
DE10334384B4 (de) * 2003-07-28 2014-03-27 Infineon Technologies Ag Chipvorrichtung
DE102005009163A1 (de) * 2005-02-25 2006-09-07 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102005009163B4 (de) * 2005-02-25 2013-08-14 Infineon Technologies Ag Halbleiterbauteil mit einem Halbleiterchip, der Signalkontaktflächen und Versorgungskontaktflächen aufweist, sowie Verfahren zur Herstellung des Halbleiterbauteils

Also Published As

Publication number Publication date
GB2324411B (en) 2000-02-02
TW366545B (en) 1999-08-11
JPH10303356A (ja) 1998-11-13
GB2324411A (en) 1998-10-21
US6093957A (en) 2000-07-25
DE19755954B4 (de) 2005-04-21
GB9807784D0 (en) 1998-06-10
KR100218368B1 (ko) 1999-09-01

Similar Documents

Publication Publication Date Title
DE19755954A1 (de) Leiterrahmenstruktur, diese verwendende Halbleiterbaugruppe und Herstellungsverfahren hierfür
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE69226398T2 (de) Halbleiterchip-Verpackung
DE10019839B4 (de) Mehrschichtkondensator, Vewendung des Mehrschichtkondensators, Schaltungsanordnung und Verdrahtunssubstrat damit
DE10027870B4 (de) Laminierter Kondensator und Montageanordnung
DE69623425T2 (de) Struktur einer Drosselspule
DE69716310T2 (de) Chipkarte und chipkartenmodul
DE19520700B4 (de) Halbleiterbausteinanordnung
DE69630474T2 (de) Gerät zur Steuerung der Impedanz von elektrischen Kontakten
DE102006057332B4 (de) Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip
DE2542518B2 (de) Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen
EP0891603B1 (de) Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist
DE4027072C2 (de) Halbleiteranordnung
DE69422463T2 (de) Halbleiteranordnung mit einem Halbleiterchip mit Rückseitenelektrode
DE102004002176A1 (de) Mikrominiatur-Stromrichter
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE69216452T2 (de) Halbleiteranordnung mit elektromagnetischer Abschirmung
EP0507903A1 (de) Datenträger für identifikationssysteme.
DE102004011958A1 (de) Mikro-Stromrichter mit mehreren Ausgängen
DE102007059128A1 (de) Mikrominiatur-Leistungswandler
DE10145752B4 (de) Nicht-leitendes, ein Band oder einen Nutzen bildendes Substrat, auf dem eine Vielzahl von Trägerelementen ausgebildet ist
DE69416341T2 (de) Mehrschicht-Leiterahmen für eine Halbleiteranordnung
DE19929735A1 (de) Elektronikkomponente
DE69516879T2 (de) Zu einer gedruckten schaltplatte gehörende koppelvorrichtung, die eine kapazität anzeigt und/oder steuert
EP1480500B1 (de) Leistungsversorgungsschaltung mit dreidimensional angeordneten Schaltungsträgern sowie Herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701