DE19743349C2 - Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens - Google Patents

Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens

Info

Publication number
DE19743349C2
DE19743349C2 DE19743349A DE19743349A DE19743349C2 DE 19743349 C2 DE19743349 C2 DE 19743349C2 DE 19743349 A DE19743349 A DE 19743349A DE 19743349 A DE19743349 A DE 19743349A DE 19743349 C2 DE19743349 C2 DE 19743349C2
Authority
DE
Germany
Prior art keywords
wafer
semiconductor chips
etching
dry etching
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19743349A
Other languages
English (en)
Other versions
DE19743349A1 (de
Inventor
Olaf Schoenfeld
Gerhard Franz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19743349A priority Critical patent/DE19743349C2/de
Publication of DE19743349A1 publication Critical patent/DE19743349A1/de
Application granted granted Critical
Publication of DE19743349C2 publication Critical patent/DE19743349C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von Halb­ leiterchips aus einem Wafer. Das Verfahren betrifft vor allem den Schritt, die einzelnen Halbleiterchips voneinander zu tren­ nen und aus dem Wafer herauszulösen, sowie eine Verwendung dieses Verfahrens zur Herstellung von LEDs. Das Verfahren eignet sich besonders zum Herstellen sehr kleiner Halbleiterchips mit einer Kantenlänge von weniger als 150 µm. Besonders geeignet ist das Verfahren zum Herstellen von LEDs.
Bisher ist es üblich, Halbleiterchips voneinander und aus dem Wafer zu trennen, indem die Chips aus dem Wafer gesägt werden oder man die Waferoberfläche ritzt und die Chips aus dem Wafer bricht. Die beim Sägen verwendeten Sägeblätter haben in der Re­ gel eine Dicke von mehr als 30 µm. Die Dicke der Sägeblätter liegt damit in einem Bereich, der in etwa der Kantenlänge sehr kleiner Halbleiterchips entspricht oder nur wenig geringer ist als diese. Das Sägen kommt deshalb als Trennverfahren für sehr kleine Halbleiterchips nicht in Betracht. Der beim Ritzen und Brechen der Halbleiterchips verwendete Brechkeil ist in seinen Abmessungen so groß, daß er die Größe der kleinen Halbleiter­ chips übertrifft und deshalb für das Trennen dieser Chips nicht verwendet werden kann.
Die Herstellung sehr kleiner Chips mit einer Kantenlänge von unter 100 µm ist mit den Verfahren des Standes der Technik also nicht möglich. Halbleiterchips mit einer Kantenlänge von über 100 µm können zwar mit den konventionellen Verfahren voneinan­ der getrennt werden, jedoch ist der Verlust an Halbleitermate­ rial und der Ausschuß derart groß, daß die herkömmlichen Ver­ fahren vom wirtschaftlichen Standpunkt aus gesehen nicht zu­ friedenstellend sind.
Die DE 43 17 721 C1 beschreibt das Herauslösen von Halbleiter­ chips aus einem SOI-Substrat. Die Trennbereiche zwischen den einzelnen Halbleiterchips werden nur bis zu Siliciumdioxid- Schicht freigeätzt. Ein Durchtrennen des Wafers über dessen ge­ samte Dicke erfolgt nicht. Die Siliciumdioxid-Schicht wird ent­ weder weggelöst, oder die Rückseite des Wafers wird einschließ­ lich der Siliciumdioxid-Schicht abgetragen, so daß einzelne Chips erhalten werden.
Die DE 43 08 705 C2 beschreibt ein Verfahren, bei welchem in einen Wafer im Trennbereich zwischen einzelnen Halbleiterchips mittels eines anisotropen Ätzschrittes tiefe Gräben geätzt wer­ den. Das endgültige Vereinzeln der Halbleiterchips erfolgt nicht mit einem Trockenätzschritt, sondern auf andere Weise.
Aufgabe der Erfindung ist es, ein Verfahren anzugeben, mit dem Halbleiterchips einer Kantenlänge von unter 150 µm und insbesondere von unter 100 µm auf einfache und wirtschaftliche Weise in kurzer Zeit herstellbar sind und bei denen der Verlust an Halbleitermaterial möglichst gering gehalten werden kann.
Die Lösung dieser Aufgabe gelingt mit dem Verfahren gemäß An­ spruch 1. Bevorzugte und zweckmäßige Verfahrensvarianten erge­ ben sich aus den Unteransprüchen.
Das erfindungsgemäße Verfahren eignet sich gemäß Ansprüchen 24 und 25 zur Herstellung von Halbleiterchips mit einer Kantenlän­ ge von weniger als 150 µm und insbesondere zur Herstellung von LEDs.
Das erfindungsgemäße Verfahren zeichnet sich dadurch aus, daß die Halbleiterchips voneinander getrennt werden, indem der Wa­ fer im Bereich der Begrenzungsränder der Halbleiterchips mit Hilfe eines Trockenätzverfahrens vollständig durchgeätzt wird. Als Ätzmittel wird dabei erfindungsgemäß ein Gemisch einer Lewis-Säure mit Chlor verwendet.
Die Trockenätzverfahren, die im erfindungsgemäßen Verfahren eingesetzt werden können, entsprechen grundsätzlich denjenigen Ätzverfahren, welche bisher zur Strukturierung einzelner Schichten eines Halbleitersubstrates eingesetzt wurden, bei­ spielsweise um sogenannte Mesastrukturen zu erzeugen. Zum Bei­ spiel werden Trockenätzverfahren bisher dazu eingesetzt, den p/n-Übergang von Halbleiterschichten zu durchtrennen, indem im Übergangsbereich sogenannte Mesagräben geätzt werden. Die Ätz­ tiefe liegt in diesem Fall in einem Bereich zwischen 10 und 20 µm. Der Ätzvorgang betrifft nur einzelne Schichten des Halblei­ tersubstrates, während andere Schichten dem Ätzvorgang nicht ausgesetzt sind, so daß die bearbeiteten Chips im Waferverband erhalten bleiben. Die Trennung der Chips erfolgt auf herkömmli­ che Weise nach einem der oben beschriebenen Verfahren.
Erfindungsgemäß werden die Trockenätzverfahren nun dafür be­ nutzt, den Wafer in seiner gesamten Dicke durchzuätzen, so daß zwischen den Begrenzungsrändern der einzelnen Chips über die gesamte Dicke des Wafers reichende Ätzgräben entstehen. Mit den Trockenätzverfahren sind sehr gute Aspektverhältnisse zu reali­ sieren, so daß vertikal gerichtete isotrope Gräben mit Ätzbrei­ ten von unter 20 µm erzeugt werden können. Der Abstand zwischen den einzelnen Halbleiterchips auf dem Wafer kann entsprechend sehr klein sein, was einerseits dazu führt, daß die Anzahl an Halbleiterchips auf dem Wafer erhöht werden kann, und anderer­ seits der Verlust an Halbleitermaterial sehr gering ist. Ein weiterer Vorteil des Trennens der Halbleiterchips mit Hilfe des erfindungsgemäßen Verfahrens besteht in der sehr kurzen Ätz­ dauer und darin, daß die Trennung aller Halbleiterchips auf ei­ nem Wafer gleichzeitig in einem einzigen Arbeitsschritt durch­ geführt werden kann. Das Trennen der Halbleiterchips ist des­ halb sehr schnell und kostengünstig möglich und verwendet au­ ßerdem aus dem Stand der Technik grundsätzlich bereits bekannte Arbeitsvorrichtungen und Arbeitsschritte.
Erfindungsgemäß werden solche Ätzmittel verwendet, die aus ei­ nem Gemisch einer Lewis-Säure mit Chlor bestehen. Als Lewis- Säure können beispielsweise Bortrichlorid oder Bortribromid eingesetzt werden. Enthält das zu ätzende Halbleitersubstrat kein Aluminium, kann ebenfalls Bortrifluorid als Lewis-Säure verwendet werden.
Bevorzugt beträgt das molare Verhältnis von Lewis-Säure, insbe­ sondere Bortrichlorid, zu Chlor zwischen 1 : 9 und 9 : 1. Besonders bevorzugt ist ein Verhältnis von 1 : 1.
Das erfindungsgemäße Verfahren kann grundsätzlich auf jede für das Trockenätzen bekannte Art und Weise in den bisher bekannten Reaktoren durchgeführt werden. Bevorzugt sind solche Verfahren, bei denen sehr anisotrop geätzt werden kann, also solche Ver­ fahren, bei denen die Ätzrate in vertikaler Richtung sehr viel höher ist als in horizontaler. Die geätzten Gräben zum Trennen der Halbleiterchips sind dann sehr schmal, z. B. kleiner als 20 µm, und entsprechend gering ist der Verlust an Halbleitermate­ rial durch das Trockenätzen. Als Folge können viele Halbleiter­ chips auf einem Wafer untergebracht werden.
Erfindungsgemäß bevorzugt erfolgt das Trockenätzen durch reak­ tives Ionenätzen (RIE), ECR-Ätzen (ECR = Electron Cyclotron Resonance) oder durch Ätzen mit induktiv gekoppelter Plas­ maquelle (ICP).
Beispiele geeigneter Reaktoren sind ein Parallel-Platten- Reaktor, bei welchem bei niedrigen Drücken zwischen 5 und 75 mTorr mit einer Radiofrequenz von üblicherweise von 13,56 oder 27,12 MHz ein Plasma gezündet wird, wobei die Ankopplung kapa­ zitiv erfolgt (CCP-Plasma). Weiterhin sind zylindrische Reakto­ ren geeignet, in welche die Radiofrequenz bei einem Druck von kleiner als 1 mTorr induktiv eingekoppelt wird (ICP-Plasma). Die Probe befindet sich stromabwärts auf einer Elektrode, an welche zusätzlich kapazitiv Radiofrequenz angekoppelt werden kann. Alternativ kann in einem zylindrischen Reaktor ein Mikro­ wellenfeld mit Unterstützung eines statischen Magnetfeldes zur Erzeugung des Plasmas verwendet werden. Besonders bevorzugt liegt die Mikrowellenleistung zwischen 400 und 1000 W. Auch in diesem Fall befindet sich die Probe stromabwärts auf einer Elektrode, an die erneut zusätzlich kapazitiv Radiofrequenz an­ gekoppelt werden kann (ECR-Anregung).
Auch ein Reaktor mit Ionenstrahlanlage (IBE) kann eingesetzt werden. Bei einem solchen Reaktor wird üblicherweise mit Gleichstrom oder einer induktiv gekoppelten Radiofrequenz ein üblicherweise inertes Plasma aus Edelgas oder Stickstoff er­ zeugt. Das Plasma wird durch eine sogenannte Gitteroptik aus dem Reaktor extrahiert und auf die zu strukturierende Probe ge­ lenkt. Zu diesem Zweck befindet sich üblicherweise oberhalb der Probe eine Gasdusche, durch die das reaktive Gas der Probe zu­ geführt wird (CAIBE).
Bei der Durchführung des Trockenätzverfahrens in den genannten Reaktoren können die Ätzvorgänge mit hoher Anisotropie durchge­ führt werden. Im Falle eines Parallel-Platten-Reaktors ist die Plasmadichte etwa 1,5 Größenordnungen geringer als bei den üb­ rigen genannten Verfahren. Um eine vergleichbare Ätzrate zu er­ zielen, müssen also wesentlich höhere Elektrodenspannungen an­ gelegt werden. Dennoch hat sich dieses Verfahren zum Ätzen von Silicium-Halbleitermaterialien sehr bewährt.
Zufriedenstellende Ätzraten werden dadurch erreicht, daß als Ätzmittel eine Kombination einer Lewis-Säure mit Chlor verwen­ det wird. Durch die Anwesenheit der Lewis-Säure erhöht sich die Konzentration an Chlor-Kationen (Cl+ und Cl2 +), wodurch die Ätz­ rate stark ansteigt. Für einen 2-Zoll-Wafer, dessen Fläche na­ hezu vollständig (95 bis 98%) dem Ätzgas ausgesetzt ist, kön­ nen Ätzraten von bis zu 4 µm/Minute nach der CCP-RIE- und bis zu 1 µm/Minute mit dem ECR-RIE-Methode erzielt werden. Durch Verwendung eines ICP-Reaktors können diese Ätzraten nochmals gesteigert werden. Die Anwendung des CAIBE-Verfahrens empfiehlt sich vor allem, wenn der Ätzwinkel frei eingestellt werden soll. Vergleicht man die Ätzraten, welche mit einer Kombination aus Lewis-Säure und Chlor erreicht werden, mit der Ätzrate von 50 bis 100 nm/Minute, die typischerweise mit BCl3/Ar erzielt wird, ist eine Steigerung der Ätzrate um einen Faktor von etwa 40 möglich, ohne daß dies zu einer optischen Degradation der Oberfläche führen würde.
Um ein vollständiges Durchtrennen des Wafers zu erreichen, ist die Ätzdauer üblicherweise länger als bei den bekannten Ätzver­ fahren, bei denen lediglich einzelne Schichten eines Halblei­ tersubstrats geätzt werden. Die längere Dauer des Trockenätz- Vorgangs führt üblicherweise zu einer Erhöhung der Temperatur in der Ätzkammer, so daß auch die Temperatur im erfindungsgemä­ ßen Verfahren höher liegt als bei herkömmlichen Trockenätzver­ fahren. Beispielhaft für das erfindungsgemäße Verfahren können eine Ätzdauer von fünfzehn Minuten bis zu drei Stunden bei ei­ ner Temperatur im Bereich von über 150°C und insbesondere von über 200°C genannt werden.
Um zu verhindern, daß die aus dem Wafer herausgeätzten sepa­ rierten Halbleiterchips ihre durch den Waferverbund vorgegebene Position verlieren, werden die Halbleiterchips im erfindungsge­ mäßen Verfahren vorzugsweise in ihren vorgegebenen Positionen lösbar fixiert. Dabei kann es sich beispielsweise um eine ma­ gnetische oder ferromagnetische Fixierung handeln. Zweckmäßig wird der zu ätzende Wafer dabei auf einen magnetischen oder ferromagnetischen Träger gesetzt und auf diesem der Ätzvorrich­ tung zugeführt.
Insbesondere bei der Herstellung kleiner Halbleiterchips mit einer Kantenlänge weniger als 150 µm und insbesondere weni­ ger als 100 µm Kantenlänge erfolgt die lösbare Fixierung der Halbleiterchips vorzugsweise unter Verwendung einer Kunststof­ folie. Für die lösbare Fixierung der Halbleiterchips ist diese Kunststoffolie auf einer ihrer Oberflächen zweckmäßig mit einer Klebstoffschicht versehen, an welcher die Halbleiterchips haf­ ten bleiben. Zur Vereinfachung der Handhabung wird die Folie zweckmäßig auf oder in einen Rahmen gespannt. In einer bevor­ zugten Variante ist die Folie in einen ringförmigen Rahmen aus Silicium gespannt.
Die Klebefolie verhindert nicht nur während des Trockenätzvor­ ganges, daß die nach dem Durchätzen erhaltenen einzelnen Halb­ leiterchips verrutschen und ihre vorgegebene Position verlie­ ren, was die Weiterverarbeitung der Chips extrem erschweren oder sogar unmöglich machen würde, sondern die Folie kann auch als Trägermaterial in den weiteren Bearbeitungsschritten der Halbleiterchips verwendet werden. Es ist also nicht erforder­ lich, die Halbleiterchips nach dem erfindungsgemäßen Trocken­ ätzverfahren auf einen anderen Träger umzusetzen.
Um die thermische Belastung an Wafer und Folie während des er­ findungsgemäßen Trockenätzverfahrens gering zu halten, kann zweckmäßig auf der dem Wafer abgewandten Seite der Folie eine Wärmesenke angeordnet werden. Vorzugsweise dient hierzu eine Platte aus Metall und insbesondere eine Aluminiumplatte. Wird ein Rahmen zum Einspannen der Folie verwendet, weist die Me­ tallplatte zweckmäßig eine Dicke und einen Außendurchmesser auf, welche der Höhe des Rahmens bis zur Folienunterseite sowie dem Innendurchmesser des Rahmens im wesentlichen entsprechen.
Alle Materialien, die während des Trockenätzverfahrens in der Ätzkammer angeordnet werden, werden vorzugsweise so gewählt, daß sie unter den Bedingungen des Trockenätzverfahrens mög­ lichst wenig ausgasen, um die Zusammensetzung des Ätzmittels nicht zu verändern. Im Falle der Kunststoffolie wird also zweckmäßig eine solche Kunststoffolie verwendet, die unter den Bedingungen des Trockenätzverfahrens, beispielsweise unter den Bedingungen der erhöhten Temperatur, beständig und außerdem chemisch inert ist.
Das erfindungsgemäße Verfahren weist den weiteren Vorteil auf, daß Metallschichten, welche auf einer oder beiden Waferoberflä­ chen vorhanden sind, also beispielsweise metallische Kontakte oder ganzflächige Metallbeschichtungen, mit dem erfindungsgemä­ ßen Verfahren ebenfalls durchtrennt werden können. Metall­ schichten, welche sich auf den Waferoberflächen im Bereich der zu durchtrennenden Begrenzungsränder der Halbleiterchips befin­ den, können also in derselben Trockenätzvorrichtung im selben Arbeitsschritt wie das Halbleitersubstrat mit durchtrennt wer­ den. In aller Regel wird hierbei dasselbe Ätzmittel wie zum Durchtrennen des Halbleitersubstrates verwendet. Es ist aller­ dings auch möglich, die Zusammensetzung des Ätzmittels im Ver­ lauf des Trockenätzverfahrens zu variieren und den jeweils zu ätzenden Materialien, Metall oder Halbleitersubstrat, gezielt anzupassen.
Beispiele metallischer Kontakte oder ganzflächiger Metallbe­ schichtungen, welche im erfindungsgemäßen Verfahren im selben Arbeitsschritt wie das Halbleitersubstrat geätzt werden können, sind solche aus Gold oder einer Goldlegierung, beispielsweise Gold-Zink oder Gold-Germanium.
Bevor mit dem Trockenätzschritt begonnen wird, wird auf die Oberfläche des Wafers, welche dem Ätzmittel ausgesetzt werden soll, auf grundsätzlich an sich bekannte Weise eine Maske auf­ gebracht, welche den Bereich der Begrenzungsränder der Halblei­ terchips, dort wo der Ätzgraben entstehen soll, freiläßt. Als Masken geeignet sind die bekannten Masken aus Fotolack oder die sogenannten Hartmasken, welche beispielsweise aus Siliciumdi­ oxid oder Siliciumnitrid bestehen. Aufbringen und Strukturieren der Maske erfolgen auf die im Stand der Technik übliche Weise.
Bevorzugt wird das erfindungsgemäße Verfahren so durchgeführt, daß eine Selektivität (Verhältnis der Ätzraten von Halbleiter­ substrat zu Maske) von mindestens 10 und ein Aspektverhältnis ≧20 erhalten wird. Bei einer Ätztiefe von beispielsweise 100 µm sollte also die laterale Schrumpfung der Maske nicht größer als 5 µm sein und die Maskendicke nicht größer als 10 µm. Insbeson­ dere im Falle von Fotolackmasken tritt, bedingt durch die hohen Ätztemperaturen und die lange Dauer des erfindungsgemäßen Troc­ kenätzverfahrens, das Problem auf, daß der Fotolack seine Struktur ändert und sich im Anschluß an das Ätzverfahren nur noch schlecht ablösen läßt. Bei Verwendung einer Kunststoffolie als Träger für den Wafer oder die bereits vereinzelten Halblei­ terchips scheidet auch das Veraschen als Verfahren zum Entfer­ nen der Fotolackmaske aus, da die Kunststoffolie durch das Veraschen ebenfalls angegriffen würde. In einer bevorzugten Va­ riante des erfindungsgemäßen Verfahrens wird deshalb unter dem Fotolack oder unter der Hartmaske eine zusätzliche Schicht auf­ gebracht. Diese Schicht ist so gewählt, daß sie nach Abschluß des Trockenätzverfahrens gelöst werden kann. Dabei löst sich auch der Fotolack oder die Hartmaske von den Halbleiterchips ab. Das Material, aus welchem die Zwischenschicht besteht, wird also so gewählt, daß es während des Trockenätzverfahrens im we­ sentlichen nicht angegriffen wird und in einer Flüssigkeit lös­ bar ist, welche wiederum die Halbleiterchips und eventuell vor­ handene metallische Kontakte oder Metallbeschichtungen nicht löst. Beispiele solcher Materialien für die Zwischenschicht sind zum einen dielektrische Materialien wie Siliciumdioxid, Siliciumnitrid, Galliumarsenid oder Galliumnitrid und zum ande­ ren säurelösliche Metalle.
Der Endpunkt des Trockenätzverfahrens, d. h. der Zeitpunkt, zu dem der Wafer vollständig durchgeätzt und die einzelnen Halb­ leiterchips voneinander getrennt sind, kann auf jede im Stand der Technik grundsätzlich bekannte Art und Weise festgestellt werden. Bevorzugte Verfahren zur Endpunktfeststellung sind die Massenspektrometrie und optische Verfahren, insbesondere die optische Emissionsspektroskopie. Zweckmäßig wird hier der End­ punkt durch UV/VIS-Spektrometrie in einem Wellenlängenbereich zischen 300 und 900 nm bestimmt. Gemessen wird vorzugsweise die Spektrallinien-Intensität eines der Halbleitermaterialien, wel­ che mit dem Trockenätzverfahrens geätzt werden sollen. Im Falle galliumhaltiger Halbleitersubstrate kann beispielsweise die Li­ nienintensität des Galliums während des Trockenätzverfahrens verfolgt werden. Bei Halbleitersubstraten, welche aus mehreren Elementen zusammengesetzt sind, können gleichzeitig mehrere dieser Elemente emissionsspektrometrisch verfolgt werden. Im Falle von InGaN oder InGaAlP können beispielsweise neben den Spektrallinien des Galliums auch diejenigen des Indiums ver­ folgt werden. Ist das Halbleitersubstrat vollständig durchge­ ätzt, werden keine Halbleiterelemente mehr in die Ätzkammer freigesetzt, so daß die Linienintensität der entsprechenden Elemente rapide absinkt.
Das erfindungsgemäße Verfahren kann sehr flexibel auf die Wei­ terverarbeitung und den Test von Halbleiterchips angepaßt wer­ den.
Beispielsweise ist es möglich, das erfindungsgemäße Verfahren so durchzuführen, daß vor dem Durchätzen des Wafers zunächst die p/n-Übergänge eines jeden Halbleiterchips durch Ätzen von Gräben zwischen diese p/n-Übergänge getrennt werden. Das Ätzen der p/n-Übergänge ist grundsätzlich bekannt. Beispielsweise können die eingangs beschriebenen RIE-Ätzverfahren hierfür ver­ wendet werden. Nach dem Ätzen der p/n-Übergänge können die Halbleiterchips noch im Waferverbund auf an sich bekannte Weise auf ihre Funktionsfähigkeit hin überprüft werden. Erst nach Ab­ schluß der Tests werden die einzelnen Halbleiterchips dann er­ findungsgemäß durch Durchätzen voneinander separiert. Vorzugs­ weise erfolgt das Durchätzen dann von der rückwärtigen, den p/n-Übergängen abgewandten Seite des Wafers.
Um die Kontaktierung der Halbleiterchips zu erleichtern und so­ genannte parasitäre Kapazitäten zu reduzieren, können gleich­ zeitig mit dem Durchätzen und Separieren der Halbleiterchips in die Chips Vialöcher geätzt werden. Diese Vialöcher dienen dazu, die Unterseiten der Halbleiterchips auf an sich bekannte Weise direkt anzuschließen.
Um die Eigenschaften der nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterchips weiter zu verbessern, können nach Beendigung des Trockenätzens die geätzten Seitenflanken der Halbleiterchips geglättet werden. Dies geschieht beispielsweise durch Sandstrahlen der Seitenflanken. Auf diese Weise können beispielsweise gerundete Halbleiterchips erhalten werden, die sich besonders gut für den Einsatz als LEDs mit einer erhöhten Lichtausbeute eignen. Zur Herstellung von LEDs und Halbleiter­ chips und LEDs mit einer Kantenlänge von unter 150 µm und ins­ besondere unter 100 µm ist das erfindungsgemäße Verfahren be­ sonders geeignet.
Die Erfindung soll nachfolgend anhand einer Zeichnung näher er­ läutert werden. Darin zeigen
Fig. 1 und 2 schematisch Teilquerschnitte einer Anordnung zur Durchführung des erfindungsgemäßen Verfahrens in verschiedenen Verfahrensabschnitten.
Im einzelnen zeigt Fig. 1 im Querschnitt einen Wafer 2, aus welchem LEDs hergestellt werden sollen. Der Wafer 2 ist auf seiner Rückseite ganzflächig mit einer metallischen Schicht 8, beispielsweise einer Goldlegierung, als n-Kontakt beschichtet. Auf der Vorderseite des Wafers auf einer Epitaxieschicht 11 sind metallische Kontakte 7 als p-Kontakte angeordnet. Während des Trockenätzvorganges, mit welchem erfindungsgemäß der Wafer durchtrennt und die LEDs separiert werden sollen, wird der Wa­ fer 2 auf eine Klebefolie 4 aus Kunststoff aufgesetzt. Die Fo­ lie 4 ist in einen ringförmigen Rahmen 5, beispielsweise aus Silicium, eingespannt. Um die thermische Belastung der Klebefo­ lie und des Wafers während des Trockenätzverfahrens zu vermin­ dern, ist auf der dem Wafer 2 gegenüberliegenden Seite der Fo­ lie 4 eine Metallplatte 6 aus Aluminium angeordnet. Die Alumi­ niumplatte 6 wiederum befindet sich auf einer üblichen Träger­ vorrichtung 12 einer herkömmlichen Ätzvorrichtung. Um mit dem Trockenätzverfahren einzelne LEDs aus dem Wafer 2 herauszutren­ nen, ist auf der Wafervorderseite eine Maske 9 aufgebracht. Bei der Maske 9 kann es sich beispielsweise um einen etwa 8 µm dic­ ken Fotolack, beispielsweise Fotolack AZ 4562 oder um mehrere Lagen Fotolack AZ 4533, handeln. Die Maske 9 läßt die Wafer­ oberfläche dort frei, wo durch das Trockenätzen Ätzgräben ge­ bildet werden sollen, die die einzelnen Halbleiterchips vonein­ ander trennen. Unter der Maske 9 ist weiterhin eine Schicht 10 angeordnet, welche nach Abschluß des Durchätzverfahrens das Ab­ lösen der Maske von den einzelnen LEDs erleichtern soll. Bei­ spielsweise kann es sich bei der Schicht 10 um eine metallische Schicht handeln, die sich in einer Säure löst, welche das Mate­ rial des Wafers 2 und das Metall der Kontakte 7 und der Schicht 8 nicht löst.
Fig. 2 verdeutlicht ein Verfahrensstadium des erfindungsgemäßen Verfahrens nach Durchführung des Trockenätzvorganges und nach dem Ablösen der Maske gemeinsam mit der Zwischenschicht 10. Durch das vollständige Durchätzen des Wafers 2 und der Metall­ schicht 8 im Bereich zwischen den Begrenzungsrändern 3 sind einzelne Halbleiterchips, hier LEDs 1, entstanden. Die LEDs 1 sind nach wie vor auf der Klebefolie 4 angeordnet und haben da­ her ihre im Waferverband vorgegebene Position behalten. Lösbar auf der Folie 4 fixiert können die LEDs 1 nun ihren weiteren Bearbeitungsschritten zugeführt werden. Mit Hilfe der Folie 4 können auch sehr kleine Halbleiterchips oder sehr kleine LEDs mit einer Kantenlänge von weniger als 100 µm bearbeitet werden, die mit herkömmlichen "pick and place"-Verfahren nicht gehand­ habt werden können.
Bezugszeichenliste
1
Halbleiterchip
2
Wafer
3
Begrenzungsrand
4
Folie
5
Rahmen
6
Metallplatte
7
Metallkontakt
8
Metallschicht
9
Maske
10
Zwischenschicht
11
Epitaxieschicht
12
Träger

Claims (25)

1. Verfahren zum Herstellen von Halbleiterchips (1) aus einem Wafer (2), dadurch gekennzeichnet,
daß die Halbleiterchips (1) getrennt werden, indem der Wafer (2) im Bereich der Begrenzungsränder (3) der Halbleiterchips (1) mit Hilfe eines Trockenätzverfahrens vollständig durchge­ ätzt wird, und
daß als Ätzmittel ein Gemisch einer Lewis-Säure mit Chlor eingesetzt wird.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß das Trockenätzen durch reaktives Ionenätzen (RIE), ECR (Electron Cyclotron Resonance)-Ätzen oder Ätzen mit induktiv gekoppelter Plasmaquelle (ICP) erfolgt.
3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Lewis-Säure Bortrichlorid, Bortribromid oder Bortri­ fluorid eingesetzt wird.
4. Verfahren gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Trockenätzverfahren bei einer Temperatur von größer als 150°C und insbesondere von über 200°C für einen Zeitraum von 15 Minuten bis 3 Stunden durchgeführt wird.
5. Verfahren gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Wafer (2) auf eine unter den Bedingungen des Troc­ kenätzverfahrens beständige und chemisch inerte Kunststofffo­ lie (4) aufgesetzt wird.
6. Verfahren gemäß Anspruch 5, dadurch gekennzeichnet, daß eine Klebefolie verwendet wird.
7. Verfahren gemäß Anspruch 5 oder 6, dadurch gekennzeichnet, daß die Folie (4) auf oder in einen Rahmen (5), vorzugsweise einen ringförmigen Rahmen aus Silicium, gespannt wird.
8. Verfahren gemäß einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, daß auf der dem Wafer (2) abgewandten Seite der Folie (4) ei­ ne Platte (6) aus Metall, insbesondere aus Aluminium, ange­ ordnet ist.
9. Verfahren gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß der Wafer (2) auf einem magnetischen oder ferromagneti­ schen Träger aufgesetzt wird.
10. Verfahren gemäß einem der Ansprüche 1 bis 9, worin der Wafer (2) auf wenigstens einer Oberfläche metallische Kontak­ te (7) oder eine ganzflächige Metallbeschichtung (8) auf­ weist, dadurch gekennzeichnet, daß diese im Bereich der Begrenzungsränder (3) der Halblei­ terchips (1) mit dem Trockenätzverfahren ebenfalls vollstän­ dig durchgeätzt werden.
11. Verfahren gemäß Anspruch 10, dadurch gekennzeichnet, daß metallische Kontakte (7) oder Metallbeschichtung (8) aus Gold oder einer Goldlegierung bestehen.
12. Verfahren gemäß einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die dem Ätzmittel ausgesetzte Oberfläche des Wafers (2) vor Beginn des Trockenätzverfahrens mit einer Hartmaske oder einer Maske aus Fotolack (9) beschichtet wird, welche den Be­ reich der Begrenzungsränder (3) der Halbleiterchips (1) frei­ läßt.
13. Verfahren gemäß Anspruch 12, dadurch gekennzeichnet, daß unter dem Fotolack (9) oder unter der Hartmaske eine Schicht (10) aufgebracht wird, welche aus einem Material be­ steht, das während des Trockenätzverfahrens im wesentlichen nicht angegriffen wird und das in einer Flüssigkeit lösbar ist, welche die Halbleiterchips (1), metallische Kontakte (7) und Metallbeschichtung (8) nicht löst.
14. Verfahren gemäß Anspruch 13, dadurch gekennzeichnet, daß die Schicht (10) aus einem dielektrischen Material wie Siliciumdioxid, Siliciumnitrid, Galliumarsenid oder Gallium­ nitrid oder einem säurelöslichen Metall besteht.
15. Verfahren gemäß einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß der Endpunkt des Trockenätzverfahrens durch Massenspek­ trometrie oder ein optisches Verfahren und insbesondere durch optische Emissionsspektroskopie bestimmt wird.
16. Verfahren gemäß Anspruch 15, dadurch gekennzeichnet, daß der Endpunkt durch UV/VIS-Spektrometrie bestimmt wird und insbesondere durch Bestimmung der Spektrallinienintensität wenigstens eines der zu ätzenden Halbleitermaterialien.
17. Verfahren gemäß einem der Ansprüche 13 bis 16, dadurch gekennzeichnet, daß nach Beendigung des Trockenätzverfahrens Hartmaske oder Fotolack (9) und die unter Hartmaske oder Fotolack (9) be­ findliche Schicht (10) gemeinsam entfernt werden, indem die Schicht (10) von den Halbleiterchips (1) gelöst wird.
18. Verfahren gemäß einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, daß gleichzeitig mit dem Durchätzen Vialöcher zur Kontaktie­ rung der Halbleiterchips (1) in den Wafer (2) geätzt werden.
19. Verfahren gemäß einem der Ansprüche 1 bis 18, dadurch gekennzeichnet, daß vor dem Durchätzen des Wafers (2) die p/n-Übergänge eines jeden Halbleiterchips (1) durch Ätzen von Gräben getrennt werden.
20. Verfahren gemäß Anspruch 19, dadurch gekennzeichnet, daß die Halbleiterchips (1) im Wafer (2) nach dem Trennen der p/n-Übergänge geprüft werden.
21. Verfahren gemäß Anspruch 19 oder 20, dadurch gekennzeichnet, daß der Wafer (2) vor dem Durchätzen umgedreht und das Durchätzen von der rückwärtigen, den p/n-Übergängen abgewand­ ten Seite des Wafers (2) erfolgt.
22. Verfahren gemäß einem der Ansprüche 1 bis 21, dadurch gekennzeichnet, daß nach Beendigung des Trockenätzens die geätzten Seiten­ flanken der Halbleiterchips (1) geglättet werden.
23. Verfahren gemäß Anspruch 22, dadurch gekennzeichnet, daß das Glätten der Seitenflanken durch Sandstrahlen erfolgt.
24. Verwendung des Verfahrens gemäß einem der Ansprüche 1 bis 23 zur Herstellung von Halbleiterchips mit einer Kantenlänge von unter 150 µm und insbesondere unter 100 µm.
25. Verwendung des Verfahrens gemäß einem der Ansprüche 1 bis 23 und Verwendung gemäß Anspruch 24 zur Herstellung von LEDs.
DE19743349A 1997-09-30 1997-09-30 Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens Expired - Fee Related DE19743349C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19743349A DE19743349C2 (de) 1997-09-30 1997-09-30 Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19743349A DE19743349C2 (de) 1997-09-30 1997-09-30 Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens

Publications (2)

Publication Number Publication Date
DE19743349A1 DE19743349A1 (de) 1999-04-08
DE19743349C2 true DE19743349C2 (de) 2000-05-18

Family

ID=7844254

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19743349A Expired - Fee Related DE19743349C2 (de) 1997-09-30 1997-09-30 Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens

Country Status (1)

Country Link
DE (1) DE19743349C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129209B2 (en) 2000-10-17 2012-03-06 Osram Ag Method for fabricating a semiconductor component based on GaN
US8436393B2 (en) 2000-05-26 2013-05-07 Osram Gmbh Light-emitting-diode chip comprising a sequence of GaN-based epitaxial layers which emit radiation and a method for producing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19962763C2 (de) 1999-07-01 2001-07-26 Fraunhofer Ges Forschung Verfahren zum Vereinzeln eines Wafers
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US8383436B2 (en) * 2005-01-24 2013-02-26 Panasonic Corporation Manufacturing method for semiconductor chips, and semiconductor chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4317721C1 (de) * 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer
DE4308705C2 (de) * 1992-03-19 1996-03-21 Mitsubishi Electric Corp Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4308705C2 (de) * 1992-03-19 1996-03-21 Mitsubishi Electric Corp Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer
DE4317721C1 (de) * 1993-05-27 1994-07-21 Siemens Ag Verfahren zur Vereinzelung von Chips aus einem Wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436393B2 (en) 2000-05-26 2013-05-07 Osram Gmbh Light-emitting-diode chip comprising a sequence of GaN-based epitaxial layers which emit radiation and a method for producing the same
US8129209B2 (en) 2000-10-17 2012-03-06 Osram Ag Method for fabricating a semiconductor component based on GaN
US8809086B2 (en) 2000-10-17 2014-08-19 Osram Gmbh Method for fabricating a semiconductor component based on GaN

Also Published As

Publication number Publication date
DE19743349A1 (de) 1999-04-08

Similar Documents

Publication Publication Date Title
DE3686923T2 (de) Verfahren zur sichtbarkeitsverbesserung von ausrichtmarkierungen erster ordnung.
DE60002812T2 (de) Verfahren zur Herstellung atomar scharfer Schneidklingen.
DE102012109355B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Prüfprozess
DE102014112690B4 (de) Verfahren zur Trennung von Halbleiterchips
DE10051890A1 (de) Halbleiterwaferteilungsverfahren
WO2001003180A1 (de) Verfahren zum vereinzeln eines wafers
DE102011002546A1 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
EP2506294A1 (de) Verfahren zum elektronenstrahlinduzierten Ätzen
DE19743349C2 (de) Verfahren zum Trennen von Halbleiterchips und Verwendung dieses Verfahrens
DE102014111977A1 (de) Trennen von Chips auf einem Substrat
WO2005083779A1 (de) Rückseitenbeschichteter, dünner halbleiterchip und verfahren zu seiner herstellung
DE102020214925A1 (de) Verfahren zur Herstellung eines Polysilizium-SOI-Substrats mit einer Kavität
DE102013109590A1 (de) Verfahren zum Bearbeiten eines Wafers und Verfahren zum Zertrennen eines Wafers
DE102013105736B4 (de) Verwendung eines Metallisierungsschemas als Ätzmaske
EP1111671B1 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102013223490A1 (de) Verfahren zur Herstellung einer strukturierten Oberfläche
DE102020206233B3 (de) Verfahren zum herstellen eines substrats und system zum herstellen eines substrats
DE2536108A1 (de) Kantenbegrenzung bei halbleiterscheibchen
DE19811115A1 (de) Verfahren zur Behandlung von Wafern beim Dünnen und Sägen
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE102020002007A1 (de) Nasschemische die-vereinzelungssysteme und zugehörige verfahren
DE102016114935B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10246053A1 (de) Verfahren und Substratchip
EP2084734B1 (de) Verfahren zum plasmaätzen zur erzeugung positiver ätzprofile in siliziumsubstraten
DE10229499B4 (de) Verfahren zum Bearbeiten eines Wafers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee