DE19733113B4 - Verfahren zum Testen einer elektronischen Baugruppe und elektronische Baugruppe mit Testhilfe - Google Patents

Abstract

Verfahren zum Testen einer elektronischen Baugruppe (50 bis 52),
bei dem die Anschlüsse (P1 bis P238) eines integrierten in der zu testenden Baugruppe wiederprogrammierbaren Schaltkreises (50) mit Leiterbahnen einer Leiterplatte verlötet werden,
der Schaltkreis (50) zu Beginn einer Testphase zum Bereitstellen einer Prüfschaltung derart programmiert wird, dass getaktete Speicherelemente zum Speichern digitaler Schaltzustände über programmierbare Verbindungen zu mindestens einem nach Art eines Schieberegisters arbeitenden Prüfbus (PB1 bis PB22) aus in Reihe geschalteten Speicherelementen verbunden sind,
ein erster Anschluß (TEST IN) der Eingang des Prüfbusses (PB1 bis PB22) ist,
mindstens zwei zweite Anschlüsse (P1 bis P238) jeweils mit einem Ausgang eines Speicherelements des Prüfbusses (PB1 bis PB22) verbunden sind,
an die mit dem ersten Anschluß (TEST IN) verbundene Leiterbahn eine Prüfspannung angelegt wird,
an den mit den zweiten Anschlüssen (P1 bis P238) verbundenen Leiterbahnen sich einstellende Ausgangsspannungen gemessen werden,
die Ausgangsspannungen mit Sollspannungen verglichen...

Description

• Die Erfindung betrifft ein Verfahren zum Testen einer elektronischen Baugruppe, bei dem die Anschlüsse eines integrierten Schaltkreises mit Leiterbahnen einer Leiterplatte verlötet werden. Der Schaltkreis enthält meist Gatter für logische Grundfunktionen, wie z.B. die UND-Verknüpfung, und getaktete Speicherelemente zum Speichern digitaler Schaltzustände, sogenannte Flipflops. Außerdem ist der Schaltkreis derart programmierbar, daß die Gatter und die Speicherelemente zu Schaltungen verbunden werden können, indem programmierbare Verbindungen wahlweise unterbrochen oder geschaltet werden.
• Während der Schaltkreis und die Leiterplatte vor dem Einlöten des Schaltkreises getestet werden können, können die Lötstellen erst nach dem Lötvorgang getestet werden. Dies ist insbesondere dann schwierig, wenn der Schaltkreis mehrere hundert Anschlüsse enthält. In einen Funktionstest der elektronischen Baugruppe können oft nicht alle Anschlüsse einbezogen werden, so daß der Test der Lötstellen unvollständig bleiben muß.
• In der Offenlegungsschrift DE 43 01 653 A1 wird ein Prüfverfahren für Leiterplatten erläutert. Die Leiterbahnen werden beim Test zu einer Kette seriell hintereinander geschaltet.
• In der Offenlegungsschrift DE 41 36 525 A1 wird ein Verfahren zum Baugruppentest erläutert. Beim Test eines Bausteins werden direkte kombinatorische Signalpfade zwischen den Pins eines benachbarten Bausteins programmiert.
• Es ist Aufgabe der Erfindung, ein einfaches Verfahren zum Testen einer elektronischen Baugruppe anzugeben, mit dem die Lötverbindungen an allen Anschlüssen des Schaltkreises getestet werden können.
• Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 bzw. einer elektronischen Baugruppe gemäß Patentanspruch 5 gelöst. Weiterbildungen sind in den Unteransprüchen angegeben.
• Die Erfindung geht von der Überlegung aus, daß bei Schaltkreisen, die programmierbar sind, die Programmierung so erfolgen sollte, daß auch der Test der Lötverbindungen erleichtert wird. Durch die Maßnahmen zum Erleichtern des Tests sollten andererseits beim bestimmungsgemäßen Gebrauch des Schaltkreises in der elektronischen Baugruppe keine Einschränkung entstehen. Insbesondere ist es nachteilig, wenn bestimmte Gatter oder programmierbare Verbindungen ausschließlich zum Erleichtern des Tests verwendet werden.
• Deshalb wird beim Verfahren nach der Erfindung bei einem mehrfach programmierbaren Schaltkreis zu Beginn einer Testphase eine Prüfschaltung im Schaltkreis programmiert. Am Ende der Testphase werden die in der Prüfschaltung enthaltenen Gatter und/oder getakteten Speicherelemente sowie die enthaltenen programmierbaren Verbindungen für eine Anwenderschaltung zur Verfügung gestellt und somit freigegeben. Das Freigeben erfolgt zum Beispiel durch Ausschalten der Versorgungsspannung, falls die programmierbaren Verbindungen nach dem erneuten Anlegen der Versorgungsspannung alle in einem einheitlichen Grundzustand sind, so daß ein erneuter Programmiervorgang erfolgen muß. Durch das zweifache Programmieren gibt es beim Entwurf der Prüfschaltungen keine Einschränkungen, da auf die Anwenderschaltung keine Rücksicht genommen werden braucht. Dies führt soweit, daß Anschlüsse, die in der Anwenderschaltung als Eingänge verwendet werden, in der Prüfschaltung als Ausgänge verwendet werden. In der Anwenderschaltung müssen andererseits auch keine Maßnahmen getroffen werden, die die Prüfung der Lötstellen ermöglichen.
• Der Test der Lötverbindungen erfolgt mit Hilfe eines Nadeladapters nach dem Prinzip eines Durchgangstesters, bei dem eine Lötverbindung dadurch getestet wird, daß sie einen Strom weiterleitet und somit im Strompfad vor und nach der Lötstelle das gleiche Spannungspotential anliegt. Beim Verfahren nach der Erfindung enthält die Prüfschaltung mindestens, einen ersten Anschluß und mindestens einen zweiten Anschluß des Schaltkreises. An die mit dem ersten Anschluß verbundene Leiterbahn wird eine Prüfspannung angelegt, und an der mit dem zweiten Anschluß verbundenen Leiterbahn wird die sich einstellende Ausgangsspannung gemessen. Die Ausgangsspannung wird dann mit einer Sollspannung verglichen, welche gemäß Prüfschaltung beim Anliegen der Prüfspannung am zweiten Anschluß ausgegeben werden soll. Eine Abweichung von Ausgangsspannung und Sollspannung zeigt eine fehlerhafte Lötstelle am ersten oder zweiten Anschluß an.
• Bei der Erfindung wird in der Testphase mindestens ein mehrere getaktete Speicherelemente enthaltender Prüfbus verwendet, der nach Art eines Schieberegisters arbeitet. Der erste Anschluß ist der Eingang des Prüfbusses. Der zweite Anschluß ist mit einem Ausgang eines Speicherelements des Prüfbusses verbunden. Vorzugsweise sind alle Ausgänge der Speicherelemente des Prüfbusses mit jeweils einem Anschluß des Schaltkreises verbunden. Der Prüfbus ist eine einfache Möglichkeit, um mit den im Schaltkreis ohnehin vorhandenen Speicherelementen eine Prüfschaltung zu erzeugen, die es ermöglicht, die Prüfspannung an nur einer Leiterbahn oder nur wenigen Leiterbahnen anzulegen und danach ohne Versetzen eines Nadeladapters zum Anlegen der Prüfspannung mehrere Lötverbindungen des Schaltkreises zu testen. Der Spannungspegel der Prüfspannung wird von Speicherelement zu Speicherelement mit jedem Takt weitergegeben und erscheint somit nacheinander an den mit den Ausgängen der jeweiligen Speicherelemente verbundenen Anschlüssen als Ausgangsspannung. Nadeladapter zum Erfassen der Ausgangsspannungen befinden sich an Leiterbahnen, die jeweils mit diesen Anschlüssen verbunden sind.
• In einer anderen Weiterbildung des erfindungsgemäßen Verfahren wird das Programmieren der Verbindungen für die Prüfschaltungen und auch das Programmieren der Verbindungen für die Anwenderschaltung von der Baugruppe selbst ausgeführt. Dazu enthält die Baugruppe entweder einen Mikroprozessor, oder falls ein solcher in der Baugruppe nicht benötigt wird, eine einfache Programmierschaltung. Durch diese Maßnahme wird erreicht, daß ein externer Rechner zum Programmieren des Schaltkreises beim Fertigen der Baugruppe nicht benötigt wird. Außerdem entfallen beim Fertigen der Baugruppe Schritte, die zum Verbinden der Baugruppe mit dem externen Rechner erforderlich sind. Bei mehrfach programmierbaren Schaltkreisen, die z.B. nach dem Abschalten der Versorgungsspannung jedesmal neu programmiert werden müssen, ist eine Schaltung zum Programmieren des Schaltkreises auf der Baugruppe oder einer benachbarten Baugruppe ohnehin vorhanden. Der zusätzliche Speicherbedarf zum Festlegen der Schaltzustände für die programmierbaren Verbindungen in der Prüfschaltung ist im Vergleich zum ansonsten bei der Fertigung entstehenden Mehraufwand hinnehmbar, der durch das Programmieren der Prüfschaltung mit dem externen Rechner entsteht.
• Die Erfindung betrifft außerdem eine elektronische Baugruppe mit Testhilfe, die insbesondere zum Durchführen des erfindungsgemäßen Verfahrens verwendet wird. Die oben genannten technischen Wirkungen gelten auch für die Baugruppe.
• Im folgenden werden Ausführungsbeispiele der Erfindung an Hand der beiliegenden Zeichnungen erläutert. Darin zeigen:
• 1 eine Prinzipdarstellung des Programmierens von Schaltkreisen,
• 2 ein Blockschaltbild einer Baugruppe mit Testhilfe,
• 3 einen Ausschnitt aus einer Tabelle, die Zuordnungen von Prüfbussen zu Anschlüssen eines programmierbaren Schaltkreises zeigt, und
• 4 einen Auszug aus einem Testergebnis für die Baugruppe gemäß 2.
• 1 zeigt eine Prinzipdarstellung des Programmierens von sogenannten programmierbaren Schaltkreisen 10 bis 14. Die Schaltkreise 10 bis 14 sind digitale Schaltkreise, deren Eingangs- und Ausgangssignale die logischen Werte Null oder Eins annehmen können. Bei den Schaltkreisen 10 bis 14 werden die an den Eingängen anliegenden Signale gemäß programmierbarer logischer Operationen verknüpft. Die programmierbaren Schaltkreise werden deshalb auch als programmierbare logische Bauelemente bezeichnet, englisch auch programmable logic device (PLD) genannt. Beim erfindungsgemäßen Verfahren bzw. in der erfindungsgemäßen Baugruppe werden mehrfach programmierbare Schaltkreise verwendet, insbesondere sogenannte GAL-(generic array logic), EPLD-(erasable programmable logic device) oder FPGA-Bausteine (field programmable gate array).
• Die Schaltkreise 10 bis 14 enthalten eine Anzahl von separaten Schaltungsteilen, z.B. Gatter für logische Grundfunktionen und/oder Speicherelemente zum Speichern digitaler Schaltzustände, sogenannte Flipflops. Die Schaltungsteile werden über von außen programmierbare Verbindungen verbunden. Bekannt sind Schaltkreise, bei denen vor dem Programmieren sämtliche Verbindungen leitend sind. Während des Programmierens werden dann ausgewählte Verbindungen unterbrochen. Andererseits sind Schaltkreise bekannt, bei denen ausgehend von unterbrochenen Verbindungen während des Programmierens ausgewählte Verbindungen leitend werden. Welche Verbindungen unterbrochen bzw. leitend werden, ist in einer Liste genau festgelegt. Diese Liste wird in einem Speicher 16 gespeichert, z.B. ein EPROM oder eine Diskette. Die Liste wird beim Programmieren von einer Programmiereinheit 18 verwendet, die die Verbindungen im Schaltkreis 10, 12 bzw. 14 gemäß der Liste programmiert.
• Am Ende des Programmiervorgangs entsteht aus dem unprogrammierten Schaltkreis 10 ein programmierter Schaltkreis 10', bei dem im Vergleich zum Schaltkreis 10 nur ein Teil der Anschlüsse verwendet wird. Aus dem Schaltkreis 12 werden z.B. nur zwei Schaltungsteile 12' und 12'' verwendet, die durch Transistoren symbolisiert sind. Aus dem Schaltkreis 14 ent steht ein programmierter Schaltkreis 14', bei dem sämtliche Anschlüsse verwendet werden.
• 2 zeigt ein Blockschaltbild einer Baugruppe mit Testhilfe. Die Baugruppe programmiert eigenständig während einer Testphase einer Prüfschaltung oder während einer Betriebsphase eine Anwenderschaltung in programmierbaren Schaltkreisen 50 und 52. Beim Programmieren wird ein Speicher 54 verwendet, in dem die Liste der für die Prüfschaltung zu programmierenden Verbindungen und die Liste der für die Anwenderschaltung zu programmierenden Verbindungen gespeichert sind. Eine Programmiereinheit 56 steuert das Programmieren.
• Der programmierbare Schaltkreis 50 hat einen Programmiereingang D0, in welchen während des Programmierens nacheinander für jede programmierbare Verbindung ein Datum mit dem Wert Null oder Eins eingegeben wird. Ein Steuereingang CONF wird beim Programmieren auf den logischen Zustand Null geschaltet. Sind alle Verbindungen des Schaltkreises 50 programmiert, so wird ein Ausgang CONF-ENDE hochohmig geschaltet. Durch einen Widerstand R2 wird dann auf einer Leitung 70 ein Signal logisch Eins erzeugt. Der Schaltkreis 50 arbeitet in einem Modus, in welchem innerhalb des Schaltkreises 50 ein Taktsignal T2 erzeugt wird, das an einem gleichnamigen Ausgang ausgegeben wird. Ein Ausgang STATUS wird auf den Wert Null geschaltet, wenn bei der Programmierung innerhalb des Schaltkreises 50 ein Fehler auftritt. Der Wert Null am Ausgang STATUS führt dann zu einer neuen Programmierung des Schaltkreises 50.
• Der Schaltkreis 50 hat in der Betriebsphase außerdem Eingänge EING und Ausgänge AUSG, von denen in 2 nur ein Eingang EING und ein Ausgang AUSG dargestellt sind. Die Eingänge EING und AUSG sind mit einem Bussystem verbunden (nicht dargestellt). Während einer Testphase werden jedoch sämtliche Eingänge EING und sämtliche Ausgänge AUSG als Ausgänge TEST AUSG verwendet. Eingänge TEST IN, TEST CLK und TEST OE haben in der Prüfschaltung, d.h. während der Testphase, die unten erläuterten Funktionen. Während der Betriebsphase, in welcher die Anwenderschaltung im Schaltkreis 50 programmiert ist, sind die Eingänge TEST IN, TEST CLK und TEST OS, Eingänge EING oder Ausgänge AUSG mit anderen Funktionen als in der Testphase.
• Der Eingang TEST IN ist in der Prüfschaltung mit den Eingängen von sogenannten Prüfbussen PB verbunden. Im Ausführungsbeispiel gibt es 22 Prüfbusse PB1 bis PB22. Die Prüfbusse PB1 bis PB22 bestehen aus in Reihe geschalteten Flipflops, bei denen der Ausgang eines Flipflops jeweils mit dem Eingang des nachfolgenden Flipflops verbunden ist. Außerdem ist mit dem Ausgang jedes Flipflops in der Prüfschaltung ein Ausgang TEST AUSG verbunden. Am Eingang TEST IN wird während der Testphase eine Prüfspannung angegeben, deren Verlauf unten an Hand der 4 gezeigt ist.
• Am Anschluß TEST CLK wird während der Testphase ein Taktsignal angelegt. Dieses Taktsignal taktet die Flipflops der Prüfbusse PB1 bis PB22, so daß bei jedem Takt der Signalzustand am Eingang eines Flipflops in das Flipflop übernommen und am Ausgang ausgegeben wird. Ein Prüfbus PB1 bis PB22 arbeitet somit nach Art eines Schieberegisters, bei dem die Signalzustände mit jedem Takt um ein Flipflop weitergeschoben werden.
• Der Anschluß TEST OE ist in der Testphase mit einem sogenannten Tri-State-Buffer verbunden. Liegt am Anschluß TEST OE das Signal logisch Eins an, so sind sämtliche Anschlüsse TEST AUSG im sogenannten hochohmigen Zustand. Das bedeutet, daß ein Anschluß TEST AUSG keine Wirkung auf den Signalzustand der Leiterbahn hat, mit der er verlötet ist.
• Der programmierbare Schaltkreis 52 ist im wesentlichen wie der programmierbare Schaltkreis 50 aufgebaut, so daß gleiche Anschlüsse mit gleichen Bezugszeichen bezeichnet werden. Der Schaltkreis 52 ist im Gegensatz zum Schaltkreis 50 jedoch so geschaltet, daß er mit einem äußeren Takt, nämlich dem Takt T2 getaktet wird. Außerdem enthält der Schaltkreis 52 anstelle des Dateneingangs D0 einen Dateneingang D1. Weitere Schaltkreise, die wie der Schaltkreis 52 aufgebaut sind, sind in 2 nur durch Punkte angedeutet. Diese Schaltkreise haben jeweils einen Dateneingang D2 bis D7.
• Der Speicher 54 hat Adreßeingänge A0 bis A18 zum Adressieren von 512 kB Speicheradressen, in deren jeweils ein Byte gespeichert ist. Die Adreßanschlüsse A0 bis A17 sind zu einem Adreßbus 58 zusammengefaßt. Der Speicher 54 hat weiterhin acht Datenanschlüsse D0 bis D7, die während des Programmiervorgangs des Speichers 54 zum Eingeben von Datenworten der Wortlänge acht Bit in die Speicherzellen des Speichers 54 verwendet werden. Beim Lesen des Speichers 54 werden an den Datenanschlüssen D0 bis D7 Datenworte ausgegeben, die in der jeweils beim Lesen adressierten Speicherzelle des Speichers 54 enthalten sind. Die Datenanschlüsse D0 bis D7 sind zu einem Datenbus 60 zusammengefaßt.
• Die Programmiereinheit 56 hat ebenfalls Adreßanschlüsse A0 bis A18. Die Adreßanschlüsse A0 bis A17 sind mit zugehörigen Leitungen des Adreßbusses 58 und somit auch mit dem Speicher 54 verbunden. Der Adreßanschluß A18 der Programmiereinheit 56 ist über eine Leitung 62 mit dem Adreßanschluß A18 des Speichers 54 verbunden.
• Ein Anschluß RESET dient zum Starten eines neuen Programmiervorgangs. An einem Anschluß T2 der Programmiereinheit 56 liegt der vom Schaltkreis 50 erzeugte Takt T2 an, der über eine Leitung 68 übertragen wird. Eine Leitung 70 verbindet einen Eingang CONF-AKTIV mit den Ausgängen CONF-ENDE der Schaltkreise 50 und 52. Die Funktion zweier weiterer Eingänge TEST EIN und TEST AUS wird unten erläutert. Ein Anschluß OE der Programmiereinheit 56 ist mit einem Anschluß OE des Speichers 54 über eine Leitung 72 verbunden, so daß die Programmiereinheit 56 die Ausgänge des Speichers 54 freischalten kann. Liegt ein Signal mit dem logischen Wert Null auf der Leitung 72 an, so können Datenworte aus dem Speicher 54 gelesen bzw. in den Speicher 54 geschrieben werden. Ein Ausgang CS der Programmiereinheit 56 ist über eine Leitung 74 mit einem Eingang CS des Speichers 54 verbunden. Über die Leitung 74 wird der Speicher 54 ausgewählt, falls ein Signal mit dem logischen Wert Null anliegt.
• Die Programmiereinheit 56 hat einen Ausgang BOOT, der mit einer Leitung 76 verbunden ist. Die Leitung 76 führt an die Eingänge CONF der Schaltkreise 50 und 52 sowie der weiteren nicht dargestellten programmierbaren Schaltkreise. Die Leitung 76 ist außerdem mit dem Ausgang einer Spannungskontrolleinheit 78 verbunden, deren Funktion unten erläutert wird. Erzeugt die Programmiereinheit 56 oder die Spannungskontrolleinheit 78 auf der Leitung 76 einen Signalwechsel vom logischen Wert Null zum logischen Wert Eins, so beginnt das Programmieren der Schaltkreise 50, 52.
• Die Spannungskontrolleinheit 78 ist mit einer Betriebsspannung VCC verbunden. Sobald die Betriebsspannung VCC einen vorgegebenen Wert übersteigt, wird auf der Leitung 76 nach Ablauf einer vorgegebenen Zeit ein Signalwechsel von logisch Null zu logisch Eins erzeugt, und somit der Programmiervorgang gestartet. Ein Kondensator C1 legt die Zeit zwischen dem Anlegen der Betriebsspannung VCC und dem Beginn des Programmiervorgangs fest.
• Die Ausgänge STATUS der Schaltkreise 50, 52 sind über eine Leitung 82 mit dem Eingang RESET der Programmiereinheit 56 verbunden. Ein zwischen der Leitung 82 und der Betriebsspannung VCC geschalteter Widerstand R1 sowie ein zwischen der Leitung 70 und der Betriebsspannung VCC geschalteter Widerstand R2 gewährleisten ein Potential logisch Eins auf der Leitung 82 bzw. auf der Leitung 70, falls keiner der Ausgänge STATUS ein Signal logisch Null ausgibt.
• Im folgenden wird die Funktionsweise der Schaltungsanordnung gemäß 2 in der Betriebsphase erläutert, in welcher die Schaltkreise 50 und 52 mit einer Anwenderschaltung programmiert und betrieben werden. Die Baugruppe gemäß 2 wird in der Betriebsphase bestimmungsgemäß eingesetzt, d.h. sie erfüllt ihre vorgegebene Funktion in einem elektronischen Gerät, z.B. in einem elektrographischen Drucker. In der Betriebsphase sind die Eingänge TEST EIN und TEST AUS auf dem logischen Potential Eins und somit nicht aktiv. Erreicht die Betriebsspannung VCC nach dem Einschalten des Geräts ihren Sollwert, so wird durch die Spannungskontrolleinheit 78 auf der Leitung 76 ein Signalwechsel von logisch Null zu logisch Eins erzeugt, der an den Schaltkreisen 50, 52 jeweils am Anschluß CONF wirksam wird. Im folgenden wird der Ladevorgang nur an Hand des Schaltkreises 50 erläutert. Im Schaltkreis 52 und in den anderen, nicht dargestellten programmierbaren Schaltkreisen erfolgt der gleiche Ladevorgang, jedoch mit anderen Daten.
• Der Schaltkreis 50 erwartet nach dem Signalwechsel am Anschluß CONF, daß Daten am Eingang D0 eingegeben werden, welche festlegen, wie die Verbindungen innerhalb des Schaltkreises 50 programmiert werden sollen. Beim Programmieren der Verbindung wird eine Reihenfolge eingehalten, die mit der Reihenfolge der nacheinander am Anschluß D0 eingegebenen Daten übereinstimmt. Das Auslesen der Daten aus dem Speicher 54 erfolgt gemäß dem Takt T2, der vom Schaltkreis 50 erzeugt wird und der auch an der Programmiereinheit 56 anliegt, vgl. Leitung 68.
• Die Programmiereinheit 56 erhöht die auf den Adreßleitungen A0 bis A17 ausgegebenen Adressen mit jedem Takt T2 um den numerischen Wert Eins. Das Adreßbit A18 hat während der Betriebsphase den Wert Null. Somit werden aus dem Speicher 54 nacheinander Datenworte ausgelesen und über den Datenbus 60 zu den programmierbaren Schaltkreisen 50, 52 übertragen, wobei jede Bitstelle genau zu einem der Schaltkreise 50, 52 gehört. Beispielsweise gehört die Bitstelle mit dem Datum D0 zum Schaltkreis 50. Der Schaltkreis 50 schaltet seinen Ausgang CONF-ENDE hochohmig, sobald Daten für alle Verbindungen eingelesen worden sind. Durch den Widerstand R2 wird auf der Leitung 70 ein Signal logisch Eins erzeugt. Aufgrund dieses Signals wird die Programmiereinheit 56 in einen Ruhezustand geschaltet, in welchem keine Datenworte mehr aus dem Speicher 54 ausgelesen werden.
• Sollen die Baugruppe gemäß 2 und insbesondere die Lötverbindungen an den Schaltkreisen 50, 52 getestet werden, so wird nach dem Einschalten der Betriebsspannung VCC und dem damit verbundenen Programmieren der Anwenderschaltung in den Schaltkreisen 50, 52 anstelle der Anwenderschaltung eine Prüfschaltung programmiert. Dies erfolgt in der Testphase, bei deren Beginn ein Signal logisch Null am Eingang TEST EIN der Programmiereinheit 56 angelegt wird. Aufgrund dieses Signals wird auf der Leitung 62 ein Signal logisch Eins erzeugt, so daß beim Adressieren des Speichers 54 im Vergleich zur Betriebsphase ein anderer Speicherbereich ausgelesen wird. Während der Testphase wird der Speicherbereich des Speichers 54 ausgelesen, in dem festgelegt ist, wie die Verbindungen für die Prüfschaltung in den Schaltkreisen 50, 52 zu programmieren sind. Aufgrund des Signals logisch Null am Anschluß TEST EIN wird am Ausgang BOOT der Programmiereinheit 56 ein Signalwechsel von logisch Null zu logisch Eins erzeugt, welcher bewirkt, daß ein erneuter Programmiervorgang gestartet wird. Dieser Programmiervorgang läuft wie oben beschrieben ab. Jedoch werden nunmehr Prüfschaltungen in den Schaltkreisen 50, 52 programmiert.
• Nach dem gleichzeitigen Programmieren der Prüfschaltung in allen Schaltkreisen 50, 52 werden diese nacheinander auf die gleiche Weise getestet, so daß im folgenden nur das Prüfver fahren für den Schaltkreis 50 erläutert wird. Am Anschluß TEST OE des aktuell getesteten Schaltkreises 50 wird ein Signal logisch Null angelegt. Bei den anderen Schaltkreisen, z.B. beim Schaltkreis 52, hat dieser Anschluß einen Signalwert logisch Eins. Somit haben die anderen Schaltkreise keinen Einfluß auf das Testergebnis für den Schaltkreis 52. Beim Entwurf der Baugruppe gemäß 2 wurde darauf geachtet, daß während des Tests des Schaltkreises 50 die Testausgänge TEST AUSG auch nur durch den Schaltkreis 50 beeinflußt werden.
• Die Prüfschaltung im Schaltkreis 50 enthält zweiundzwanzig sogenannte Prüfbusse PB1 bis PB22 aus jeweils acht hintereinander geschalteten Flipflops. Sämtliche Eingänge der Prüfbusse PB1 bis PB22 sind mit dem Anschluß TEST IN verbunden.
• 3 zeigt einen Ausschnitt aus einer Tabelle zur Zuordnung der Prüfbusse PB1 bis PB22 zu Anschlüssen TEST AUSG des programmierbaren Schaltkreises 50. Den Ausgängen der Flipflops im Prüfbus PB1 sind z.B. in der Reihenfolge vom Eingang TEST IN des Prüfbusses PB1 bis zum letzten Flipflop des Prüfbusses PB1 Anschlüsse TEST AUSG P1, P2, P3, P4, P5, P6, P7 und P11 zugeordnet. Zum Prüfbus PB2 gehören Anschlüsse TEST AUSG P12, P13, P14, P15, P16, P17, P18 und P22. Der letzte Prüfbus PB22 ist mit den Anschlüssen TEST AUSG P234, P131, P132, P133, P134, P63, P118 und P183 verbunden. Ein Anschluß TEST AUSG P234 ist direkt mit dem Anschluß TEST IN verbunden. Der Test der Lötverbindungen an den Anschlüssen TEST AUSG mit den Nummern P1, P2, P3, P4, P5, P6, P7 und P11 wird an Hand der 4 erläutert.
• 4 zeigt einen Auszug aus einem Testergebnis für den Prüfbus PB1. Solange am Anschluß TEST OE ein Signal mit dem logischen Wert Eins anliegt, sind die Anschlüsse TEST AUSG P1 bis P7 und P11 im hochohmigen Zustand Z. Ein periodisch wechselndes Signal am Anschluß TEST IN wechselt zwischen den Signalzuständen logisch Eins und logisch Null. Nach einer Zeit von 250 ns wird das Signal TEST OE in den Zustand logisch Null geschaltet, wodurch die Anschlüsse die Prüfschaltung im Schaltkreis 50 wirksam geschaltet werden. Die Anschlüsse TEST AUSG P1 bis P238 haben den Wert logisch Null.
• Der Takt für die Flipflops in den Prüfbussen PB1 bis PB2 wird am Anschluß TEST CLK eingegeben. Die Flipflops in den Prüfbussen PB1 bis PB22 werden jeweils mit der steigenden Flanke dieses Taktes geschaltet. In 4 sind drei steigende Taktflanken 100 bis 104 bezeichnet. Zum Zeitpunkt, an dem die Taktflanke 100 auftritt, hat das Signal TEST IN den logischen Wert Null. Somit wird dieser Wert im Prüfbus PB1 in das erste Flipflop übernommen und an diesen Ausgang ausgegeben. Dieser Ausgang ist mit dem Anschluß P1 verbunden, welcher somit seinen logischen Wert Null beibehält. Zum Zeitpunkt der Taktflanke 102 hat das Signal TEST IN den logischen Wert Eins. Dieser Wert wird nun in das erste Flipflop des Prüfbusses PB1 übernommen und am Ausgang des Flipflops ausgegeben. Somit schaltet das Ausgangssignal am Anschluß P1 vom Wert logisch Null zum Wert logisch Eins um, vgl. Signalflanke 106. Mit der Taktflanke 104 wird wiederum der Wert des Eingangssignals TEST IN in das erste Flipflop des Prüfbusses PB1 übernommen, so daß sich am Anschluß P1 der Wert logisch Null einstellt.
• Das zweite Flipflop des Prüfbusses PB1 wird ebenfalls mit dem Takt TEST CLK getaktet, so daß der alte Signalwert am Ausgang des ersten Flipflops, d.h. der Signalwert logisch Eins, in das zweite Flipflop des Prüfbusses PB1 übernommen und an dessen Ausgang ausgegeben wird. Der Ausgang des zweiten Flipflops ist mit dem Anschluß P2 verbunden. Somit wird am Anschluß P2 vom Signalwert logisch Null zum Signalwert logisch Eins umgeschaltet, vgl. Signalflanke 108. Die Taktimpulse des Signals TEST IN werden also nacheinander durch die Flipflops im Prüfbus PB1 weitergeschoben, bis die Signalflanke 106 schließlich am Ausgang P11 angekommen ist, vgl. Signalflanke 110.
• An mit den Anschlüssen P1 bis P238 verbundenen Leiterbahnen einer Leiterplatte werden während der Testphase Prüfeingänge einer Prüfeinheit angeschlossen, welche überprüft, ob der in 4 gezeigte Signalverlauf tatsächlich auftritt. Kommt es zu einer Abweichung im Signalverlauf eines Anschlusses P1 bis P238, so muß die Lötstelle, mit der der jeweilige Anschluß P1 bis P238 auf der Leiterplatte der Baugruppe befestigt ist, fehlerhaft sein.
• Am Ende der Testphase wird am Eingang TEST AUS der Programmiereinheit 56 ein Signal logisch Null angelegt, vgl. 2. Daraufhin werden wieder die Anwenderschaltungen in den Schaltkreisen 50, 52 programmiert. Dies erfolgt wie oben bereits beschrieben. Jedoch wird der Signalwechsel auf der Leitung 76 nicht von der Spannungskontrolleinheit 78 sondern von der Programmiereinheit 56 erzeugt.

10 bis 12

unprogrammierter Schaltkreis

10'

programmierter Schaltkreis

12', 12''

Schaltungsteil eines programmierten Schaltkreises

14'

programmierter Schaltkreis

16

Speicher

18

Programmiereinheit

50, 52

programmierbarer Schaltkreis

54

Speicher

56

Programmiereinheit

D0

Programmiereingang

CONF

Steueranschluß für Programmieranfang

CONF-ENDE

Steueranschluß für Programmierende

T2

Taktausgang, Taktsignal

STATUS

Ausgang

EING

Eingang während der Betriebsphase,

AUSG

Ausgang während der Betriebsphase,

TEST AUSG

Ausgang während der Testphase

TEST IN

Eingang in Testphase

TEST CLK

Takteingang während der Testphase

TEST OE

Eingang während der Testphase

A0 bis A18

Adreßeingang

58

Adreßbus

D0 bis D7

Datenanschluß

60

Datenbus

62

Leitung

68 bis 76

Leitung

CONF-AKTIV

Steueranschluß für Programmierende

RESET

Anschluß für Start

OE, CS

Anschluß

BOOT

Ausgang

78

Spannungskontrolleinheit

80

Leuchtdiode

VCC

Betriebsspannung

C1

Kondensator

82

Leitung

R1, R2

Widerstand

PB1 bis PB22

Prüfbus

P1 bis P238

Anschluß (pin)

Z

hochohmiger Zustand

100, 102, 104

steigende Taktflanke

106, 108, 110

Signalflanke

Claims (7)

1. Verfahren zum Testen einer elektronischen Baugruppe (50 bis 52), bei dem die Anschlüsse (P1 bis P238) eines integrierten in der zu testenden Baugruppe wiederprogrammierbaren Schaltkreises (50) mit Leiterbahnen einer Leiterplatte verlötet werden, der Schaltkreis (50) zu Beginn einer Testphase zum Bereitstellen einer Prüfschaltung derart programmiert wird, dass getaktete Speicherelemente zum Speichern digitaler Schaltzustände über programmierbare Verbindungen zu mindestens einem nach Art eines Schieberegisters arbeitenden Prüfbus (PB1 bis PB22) aus in Reihe geschalteten Speicherelementen verbunden sind, ein erster Anschluß (TEST IN) der Eingang des Prüfbusses (PB1 bis PB22) ist, mindstens zwei zweite Anschlüsse (P1 bis P238) jeweils mit einem Ausgang eines Speicherelements des Prüfbusses (PB1 bis PB22) verbunden sind, an die mit dem ersten Anschluß (TEST IN) verbundene Leiterbahn eine Prüfspannung angelegt wird, an den mit den zweiten Anschlüssen (P1 bis P238) verbundenen Leiterbahnen sich einstellende Ausgangsspannungen gemessen werden, die Ausgangsspannungen mit Sollspannungen verglichen werden, welche gemäß Prüfbusschaltung beim Anliegen der Prüfspannung an den zweiten Anschlüssen (P1 bis P238) ausgegeben werden sollen, bei einer Abweichung von Ausgangsspannung und Sollspannung ein Fehler gemeldet wird, der eine fehlerhafte Lötstelle am ersten (TEST IN) oder an einem der zweiten Anschlüsse (P1 bis P238) anzeigt, der Schaltkreis (50) am Ende der Testphase zum Bereitstellen einer Anwenderschaltung derart programmiert wird, dass zumindest ein Teil der im Schaltkreis enthaltenen Gatter und/oder Speicherelemente mit Hilfe der programmierbaren Verbindungen zum bestimmungsgemäßen Gebrauch des Schaltkreises (50) in der Baugruppe (50 bis 82) verbunden werden.
2. Verfahren nach Anspruch 1, bei dem alle Ausgänge der Speicherelemente des Prüfbusses (PB1 bis P322) mit Anschlüssen (P1 bis P238) des Schaltkreises (50) verbunden sind.
3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Schaltkreis (50) ein in der Baugruppe wiederprogrammierbarer Baustein ist, vorzugsweise ein GAL-, FPGA- oder EPLD-Baustein.
4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem das Programmieren der Verbindungen für die Prüfschaltung von der Baugruppe (50 bis 82) selbst ausgeführt wird, und/oder dass das Programmieren der Verbindungen für die Anwenderschaltung von der Baugruppe (50 bis 82) selbst ausgeführt wird.
5. Elektronische Baugruppe (50 bis 82) zum Durchführen des Verfahrens nach einem der vorhergehenden Ansprüche, mit einer Leiterplatte, auf der mindestens ein programmierbarer Schaltkreis (50, 52) aufgelötet ist, der getaktete Speicherelemente zum Speichern digitaler Schaltzustände sowie programmierbare Verbindungen enthält, wobei der Schaltkreis (50) in der Baugruppe wiederprogrammierbar ist, einem Speicher (54), in welchem Daten zum Programmieren der Verbindungen im Schaltkreis (50, 52) für eine Anwenderschaltung gespeichert sind, die beim bestimmungsgemäßen Gebrauch der Baugruppe (50 bis 82) verwendet wird, und in welchem auch Daten zum Programmieren einer Prüfschaltung gespeichert sind, die zum Testen des Schaltkreises (50, 52) und/oder der Baugruppe (50 bis 82) verwendet wird, und mit einer Programmiereinheit (56) zum Programmieren des Schaltkreises (50, 52) mit den im Speicher (54) enthaltenen Daten, dadurch gekennzeichnet, dass die programmierte Prüfschaltung mindestens einen nach Art eines Schieberegisters arbeitenden Prüfbus (PB1 bis PB22) aus in Reihe geschalteten Speicherelementen enthält, daß ein erster Anschluß (TEST IN) des Schaltkreises (50, 52) der Eingang des Prüfbusses (PB1 bis PB22) ist, und daß mindestens zwei zweite Anschlüsse (P1 bis P238) des Schaltkreises (50, 52) jeweils mit einem Ausgang eines Speicherelementes des Prüfbusses (PB1 bis PB22) verbunden sind.
6. Elektronische Baugruppe (50 bis 82) nach Anspruch 5, dadurch gekennzeichnet, daß die Programmiereinheit (56) so aufgebaut ist, daß wahlweise die Anwenderschaltung oder die Prüfschaltung programmiert wird.
7. Elektronische Baugruppe (50 bis 82) nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass der Schaltkreis (50, 52) ein in der Baugruppe wiederprogrammierbarer Baustein ist, vorzugsweise ein GAL-, FPGA- oder ein EPLD-Baustein.