DE19732910C2

DE19732910C2 - Schaltungsanordnung zur Ansteuerung einer Last

Info

Publication number: DE19732910C2
Application number: DE19732910A
Authority: DE
Inventors: Jenoe Tihanyi
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 1997-07-30
Filing date: 1997-07-30
Publication date: 2002-06-20
Anticipated expiration: 2017-07-31
Also published as: DE19732910A1

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung zum Anlegen eines Versorgungspotentials nach Maßgabe eines Ansteuersignals an eine zwischen eine Ausgangsklemme und Be zugspotential anschließbare Last mit folgenden Merkmalen:

- ein erstes Halbleiterschaltelement mit einer ersten Elek trode, die an Versorgungspotential liegt, einer zweiten Elektrode, die mit der Ausgangsklemme verbunden ist, und mit einer Steuerelektrode;
- eine Spannungsquelle, die mit einer ersten Klemme an die zweite Elektrode des ersten Halbleiterschaltelements ange schlossen ist.

Das erste Halbleiterschaltelement ist bei bekannten derarti gen Schaltungsanordnungen üblicherweise als FET, speziell als MOSFET ausgebildet. Ein Leiten bzw. Sperren einer zwischen der ersten Elektrode und der zweiten Elektrode befindlichen Laststrecke erfolgt abhängig von einer zwischen der Steuere lektrode und der zweiten Elektrode anliegenden Spannung, wo bei bei FET die Steuerelektrode einer Gate-Elektrode, die er ste Elektrode einer Drain-Elektrode und die zweite Elektrode einer Source-Elektrode entspricht.

Bei bekannten Schaltungsanordnungen zum Ansteuern einer zwi schen einer Ausgangsklemme und Bezugspotential geschalteten Last ist eine zweite Klemme der Spannungsquelle üblicherweise über einen ohmschen widerstand mit der Steuerelektrode des ersten Halbleiterschaltelements verbunden. Die Steuerelektro de und die zweite Elektrode des ersten Halbleiterschaltele ments sind hierbei über einen beliebig gestalteten Schalter kurzschließbar, der beispielsweise angesteuert durch ein An steuersignal geöffnet oder geschlossen ist. Ist der Schalter geöffnet, liegt ein Teil der von der Spannungsquelle geliefer ten Spannung zwischen der Steuerelektrode und der zweiten Elektrode des Halbleiterschaltelements an; das erste Halblei terschaltelement leitet und die Last liegt annähernd an Ver sorgungspotential. Ist der Schalter geschlossen liegen die Steuerelektrode und die zweite Elektrode des Halbleiterschal telements auf gleichem Potential und die Laststrecke des er sten Halbleiterschaltelements sperrt.

Probleme bei diesen Schaltungsanordnungen ergeben sich hin sichtlich der Schaltverzögerung, also der Zeitdauer, die zwi schen einem Öffnen des Schalters bzw. einem Anliegen eines entsprechenden Ansteuersignals, und einem Anliegen der Last an Versorgungspotential, vergeht. Die Schaltverzögerung ist maßgeblich bestimmt durch eine bei FET zwischen der Steuere lektrode und der zweiten Elektrode befindliche Kapazität, die zum Leiten der Laststrecke geladen und zum Sperren der Last strecke entladen werden muß. Die Ladegeschwindigkeit ist im wesentlichen bestimmt durch den zwischen der zweiten Klemme und der Steuerelektrode des Halbleiterschaltelements geschal teten Widerstand. Eine Verringerung dieses Widerstandes be deutet eine Erhöhung der Ladegeschwindigkeit. Der Wider standswert dieses Widerstandes darf jedoch nicht beliebig re duziert werden, weil der Widerstand bei kurzgeschlossener Steuerelektrode und zweiter Elektrode für eine Begrenzung des Verluststromes notwendig ist.

Das Dokument US 4,430,586 beschreibt eine Schaltungsanordnung zum Anlegen eines Versorgungspotentials nach Maßgabe eines Ansteuersignals an eine zwischen eine Ausgangsklemme und Be zugspotential anschließbare Last. Die Schaltungsanordnung weist ein erstes Halbleiterschaltelement auf, das mit seiner ersten Elektrode am Versorgungspotential liegt, mit der zwei ten Elektrode mit der Ausgangsklemme verbunden ist und das eine Steuerelektrode aufweist. Eine Spannungsquelle ist mit einer ersten Klemme an die zweite Elektrode des ersten Halbleiterschaltelements angeschlossen. Die Schaltungsanord nung weist ein zweites Halbleiterschaltelement mit einer Laststrecke auf, die zwischen eine zweite Klemme der Span nungsquelle und die Steuerelektrode des ersten Halbleiter schaltelements geschaltet ist. Das zweite Halbleiterschalte lement beinhaltet eine Steuerelektrode, an der ein von dem Ansteuersignal abhängiges erstes Signal anlegbar ist. Die Spannungsquelle weist eine zwischen der ersten und zweiten Klemme verschaltete Kapazität auf, die über die zweite Klemme mittels einer Diode an einem Versorgungspotential liegt. Wei terhin beinhaltet die Schaltungsanordnung ein drittes Halb leiterschaltelement, das mit seiner Laststrecke zwischen der Steuerelektrode des ersten Halbleiterschaltelementes und der Ausgangsklemme der Halbleiterschaltungsanordnung liegt.

Ziel der vorliegenden Erfindung ist es daher, eine Schal tungsanordnung zur Verfügung zu stellen, die ein schnelles Ansteuern der Last ermöglicht und bei der bei gesperrtem er stem Halbleiterschaltelement nahezu keine Verlustströme flie ßen.

Dieses Ziel wird durch eine Schaltungsanordnung mit den Merkmalen des Patentanspruchs 1 erreicht.

Vorteilhafte Ausgestaltungen der Erfindung sind Gegen stand der Unteransprüche.

Ein zweites Halbleiterschaltelement hat eine Laststrecke, die zwischen eine zweite Klemme der Spannungsquelle und die Steuerelektrode des ersten Halbleiterschaltelements geschaltet ist, und eine Steuerelektrode, an der ein von dem Ansteuersignal abhängiges erstes Signal anlegbar ist.

Eine Verbindung zwischen der zweiten Klemme der Spannungs quelle und dem ersten Halbleiterschaltelement wird bei der erfindungsgemäßen Schaltungsanordnung abhängig von dem An steuersignal über das zweite Halbleiterschaltelement geöffnet oder geschlossen.

Die zwischen der Steuerelektrode und der zweiten Elektrode des ersten Halbleiterschaltelements befindliche Kapazität wird bei geschlossenem zweiten Halbleiterschaltelement schnell über die Spannungsquelle aufgeladen. Das abhängig von dem Ansteuersignal geöffnete oder geschlossene zweite Halb leiterschaltelement besitzt ebenfalls eine Kapazität zwischen der Steuerelektrode und einer zweiten Elektrode, die eben falls geladen werden muß, um dessen Laststrecke leitend zu machen. Diese Kapazität ist im Verhältnis zu der Kapazität des ersten Halbleiterschaltelements so klein, daß sich durch Laden der Kapazität des zweiten Halbleiterschaltelements an nähernd keine Zeitverzögerung beim Schalten ergibt. So ist das erste Halbleiterschaltelement üblicherweise ein Halblei ter-Leistungsschalter, wie ein Leistungs-MOSFET, mit einer Spannungsfestigkeit bis zu einigen hundert Volt und einer entsprechend hohen Gate-Source-Kapazität, während die Span nungsfestigkeit des zweiten Halbleiterschalters nur einige Volt betragen muß, wodurch dessen Kapazität zwischen Steuere lektrode und zweiter Elektrode entsprechend geringer ist.

Das der Ansteuerung des zweiten Halbleiterschaltelements die nende erste Signal ist abhängig von dem Ansteuersignal, wel ches der Schaltungsanordnung von außen zugeführt ist und wel ches ein Anschalten der Last an Versorgungspotential bzw. ein Abschalten der Last von Versorgungspotential festlegt. Das erste Signal kann beispielsweise durch Verstärkung aus dem Ansteuersignal erzeugt sein.

Es ist in der Schaltungsanordnung ein drittes Halb leiterschaltelement vorgesehen mit einer ersten Elektrode, die an Versorgungspotential angeschlossen ist, mit einer zweiten Elektrode, die mit der Steuerelektrode des zweiten Halbleiterschaltelements verbunden ist und an der das erste Signal abgreifbar ist, und mit einer Steuerelektrode, an der ein von dem Ansteuersignal abhängiges zweites Signal anliegt. Über das dritte Halbleiterschaltelement wird die Kapazität des zweiten Halbleiterschaltelements abhängig von dem zweiten Signal aufgeladen. Als drittes Halbleiterschaltelement sind insbesondere Bipolartransistoren geeignet, da diese sehr ge ringe Schaltzeiten aufweisen. Das zur Ansteuerung des dritten Halbleiterschaltelements dienende zweite Signal ist ebenfalls von dem Ansteuersignal abhängig.

Zum Entladen der Kapazität des ersten Halbleiterschaltele ments und damit zum Sperren von dessen Laststrecke ist ein viertes Halbleiterschaltelement vorgesehen, welches mit einer Laststrecke zwischen die Steuerelektrode und die zweite Elek trode des ersten Halbleiterschaltelements geschaltet ist. An einer Steuerelektrode des vierten Halbleiterschaltelements liegt ein drittes Signal an, welches von dem Ansteuersignal abhängig ist. Das dritte Signal ist so gewählt, daß das vier te Halbleiterschaltelement sperrt, wenn das zweite Halblei terschaltelement leitet und umgekehrt. Weiterhin ist ein fünftes Halbleiterschaltelement vorgesehen, welches mit einer Laststrecke zwischen der Steuerelektrode des zweiten Halblei terschaltelements und der zweiten Elektrode des ersten Halb leiterschaltelements bzw. der Ausgangsklemme verschaltet ist. Das fünfte Halbleiterschaltelement dient zur Entladung der Kapazität des zweiten Halbleiterschaltelements, um dieses zu sperren. An einer Steuerelektrode des fünften Halbleiter schaltelements liegt ebenfalls das dritte Signal an.

Leitet das erste Halbleiterschaltelement, so ist dessen Last strecke niederohmig und die Ausgangsklemme liegt annähernd auf Versorgungspotential. Das vierte und fünfte Halbleiter schaltelement leiten oder sperren abhängig von dem an der Steuerelektrode anliegenden dritten Signal. Das dritte Signal erreicht bei Vorhandensein nur eines Versorgungspotentials in der Schaltungsanordnung maximal den Wert des Versorgungspo tentials. Die Ausgangsklemme der Schaltungsanordnung liegt so lange auf Versorgungspotential, solange die Kapazität des er sten Halbleiterschaltelements geladen ist. Da an den Steuere lektroden des vierten und fünften Halbleiterschaltelements über das dritte Signal ebenfalls maximal Versorgungspotential anliegt, sind der vierte und fünfte Transistor vorzugsweise als selbstleitende FET ausgebildet, deren Laststrecke bereits bei Anliegen einer Spannung von 0 V zwischen der Steuerelek trode und einer zweiten Elektrode leitet, um die Kapazitäten des ersten und zweiten Halbleiterschaltelements zu entladen.

Eine schnellere Entladung der Kapazität des ersten Halblei terschaltelements wird dadurch erreicht, daß die zwei te Elektrode des vierten Halbleiterschaltelements über eine Diode und eine Laststrecke eines sechsten Halbleiterschalte lements mit Bezugspotential verbunden ist, wobei die zweite Elektrode des vierten Halbleiterschaltelements weiterhin über einen Widerstand mit der Ausgangsklemme verbunden ist und wo bei an einer Steuerelektrode des sechsten Halbleiterschalte lements ebenfalls das dritte Signal anliegt. Soll das erste Halbleiterschaltelement gesperrt und damit dessen Kapazität entladen werden, so leitet gesteuert durch das dritte Signal die Laststrecke des vierten Halbleiterschaltelements und die Laststrecke des sechsten Halbleiterschaltelements. Die zweite Elektrode des vierten Halbleiterschaltelements liegt damit annähernd an Bezugspotential, wodurch sich ein Spannungsabfall zwischen der Steuerelektrode und der zweiten Elektrode des vierten Halbleiterschaltelements ergibt, welcher größer als 0 V ist, so daß über dessen Laststrecke ein entsprechend größe rer Strom fließt und die Kapazität des ersten Halbleiter schaltelemtens damit schneller entladen wird.

Eine entsprechende Anordnung kann auch zur Entladung der Ka pazität des zweiten Halbleiterschaltelements vorgesehen sein, wobei deren Entladung aufgrund der geringeren darin gespei cherten Ladung weniger kritisch ist.

Das Vorsehen des sechsten Halbleiterschaltelements, welches ggf. über eine Diode zwischen die zweite Elektrode des vier ten Halbleiterschaltelements und Bezugspotential geschaltet ist, bietet die Möglichkeit anstelle eines selbstleitenden FET für das vierte Halbleiterschaltelement einen selbstsperren den FET zu verwenden.

Die Spannungsquelle, welche über das zweite Halbleiterschal telement an die Steuerelektrode und die zweite Elektrode des ersten Halbleiterschaltelements geschaltet ist, ist vorzugs weise als Kapazität ausgebildet, welche mit einer ersten Kle mme mit der zweiten Elektrode des ersten Halbleiterschaltele ments bzw. mit der Ausgangsklemme verbunden ist, und welche mit einer zweiten Klemme über die Laststrecke des zweiten Halbleiterschaltelements mit der Steuerelektrode des ersten Halbleiterschaltelements verbunden ist. Die zweite Klemme ist weiterhin mit einer Katode einer Diode verbunden, die mit ei ner Anode an Versorgungspotential liegt, um ein Aufladen der Kapazität zu ermöglichen.

Für die Bereitstellung des zweiten und dritten von dem An steuersignal abhängigen Signals ist eine Verstärkerschaltung vorgesehen mit einer Eingangsklemme, an der das Ansteuersi gnal anliegt, mit einer ersten Ausgangsklemme, an der das dritte Signal anliegt, und mit einer zweiten Ausgangsklemme, an der das zweite Signal anliegt. Die Verstärkerschaltung weist im wesentlichen zwei Halbleiterschaltelemente auf, die so verschaltet sind, daß das an der ersten Ausgangsklemme an liegende dritte Signal im wesentlichen dem verstärkten inver tierten Ansteuersignal entspricht und daß das an der zweiten Ausgangsklemme anliegende zweite Signal im wesentlichen dem verstärkten Ansteuersignal entspricht.

Vorteilhafte Ausgestaltungen der Erfindung werden nachfolgend anhand von Ausführungsbeispielen mittels Figuren näher erläu tert. In den Fig. 3 und 4 sind unterschiedliche Ausführungs beispiele der erfindungsgemäßen Schaltungsanordnung darge stellt. Die weiteren Figuren zeigen vereinfachte Ausführungs beispiele.

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Bauteile mit gleicher Bedeu tung.

Die Erläuterung der Schaltungsanordnung anhand der Figuren erfolgt unter Verwendung von Bipolartransistoren und FET für die genannten Halbleiterschaltelemente. Bei FET entspricht die Steuerelektrode der Gate-Elektrode, die erste Elektrode der Drain-Elektrode und die zweite Elektrode der Source- Elektrode. Bei Bipolartransistoren entspricht die Steuerelek trode der Basis-Elektrode, die erste Elektrode der Kollektor- Elektrode und die zweite Elektrode der Emitter-Elektrode.

Fig. 1 zeigt ein vereinfachtes Ausführungsbeispiel einer erfindungs gemäßen Schaltungsanordnung mit einem als n-Kanal-MOSFET aus gebildeten ersten Halbleiterschaltelement T1 welches mit ei ner Laststrecke D-S zwischen einem Versorgungspotential V und einer Ausgangsklemme AK verschaltet ist. Zwischen der Aus gangsklemme AK und einem Bezugspotential M ist eine mittels des ersten Halbleiterschaltelements T1 anzusteuernde Last R_L anschließbar. Die Schaltungsanordnung weist eine Spannungs quelle U auf, welche mit einer ersten Klemme K1 mit der Sour ce-Elektrode S des ersten Halbleiterschaltelements T1 und welche über eine Laststrecke D-S eines zweiten als n-Kanal- MOSFET ausgebildeten Halbleiterschaltelements T2 mit einer Gate-Elektrode G des ersten Halbleiterschaltelements T1 ver bunden ist. Abhängig von einem an der Gate-Elektrode G des zweiten Halbleiterschaltelements T2 anliegenden ersten Si gnal, welches von einem an einer Eingangsklemme EK der Schal tungsanordnung bzw. einer Verstärkerschaltung VS anliegenden Ansteuersignal AS abhängig ist, leitet oder sperrt die Last strecke D-S des zweiten Halbleiterschaltelements T2. Leitet das zweite Halbleiterschaltelement T2, so wird eine zwischen der Gate-Elektrode G und der Source-Elektrode S des ersten Halbleiterschaltelements T1 befindliche Gate-Source-Kapazität C_GS, die in den Figuren gestrichelt eingezeichnet ist, über die Spannungsquelle U aufgeladen und das erste Halbleiter schaltelement T1 leitet.

Aufgrund der bei MOSFET in leitendem Zustand über der Last strecke D-S anfallenden relativ geringen Spannung, die ca. 0,2 V-0,5 V beträgt, liegt die Last R_L bei leitendem ersten Halbleiterschaltelement T1 annähernd an Versorgungspotential V. Bedingt durch die Spannungsquelle U liegt die Gate- Elektrode G, da über der Laststrecke D-S des zweiten Halblei terschaltelements T2 eine sehr geringe Spannung abfällt, an nähernd um den Wert der von der Spannungsquelle U gelieferten Spannung über dem Wert des Potentials an der Ausgangsklemme AK bzw. der Source-Elektrode S; das erste Halbleiter schaltelement T1 bleibt damit leitend, wenn dessen zweite Elektrode S annähernd an Versorgungspotential V liegt. Diesen Effekt, daß das Potential der Gate-Elektrode G bei Ansteigen des Potentials an der Source-Elektrode S "hochgezogen" wird, bezeichnet man gemeinhin als "bootstrap"-Effekt.

Da anders als bei den bisher bekannten derartigen Schaltungs anordnungen zwischen der zweiten Klemme K2 der Spannungsquel le U und der Gate-Elektrode G des ersten Halbleiterschaltele ments T1 kein Widerstand notwendig ist, kann die Gate-Source- Kapazität C_GS des ersten Halbleiterschaltelements T1 schnell aufgeladen werden, was zu einer Reduktion der Schaltzeiten des ersten Halbleiterschaltelements T1 führt.

Ein Schalten des zweiten Halbleiterschaltements T2 erfolgt abhängig von dem ersten Signal S1, welches in dem dargestell ten Beispiel an einer zweiten Elektrode E eines dritten Halb leiterschaltelements T3 abgreifbar ist. Eine Ansteuerung des dritten Halbleiterschaltelements T3 erfolgt mittels eines zweiten Signals S2, welches ebenfalls von dem Ansteuersignal AS abhängig ist, an einer Steuerelektrode B. Eine erste Elek trode C des dritten Halbleiterschaltelements T3 liegt an Ver sorgungspotential V. Als drittes Halbleiterschaltelement T3 ist insbesondere, wie in den Figuren dargestellt, ein Bipolar transistor geeignet, da Bipolartransistoren sehr geringe Schaltzeiten aufweisen, so daß bei Vorliegen eines entspre chenden zweiten Signals S2 an der Basis-Elektrode B die Gate- Source-Kapazität des zweiten Halbleiterschaltelements T2 sehr schnell aufgeladen wird, und dieses damit leitet.

Zum Entladen der Gate-Source-Kapazität C_GS des ersten Halb leiterschaltelements T1, und damit zum Sperren dieses Halb leiterschaltelements, ist ein viertes Halbleiterschaltelement T4 vorgesehen, das mit einer Laststrecke D-S zwischen der Ga te-Elektrode G des ersten Halbleiterschaltelements T1 und dessen Source-Elektrode S verschaltet ist. Das vierte Halb leiterschaltelement T4 leitet bzw. sperrt abhängig von einem an einer Steuerelektrode G anliegenden dritten Signal S3, welches von dem Ansteuersignal AS abhängig ist. Das vierte Halbleiterschaltelement T4 ist in dem dargestellten Beispiel als selbstleitender n-Kanal-MOSFET ausgebildet, welcher be reits bei Anliegen von 0 V Spannung zwischen der Gate-Elek trode G und der Source-Elektrode S leitet. Zur Entladung der Gate-Source-Kapazität des zweiten Halbleiterschaltelements T2, die in den Figuren nicht explizit dargestellt ist, ist ein fünftes Halbleiterschaltelement T5 vorgesehen, welches mit einer Laststrecke D-S zwischen der Gate-Elektrode G des zweiten Halbleiterschaltelements T2 und der Ausgangsklemme AK verschaltet ist und welches abhängig von dem an einer Gate- Elektrode G anliegenden dritten Signal S3 leitet oder sperrt. Das fünfte Halbleiterschaltelement T5 ist bei dem in Fig. 1 dargestellten Beispiel ebenfalls als selbstleitender n-Kanal- MOSFET ausgebildet.

Die in Fig. 1 dargestellte Schaltungsanordnung besitzt wei terhin eine Verstärkerschaltung VS, mit einer Eingangsklemme EK, an der das Ansteuersignal AS anliegt, mit einer ersten Ausgangsklemme AK1, an der das dritte Signal S3 anliegt, und mit einer zweiten Ausgangsklemme AK2, an der das zweite Si gnal S2 anliegt. Die Verstärkerschaltung VS besitzt ein Halb leiterschaltelement TV1, das in dem dargestellten Beispiel als n-Kanal-MOSFET ausgebildet ist, mit einer Source- Elektrode S, welche an Bezugspotential M liegt, mit einer Drain-Elektrode D, welche über einen Widerstand R1 an Ver sorgungspotential V liegt, und mit einer Gate-Elektrode G, an der das Ansteuersignal AS anliegt. Die Drain-Elektrode D des Halbleiterschaltelements TV1 ist mit der ersten Ausgangsklem me AK1 verbunden.

Die Verstärkerschaltung VS verfügt über ein weiteres Halblei terschaltelement TV2, das in dem dargestellten Beispiel als p-Kanal-MOSFET ausgebildet ist, mit einer Gate-Elektrode G, die mit der Drain-Elektrode D des Halbleiterschaltelements TV1 verbunden ist. Das weitere Halbleiterschaltelement TV2 liegt mit einer Source-Elektrode S an Versorgungspotential V und ist mit einer Drain-Elektrode D mit der zweiten Ausgangs klemme AK2 verbunden.

Das vorzugsweise zweiwertige Ansteuersignal AS weist einen oberen Pegel, bei welchem das Halbleiterschaltelement TV1 leitet, und einen unteren Pegel, bei welchem das erste Hal beiterschaltelement TV1 sperrt, auf. Das zweite und dritte Signal S2, S3 ergeben sich damit abhängig von dem Ansteuersi gnal AS wie folgt:
Bei Vorliegen des oberen Spannungspegels des Ansteuersignals AS leitet das Halbleiterschaltelement TV1 der Verstärker schaltung VS, wodurch die erste Ausgangsklemme AK1 annähernd an Bezugspotential M liegt. Die Gate-Elektrode G des weiteren Halbleiterschaltelements TV2 liegt damit ebenfalls annähernd an Bezugspotential M, so daß über dessen Gate-Source-Strecke eine negative Spannung anliegt; dieses als p-Kanal-MOSFET ausgebildete Halbleiterschaltelement TV2 leitet. Da über der Laststrecke D-S des zweiten Halbleiterschaltelements TV2 eine sehr geringe Spannung abfällt, liegt die zweite Ausgangsklem me AK2 annähernd an Versorgungspotential V.

Bei dem unteren Spannungspegel des Ansteuersignals AS sperrt das Halbleiterschaltelement TV1, wodurch die Ausgangsklemme AK1 annähernd an Versorgungspotential V liegt. Damit liegt auch die Gate-Elektrode G des weiteren Halbleiterschaltele ments TV2 annähernd an Versorgungspotential V, so daß dieses Halbleiterschaltelement TV2 sperrt, wodurch dessen Drain- Elektrode D und damit die zweite Ausgangsklemme AK2 annähernd an Bezugspotential M liegt. Die zweite Ausgangsklemme AK2 ist hierfür über einen zweiten Widerstand R2 und die Last R_L mit Bezugspotential M verbunden. Die Verbindung des zweiten Wi derstands R2 mit der Last R_L erfolgt mittels einer dritten Ausgangsklemme AK3 der Verstärkerschaltung VS, die mit der Ausgangsklemme AK verbunden ist. Auf die dritte Ausgangsklem me AK3 kann verzichtet werden, wenn die Drain-Elektrode D des weiteren Halbleiterschaltelements TV2 über den zweiten Wider stand R2 direkt an Bezugspotential M gelegt wird.

Damit entspricht bei einem oberen Spannungspegel des Ansteu ersignals AS das dritte Signal S3 annähernd Bezugspotential M und das zweite Signal S2 annähernd Versorgungspotential V. Bei einem unteren Spannungspegels des Ansteuersignals AS ent spricht das dritte Signal S3 annähernd Versorgungspotential V, während das zweite Signal S2 annähernd Bezugspotential M entspricht. An der ersten Ausgangsklemme AK1 liegt das An steuersignal AS als drittes Signal S3 invertiert und verstärkt an; an der zweiten Ausgangsklemme AK2 liegt das An steuersignal AS als zweites Signal S2 verstärkt an.

Die Funktionsweise der Schaltungsanordnung ergibt sich damit wie folgt:
Bei gesperrtem ersten und zweiten Halbleiterschaltelement T1, T2 und nachfolgendem Anlegen eines oberen Spannungspegels an der Eingangsklemme EK der Verstärkerschaltung VS liegt die Basis-Elektrode B des dritten Halbleiterschaltelements T3 an nähernd an Versorgungspotential V, wodurch dieses Halbleiter schaltelement T3 leitet und die entladene Gate-Source- Kapazität des zweiten Halbleiterschaltelements T2 auflädt. Das zweite Halbleiterschaltelement T2 leitet, wodurch die Ga te-Source-Kapazität C_GS des ersten Halbleiterschaltelements T1 über die Spannungsquelle U aufgeladen wird und das erste Halbleiterschaltelement T1 leitet. Das vierte und fünfte Halbleiterschaltelement T4, T5, deren Gate-Elektroden G bei Anliegen eines oberen Spannungspegels an der Eingangsklemme EK annähernd an Bezugspotential M liegen, sperren, so daß die Gate-Source-Kapazitäten des ersten und zweiten Halbleiter schaltelements T1, T2 geladen bleiben. Mit Ansteigen des Po tentials der Gate-Elektrode des ersten Halbleiterschaltele ments T1 steigt auch das Potential der Source-Elektrode S des zweiten Halbleiterschaltelements T2 an. Über die Gate-Source- Kapazität des zweiten Halbleiterschaltelements T2 steigt auch das Potential an dessen Gate-Elektrode G und damit das Poten tial an der Emitter-Elektrode E des dritten Halbleiterschal telements T3 an, welches bei Überschreiten eines bestimmten Potentialwertes an dessen Emitter-Elektrode E sperrt und so ein Entladen der Gate-Source-Kapazität des zweiten Halblei terschaltelements T2 verhindert. Auf die Verwendung des drit ten Halbleiterschaltelements T3 kann bei Verwendung eines selbstleitenden FET als zweites Halbleiterschaltelement T2 verzichtet werden, wobei die zweite Ausgangsklemme AK2 direkt mit der Gate-Elektrode G des zweiten Halbleiterschaltelements T2 zu verbinden ist.

Bei leitendem ersten und zweiten Halbleiterschaltelement T1, T2 und nachfolgendem Anlegen eines unteren Spannungspegels an die Eingangsklemme EK liegt die erste Ausgangsklemme AK1 an nähernd an Versorgungspotential V und die zweite Eingangs klemme AK2 annähernd an Bezugspotential M. Das dritte Halb leiterschaltelement T3 sperrt. An der Ausgangsklemme AK liegt aufgrund des noch leitenden ersten Halbleiterschaltelements T1 annähernd Versorgungspotential V. Das vierte und fünfte Halbleiterschaltelement T4, T5, an deren Gate-Elektroden G ebenfalls annähernd Versorgungspotential V anliegt, leiten, so daß die Gate-Souce-Kapazitäten des ersten und zweiten Halbleiterschaltelements T1, T2 entladen werden, wodurch die se sperren.

Eine schnellere Entladung der Gate-Source-Kapazität C_GS des ersten Halbleiterschaltelements T1 wird unter Verwendung ei nes sechsten Halbleiterschaltelements T6 erreicht, das in Fig. 3 als n-Kanal-MOSFET ausgebildet ist und das mit ei ner Laststrecke D-S zwischen der Source-Elektrode S des vier ten Halbleiterschaltelements T4 und Bezugspotential M ver schaltet ist. Die Source-Elektrode S des vierten Halbleiter schaltelements T4 ist über einen Widerstand R4 mit der Aus gangsklemme AK verbunden. Zwischen der Source-Elektrode S des vierten Halbleiterschaltelements T4 und der Laststrecke D-S des sechsten Halbleiterschaltelements T6 befindet sich ein als Diode verschalteter Transistor T7. An einer Gate- Elektrode G des sechsten Halbleiterschaltelements T6 liegt ebenfalls das dritte Signal S3 an; das sechste Halbleiter schaltelement T6 leitet damit, wenn an der Eingangsklemme EK ein unterer Spannungspegel anliegt, und sperrt, wenn an der Eingangsklemme EK ein oberer Spannungspegel anliegt. Bei lei tendem vierten Halbleiterschaltelement T4 leitet auch das sechste Halbleiterschaltelement T6, so daß die Source- Elektrode des vierten Halbleiterschaltelements T4 annähernd an Bezugspotential M liegt. Im Gegensatz zu dem in Fig. 1 dargestellten vereinfachten Ausführungsbeispiel fließt ein größerer Strom über die Laststrecke D-S des vierten Halbleiterschaltelements T4, um die Gate-Source-Kapazität des ersten Halbleiterschalt elements T1 zu entladen.

Eine analoge, die Entladung der Gate-Source-Kapazität des zweiten Halbleiterschaltelements T2 beschleunigende Schal tungsmaßnahme ist in Fig. 4 dargestellt, bei der die Source- Elektrode S des fünften Halbleiterschaltelements T5 über ei nen als Diode verschalteten Transistor T9 und eine Laststrec ke D-S eines achten Halbleiterschaltelements T8 an Bezugspo tential M liegt. Das Vorsehen des sechsten und/oder achten Halbleiterschaltelements T6, T8 bietet die Möglichkeit, an stelle selbstleitender FET für das vierte und/oder fünfte Halbleiterschaltelement T4, T5 selbstsperrende FET zu verwen den, wie in Fig. 4 dargestellt. Auf den Widerstand R4, der die Source-Elektrode S des vierten Halbleiterschaltelements T4 mit der Ausgangsklemme AK verbindet, kann verzichtet wer den, wodurch sich die Entladung der Gate-Source-Kapazität C_GS des ersten Halbleiterschaltelements T1 bei einer großen Last R_L allerdings verlangsamt.

Fig. 2 zeigt ein vereinfachtes Ausführungsbeispiel einer Schaltungsanord nung, bei welcher die Spannungsquelle U als Kapazität C aus gebildet ist, welche zwischen der ersten Klemme K1 und der zweiten Klemme K2 der Spannungsquelle verschaltet ist. Die zweite Klemme K2 liegt hierbei über einen Bipolartransistor T11, dessen Basis-Elektrode B über einen Widerstand R3 mit der Kollektor-Elektrode C verbunden ist, an Versorgungspoten tial V, um die Kapazität aufzuladen.

Bei der in Fig. 5 dargestellten Schaltungsanordnung sind zu sätzlich Maßnahmen zur Begrenzung der zwischen der Ausgangs klemme AK und Bezugspotential anliegenden Spannung und zur Begrenzung des zweiten und dritten Signals S2, S3, darge stellt. Zur Begrenzung des zweiten Signals S2 ist eine erste Zenerdiode Z1 zwischen die Drain-Elektrode D des weiteren Halbleiterschaltelements TV2 der Verstärkerschaltung VS und die dritte Ausgangsklemme AK3 der Verstärkerschaltung VS ge schaltet. Zur Begrenzung des dritten Signals S3 ist eine zweite Zenerdiode Z2 zwischen Versorgungspotential V und die Drain-Elektrode D des Halbleiterschaltelements TV1 geschal tet. Zur Begrenzung der zwischen der Ausgangsklemme AK und Bezugspotential M anliegenden Spannung ist ein Widerstand R5 und eine Diode D1 zwischen die Ausgangsklemme AK und die er ste Ausgangsklemme AK1 der Verstärkerschaltung VS und damit an die Drain-Elektrode des Halbleiterschaltelements TV1 ge schaltet.

Sämtliche in den Ausführungsbeispielen dargestellte Wider stände können als entsprechend verschaltete Transistoren aus gestaltet sein, alle Dioden und Zenerdioden können als MOS- Dioden ausgeführt sein.

Bezugszeichen

AK Ausgangsklemme
AK1 erste Ausgangsklemme der Verstärkerschaltung
AK2 zweite Ausgangsklemme der Verstärkerschaltung
AK3 dritte Ausgangsklemme der Verstärkerschaltung
AS Ansteuersignal
B Steuerelektrode eines Bipolartransistors
C erste Elektrode eines Bipolartransistors
C_GS

Gate-Source-Kapazität
D erste Elektrode eines FET
E zweite Elektrode eines Bipolartransistors
EK Eingangsklemme
G Steuerelektrode eines FET
K1 erste Klemme
K1 erste Klemme der Spannungsquelle
K2 zweite Klemme der Spannungsquelle
K2 zweite Klemme
M Bezugspotential
R1 Widerstand
R2 Widerstand
R3 Widerstand
R4 Widerstand
R_L

Last
S zweite Elektrode eines FET
S1 erstes Signal
S2 zweites Signal
S3 drittes Signal
T1 erstes Halbleiterschaltelement
T2 zweites Halbleiterschaltelement
T3 drittes Halbleiterschaltelement
T4 viertes Halbleiterschaltelement
T5 fünftes Halbleiterschaltelement
T6 sechstes Halbleiterschaltelement
T7 als Diode verschalteter MOSFET
T8 achtes Halbleiterschaltelement
T9 als Diode verschalteter MOSFET
T11 als Diode verschalteter Bipolartransistor
TV1 Halbleiterschaltelement der Verstärkerschaltung
TV2 weiteres Halbleiterschaltelement der Verstärkerschaltung
U Spannungsquelle
V Versorgungspotential
VS Verstärkerschaltung

Claims

1. Schaltungsanordnung zum Anlegen eines Versorgungspotenti als (V) nach Maßgabe eines Ansteuersignals (AS) an eine zwi schen eine Ausgangsklemme (AK) und Bezugspotential (M) an schließbare Last (R_L) mit folgenden Merkmalen:

- ein erstes Halbleiterschaltelement (T1) mit einer ersten Elektrode (D), die an Versorgungspotential (V) liegt, mit ei ner zweiten Elektrode (S), die mit der Ausgangsklemme (AK) verbunden ist, und mit einer Steuerelektrode (G);
- eine Spannungsquelle (C), die mit einer ersten Klemme (K1) an die zweite Elektrode (S) des ersten Halbleiter schaltelements (T1) angeschlossen ist;
- ein zweites Halbleiterschaltelement (T2) mit einer Last strecke (D-S), die zwischen eine zweite Klemme (K2) der Span nungsquelle (C) und die Steuerelektrode (G) des ersten Halb leiterschaltelements (T1) geschaltet ist, und mit einer Steu erelektrode (G), an der ein von dem Ansteuersignal (AS) ab hängiges erstes Signal (S1) anlegbar ist;
- ein drittes Halbleiterschaltelement (T3) mit einer ersten Elektrode (C), die an Versorgungspotential (V) angeschlossen ist, mit einer zweiten Elektrode (E), die mit der Steuerelektrode (G) des zweiten Halbleiterschaltelements (T2) verbunden ist und an der das erste Signal (S1) abgreif bar ist, und mit einer Steuerelektrode (B) an der ein von dem Ansteuersignal (S1) abhängiges zweites Signal (S2) anliegt;
- ein viertes und ein fünftes Halbleiterschaltelement (T4, T5), wobei das vierte Halbleiterschaltelement (T4) mit einer Laststrecke (D-S) zwischen der Steuerelektrode (G) des ersten Halbleiterschaltelements (T1) und der Aus gangsklemme (AK) verschaltet ist, wobei das fünfte Halblei terschaltelement (T5) mit einer Laststrecke (D-S) zwischen der Steuerelektrode (G) des zweiten Halbleiterschaltelements (T2) und der Ausgangsklemme (AK) verschaltet ist und wobei das vierte und fünfte Halbleiterschaltelement (T4, T5) Steue relektroden (G) aufweisen, an denen ein von dem Ansteuer signal (AS) abhängiges drittes Signal (S3) anliegt;
- die Laststrecke (D-S) des vierten Halbleiterschaltelements (T4) liegt über eine Laststrecke (D-S) eines sechsten Halbleiter schaltelements (T6) an Bezugspotential (M), wobei an einer Steuerelektrode (G) des sechsten Halbleiterschaltele ments (T6) das dritte Signal (S3) anliegt.

2. Schaltungsanordnung nach Anspruch 1, dadurch ge kennzeichnet, daß das zweite Halbleiter schaltelement (T2) ein selbstleitender FET ist.

3. Schaltungsanordnung nach Anspruch 1, dadurch ge kennzeichnet, daß das zweite Halbleiter schaltelement (T2) ein selbstsperrender FET ist.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das dritte Halbleiter schaltelement (T3) ein Bipolartransistor ist.

5. Schaltungsanordnung nach Anspruch 1, dadurch gek ennzeichnet, daß das vierte und fünfte Halbleiter schaltelement (T4, T5) selbstleitende FET sind.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Last strecke (D-S) des vierten Halbleiterschaltelements (T4) über einen Widerstand (R4) mit der Ausgangsklemme (AK) verbunden ist.

7. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, daß die Spannungsquelle eine zwischen der ersten und zweiten Klemme (K1, K2) verschaltete Kapazität (C) aufweist, die über die zweite Klemme (K2) mittels einer Diode (R3, T11) an Ver sorgungspotential (V) liegt.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß die Diode ein als Diode (R3, T11) verschalteter Transistor (T11) ist.

9. Schaltungsanordnung nach einem der vorangehenden Ansprü che, dadurch gekennzeichnet, daß eine zwischen Versorgungspotential (V) und Bezugspotential (M) verschaltete Verstärkerschaltung (VS) vorgesehen ist mit ei ner Eingangsklemme (EK), an der das Ansteuersignal (AS) an liegt, mit einer ersten Ausgangsklemme (AK1), an der das dritte Signal (S3) anliegt, und mit einer zweiten Ausgangs klemme (AK2), an der das zweite Signal (S2) anliegt.

10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die Verstärkerschaltung (VS) ein Halbleiterschaltelement (TV1) aufweist, das mit ei ner ersten Elektrode (D) an der ersten Ausgangsklemme (AK1) und über einen Widerstand (R1) an Versorgungspotential (V) liegt, das mit einer zweiten Elektrode (S) an Bezugspotential (M) liegt und das mit einer Steuerelektrode (G) mit der Ein gangsklemme (EK) verbunden ist, und daß die Verstärkerschal tung (VS) ein weiteres Halbleiterschaltelement (TV2) auf weist, das mit einer ersten Elektrode (D) mit der zweiten Ausgangsklemme (AK2) verbunden ist, das mit einer zweiten Elektrode (S) an Versorgungspotential (V) liegt und das mit einer Steuerelektrode (G) mit der ersten Elektrode (D) des Halbleiterschaltelements (TV1) verbunden ist.

11. Schaltungsanordnung nach Anspruch 10, da durch gekennzeichnet, daß das Halblei terschaltelement (TV1) ein n-Kanal-FET und das weitere Halb leiterschaltelement (TV2) ein p-Kanal-FET ist.