DE19719165A1 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
DE19719165A1
DE19719165A1 DE1997119165 DE19719165A DE19719165A1 DE 19719165 A1 DE19719165 A1 DE 19719165A1 DE 1997119165 DE1997119165 DE 1997119165 DE 19719165 A DE19719165 A DE 19719165A DE 19719165 A1 DE19719165 A1 DE 19719165A1
Authority
DE
Germany
Prior art keywords
switching element
components
sub
different
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1997119165
Other languages
German (de)
Inventor
Hansjoerg Dr Reichert
Joerg Kersten
Harald Hoeltge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1997119165 priority Critical patent/DE19719165A1/en
Priority to PCT/DE1998/001239 priority patent/WO1998050959A1/en
Publication of DE19719165A1 publication Critical patent/DE19719165A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

The invention relates to a semiconductor component with a monolithically integrated or discretely configured active switching element (2), specially a triode, a tetrode, a pentode or a transistor. Said switching element (2) has a control behavior predetermined by parameters dependent on design or manufacturing. The switching element (2) is configured by a component consisting of at least one or more partial parallel connected components (a, b) arranged next to each other and having a same function. The partial components (a, b) differ from each other in at least one qualitative or quantitative parameter value. The control behavior of the active switching element (2) is determined by a static averaging of the control behavior of the individual partial components.

Description

Die Erfindung bezieht sich auf ein Halbleiterbauelement mit einem monolithisch integrierten oder diskret ausgeführten ak­ tiven Schaltelement wie insbesondere einer steuerbaren Diode, Triode, Tetrode, oder einem Transistor, welches Schaltelement ein von konstruktions- und/oder fertigungsbedingten Parame­ tern vorbestimmtes Steuerverhalten aufweist.The invention relates to a semiconductor component a monolithically integrated or discretely executed ak tive switching element such as in particular a controllable diode, Triode, tetrode, or a transistor, which switching element one of design and / or manufacturing-related parameters tern has predetermined tax behavior.

Bei MOS-Bauelementen hängt die Verstärkung bekanntlich vom eingestellten Arbeitspunkt bzw. der angelegten Gate-Vorspan­ nung ab, so daß die Verstärkung über eine Variation des Ar­ beitspunktes geregelt werden kann. Bei einer bevorzugten An­ wendung eines solchen Halbleiterbauelementes bei Fernseh- Tunern kommen MOS-Tetroden zum Einsatz, bei denen eine Re­ gelspannung über ein separates Gate zugeführt wird, wobei ei­ ne zu regelnde Verstärkung typischerweise über einen Bereich von über 40 dB möglich ist. Bei dieser Art der Regelung wer­ den größere Bereiche der Übertragungskennlinie durchfahren. Hierbei stellen Arbeitspunkte im Bereich von Krümmungen in der Übertragungskennlinie problematische Stellen dar, da an diesen insbesondere bei größeren Pegeln oftmals Signalverzer­ rungen auftreten. Das Großsignalverhalten kann sich drastisch verschlechtern. Bei der Anwendung bei Fernseh-Tunern treten beispielsweise an solchen Übertragungsbereichen häufig Ein­ brüche im Intermodulationsabstand auf. Bei Empfängern jeder Art wird mit zunehmender Senderdichte und Senderfeldstärken aber gerade diese Intermodulationsfestigkeit wichtig. Allge­ mein sind gleichmäßig flach verlaufende Regelkennlinien gün­ stig, da sie von der Anwendung her besser beherrschbar sind.As is well known, the gain of MOS components depends on set working point or the applied gate preload tion, so that the gain via a variation of the Ar working point can be regulated. With a preferred arrival use of such a semiconductor device in television Tuners use MOS tetrodes, in which a re gel voltage is supplied via a separate gate, ei ne gain to be controlled typically over a range of over 40 dB is possible. With this type of scheme, who drive through the larger areas of the transmission characteristic. Working points in the area of curvatures in the transmission characteristic represent problematic points, since at this often signal distortion, especially at higher levels occur. The large signal behavior can change drastically worsen. When used with TV tuners for example, often on in such transmission areas breaks in the intermodulation distance. With recipients everyone Kind becomes with increasing transmitter density and transmitter field strengths but this intermodulation strength is important. General mine are evenly flat control curves green stig, since the application is easier to control.

Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbau­ element mit einem monolithisch integrierten oder diskret aus­ geführten aktiven Schaltelement wie insbesondere einer bei Tunern zur Anwendung gelangenden MOS-Tetrode mit einer ver­ besserten Regelcharakteristik zur Verfügung zu stellen.The invention has for its object a semiconductor construction element with a monolithically integrated or discreet guided active switching element such as one in particular  Tuners used MOS tetrode with a ver to provide better control characteristics.

Diese Aufgabe wird durch das Halbleiterbauelement nach An­ spruch 1 gelöst.This task is performed by the semiconductor device according to An spell 1 solved.

Erfindungsgemäß ist vorgesehen, daß das Schaltelement durch eine aus wenigstens zwei oder mehreren Teilkomponenten glei­ cher Funktion zusammengesetzte Baugruppe ausgebildet ist, wo­ bei sich die Teilkomponenten in wenigstens einem qualitativen oder quantitativen Parameterwert voneinander unterscheiden. Vorzugsweise ist vorgesehen, daß sich die wenigstens zwei Teilkomponenten des Schaltelementes zumindest in einem geome­ trischen und/oder technologischen Gestaltparameterwert unter­ scheiden, und parallel geschaltet sind. Bei einer besonders bevorzugten Ausführung der Erfindung stellen die Teilkompo­ nenten des aktiven Schaltelementes MOS-Zellen mit unter­ schiedlichem Steuerverhalten dar.According to the invention it is provided that the switching element by one of at least two or more subcomponents cher function composite assembly is formed where with the subcomponents in at least one qualitative or quantitative parameter value from each other. It is preferably provided that the at least two Subcomponents of the switching element at least in one geome trical and / or technological shape parameter value below divide, and are connected in parallel. With one particularly preferred embodiment of the invention represent the partial compo elements of the active switching element MOS cells with under different tax behavior.

Der Erfindung liegt die Erkenntnis zugrunde, verschiedene MOS-Zellen des aktiven Schaltelementes mit wenigstens gering­ fügig unterschiedlichem Regelverlauf auszubilden und diese im Sinne einer Gesamtwirkung des Bauelementes parallel zu schal­ ten. Da auf diese Weise nicht alle MOS-Zellen den gleichen Regelverlauf besitzen, tritt in der Gesamtwirkung eine Mitte­ lung über die einzelnen Teilkomponenten des Schaltelementes auf. Durch eine geeignete Kombination unterschiedlicher MOS- Zellen gelingt es, eine Reduzierung der Krümmung an kriti­ schen Stellen der Übertragungskennlinie des Bauelementes zu erzielen, und dadurch die gesamte Regelcharakteristik des Bauelementes zu verbessern.The invention is based on the knowledge of various MOS cells of the active switching element with at least low to train a different set of rules and this in Meaning of an overall effect of the component parallel to the formwork Since not all MOS cells are the same in this way Having a regular course, there is a middle in the overall effect tion about the individual sub-components of the switching element on. By a suitable combination of different MOS Cells manage to reduce the curvature of kriti positions of the transmission characteristic of the component achieve, and thereby the entire control characteristics of the To improve component.

Ein unterschiedliches Regelverhalten der auf demselben Halb­ leiterchip ausgebildeten Teilkomponenten des Schaltelementes kann vorteilhafterweise durch folgende konstruktions- bzw. fertigungsbedingte Maßnahmen erzeugt werden:
A different control behavior of the subcomponents of the switching element formed on the same semiconductor chip can advantageously be generated by the following design or production-related measures:

  • a) Einstellen unterschiedlicher Einsatzspannungen der jewei­ ligen Teilkomponenten aufgrund unterschiedlicher technolo­ gischer Parameter bei ansonsten gleichen geometrischen Merkmalen der Teilkomponenten. Bei dem bevorzugten Anwen­ dungsfall eines MOS-Halbleiterbauelementes kann beispiels­ weise eine unterschiedliche Gateoxiddichte der Teilkompo­ nenten und/oder eine unterschiedliche Kanalimplantation der Teilkomponenten vorgenommen werden.a) Setting different threshold voltages of the respective due to different technologies parameters with otherwise identical geometrical parameters Characteristics of the sub-components. With the preferred user Example of a MOS semiconductor device a different gate oxide density of the component nents and / or a different channel implantation of the sub-components.
  • b) Darüber hinaus ist auch eine Einstellung unterschiedlicher geometrischer Merkmale der Teilkomponenten bei im übrigen gleichen technologischen Parametern der Teilkomponenten des Schaltelementes denkbar. Beispielsweise können durch Ausbilden unterschiedlicher Gate-Längen und/oder Gate- Abstände bei gleicher Technologie in Teilbereichen des Halbleiterchips ortsabhängige längenbezogene Steilheiten und/oder Widerstandsgebiete der Teilkomponenten einge­ stellt werden.b) In addition, there is also a different attitude geometric features of the sub-components in the rest same technological parameters of the sub-components of the switching element conceivable. For example, by Forming different gate lengths and / or gate Distances with the same technology in parts of the Semiconductor chips location-dependent length-related slopes and / or resistance areas of the subcomponents be put.
  • c) Bei aktiven Schaltelementen mit mehreren Steuerelektroden können unterschiedliche Verhältnisse der Eigenschaften der wenigstens zwei Steuerelektroden eingestellt werden. Bei­ spielsweise sind bei MOS-Tetroden mit zwei Steuerelektro­ den bzw. Steuer-Gates G1 und G2 unterschiedliche G1 zu G2- Verhältnisse einstellbar.c) With active switching elements with several control electrodes can different ratios of the properties of the at least two control electrodes can be set. At are examples of MOS tetrodes with two control electrodes the or control gates G1 and G2 different G1 to G2 Ratios adjustable.

Die vorgenannten Maßnahmen a) bis c) zur Einstellung unter­ schiedlicher qualitativer oder quantitativer Parameterwerte der Teilkomponenten können untereinander auch kombiniert oder mehrfach kombiniert sein.The aforementioned measures a) to c) for hiring under different qualitative or quantitative parameter values of the subcomponents can also be combined with one another or be combined several times.

Nachfolgend wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispieles weiter erläutert. Im ein­ zelnen zeigen die schematischen Darstellungen in: The invention is based on one in the drawing illustrated embodiment further explained. In one The individual diagrams are shown in:  

Fig. 1 eine schematische Darstellung einer MOS-Triode in Draufsicht mit zwei Teilkomponenten unterschiedlicher Einsatzspannung; und Figure 1 is a schematic representation of a MOS triode in plan view with two subcomponents of different threshold voltage. and

Fig. 2 einen Vergleich der Übertragungskennlinien von her­ kömmlichen und erfindungsgemäßen MOS-Trioden, wobei nach oben die Steilheit in Abhängigkeit der nach rechts in willkürlichen Einheiten aufgetragenen Gate- Spannung dargestellt ist. Fig. 2 shows a comparison of the transmission characteristics of conventional and inventive MOS triodes, the slope is shown as a function of the gate voltage applied to the right in arbitrary units.

Das in Fig. 1 dargestellte Ausführungsbeispiel der Erfindung umfaßt ein auf einem Silizium-Halbleitersubstrat 1 ausgebil­ detes aktives Schaltelement in Form einer MOS-Triode 2 mit einem Source-Bereich 3, Gate-Bereich 4, Drain-Bereich 5, wo­ bei das Schaltelement durch zwei Teilkomponenten und ausgebildet ist, die funktionell gleichartige, parallel ge­ schaltete MOS-Zellen des Schaltelementes 2 darstellen. Neben den unterschiedlichen Geometriemerkmalen, hier unterschiedli­ che Flächenbelegungen der Teil-Source-Bereiche 3a, 3b, Teil- Gate-Bereiche 4a, 4b, sowie Teil-Drain-Bereiche 5a, 5b unter­ scheiden sich die beiden MOS-Zellen im dargestellten Fall vor allem durch unterschiedlich eingestellte Kanalimplantationen: Die Teilkomponente besitzt gegenüber der Teilkomponente eine etwa um 1,2 V geringere Einsatzspannung. In der Gesamt­ wirkung ergibt sich eine Mittelung des Regelverlaufes über die einzelnen Teilkomponenten, wodurch eine gewünschte Glät­ tung der Übertragungskennlinie des Halbleiterbauelementes er­ zielt werden kann, die folgendermaßen erklärt werden kann: Durch eine unterschiedliche Einsatzspannung der beiden Teil­ komponenten verursacht, beginnt im Vergleich zu einem her­ kömmlichen Bauelement ohne Variation der Grundzelle eine Teilkomponente des Bauelementes bei geringerer Spannung und die andere Zelle bei einer deutlich höheren Spannung abzure­ geln. Dadurch wird der Regelverlauf des Halbleiterbauelemen­ tes über einen größeren Spannungsbereich gestreckt. Im Ergeb­ nis ist die Abregelkurve gestreckter und weniger gekrümmt.The embodiment of the invention shown in Fig. 1 comprises an on a silicon semiconductor substrate 1 ausgebil detes active switching element in the form of a MOS triode 2 with a source region 3 , gate region 4 , drain region 5 , where the switching element through two sub-components and is formed, the functionally similar, parallel ge connected MOS cells of the switching element 2 . In addition to the different geometry features, here different surface assignments of the partial source regions 3 a, 3 b, partial gate regions 4 a, 4 b, and partial drain regions 5 a, 5 b, the two MOS Cells in the case shown, above all due to differently set channel implantations: the subcomponent has a threshold voltage that is approximately 1.2 V lower than that of the subcomponent. The overall effect results in an averaging of the control curve over the individual sub-components, whereby a desired smoothing of the transmission characteristic of the semiconductor component can be achieved, which can be explained as follows: Caused by a different threshold voltage of the two sub-components begins compared to one conventional component without varying the basic cell to regulate a partial component of the component at a lower voltage and the other cell at a significantly higher voltage. As a result, the control curve of the semiconductor components is stretched over a larger voltage range. As a result, the control curve is more elongated and less curved.

Fig. 2 zeigt in einer schematischen Grafik, wie eine flache­ re Kennlinie im Anlaufbereich eingestellt werden kann. Darge­ stellt ist die Steilheit (Y-Achse) in Abhängigkeit der Gate- Spannung (X-Achse) in willkürlichen Einheiten. Das Größenver­ hältnis der beiden Teilkomponenten liegt hierbei bei 1 : 5, der Unterschied der Einsatzspannungen der jeweiligen Teilkompo­ nenten bei etwa 1,2 V. Die Linie a gibt die Kennlinie der kleineren Teilkomponente wieder, die Linie b diejenige der größeren Teilkomponente . Die Linie a + b gibt den Verlauf der Übertragungskennlinie des aktiven Schaltelementes 2 nach Fig. 1 insgesamt wieder, also bei einer Kombination der bei­ den parallel geschalteten Teilkomponenten a + b. Zum Ver­ gleich zeigt die gestrichelte Linie die Kennlinie einer nicht unterteilten Triode mit einer Einsatzspannung entsprechend der Teilkomponente b, jedoch mit den geometrischen Abmessun­ gen entsprechend der Summe von a und b wieder. Ein Vergleich der Kurve a + b mit der gestrichelten Linie demonstriert den Vorteil des erfindungsgemäßen Halbleiterbauelementes. Fig. 2 shows in a schematic graphic how a flat right characteristic can be set in the startup area. This represents the slope (Y-axis) as a function of the gate voltage (X-axis) in arbitrary units. The size ratio of the two sub-components is 1: 5, the difference in the operating voltages of the respective sub-components is approximately 1.2 V. Line a shows the characteristic curve of the smaller sub-component, line b that of the larger sub-component. The line a + b represents the course of the transmission characteristic of the active switching element 2 according to FIG. 1 as a whole, that is to say with a combination of the sub-components a + b connected in parallel. For comparison, the dashed line shows the characteristic of a non-subdivided triode with a threshold voltage corresponding to subcomponent b, but with the geometric dimensions corresponding to the sum of a and b. A comparison of the curve a + b with the dashed line demonstrates the advantage of the semiconductor component according to the invention.

BezugszeichenlisteReference list

11

Silizium-Halbleitersubstrat
Silicon semiconductor substrate

22nd

MOS-Triode
MOS triode

33rd

, ,

33rd

a, a,

33rd

bSource-Bereiche
bSource areas

44th

, ,

44th

a, a,

44th

bGate-Bereiche
bGate areas

55

, ,

55

a, a,

55

bDrain-Bereiche
a, b, a + b Kennlinien
und TeilkomponentenbDrain areas
a, b, a + b characteristics
and sub-components

Claims (5)

1. Halbleiterbauelement mit einem monolithisch integrierten oder diskret ausgeführten aktiven Schaltelement (2) wie ins­ besondere einer steuerbaren Diode, Triode, Tetrode, oder ei­ nem Transistor, welches Schaltelement (2) ein von konstrukti­ ons- bzw. fertigungsbedingten Parametern vorbestimmtes Steu­ erverhalten aufweist, dadurch gekennzeichnet, daß das Schaltelement (2) durch eine aus wenigstens zwei oder mehreren Teilkomponenten (a, b) gleicher Funktion zusam­ mengesetzte Baugruppe ausgebildet ist, wobei sich die Teil­ komponenten (a, b) in wenigstens einem qualitativen oder quantitativen Parameterwert voneinander unterscheiden.1. Semiconductor component with a monolithically integrated or discretely designed active switching element ( 2 ) such as, in particular, a controllable diode, triode, tetrode, or a transistor, which switching element ( 2 ) exhibits a control behavior predetermined by design or production-related parameters, characterized in that the switching element ( 2 ) is formed by an assembly composed of at least two or more sub-components (a, b) having the same function, the sub-components (a, b) differing from one another in at least one qualitative or quantitative parameter value. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß sich die wenigstens zwei Teilkomponenten (a, b) des Schaltelementes (2) zumindest in einem geometrischen und/oder technologischen Gestaltparameterwert unterscheiden, und par­ allel geschaltet sind.2. Semiconductor component according to claim 1, characterized in that the at least two sub-components (a, b) of the switching element ( 2 ) differ at least in a geometric and / or technological shape parameter value, and are connected in parallel. 3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Teilkomponenten (a, b) des aktiven Schaltelementes (2) MOS-Zellen mit unterschiedlichem Steuerverhalten darstel­ len.3. Semiconductor component according to claim 1 or 2, characterized in that the sub-components (a, b) of the active switching element ( 2 ) len MOS cells with different control behavior represent. 4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß jede Teilkomponente (a, b) des aktiven Schaltelementes (2) eine Steuerelektrode (4) aufweist, und die unterschiedli­ chen Parameterwerte der Teilkomponenten (a, b) durch unter­ schiedliche Einsatzspannungen und/oder unterschiedliche Geo­ metriemerkmale der Teil-Steuerelektroden (4a, 4b), insbeson­ dere unterschiedliche Elektrodenlängen und/oder Elektrodenab­ stände, bei ansonsten gleichen technologischen Parameterwer­ ten der Teilkomponenten (a, b) ausgebildet sind.4. Semiconductor component according to one of claims 1 to 3, characterized in that each sub-component (a, b) of the active switching element ( 2 ) has a control electrode ( 4 ), and the differing Chen parameter values of the sub-components (a, b) by under different Operating voltages and / or different geometry features of the partial control electrodes ( 4 a, 4 b), in particular different electrode lengths and / or electrode distances, are formed with otherwise identical technological parameter values of the partial components (a, b). 5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das aktive Schaltelement (2) wenigstens zwei oder mehr Steuerelektroden besitzt, und die unterschiedlichen Parame­ terwerte der Teilkomponenten (a, b) durch unterschiedliche Verhältnisse der Eigenschaften der wenigstens zwei Steuere­ lektroden ausgebildet sind.5. Semiconductor component according to one of claims 1 to 4, characterized in that the active switching element ( 2 ) has at least two or more control electrodes, and the different parameter values of the sub-components (a, b) by different ratios of the properties of the at least two control electrodes are trained.
DE1997119165 1997-05-06 1997-05-06 Semiconductor device Ceased DE19719165A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1997119165 DE19719165A1 (en) 1997-05-06 1997-05-06 Semiconductor device
PCT/DE1998/001239 WO1998050959A1 (en) 1997-05-06 1998-05-05 Semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997119165 DE19719165A1 (en) 1997-05-06 1997-05-06 Semiconductor device

Publications (1)

Publication Number Publication Date
DE19719165A1 true DE19719165A1 (en) 1998-11-12

Family

ID=7828807

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997119165 Ceased DE19719165A1 (en) 1997-05-06 1997-05-06 Semiconductor device

Country Status (2)

Country Link
DE (1) DE19719165A1 (en)
WO (1) WO1998050959A1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2040299A1 (en) * 2007-09-12 2009-03-25 Forschungsverbund Berlin e.V. Electrical devices having improved transfer characteristics and method for tailoring the transfer characteristics of such an electrical device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145233A (en) * 1978-05-26 1979-03-20 Ncr Corporation Method for making narrow channel FET by masking and ion-implantation
US4734751A (en) * 1985-05-20 1988-03-29 General Electric Company Signal scaling MESFET of a segmented dual gate design
US4843449A (en) * 1987-02-24 1989-06-27 Bbc Brown Boveri Ag Controllable power semiconductor
JPH0779132B2 (en) * 1992-06-18 1995-08-23 ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド Method for manufacturing trench isolation film

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL297331A (en) * 1963-08-30
US3374407A (en) * 1964-06-01 1968-03-19 Rca Corp Field-effect transistor with gate-insulator variations to achieve remote cutoff characteristic
BE666834A (en) * 1964-07-13
JPS5577177A (en) * 1978-12-06 1980-06-10 Mitsubishi Electric Corp Mos type semiconductor device
JPS5642374A (en) * 1979-09-14 1981-04-20 Nec Corp Field effect transistor
NL8303834A (en) * 1983-11-08 1985-06-03 Philips Nv SEMICONDUCTOR DEVICE.
JPH031571A (en) * 1989-05-29 1991-01-08 Toshiba Corp Semiconductor device
JPH03280472A (en) * 1990-03-28 1991-12-11 Seiko Instr Inc Mos transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4145233A (en) * 1978-05-26 1979-03-20 Ncr Corporation Method for making narrow channel FET by masking and ion-implantation
US4734751A (en) * 1985-05-20 1988-03-29 General Electric Company Signal scaling MESFET of a segmented dual gate design
US4843449A (en) * 1987-02-24 1989-06-27 Bbc Brown Boveri Ag Controllable power semiconductor
JPH0779132B2 (en) * 1992-06-18 1995-08-23 ヒュンダイ エレクトロニクス インダストリーズ カムパニー リミテッド Method for manufacturing trench isolation film

Also Published As

Publication number Publication date
WO1998050959A1 (en) 1998-11-12

Similar Documents

Publication Publication Date Title
DE2439875C2 (en) Semiconductor component with negative resistance characteristics
DE2655998C2 (en) Composite channel insulated gate field effect transistor and process for its manufacture
DE112005003893B3 (en) Semiconductor device and method of manufacturing the same
DE102009000624A1 (en) Asymmetric segmented channel transistors
DE19621753A1 (en) Process for the formation of a transition in an EEPROM flash cell
EP1958262A1 (en) Isolation trench structure for high electric strength
DE102011085331A1 (en) Semiconductor device and method for manufacturing the same
DE3723545A1 (en) FILTERS FOR ELASTIC SURFACE WAVES
DE3886601T2 (en) Integrated linear resistor.
DE10137343C1 (en) Semiconductor structure used as lateral diffused metal oxide semiconductor transistor comprises substrate with source and drain regions, channel region between source and drain regions, and field plate over transition between drain sections
DE2851954A1 (en) LOGICAL CONNECTOR WITH MOS TRANSISTORS
DE69026675T2 (en) MIS capacity element
EP0095658A2 (en) Planar semiconductor device and method of making the same
DE2930375A1 (en) VOLTAGE DIVIDER
DE19719165A1 (en) Semiconductor device
DE2819861A1 (en) INTEGRATED CIRCUIT WITH COMPLEMENTARY MOS TRANSISTORS
DE102004030848A1 (en) LDMOS transistor device, integrated circuit and method of making the same
DE2546609A1 (en) MOS SEMICONDUCTOR ARRANGEMENT
EP0892991B1 (en) Semiconductor component with adjustable current amplification based on avalanche breakdown controlled by tunnel current
DE10238779A1 (en) Semiconductor device
DE3110123A1 (en) FIELD EFFECT SEMICONDUCTOR DEVICES
DE102005054672A1 (en) High-voltage transistor with low threshold voltage and such a high-voltage transistor comprehensive device
DE4134176C2 (en) Semiconductor arrangement with a tetrode integrated in the semiconductor body and made up of two field effect transistors
DE102018131139A1 (en) SEMICONDUCTOR DEVICE AND METHOD FOR PRODUCING THE SAME
DE4020076C2 (en)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8131 Rejection