DE19715572A1 - Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode - Google Patents

Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode

Info

Publication number
DE19715572A1
DE19715572A1 DE19715572A DE19715572A DE19715572A1 DE 19715572 A1 DE19715572 A1 DE 19715572A1 DE 19715572 A DE19715572 A DE 19715572A DE 19715572 A DE19715572 A DE 19715572A DE 19715572 A1 DE19715572 A1 DE 19715572A1
Authority
DE
Germany
Prior art keywords
substrate
grown
silicon
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19715572A
Other languages
English (en)
Inventor
Matthias Braun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Semiconductor GmbH
Original Assignee
Temic Telefunken Microelectronic GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Temic Telefunken Microelectronic GmbH filed Critical Temic Telefunken Microelectronic GmbH
Priority to DE19715572A priority Critical patent/DE19715572A1/de
Priority to JP12802198A priority patent/JPH10321911A/ja
Priority to US09/059,343 priority patent/US6110277A/en
Publication of DE19715572A1 publication Critical patent/DE19715572A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

Nitridische Verbindungshalbleiter des III-V Types der Struktur InxAlyGa1-x-yN (0 ≦ x, 0 ≦ y, x+y ≦ 1) sind aufgrund ihrer physikalischen Eigenschaften für opto­ elektronische Anwendungen von großer Bedeutung. Um derartige Halbleiter­ schichten in hoher kristalliner Qualität, wie sie beispielsweise für optoelek­ tronische Anwendungen benötigt werden, herzustellen, werden unterschiedliche Epitaxieverfahren verwendet. Neben der Molekularstrahlepitaxie wird vor allem das Gasphasenverfahren und speziell die metall-organische Gasphasenepitaxie (MOVPE) eingesetzt. Hierbei liegt die Wachstumstemperatur, abhängig vom Materialsystem, im Bereich von typischerweise 700-1100°C. Um kristalline Schichten zu wachsen, ist es nötig ein geeignetes Substrat zu verwenden. Es hat sich gezeigt, daß für die nitridischen Verbindungshalbleiter des III-V Types der Struktur InxAlyGa1-x-yN (0 ≦ x, 0 ≦ y, x+y ≦ 1) Saphir (Al2O3) oder Siliziumkarbid (SiC) verwendet werden können. Siliziumkarbid (SiC) ist als Substratmaterial sehr teuer. Saphir (Al2O3) ist nicht leitfähig und aufgrund der mechanischen Härte schwer bearbeitbar. Im Falle eines nicht leitfähigen Substrates müssen alle Kon­ takte auf der Vorderseite der Bauelemente aufgebracht werden. Das verbraucht zusätzlich teure Epitaxiefläche.
Silizium ist ein sehr gebräuchliches und attraktives Substratmaterial. Es ist me­ chanisch stabil, preisgünstig, nahezu unbegrenzt verfügbar, temperaturstabil und leitfähig. Daher wäre es als Substrat für die oben genannten Verbindungshalbleiter grundsätzlich wünschenswert. Aus P. Kung et al, Appl. Phys. Lett 66, 2958 (1995) ist bekannt, daß Silizium zur Abscheidung von kristallinen AlN und GaN- Schichten, bzw. deren ternären und quarternären Verbindungshalbleitern prinzi­ piell geeignet ist. Die Autoren stellen jedoch fest, daß die auf einem Silizium­ substrat erzeugten AlN und GaN Schichten eine für die Herstellung von elektroni­ schen Bauteilen ungenügende Kristallqualität aufweisen.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Herstellen von epitaktischen Schichten aus nitridischen Verbindungshalbleitern des III-V Types der Struktur InxAlyGa1-x-yN (0 ≦ x, 0 ≦ y, x+y ≦ 1) anzugeben, durch das Halbleiterschichten erzeugbar sind, die eine für die Herstellung von elektroni­ schen Bauteilen ausreichende Kristallqualität aufweisen.
Das Verfahren gemäß der Erfindung beruht auf der Verwendung der selektiven Epitaxie, um das Wachstum von nitridischen Verbindungshalbleitern des III-V Types der Struktur InxAlyGa1-x-yN (0 ≦ x, 0 ≦ y, x+y ≦ 1) in einer für elektronische Bauelemente ausreichenden Kristallqualität auf einem Siliziumsubstrat zu ermög­ lichen. Bei der selektiven Epitaxie wird das Siliziumsubstrat vor dem Wachstum der Halbleiterschichten lokal maskiert. Das Maskierungsmaterial behindert bzw. unterbindet das Wachstum der Halbleiterschichten auf dem Substratmaterial. Es kann durch Abscheidung einer Maskierungsschicht eines zusätzlichen Materials, insbesondere aber auch durch Oxidation des Siliziumsubstrats gebildet werden. In den von der Maskierung freien Bereichen erfolgt das Wachstum des Halbleiterma­ terials selektiv. Es entstehen Wachstumsparzellen, an deren Kanten sich die ent­ stehenden Verspannungen abbauen können. Das Auftreten von Mikrorissen wird damit unterbunden. Die Parzellen bilden später das Ausgangsmaterial zur Herstel­ lung jeweils eines oder mehrerer Bauelemente.
Insbesondere werden die Parzellen zur Herstellung von Leuchtdioden verwendet.
Nachfolgend wird die Erfindung anhand eines Ausführungsbeispiels mit Hilfe der Figuren erläutert. Es zeigen:
Fig. 1 Ausschnittsvergrößerung des Schnitts 1-1 der Fig. 2 mit auf den Wachtumsparzellen gewachsenem Halbleitermaterial;
Fig. 2 Ansicht von oben einer Siliziumsubstrat Scheibe mit durch Silizi­ umdioxid begrenzten Wachstumsparzellen;
Fig. 3 Schnitt durch die Halbleiteranordnung;
Fig. 4 Ansicht von oben einer Leuchtdiode nach der Erfindung;
Fig. 5 Schnitt durch die Leuchtdiode der Fig. 4 entlang der Schnittlinie 5-5.
Vor der Epitaxie der Halbleiterschichten wird zunächst durch Oxidation des Sili­ ziumsubstrats 10 auf der Oberfläche des Substrates eine Maskierungsschicht 20 erzeugt und anschließend photolithographisch strukturiert. Hierdurch werden Parzellen 15 definiert, die frei von der Maskierungsschicht 20 sind. Die Ränder der Parzellen sind von Maskierungsmaterial umgeben. Das epitaktisches Wachs­ tum des nitridischen Verbindungshalbleiters 30, 40 ausschließlich bzw. bevorzugt in den Parzellen auf der Siliziumoberfläche des Substrates (10). Aus dem Halblei­ termaterial, das auf diesen Parzellen 15 aufgewachsen wurde, werden später die Bauelemente hergestellt. Die Parzellen 15 können bis zu mehreren Quadratmilli­ meter groß sein.
In einer anderen Ausführungsform des Verfahrens wird das Material der Maskie­ rungsschicht 20 auf der Oberfläche des Substrates (10) abgeschieden und anschlie­ ßend photolithographisch strukturiert. Die weiteren Verfahrensschritte folgen in analoger Weise. Als Maskierungsmaterial haben sich Siliziumdioxid SiO2 und Siliziumoxinitrid SiON als geeignet erwiesen.
Durch MOVPE oder ein anderes geeignetes Verfahren erfolgt das epitaktische Aufwachsen der Schichten des nitridischen Verbindungshalbleiters des III-V Types der Struktur InxAlyGa1-x-yN (0 ≦ x, 0 ≦ y, x+y ≦ 1). Zunächst wird eine als Gitteranpaßregion fungierende Schichtenfolge 31, 32, 33 aufgewachsen. Die Gitteranpaßregion überwindet oder reduziert die Gitterfehlanpassung zwischen dem Siliziumsubstrat und den nachfolgend aufgewachsenen epitaktischen Halblei­ terschicht zumindest so stark, daß die Schichten der aktiven Bauelemente eine ausreichend hohe Perfektion der Kristallstruktur aufweisen.
Die Gitteranpaßregion 31, 32, 33 setzt sich aus mehreren Teilschichten zusam­ men: Zunächst wird eine Bekeimungsschicht 31 gewachsen. Dafür sind insbeson­ dere aluminiumhaltige Schichten gut geeignet. Die Bekeimungsschicht 31 des Ausführungsbeispiels besteht vorzugsweise aus GaAlN oder GaAlAsN. Sie kann aber auch aus GaN oder AlN bestehen. Danach folgen die oberen Anpaßschichten 32, 33, zu deren Herstellung vorzugsweise thermisch zyklisches Wachstum und/oder thermisches Zyklen von Schichten aus den genannten nitridischen Ver­ bindungshalbleitern verwendet wird. Besonders im unteren Bereich der Gitteran­ paßregion wird bevorzugt eine Kombination dieser Methoden verwendet. Eine weitere Verbesserung der Kristallqualität kann durch nachfolgendes Wachsen von Pufferschichten 33 und/oder Übergittern im oberen Bereich der Gitteranpaßregion 32 erreicht werden. Danach ist die Kristallqualität von ausreichender Güte, um die aktiven Schichten des Bauelementes zu wachsen. Ein Teil der oberen Gitteran­ paßregion kann bereits Teil der aktiven Schichten sein.
Soll ein optoelektronisches Bauelement wie zum Beispiel eine LED oder eine Laserdiode hergestellt werden, so ist es zur Maximierung der Lichtausbeute vor­ teilhaft einen Bragg-Reflektor 34 zwischen den aktiven Schichten 40, die den lichterzeugenden p/n Übergang enthalten und dem Substrat 10 bzw. der Gitteran­ paßregion 31, 32, 33 zu wachsen. Dadurch läßt sich die Lichtausbeute erhöhen, da das Siliziumsubstrat Licht der Emissionswellenlänge stark absorbiert. Der Bragg-Re­ flektor kann auch als Teil der oberen Gitteranpaßregion 32, 33 ausgebildet werden.
Auf GaN basierende Halbleiter sind durch einen hohen Bandabstand gekenn­ zeichnet. Daher ist die Herstellung niederohmiger Kontakte auf den Oberflächen dieser Halbleiter problematisch. Es ist daher vorgesehen, Halbleiterschichten 35 niederer Bandlücke und damit anderer Gitterkonstante und thermischem Ausdeh­ nungskoeffizienten auf der Oberfläche des auf GaN basierenden Halbleiter aufzu­ bringen, die, falls erforderlich im Verlauf des Technologieprozesses außerhalb des Kontaktbereiches selektiv wieder entfernt werden. Das kann zum Beispiel durch selektives Ätzen erfolgen. Auch hierbei kommt der selektiven Epitaxie zum Wachstum der Kontakt-/Ätzschichten aufgrund der unterschiedlichen Material­ parameter eine wesentliche Bedeutung zu.
Die in den Fig. 4 und 5 dargestellte Leuchtdiode ist aus dem oben beschriebe­ nen, epitaktischen Schichtenfolgen eines nitridischen Verbindungshalbleiters des III-V Types der Struktur InxAlyGa1-x-yN (0 ≦ x, 0 ≦ y, x+y ≦ 1) aufgebaut. Die Oberfläche des Diodenchips ist mit einer Passivierungsschicht 60 überzogen. Der Rückseitenkontakt 52 und der strukturierte Vorderseitenkontakt 51 sind nicht davon bedeckt.
Diese Art von Leuchtdioden sind insbesondere für den grünen, blauen und violet­ ten Spektralbereich optimiert und zeichnen sich durch eine außergewöhnliche Effizienz aus.

Claims (14)

1. Verfahren zum Herstellen von epitaktischen Schichten eines nitridischen Ver­ bindungshalbleiters des III-V Types der Struktur InxAlyGa1-x-yN (0 ≦ x, 0 ≦ y, x+y ≦ 1) auf einem Substrat aus einkristallinem Silizium mit folgenden Verfah­ rensschritten:
  • - Bereitstellen des Substrates (10) aus einkristallinem Silizium;
  • - Erzeugen einer parzellenartigen Struktur auf der Oberfläche des Substrates wobei in den Parzellen (15) die Siliziumoberfläche frei liegt und die Ränder der Parzellen von einem Maskierungsmaterial (20) umgeben sind;
  • - epitaktisches Wachstum des nitridischen Verbindungshalbleiters (30, 40) aus­ schließlich in den Parzellen auf der Siliziumoberfläche.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Maskierungsma­ terial ein auf der Oberfläche des Substrates abgeschiedenes Siliziumdioxid SiO2 oder Siliziuimoxinitrid SiON verwendet wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Maskierungsma­ terial ein auf der Oberfläche des Substrates aufgewachsenes Siliziumdioxid SiO2 verwendet wird.
4. Verfahren nach einem der Ansprüche 1-3, dadurch gekennzeichnet, daß in den Parzellen auf der Siliziumoberfläche zunächst eine Bekeimungsschicht (31) auf­ gewachsen wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Bekeimungs­ schicht (31) anstelle von Stickstoff N Arsennitrid AsN enthält.
6. Verfahren nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß in den Parzellen auf der Siliziumoberfläche bzw. auf der Bekeimungsschicht (31) eine aus mehreren Teilschichten bestehende Gitteranpaßregion (32, 33) epitaktisch aufgewachsen wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der auf die Gitteran­ paßregion (32, 33) epitaktisch aufgewachsene nitridische Verbindungshalbleiter (30, 40) eine aktiven Region (40) mit einem p/n- oder n/p-Übergang beinhaltet.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die aktive Region (40) aus Einfachschichten oder einem Übergitter zur Einstellung der bauelemente­ relevanten Parameter besteht.
9. Verfahren nach einem der Ansprüche 1-8, dadurch gekennzeichnet, daß auf die aktive Region (40) eine die Kontakteigenschaften verbessernde Halbleiterschicht (35) mit geringerer Bandlücke als die der aktiven Region aufgewachsen wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Kontaktschicht (35) mittels selektiven Ätzen lokal entfernt wird.
11. Verfahren nach einem der Ansprüche 1-10, dadurch gekennzeichnet, daß das Substrat (10) eine Dotierung aufweist.
12. Verfahren nach einem der Ansprüche 1-11, dadurch gekennzeichnet, daß auf der Rückseite des Substrates (10) eine Metallschicht zur Rückseitenkontaktierung aufgebracht wird.
13. Verfahren nach einem der Ansprüche 1-12, dadurch gekennzeichnet, daß die in den Parzellen auf der Siliziumoberfläche aufgewachsense Halbleiterschichten­ anordnung mit einer Passivierungsschicht (60) überzogen wird.
14. Verfahren nach einem der Ansprüche 1-13, dadurch gekennzeichnet, daß die epitaktischen Schichten zur Herstellung einer LED oder einer Laserdiode verwen­ det werden.
DE19715572A 1997-04-15 1997-04-15 Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode Ceased DE19715572A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19715572A DE19715572A1 (de) 1997-04-15 1997-04-15 Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
JP12802198A JPH10321911A (ja) 1997-04-15 1998-04-03 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード
US09/059,343 US6110277A (en) 1997-04-15 1998-04-14 Process for the fabrication of epitaxial layers of a compound semiconductor on monocrystal silicon and light-emitting diode fabricated therefrom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19715572A DE19715572A1 (de) 1997-04-15 1997-04-15 Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode

Publications (1)

Publication Number Publication Date
DE19715572A1 true DE19715572A1 (de) 1998-10-22

Family

ID=7826490

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19715572A Ceased DE19715572A1 (de) 1997-04-15 1997-04-15 Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode

Country Status (3)

Country Link
US (1) US6110277A (de)
JP (1) JPH10321911A (de)
DE (1) DE19715572A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1187229A1 (de) * 2000-02-21 2002-03-13 Sanken Electric Co., Ltd. Lichtemittierender halbleiter und seine herstellung
WO2002058163A2 (de) * 2001-01-18 2002-07-25 Aixtron Ag Verfahren zum herstellen von halbleiterbauelementen
EP1299900A2 (de) * 2000-06-28 2003-04-09 Advanced Technology Materials, Inc. Verfahren zur verbesserung der epitaxie-qualität (oberflächenstruktur und fehlstellen-dichte) in freistehenden (aluminium, indium, gallium) nitrid ((ai,in,ga)n) substraten für optoelektronische und elektronische bauelemente
US6606335B1 (en) 1998-07-14 2003-08-12 Fujitsu Limited Semiconductor laser, semiconductor device, and their manufacture methods
DE10252060A1 (de) * 2002-11-08 2004-05-27 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten
US6800500B2 (en) 1999-02-05 2004-10-05 Lumileds Lighting U.S., Llc III-nitride light emitting devices fabricated by substrate removal
EP2017884A3 (de) * 2007-07-20 2011-03-23 Gallium Enterprises Pty Ltd Vergrabene Kontaktvorrichtungen für Nitrid-basierte Filme und ihre Herstellung
US8212259B2 (en) 2000-03-13 2012-07-03 Cree, Inc. III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates
DE102013112785B3 (de) * 2013-11-19 2015-02-26 Aixatech Gmbh Verfahren zur Herstellung eines Verbundkörpers mit zumindest einer funktionellen Schicht oder zur weiteren Herstellung elektronischer oder opto-elektronischer Bauelemente

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
JP3587081B2 (ja) 1999-05-10 2004-11-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体発光素子
JP3555500B2 (ja) * 1999-05-21 2004-08-18 豊田合成株式会社 Ｉｉｉ族窒化物半導体及びその製造方法
US6580098B1 (en) * 1999-07-27 2003-06-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
JP2001185493A (ja) * 1999-12-24 2001-07-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP4432180B2 (ja) * 1999-12-24 2010-03-17 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体
JP2001267242A (ja) * 2000-03-14 2001-09-28 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体及びその製造方法
AU2001241108A1 (en) * 2000-03-14 2001-09-24 Toyoda Gosei Co. Ltd. Production method of iii nitride compound semiconductor and iii nitride compoundsemiconductor element
TW518767B (en) * 2000-03-31 2003-01-21 Toyoda Gosei Kk Production method of III nitride compound semiconductor and III nitride compound semiconductor element
JP2001313259A (ja) * 2000-04-28 2001-11-09 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
US6627974B2 (en) 2000-06-19 2003-09-30 Nichia Corporation Nitride semiconductor substrate and method for manufacturing the same, and nitride semiconductor device using nitride semiconductor substrate
US7619261B2 (en) * 2000-08-07 2009-11-17 Toyoda Gosei Co., Ltd. Method for manufacturing gallium nitride compound semiconductor
US6489250B1 (en) * 2000-11-21 2002-12-03 United Epitaxy Company Ltd. Method for cutting group III nitride semiconductor light emitting element
JP2002198560A (ja) 2000-12-26 2002-07-12 Sharp Corp 半導体発光素子およびその製造方法
DE60233386D1 (de) * 2001-02-14 2009-10-01 Toyoda Gosei Kk Verfahren zur herstellung von halbleiterkristallen und halbleiter-leuchtelementen
JP2002280314A (ja) * 2001-03-22 2002-09-27 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体の製造方法、及びそれに基づくｉｉｉ族窒化物系化合物半導体素子
JP3690326B2 (ja) * 2001-10-12 2005-08-31 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体の製造方法
JP2003142728A (ja) 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
JP2003152220A (ja) 2001-11-15 2003-05-23 Sharp Corp 半導体発光素子の製造方法および半導体発光素子
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
US20040187092A1 (en) * 2003-03-20 2004-09-23 Toshiba Tec Kabushiki Kaisha Apparatus and method for performing the management of devices
DE10335080A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE10335081A1 (de) * 2003-07-31 2005-03-03 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterchips und optoeleketronischer Halbleiterchip
US7666086B2 (en) * 2003-09-11 2010-02-23 Igt Gaming device having selection picks and selection outcomes determined based on a wager
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
KR101459554B1 (ko) * 2007-10-09 2014-11-07 엘지전자 주식회사 발광 셀 및 그 제조방법
KR101425167B1 (ko) * 2008-01-07 2014-07-31 삼성전자주식회사 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
JP6429626B2 (ja) * 2011-09-06 2018-11-28 センサー エレクトロニック テクノロジー インコーポレイテッド 層成長のためのパターンを有する基板の設計
US10032956B2 (en) 2011-09-06 2018-07-24 Sensor Electronic Technology, Inc. Patterned substrate design for layer growth
KR20130062736A (ko) 2011-12-05 2013-06-13 삼성전자주식회사 실리콘 기판, 이를 채용한 에피 구조체 및 실리콘 기판의 제조 방법
US8748904B2 (en) * 2012-02-02 2014-06-10 The Board Of Trustees Of The Leland Stanford Junior University Low loss nano-aperture
US8946773B2 (en) * 2012-08-09 2015-02-03 Samsung Electronics Co., Ltd. Multi-layer semiconductor buffer structure, semiconductor device and method of manufacturing the semiconductor device using the multi-layer semiconductor buffer structure
JP2014078590A (ja) * 2012-10-10 2014-05-01 Tokyo Electron Ltd 半導体素子の製造方法及び半導体素子
US10707308B2 (en) 2017-12-24 2020-07-07 HangZhou HaiCun Information Technology Co., Ltd. Hetero-epitaxial output device array
CN108511570A (zh) * 2018-04-19 2018-09-07 如皋市大昌电子有限公司 一种发光二极管的外延片及其制备方法
KR102534248B1 (ko) 2018-07-17 2023-05-18 삼성전자주식회사 발광 소자 패키지

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0764989A1 (de) * 1995-09-25 1997-03-26 Mitsubishi Denki Kabushiki Kaisha Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0764989A1 (de) * 1995-09-25 1997-03-26 Mitsubishi Denki Kabushiki Kaisha Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"Appl. Phys. Lett." 66 (1995) 2958-2960 *
"Jpn. J. Appl. Phys." 34 (1995) L 1184- L1186 *

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6606335B1 (en) 1998-07-14 2003-08-12 Fujitsu Limited Semiconductor laser, semiconductor device, and their manufacture methods
US6800500B2 (en) 1999-02-05 2004-10-05 Lumileds Lighting U.S., Llc III-nitride light emitting devices fabricated by substrate removal
US7491565B2 (en) 1999-02-05 2009-02-17 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices fabricated by substrate removal
EP1187229A4 (de) * 2000-02-21 2009-06-03 Sanken Electric Co Ltd Lichtemittierender halbleiter und seine herstellung
EP1187229A1 (de) * 2000-02-21 2002-03-13 Sanken Electric Co., Ltd. Lichtemittierender halbleiter und seine herstellung
US8212259B2 (en) 2000-03-13 2012-07-03 Cree, Inc. III-V nitride homoepitaxial material of improved quality formed on free-standing (Al,In,Ga)N substrates
EP1299900A4 (de) * 2000-06-28 2007-09-26 Cree Inc Verfahren zur verbesserung der epitaxie-qualität (oberflächenstruktur und fehlstellen-dichte) in freistehenden (aluminium, indium, gallium) nitrid ((ai,in,ga)n) substraten für optoelektronische und elektronische bauelemente
EP1299900A2 (de) * 2000-06-28 2003-04-09 Advanced Technology Materials, Inc. Verfahren zur verbesserung der epitaxie-qualität (oberflächenstruktur und fehlstellen-dichte) in freistehenden (aluminium, indium, gallium) nitrid ((ai,in,ga)n) substraten für optoelektronische und elektronische bauelemente
EP2284297A1 (de) * 2000-06-28 2011-02-16 Cree, Inc. Verfahren zum Erreichen verbesserter epitaxialer Qualität (Oberflächenstruktur und Defektdichte) auf frei stehenden (Aluminium, Indium, Gallium) Nitrid ((Al, In, Ga)N) -Substraten für optoelektronische und elektronische Vorrichtungen
WO2002058163A3 (de) * 2001-01-18 2002-12-12 Aixtron Ag Verfahren zum herstellen von halbleiterbauelementen
WO2002058163A2 (de) * 2001-01-18 2002-07-25 Aixtron Ag Verfahren zum herstellen von halbleiterbauelementen
DE10252060B4 (de) * 2002-11-08 2006-10-12 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten
DE10252060A1 (de) * 2002-11-08 2004-05-27 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement und Verfahren zur Herstellung einer Vielzahl von Halbleiterschichten
EP2017884A3 (de) * 2007-07-20 2011-03-23 Gallium Enterprises Pty Ltd Vergrabene Kontaktvorrichtungen für Nitrid-basierte Filme und ihre Herstellung
DE102013112785B3 (de) * 2013-11-19 2015-02-26 Aixatech Gmbh Verfahren zur Herstellung eines Verbundkörpers mit zumindest einer funktionellen Schicht oder zur weiteren Herstellung elektronischer oder opto-elektronischer Bauelemente
WO2015074989A1 (de) 2013-11-19 2015-05-28 Aixatech Gmbh Verfahren zur herstellung eines verbundkörpers mit zumindest einer funktionellen schicht oder zur weiteren herstellung elektronischer oder opto-elektronischer bauelemente
US9951442B2 (en) 2013-11-19 2018-04-24 Aixatech Gmbh Method for producing a composite body having at least one functional layer, or for further production of electronic or opto-electronic components

Also Published As

Publication number Publication date
US6110277A (en) 2000-08-29
JPH10321911A (ja) 1998-12-04

Similar Documents

Publication Publication Date Title
DE19715572A1 (de) Verfahren zum Herstellen von epitaktischen Schichten eines Verbindungshalbleiters auf einkristallinem Silizium und daraus hergestellte Leuchtdiode
DE69838410T2 (de) Herstellungsverfahren einer optischen Halbleitervorrichtung
DE10392313B4 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE69738008T2 (de) Halbleiterbauelement
DE60317862T2 (de) Lichtemittierende Halbleitervorrichtung
DE60217943T2 (de) Nitrid-Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112006001084B4 (de) Licht emittierende Bauelemente mit aktiven Schichten, die sich in geöffnete Grübchen erstrecken
DE60128134T2 (de) Gallium nitrid materialen und verfahren zur herstellung von schichten dieser materialen
DE69333829T2 (de) Lichtemittierende Vorrichtung auf Basis einer Galliumnitrid-Halbleiterverbindung
DE112006001847B4 (de) Ausrichtung von Laserdioden auf fehlgeschnittenen Substraten
DE10042947A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis
DE19941875C2 (de) Optoelektronische Halbleitervorrichtung
EP1630915A2 (de) Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
DE19629720A1 (de) Lichtemittierende Halbleitervorrichtung und Herstellungsverfahren dafür
DE112007000060T5 (de) Leuchtdiode mit Algan-Pufferschicht und Verfahren zur Herstellung derselben
DE60014097T2 (de) Nitrid-halbleiterschichtenstruktur und deren anwendung in halbleiterlasern
EP0903792A2 (de) Verfahren zum Herstellen einer Mehrzahl von Halbleiterkörpern
DE102012006613A1 (de) Verfahren und systeme für epitaktische verfahren an fehlgeschnittenen grundsubstraten
DE102008004448A1 (de) Epitaxie-Struktur mit einer Schichtabfolge von Quantentöpfen mit ungleichmäßigen und unebenen Oberflächen sowie das entsprechende Verfahren
WO2015121399A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
EP1299909B1 (de) LUMINESZENZDIODENCHIP AUF DER BASIS VON InGaN UND VERFAHREN ZU DESSEN HERSTELLUNG
WO2018192972A1 (de) Halbleiterlaserdiode und verfahren zur herstellung einer halbleiterlaserdiode
DE19938480B4 (de) Photonische Halbleitervorrichtung
DE102011114670A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip
DE112014002691B4 (de) Anregungsbereich, der Nanopunkte (auch als "Quantenpunkte" bezeichnet) in einem Matrixkristall umfasst, der auf Si-Substrat gezüchtet wurde und aus AlyInxGa1-y-xN-Kristall (y ≧ 0, x > 0) mit Zinkblendestruktur (auch als "kubisch" bezeichnet) besteht, und lichtemittierende Vorrichtung (LED und LD), die unter Verwendung desselben erhalten wurde

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: VISHAY SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE

8120 Willingness to grant licences paragraph 23
8131 Rejection