DE19713052A1 - Capacitor structure - Google Patents
Capacitor structureInfo
- Publication number
- DE19713052A1 DE19713052A1 DE1997113052 DE19713052A DE19713052A1 DE 19713052 A1 DE19713052 A1 DE 19713052A1 DE 1997113052 DE1997113052 DE 1997113052 DE 19713052 A DE19713052 A DE 19713052A DE 19713052 A1 DE19713052 A1 DE 19713052A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive layer
- electrically conductive
- capacitor structure
- blind holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 238000001465 metallisation Methods 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 2
- 239000000853 adhesive Substances 0.000 claims description 2
- 230000001070 adhesive effect Effects 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 claims 1
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 64
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 241000587161 Gomphocarpus Species 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors with potential-jump barrier or surface barrier
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
- H01L29/945—Trench capacitors
Abstract
Description
Die Erfindung bezieht sich auf eine Kondensatorstruktur, bei
der in einer ersten elektrisch leitfähigen Schicht, insbeson
dere in einer elektrisch leitenden Halbleiterschicht, eine
Vielzahl von von einer ersten Hauptfläche der ersten elek
trisch leitfähigen Schicht ausgehenden Sacklöchern vorgesehen
ist,
bei der die Innenwandungen der Sacklöcher jeweils vollständig
mit einer dielektrischen Schicht versehen sind, deren
Schichtdicke kleiner als der halbe Durchmesser der Sacklöcher
ist, und die auch zumindest einen Teil der ersten Hauptfläche
der ersten elektrisch leitfähigen Schicht bedeckt,
bei der auf der dielektrischen Schicht eine zweite elektrisch
leitfähige Schicht aufgebracht ist, derart daß die dielektri
sche Schicht die erste und die zweite elektrisch leitfähige
Schicht elektrisch voneinander isoliert und
bei der die erste und die zweite elektrisch leitfähige
Schicht mit einem ersten bzw. mit einem zweiten elektrischen
Anschlußkontakt versehen sind.The invention relates to a capacitor structure in which a plurality of blind holes extending from a first main surface of the first electrically conductive layer is provided in a first electrically conductive layer, in particular in an electrically conductive semiconductor layer,
in which the inner walls of the blind holes are each completely provided with a dielectric layer, the layer thickness of which is less than half the diameter of the blind holes, and which also covers at least part of the first main surface of the first electrically conductive layer,
in which a second electrically conductive layer is applied to the dielectric layer such that the dielectric layer electrically insulates the first and second electrically conductive layers from one another and
in which the first and second electrically conductive layers are provided with a first and a second electrical connection contact, respectively.
Derartige Kondensatorstrukturen sind beispielsweise aus der Europäischen Patentanmeldung EP 0 528 281 und aus Lehmann et al., A new capacitor technology based on porous silicon, So lid State Technology, November 1995, Seiten 99 und 100 be kannt. Hierin ist jeweils eine Kondensatorstruktur der ein gangs genannten Art beschrieben, bei der an einer ersten Oberfläche einer n-dotierten, einkristallinen Siliziumschicht mittels elektrochemischem Ätzen eine Vielzahl von Lochöffnun gen hergestellt sind. Die Innenwandungen der Lochöffnungen und die erste Oberfläche der Siliziumschicht sind konform mit einer dielektrischen Schicht (z. B. bestehend aus SiO2) be deckt, auf der wiederum eine leitfähige Schicht (z. B. beste hend aus n-dotiertem Polysilizium) angeordnet ist. An einer zweiten Oberfläche der Siliziumschicht und auf der leitfähi gen Schicht befindet sich jeweils ein elektrischer Anschluß kontakt, die beispielsweise aus Aluminium bestehen.Such capacitor structures are known, for example, from European patent application EP 0 528 281 and from Lehmann et al., A new capacitor technology based on porous silicon, Solid State Technology, November 1995, pages 99 and 100. A capacitor structure of the type mentioned at the outset is described therein, in which a plurality of hole openings are produced on a first surface of an n-doped, single-crystalline silicon layer by means of electrochemical etching. The inner walls of the hole openings and the first surface of the silicon layer are conformally covered with a dielectric layer (e.g. consisting of SiO 2 ), on which in turn a conductive layer (e.g. consisting of n-doped polysilicon) is arranged . On a second surface of the silicon layer and on the conductive layer there is in each case an electrical connection contact, which consist for example of aluminum.
Bei diesen bekannten Kondensatorstrukturen tritt das Problem auf, daß ihre Durchbruchspannung oftmals unerwartet niedrig ist. Insbesondere bei der Herstellung von Bauteilen mit einer derartigen Kondensatorstruktur in großen Stückzahlen kommt es zu unerwartet hohen Schwankungen der Durchbruchspannung.The problem arises with these known capacitor structures that their breakdown voltage is often unexpectedly low is. Especially when manufacturing components with a such capacitor structure occurs in large numbers unexpectedly high breakdown voltage fluctuations.
Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, eine verbesserte Kondensatorstruktur der eingangs genannten Art zu entwickeln, die insbesondere bei einer Herstellung in großen Stückzahlen eine gleichbleibend hohe Durchbruchspannung auf weist.The present invention is based on the object improved capacitor structure of the type mentioned develop, especially in large-scale manufacturing Quantities a consistently high breakdown voltage points.
Diese Aufgabe wird durch eine Kondensatorstruktur mit den Merkmalen des Anspruches 1 oder des Anspruches 4 gelöst. Vor teilhafte Weiterbildungen der erfindungsgemäßen Kondensator strukturen sind Gegenstand der Unteransprüche 2, 3 und 5 bis 10.This task is accomplished with a capacitor structure Features of claim 1 or claim 4 solved. Before partial developments of the capacitor according to the invention structures are the subject of dependent claims 2, 3 and 5 to 10th
Erfindungsgemäß ist bei der ersten Lösung des Problems vorge sehen, daß zumindest ein Teil einer Kondensatorrandzone der Kondensatorstruktur in der ein Randbereich der dielektrischen Schicht, ein Randbereich der zweiten elektrisch leitfähigen Schicht und die Hauptfläche der ersten elektrisch leitfähigen Schicht nebeneinander zu liegen kommen, mit einer isolieren den Schicht abgedeckt ist. Bevorzugt wird die gesamte Konden satorrandzone mit einer isolierenden Schicht, insbesondere mit einer PE-Nitridschicht, versiegelt.According to the invention, the first solution to the problem is provided see that at least part of a capacitor edge zone of the Capacitor structure in an edge region of the dielectric Layer, an edge region of the second electrically conductive Layer and the main surface of the first electrically conductive Layer lie next to each other with an isolate the layer is covered. The entire condenser is preferred satorrandzone with an insulating layer, in particular sealed with a PE nitride layer.
Durch die isolierende Schicht wird verhindert, daß an der Kondensatorrandzone, in der die dielektrische Schicht neben den beiden elektrisch leitfähigen Schichten offenliegt und herstellungsbedingt dünner ist als innerhalb des Kondensator gebietes und in der die Dicke der dielektrischen Schicht in nerhalb weniger Mikrometer außerhalb des Kondensatorgebietes bis zur Dicke Null abnimmt, Oberflächenkriechströme ionischer Art Metallbrücken zwischen den beiden elektrisch leitfähigen Schichten bilden, die einen Kurzschluß des Kondensators ver ursachen würden.The insulating layer prevents the Capacitor edge zone in which the dielectric layer next to is exposed to the two electrically conductive layers and is thinner due to the manufacturing process than inside the capacitor area and in which the thickness of the dielectric layer in within a few micrometers outside the capacitor area decreases to zero thickness, surface leakage currents more ionic Kind of metal bridges between the two electrically conductive Form layers that ver short circuit of the capacitor would cause.
Bei einer zweiten Lösung der Aufgabe ist vorgesehen, daß der zweite elektrische Anschlußkontakt auf dem Kondensatorgebiet eine Mehrschichtmetallisierung aufweist, die mindestens eine Metallschicht mit einer hohen Zugfestigkeit aufweist. Dadurch wird die Gefahr gemindert, daß bei der Montage eines Bauele ments mit o.g. Kondensatorstruktur durch hohe Schubkräfte auf den Anschlußkontakt, wie sie beispielsweise bei der sog. Nailheadmontage ausgeübt werden, auch hohe Schubkräfte auf die Kondensatorstruktur einwirken und dadurch Risse in der dielektrischen Schicht entstehen. Mittels der Metallschicht mit hoher Zugfestigkeit und damit auch hoher Elastizität wird eine gute mechanische Entkopplung der Kondensatorstruktur be wirkt.In a second solution to the problem it is provided that the second electrical connection contact in the capacitor area has a multilayer metallization which has at least one Has metal layer with a high tensile strength. Thereby the risk is reduced that when installing a component with the above Capacitor structure due to high shear forces the connection contact, as for example in the so-called. Nailhead assembly can also be exercised with high thrust affect the capacitor structure and thereby cracks in the dielectric layer arise. By means of the metal layer with high tensile strength and thus also high elasticity good mechanical decoupling of the capacitor structure works.
Bei Verwendung einer zweiten elektrisch leitenden Schicht aus Silizium kann als Mehrschichtmetallisierung beispielsweise eine Schichtenfolge aus einer Ti-, einer Pt- und einer Au- Schicht verwendet sein. Die Titanschicht dient hierbei als Haftschicht zum Silizium, die Au-Schicht als Kontaktvermitt ler z. B. zu einem Bonddraht und die Pt-Schicht als Trenn schicht zwischen Ti- und Au-Schicht. Die Ti- und die Pt- Schicht haben eine sehr hohe Zugfestigkeit, was eine gute me chanische Entkopplung der Kondensatorstruktur bewirkt. An Stelle der Au-Schicht kann auch eine Al-Schicht und an Stelle der Pt-Schicht kann eine W-Schicht verwendet sein.When using a second electrically conductive layer Silicon can be used as a multilayer metallization, for example a layer sequence of a Ti, a Pt and an Au Layer. The titanium layer serves as Adhesive layer to silicon, the Au layer as a contact mediator ler z. B. to a bond wire and the Pt layer as a separator layer between the Ti and Au layers. The Ti and the Pt Layer have very high tensile strength, which is a good me mechanical decoupling of the capacitor structure. On In place of the Au layer can also be an Al layer and in place a W layer can be used for the Pt layer.
Eine weitere dahingehende Verbesserung ist die Verwendung ei ner Flip-Chip-Klebekontaktierung für den zweiten elektrischen Anschlußkontakt, die z. B. im Vergleich zu einer Nailhead- Kontaktierung, bei der Thermokompression zum Einsatz kommt, eine deutlich geringere spezifische Flächenpressung liefert. Another improvement is the use of egg ner flip-chip adhesive contact for the second electrical Connection contact, the z. B. compared to a nailhead Contacting that uses thermal compression, provides a significantly lower specific surface pressure.
Weitere vorteilhafte Weiterbildungen und Vorteile der erfin dungsgemäßen Kondensatorstruktur ergeben sich aus dem im fol genden in Verbindung mit den Fig. 1 bis 3 beschriebenen Ausführungsbeispiel. Es zeigen:Further advantageous developments and advantages of the capacitor structure according to the invention result from the embodiment described in the fol lowing in connection with FIGS . 1 to 3. Show it:
Fig. 1 eine schematische Darstellung eines Schnittes durch das Ausführungsbeispiel, Fig. 1 is a schematic representation of a section through the exemplary embodiment,
Fig. 2 eine vergrößerte schematische Darstellung der in Fig. 1 durch den Kreis K hervorgehobenen Kondensatorrandzone und Fig. 2 is an enlarged schematic representation of the capacitor edge zone highlighted by the circle K in Fig. 1 and
Fig. 3 eine schematische Darstellung eines Ausschnittes ei ner erfindungsgemäßen Mehrschichtmetallisierung. Fig. 3 is a schematic representation of a section of egg ner multilayer metallization according to the invention.
Das in Fig. 1 schematisch dargestellte Ausführungsbeispiel der erfindungsgemäßen Kondensatorstruktur 17 weist als erste elektrisch leitende Schicht 1 eine n-dotierte einkristalline Siliziumschicht auf. Diese ist mit einer Vielzahl von von ei ner ersten Hauptfläche 2 der Siliziumschicht 1 ausgehenden Sacköffnungen 3 versehen. Die Sacköffnungen 3 weisen einen Durchmesser von z. E. 3 µm und eine Tiefe von z. B. 200 µm auf und sind beispielsweise mittels elektrochemischem Ätzen hergestellt. Dieses Ätzverfahren sowie das weitere Verfahren zur Herstellung der im folgenden erläuterten Kondensator struktur sind in der Europäischen Patentanmeldung EP 0 528 281, die diesbezüglich und hinsichtlich des Aufbaus der Kon densatorstruktur sowie der verschiedenen verwendeten Materia lien für die einzelnen Bestandteile der Kondensatorstruktur zum Offenbarungsgehalt dieser Anmeldung gehört, eingehend be schrieben und wird von daher an dieser Stelle nicht näher er läutert.The exemplary embodiment of the capacitor structure 17 according to the invention shown schematically in FIG. 1 has an n-doped single-crystalline silicon layer as the first electrically conductive layer 1 . This is provided with a multiplicity of blind openings 3 extending from a first main surface 2 of the silicon layer 1 . The blind openings 3 have a diameter of z. E. 3 microns and a depth of z. B. 200 microns and are made for example by means of electrochemical etching. This etching process and the further process for producing the capacitor structure explained below are contained in the European patent application EP 0 528 281, which in this regard and with regard to the structure of the capacitor structure and the various materials used for the individual components of the capacitor structure belong to the disclosure content of this application , be described in detail and is therefore not explained here.
Die Innenwandungen 4 der Sacköffnungen 3 und ein Teil der er sten Hauptfläche 2 der Siliziumschicht 1 sind konform mit ei ner dielektrischen Schicht 5 bedeckt, auf der sich wiederum eine zweite elektrisch leitende Schicht 6 befindet. The inner walls 4 of the blind openings 3 and part of the first main surface 2 of the silicon layer 1 are conformally covered with a dielectric layer 5 , on which in turn a second electrically conductive layer 6 is located.
Die dielektrische Schicht 5 besteht beispielsweise aus anodi sches SiO2, thermisches SiO2, Si3N4 oder TiO2, kann aber eben so aus einer Schichtenfolge aus Siliziumoxid-Siliziumnitrid- Siliziumoxid (sogenanntes ONO) bestehen.The dielectric layer 5 consists, for example, of anodic SiO 2 , thermal SiO 2 , Si 3 N 4 or TiO 2 , but can also consist of a layer sequence of silicon oxide-silicon nitride-silicon oxide (so-called ONO).
Ein Teil der ersten Hauptfläche 2 der Siliziumschicht 1 mit den Sacklöchern 3, der sich neben der Kondensatorstruktur 17 befindet, ist nicht mit der dielektrischen Schicht 4 und der zweiten elektrisch leitfähigen Schicht 6 versehen. Hierauf befindet sich ein erster elektrischer Anschlußkontakt 11, der als elektrischer Anschluß für die Siliziumschicht 1 dient und beispielsweise aus Aluminium besteht. Die Siliziumschicht 1 kann aber ebenso alternativ oder zusätzlich auf ihrer der er sten Hauptfläche 2 gegenüberliegenden Hauptfläche oder ir gendwoanders einen ersten elektrischen Anschlußkontakt auf weisen.A part of the first main surface 2 of the silicon layer 1 with the blind holes 3 , which is located next to the capacitor structure 17 , is not provided with the dielectric layer 4 and the second electrically conductive layer 6 . There is a first electrical connection contact 11 thereon, which serves as an electrical connection for the silicon layer 1 and consists, for example, of aluminum. The silicon layer 1 may also alternatively or additionally have a first electrical connection contact on its main surface 2 which is opposite it main surface or somewhere else.
Auf der zweiten elektrisch leitfähigen Schicht 6, die z. B. aus n-dotiertem Polysilizium besteht, befindet sich ein zwei ter elektrischer Anschlußkontakt 12, der wiederum aus Alumi nium oder aus einer Mehrschichtmetallisierung 16 (Fig. 3), die beispielsweise eine Au- oder Al-Schicht 13 als Kontakt vermittler z. B. für einen Bonddraht, eine Pt- oder W-Schicht 14 als Trennschicht und eine Ti-Schicht 15 als Haftschicht zum Silizium aufweist, gefertigt ist. Die Vorteile einer der artigen Mehrschichtmetallisierung 16 sind bereits weiter oben beschrieben.On the second electrically conductive layer 6 , the z. B. consists of n-doped polysilicon, there is a two ter electrical connection contact 12 , which in turn made of aluminum or a multilayer metallization 16 ( Fig. 3), for example, an Au or Al layer 13 as a contact z. B. for a bond wire, a Pt or W layer 14 as a separating layer and a Ti layer 15 as an adhesive layer to silicon is made. The advantages of such a multilayer metallization 16 have already been described above.
Auf der Kondensatorrandzone 9 der Kondensatorstruktur, in der ein Randbereich 8 der dielektrischen Schicht 4, ein Randbe reich 10 der zweiten elektrisch leitfähigen Schicht 6 und die Hauptfläche 2 der ersten elektrisch leitfähigen Schicht 1 ne beneinander zu liegen kommen, ist eine isolierenden Schicht 7 aufgebracht. Sie besteht bevorzugt aus PE-Nitrid (Silizumnitrid). Ihre vorteilhafte Wirkung ist ebenfalls wei ter oben bereits beschrieben. On the capacitor edge zone 9 of the capacitor structure, in which an edge region 8 of the dielectric layer 4 , an edge region 10 of the second electrically conductive layer 6 and the main surface 2 of the first electrically conductive layer 1 come to lie next to one another, an insulating layer 7 is applied. It preferably consists of PE nitride (silicon nitride). Their advantageous effect has also been described above.
Die oben beschriebene Kondensatorstruktur kann beispielsweise in Form eines separaten Kondensatorbauteils mit einem ober flächenmontierbaren Gehäuse hergestellt und weiterverarbeitet werden. Ebenso kann aber auch die Kondensatorstruktur auf einfache Weise mit anderen Schaltungselementen auf einem ein zigen Chip integriert werden.The capacitor structure described above can for example in the form of a separate capacitor component with an upper Surface-mountable housing manufactured and processed will. However, the capacitor structure can also be opened simple way with other circuit elements on one tens of chips can be integrated.
Claims (10)
bei der die Innenwandungen (4) der Sacklöcher (3) jeweils vollständig mit einer dielektrischen Schicht (5) versehen sind, deren Schichtdicke kleiner als der halbe Durchmesser der Sacklöcher (3) ist, und die auch zumindest einen Teil der ersten Hauptfläche (2) der ersten elektrisch leitfähigen Schicht (1) bedeckt,
bei der auf der dielektrischen Schicht (5) eine zweite elek trisch leitfähige Schicht (6) aufgebracht ist, derart, daß die dielektrische Schicht (5) die erste (1) und die zweite (6) elektrisch leitfähige Schicht elektrisch voneinander iso liert, und
bei der die erste (1) und die zweite (6) elektrisch leitfähi ge Schicht mit einem ersten (11) bzw. mit einem zweiten (12) elektrischen Anschlußkontakt versehen sind, dadurch gekennzeichnet, daß zumindest ein Teil einer Kondensatorrandzone (9) in der ein Randbereich (8) der dielektrischen Schicht (5), ein Rand bereich (10) der zweiten elektrisch leitfähigen Schicht (6) und die Hauptfläche (2) der ersten elektrisch leitfähigen Schicht (1) nebeneinander zu liegen kommen, mit einer isolie renden Schicht (7) abgedeckt ist.1. capacitor structure ( 17 ), in which in a first electrically conductive layer ( 1 ) a plurality of a first main surface ( 2 ) of the first electrically conductive layer ( 1 ) outgoing blind holes ( 3 ) is provided,
in which the inner walls ( 4 ) of the blind holes ( 3 ) are each completely provided with a dielectric layer ( 5 ), the layer thickness of which is smaller than half the diameter of the blind holes ( 3 ), and which also at least a part of the first main surface ( 2 ) covered the first electrically conductive layer ( 1 ),
wherein a second elec trically conductive layer (6) on the dielectric layer (5) is applied, such that the dielectric layer (5), the first (1) and the second (6) electrically conductive layer electrically iso lines from each other, and
in which the first ( 1 ) and the second ( 6 ) electrically conductive layer are provided with a first ( 11 ) and with a second ( 12 ) electrical connection contact, characterized in that at least part of a capacitor edge zone ( 9 ) in the an edge region ( 8 ) of the dielectric layer ( 5 ), an edge region ( 10 ) of the second electrically conductive layer ( 6 ) and the main surface ( 2 ) of the first electrically conductive layer ( 1 ) come to lie side by side with an insulating layer ( 7 ) is covered.
bei der die Innenwandungen (4) der Sacklöcher (3) jeweils vollständig mit einer dielektrischen Schicht (5) versehen sind, deren Schichtdicke kleiner als der halbe Durchmesser der Sacklöcher (3) ist, und die auch zumindest einen Teil der ersten Hauptfläche (2) der ersten elektrisch leitfähigen Schicht (1) bedeckt,
bei der auf der dielektrischen Schicht (5) eine zweite elek trisch leitfähige Schicht (6) aufgebracht ist, derart, daß die dielektrische Schicht (5) die erste (1) und die zweite (6) elektrisch leitfähige Schicht elektrisch voneinander iso liert, und
bei der die erste (1) und die zweite (6) elektrisch leitfähi ge Schicht mit einem ersten (11) bzw. mit einem zweiten (12) elektrischen Anschlußkontakt versehen sind, dadurch gekennzeichnet, daß der zweite elektrische Anschlußkontakt (12) eine Mehr schichtmetallisierung mit mindestens einer Metallschicht (14, 15) mit einer hohen Zugfestigkeit aufweist.4. The capacitor structure (17) provided in the elec tric in a first conductive layer (1) of a plurality of a first main surface (2) of the first electrically conductive layer (1) outgoing blind holes (3),
in which the inner walls ( 4 ) of the blind holes ( 3 ) are each completely provided with a dielectric layer ( 5 ), the layer thickness of which is smaller than half the diameter of the blind holes ( 3 ), and which also at least a part of the first main surface ( 2 ) covered the first electrically conductive layer ( 1 ),
wherein a second elec trically conductive layer (6) on the dielectric layer (5) is applied, such that the dielectric layer (5), the first (1) and the second (6) electrically conductive layer electrically iso lines from each other, and
in which the first ( 1 ) and the second ( 6 ) electrically conductive layer are provided with a first ( 11 ) and with a second ( 12 ) electrical connection contact, characterized in that the second electrical connection contact ( 12 ) is a multilayer metallization with at least one metal layer ( 14 , 15 ) with a high tensile strength.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1997113052 DE19713052A1 (en) | 1997-03-27 | 1997-03-27 | Capacitor structure |
| PCT/DE1998/000817 WO1998044522A2 (en) | 1997-03-27 | 1998-03-19 | Capacitor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1997113052 DE19713052A1 (en) | 1997-03-27 | 1997-03-27 | Capacitor structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19713052A1 true DE19713052A1 (en) | 1998-10-01 |
Family
ID=7824900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1997113052 Withdrawn DE19713052A1 (en) | 1997-03-27 | 1997-03-27 | Capacitor structure |
Country Status (2)
| Country | Link |
|---|---|
| DE (1) | DE19713052A1 (en) |
| WO (1) | WO1998044522A2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19940825A1 (en) * | 1999-08-27 | 2001-04-05 | Infineon Technologies Ag | Capacitor structure |
| WO2003046974A2 (en) * | 2001-11-30 | 2003-06-05 | Infineon Technologies Ag | Capacitor and a method for producing a capacitor |
| WO2004051727A1 (en) * | 2002-11-27 | 2004-06-17 | Semiconductor Components Industries L.L.C. | Semiconductor device with parallel plate trench capacitor |
| CN110310997A (en) * | 2019-05-20 | 2019-10-08 | 中国电子科技集团公司第五十五研究所 | A kind of MIS chip capacity of high capacitance density |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5141740B2 (en) * | 2010-10-04 | 2013-02-13 | 株式会社デンソー | Semiconductor device and manufacturing method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2328090A1 (en) * | 1972-06-02 | 1973-12-13 | Texas Instruments Inc | LARGE CAPACITY SEMICONDUCTOR CAPACITY AND METHOD OF ITS MANUFACTURING |
| DE3521891A1 (en) * | 1984-08-20 | 1986-02-20 | Mitsubishi Denki K.K., Tokio/Tokyo | Semiconductor storage device and process for fabricating it |
| JPS62265732A (en) * | 1986-05-13 | 1987-11-18 | Nec Corp | Hybrid integrated circuit device |
| JPH05183066A (en) * | 1991-02-27 | 1993-07-23 | Kokusai Electric Co Ltd | Surface mount electronic function circuit device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354316A (en) * | 1991-05-31 | 1992-12-08 | Sumitomo Electric Ind Ltd | Capacitor element |
| RU2082258C1 (en) * | 1991-08-14 | 1997-06-20 | Сименс АГ | Circuit structure with at least one capacitor and its manufacturing process |
| DE4428195C1 (en) * | 1994-08-09 | 1995-04-20 | Siemens Ag | Method for producing a silicon capacitor |
-
1997
- 1997-03-27 DE DE1997113052 patent/DE19713052A1/en not_active Withdrawn
-
1998
- 1998-03-19 WO PCT/DE1998/000817 patent/WO1998044522A2/en active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2328090A1 (en) * | 1972-06-02 | 1973-12-13 | Texas Instruments Inc | LARGE CAPACITY SEMICONDUCTOR CAPACITY AND METHOD OF ITS MANUFACTURING |
| DE3521891A1 (en) * | 1984-08-20 | 1986-02-20 | Mitsubishi Denki K.K., Tokio/Tokyo | Semiconductor storage device and process for fabricating it |
| JPS62265732A (en) * | 1986-05-13 | 1987-11-18 | Nec Corp | Hybrid integrated circuit device |
| JPH05183066A (en) * | 1991-02-27 | 1993-07-23 | Kokusai Electric Co Ltd | Surface mount electronic function circuit device |
Non-Patent Citations (2)
| Title |
|---|
| IEDM 1986, S. 132-135 * |
| Transactions on Electron Devices, Vol. 36, No. 2, 1989, S. 333-339 * |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19940825A1 (en) * | 1999-08-27 | 2001-04-05 | Infineon Technologies Ag | Capacitor structure |
| WO2003046974A2 (en) * | 2001-11-30 | 2003-06-05 | Infineon Technologies Ag | Capacitor and a method for producing a capacitor |
| DE10158798A1 (en) * | 2001-11-30 | 2003-06-18 | Infineon Technologies Ag | Capacitor and method of making a capacitor |
| WO2003046974A3 (en) * | 2001-11-30 | 2003-12-31 | Infineon Technologies Ag | Capacitor and a method for producing a capacitor |
| US7030457B2 (en) | 2001-11-30 | 2006-04-18 | Infineon Technologies Ag | Capacitor and method for producing a capacitor |
| WO2004051727A1 (en) * | 2002-11-27 | 2004-06-17 | Semiconductor Components Industries L.L.C. | Semiconductor device with parallel plate trench capacitor |
| CN110310997A (en) * | 2019-05-20 | 2019-10-08 | 中国电子科技集团公司第五十五研究所 | A kind of MIS chip capacity of high capacitance density |
| CN110310997B (en) * | 2019-05-20 | 2022-09-09 | 中国电子科技集团公司第五十五研究所 | MIS chip capacitor with high capacitance density |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998044522A2 (en) | 1998-10-08 |
| WO1998044522A3 (en) | 1999-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0000384B1 (en) | Arrangement for packing high-speed integrated circuits, including decoupling capacitors for the power input terminals, and method for realizing it. | |
| DE2542518C3 (en) | ||
| DE19641249C2 (en) | capacitor | |
| DE3940539C2 (en) | Semiconductor memory device and method for manufacturing a semiconductor memory device | |
| DE10046910A1 (en) | Semiconductor device comprises a lower layer with a main surface and a capacitor formed on the main surface of the lower layer | |
| DE3913221A1 (en) | SEMICONDUCTOR ARRANGEMENT | |
| DE19653615A1 (en) | Power semiconductor device fabricating method | |
| DE2632068A1 (en) | HOUSING CONSTRUCTION OF AN INTEGRATED SOLID-WIDE CIRCUIT | |
| DE102004028927B4 (en) | accelerometer | |
| DE102004027176B4 (en) | Method for producing semiconductor components | |
| EP0152557B1 (en) | Semiconductor component having metallic bump contacts and multi-layer wiring | |
| DE19713052A1 (en) | Capacitor structure | |
| DE19906192A1 (en) | Semiconducting arrangement having high density capacitance | |
| DE102005056906B4 (en) | Integrated circuit arrangement with capacitors in series and use | |
| WO2001063652A1 (en) | Semiconductor component and method for the production thereof | |
| DE3214991C2 (en) | ||
| DE19906841B4 (en) | Spark gap arrangement and method for producing a vertical spark gap | |
| EP2054951B1 (en) | Piezoelectric component | |
| EP1247250B1 (en) | Chipcard arrangement | |
| DE60131957T2 (en) | RESIN CAPTURED ELECTRONIC DEVICE WITH VOLTAGE-REDUCING LAYER | |
| DE102006018675A1 (en) | Thin-film structure and manufacturing method thereof | |
| DE102008012595A1 (en) | A solid electrolytic capacitor | |
| DE19940825A1 (en) | Capacitor structure | |
| DE19710375C2 (en) | Process for the production of spatially structured components | |
| DE4328353C2 (en) | Multi-layer substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |