DE19705507C1 - Steuergerät - Google Patents

Description

Die vorliegende Erfindung betrifft das Applizieren, d. h. Anpassen eines Steuergeräts.

Allgemein werden zur Ausübung von Steuerfunktionen, zum Beispiel in Kraftfahrzeugen, zunehmend prozessorgesteuerte Steuergeräte eingesetzt, die beispielsweise die Getriebe­ steuerung eines Automatikgetriebes, aber auch eine beliebige andere Steuerung überneh­ men. Hierzu können insbesondere bei bekanntem Funktionsumfang und Parameterbereich vorzugsweise Serien-Steuergeräte mit Mikrocontroller und Speicher, speziell externem RAM-Baustein und Flash-Speicher, eingesetzt werden, wodurch sich kostengünstiger Auf­ bau ergibt.

Jedoch können sich Probleme bei dem Applizieren, d. h. Anpassen eines Steuergeräts, zum Beispiel für eine Getriebesteuerung ergeben. Wenn zum Beispiel gewünscht ist, Konstanten und Kennlinien von einem Getriebespezialisten für einen speziellen Kraftfahrzeug-Typ anzupassen, sind Serien-Steuergeräte hierfür nicht ausgelegt. Zu diesem Zweck werden daher bislang spezielle Applikationsgeräte aufgebracht, wobei aber dann normale Serien-Steuergeräte nicht mehr applizierbar sind. Alternativ hierzu können Serien-Steuergeräte, das heißt in Serienfertigung hergestellte Steuergeräte, mit einem zusätzlichen Speicher ausgerüstet werden, um jederzeit applizieren zu können, was aber mit zusätzlichem technischen Aufwand, Kosten und Hard- und Softwarebedarf verbunden ist. Dieser zusätzliche Speicher (RAM-Baustein) läßt sich in diesem Fall zu Applikationszwecken in den zu applizierenden Bereich einblenden. Es können auch spezielle Steuergeräte eingesetzt werden, bei denen der Flash-Speicher vollständig durch einen batteriegepufferten RAM-Speicher ersetzt wird. Mit diesen Maßnahmen ist zwar das Applizieren des Steuergeräts, zum Beispiel zum Ändern von Kennlinien während einer Fahrt des Kraftfahrzeugs, möglich, jedoch ist dies mit hohem Aufwand verbunden.

Aus der DE 195 00 453 A1 ist ein Steuergerät mit einem Prozessor bekannt, der als solcher über keine Chip-Selekt-Ausgänge verfügt. Zur Bausteinauswahl ist ein Dekodierer vorgesehen, der in Abhängigkeit von der auf dem Adressbus übertragenen Adresse den zugeordneten Baustein auswählt. Der Dekodierer weist ausgangsseitig drei Chip-Selekt- Leitungen auf, von denen eine zur ROM-Auswahl dient, die zweite zur RAM-Auswahl eingesetzt wird, und die dritte bei einer Applikation zum Einsatz kommt. Der Dekodierer ist so programmiert, daß er bei einer gewünschten Applikation stets sowohl die Chip- Selekt-Leitung für die RAM-Auswahl als auch die Chip-Selekt-Leitung für die Applikation auf gleiches Potential legt. Die Chip-Selekt-Leitung für die Applikation ist hierbei an einen Adresseneingang des RAMs angeschlossen und bewirkt somit, daß bei der Applikation lediglich der Speicherbereich oberhalb dieses Adresswerts benutzt wird.

Der Erfindung liegt die Aufgabe zugrunde, ein Steuergerät zu schaffen, bei dem eine Applikation mit geringem hard- und softwaremäßigen Aufwand unter Einsatz eines Serien-Steuergeräts möglich ist.

Diese Aufgabe wird mit den im Anspruch 1 genannten Merkmalen gelöst.

Vorteilhafte Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Die mit der Erfindung erzielbaren Vorteile liegen unter anderem darin, daß zum Ap­ plizieren kein spezielles Steuergerät erforderlich ist, sondern ein in Serienfertigung herstellbares Steuergerät zum Einsatz kommen kann, dessen externer RAM-Baustein zum Teil als Applikations-RAM benutzt werden kann. Es muß daher kein zusätzlicher RAM-Baustein vorgesehen werden. Da nur ein Teil des externen RAM-Bausteins als Applika­ tions-RAM benutzt wird, kann der übrige Teil des externen RAM-Bausteins für den üblichen Zweck, zum Beispiel zur Speicherung von Softwarevariablen, verwendet werden. Es ist hierbei möglich, den als Applikations-RAM verwendeten Teil im gesamten Adress­ bereich frei plazierbar festzulegen. Bei entsprechender Gliederung der Software läßt sich auch eine Doppelbenutzung des Applikations-RAMs erreichen, indem Softwareteile, die während der Applikation nicht benutzt werden oder auf die bewußt verzichtet werden kann, den als Applikations-RAM verwendeten Teil des externen RAM-Bausteins während des normalen Betriebs (Betriebszeiten außerhalb einer Applikation) benützen können.

Durch die Erfindung läßt sich somit erreichen, daß normale Seriengerät jederzeit applizier­ bar sind und keine speziellen Applikationsgeräte aufgebaut werden müssen. Der erforderli­ che hardwaremäßige Aufwand ist äußerst gering und erfordert lediglich eine zusätzliche Chipselekt-Leitung und ein Verknüpfungsglied zur Ermöglichung der Auswahl des externen RAM-Bausteins über die beiden Chipselekt-Leitungen.

Mit der Erfindung läßt sich somit eine Applikation eines Steuergeräts, zum Beispiel für eine Getriebesteuerung durchführen, so daß zum Beispiel Konstanten und Kennlinien für einen speziellen Kraftfahrzeugtyp angepaßt werden können. Diese Anpassung kann während der Fahrt des Kraftfahrzeugs durchgeführt werden, wobei die normalen Steuerfunktionen des Steuergeräts auch während der Applikationsphase durchgeführt werden können.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnungen naher erläutert. Es zeigen:

Fig. 1 den Grundaufbau eines Ausführungsbeispiels der Erfindung,

Fig. 2 ein Beispiel des bei dem Ausführungsbeispiel vorgesehenen Speicheradress­ bereichs, und

Fig. 3 ein Beispiel für den Inhalt eines Buscontroller-Registers und dessen Befehls­ zuordnung.

Eine CPU 1 (Fig. 1, zum Beispiel ein Prozessor oder ein Mikrocontroller) weist mindestens zwei Chipselekt-Ausgänge auf, an denen zur Auswahl gewünschter Bausteine entsprechende Chipselekt-Ausgangssignale erzeugt werden. Von beiden Chipselekt-Ausgängen der CPU 1 gehen zwei Chipselekt-Leitungen 2 und 3 ab, die über ein Verknüpfungsglied 4 miteinander verbunden sind. Der Ausgang des Verknüpfungsglieds 4 ist über eine einzige Chip­ selekt-Leitung 5 mit dem Chipselekt-Eingang eines externen RAM-Bausteins 6 verbunden. Der externe RAM-Baustein 6 weist vorzugsweise mindestens 8 Kilobyte Speicherplatz auf.

Bei der CPU 1 kann es sich vorzugsweise um die von Siemens AG hergestellten Prozes­ sortypen 80C166 oder 80C167 handeln. Es können aber auch andere Prozessoren, wie etwa Nachfolgemodelle eingesetzt werden, die die gleiche Busarchitektur und Steuermoden zur Steuerung des externen Busses aufweisen. Das Verknüpfungsglied führt eine logische ODER-Verknüpfung durch, so daß unabhängig davon, ob die Chipselekt-Leitung 2 oder die Chipselekt-Leitung 3 zur Bausteinauswahl aktiviert wird, stets der gleiche, externe RAM-Baustein 6 selektiert wird. Da im Fall des Prozessors 80C166 oder 80C167 die Chip­ selekt-Leitungen 2 und 3, auf hohem Pegel gehalten werden, wenn keine Bausteinauswahl erwünscht ist, wird als logisches Verknüpfungsglied 4 ein UND-Glied eingesetzt, das bei fehlender Bausteinselektion, das heißt bei auf logisch hohem Pegel liegenden Chip­ selekt-Leitungen 2 und 3 ein Ausgangssignal hohen Pegels abgibt, das der externe RAM-Baustein 6 als fehlende Selektion interpretiert. Lediglich dann, wenn eine der Chipselekt-Leitungen 2 oder 3 zur Bausteinauswahl aktiviert wird, das heißt auf niedrigen Pegel gelegt wird, wechselt auch das Ausgangssignal des UND-Glieds auf niedrigen Pegel, was für den RAM-Baustein 6 den Auswahlbefehl darstellt.

Bei einem Prozessor, dessen Chipselekt-Leitungen zur Bausteinauswahl von niedrigem auf hohen Pegel gelegt werden, wird als Verknüpfungsglied 4 vorzugsweise ein ODER-Glied eingesetzt. In jedem Fall bewirkt das Verknüpfungsglied 4 die Verknüpfung von zwei separaten, von der CPU 1 ausgehenden Chipselekt-Leitungen zur gemeinsamen Ver­ drahtung mit dem Chipselekt-Eingang des RAM-Bausteins 6.

Die Programmierung ist vorzugsweise derart ausgelegt, daß während des normalen, applikationsfreien Betriebs des die Komponenten 1 bis 6 und weitere, nicht dargestellte, übliche Komponenten enthaltenden Steuergeräts ein Teil des externen RAM-Bausteins 6, vorzugsweise die Hälfte, insbesondere die unteren 4 Kilobyte, entweder gar nicht benutzt werden oder lediglich für Daten verwendet werden, auf die während des Applikations-Be­ triebs nicht zugegriffen wird. Während des Applikations-Betriebs wird dieser Teil des externen RAM-Bausteins 6 mit einem für die Applikation ausgelegten Block von ins­ besondere 4 Kilobyte belegt. Für diesen Vier-Kilobyte-Block muß eine Basisposition (au­ ßerhalb des RAM-Bausteins 6) für den applikationsfreien Betrieb vorgesehen sein, die insbesondere in einem nicht dargestellten Flash-Speicher enthalten ist. Sofern sich die Steuereinheit nicht im Applikations-Betrieb befindet, ist dieser Vier-Kilobyte-RAM-Block in seiner Basisposition gespeichert. Während des normalen Betriebs ist somit kein Zugriff auf diese Basisposition vorgesehen, da die dort enthaltene Information lediglich für den Applikations-Betrieb benötigt wird.

Zu Beginn einer Applikation wird dieser Speicherbereich aus dem Flash-Speicher in den externen RAM-Baustein 6, vorzugsweise in dessen unterer Hälfte, geladen. Bei Beendigung der Applikation wird dieser gegebenenfalls während des Applikations-Betriebs angepaßte Informationsblock in den Flash-Speicher zurückgespeichert. Es ist daher vorzugsweise ein freier Flash-Block vorhanden, der als Spooler-Block für die Flash-Programmierung dient und groß genug ist, den größten Flash-Block, der bei der Applikation zum Einsatz gekommen ist, während der Flash-Umprogrammierung am Ende der Applikation zu speichern. Alternativ kann der Flash-Block, der der Applikation unterzogen worden ist, in das Applikationssystem kopiert werden und die Umprogrammierung des Flash-Blocks dadurch erfolgen, daß der Flash-Block gelöscht wird und dann diese externen Daten von dem Applikationssystem in den gelöschten Flash-Block zurückgeschrieben werden.

Im folgenden wird das Ausführungsbeispiel in größeren Einzelheiten anhand einer geteste­ ten Version erläutert.

In Fig. 2 ist der Adressumfang des verwendeten Speicheradreßbereichs dargestellt. Der Speicherbereich besteht aus vier Speichersegmenten (Memory-Segmenten) 0 bis 3 mit jeweils 64 Kilobyte, die an den jeweils im Hexadezimal-System angegebenen Adressen 00 0000 bis 00 FFFF; 01 0000 bis 01 FFFF; 020000 bis 02 FFFF bzw. 03 0000 bis 03 FFFF liegen. Das Speichersegment 0 enthält vier Flash-Blöcke 0 bis 3, von denen der Flash-Block 0 den Boot-Block mit 16 Kilobyte bildet, und die Flash-Blöcke 1 bis 3 jeweils 8 Kilobyte bzw. 32 Kilobyte (Block 3) Umfang haben. Im Adressfeld des Speichersegments 0 ist auch ein internes RAM mit 2 Kilobyte und ein externes RAM mit 2 Kilobyte vorgesehen. Den Speicher-Segmenten 1 bis 3 entspricht jeweils ein Flash-Block 4, 5 bzw. 6, wobei im Speichersegment 1 auch die Adressen des externen RAM-Bausteins 6 mit 8 Kilobyte angeordnet sind. Bei der getesteten Version war das externe RAM bei den Adressen 0×01 8000 bis 0×01 9FFF angeordnet. Dieser RAM-Baustein wird während des normalen Betriebs über die Chipselekt-Leitung 2 durch entsprechende Einstellung der nicht dargestellten Register BUSCON1 und ADDRSEL1 ausgewählt. Zusätzlich kann, wie ausgeführt, der RAM-Baustein 6 auch über die weitere Chipselekt-Leitung 3 ausgewählt werden.

Durch eine beim Einschalten des Steuergeräts oder durch eine andere, während des Betriebs auftretende Bedingung aufgerufene und abgearbeitete Routine werden nicht gezeigte Register ADDRSEL1 (für die Adressenauswahl) und BUSCON1 (für die Bussteuerung) derart geladen, daß der gesamte, 8 Kilobyte umfassende Speicherbereich des RAM-Bausteins 6 über die Chipselekt-Leitung 1 selektiert wird und durch die normale Software des Steuergeräts vollständig benutzt werden kann. Ein gleichfalls nicht gezeigtes Register BUSCON3 (für die Chipselekt-Leitung 3) wird hierbei noch nicht geladen, sondern erst zu einem späteren Zeitpunkt benutzt. Als Beispiel können bei dieser beim Einschalten des Steuergeräts oder aufgrund einer anderen Betriebsbedingung aufgerufenen und abgearbeite­ ten Routine die folgenden Befehle und Festlegungen abgearbeitet werden:

MOV    SYSCON, #0084H
MOV    BUSCON1, #0C40EH
MOV    ADDRSEL1, #00181H
MOV    BUSCON2, #0848EH
MOV    ADDRSEL2, #00406H.

Hierbei wird somit unter anderem das Register BUSCON1 auf den Wert 0C40EH (Hexa­ dezimal-System) festgelegt. Die Bedeutung dieser Einstellung auf C40E ist in Fig. 3 in Form einer Tabelle dargestellt. Die erste Spalte gibt hierbei die einzelnen Registerwerte im dualen System an, während in der nächsten Spalte die hexadezimalen Werte (C, 4, 0 bzw. E) angegeben sind. In der rechten Spalte sind die jeweils zugeordneten Steuervorgänge angeführt, die durch die jeweils angegebenen Registerwerte festgelegt werden. Da die Tabelle gemäß Fig. 3 aus sich selbst heraus verständlich ist, ist eine weitergehende Beschreibung nicht erforderlich. Bei der Darstellung in Fig. 3 handelt es sich um ein Beispiel. Die Festlegung für den externen RAM-Baustein 6 kann in Abhängigkeit von der hardwaremäßigen Ausgestaltung des Steuergeräts auch abweichend sein.

Die Software kann in einer solchen Weise kompiliert und gelinkt (verbunden) sein, daß die Adressen 0×01 8000 bis 0×01 8FFF während des normalen, nicht applizierenden Steuerge­ rätebetriebs nicht benutzt sind. Ein Beispiel für die Linker-Optionen kann zum Beispiel folgendes sein:

Aus dem vorstehenden Beispiel ist ersichtlich, daß der gesamte Adressenbereich von 0×01 8000 bis 0×01 8FFF übersprungen ist. Falls Bedarf besteht, kann dieser Bereich bei dem normalen Steuergerät-Betrieb außerhalb einer Applikationsphase auch für eine Speicher­ klasse verwendet werden, die Variable enthält, auf die während einer Anwendung (Ap­ plikation) nicht zugegriffen wird. Dies hängt von den Steuereinheit-Moden und dem Softwareaufbau ab.

Während des normalen Betriebs der Software kann eine Trigger-Bedingung vorgesehen sein, die zum Beispiel der Eingabe eines Befehls durch eine Person, z. B. einen Testinge­ nieur entsprechen kann und bei deren Auftreten der Aufbau einer gewünschten Applika­ tions-Seite beginnt. Bei Auftreten der Trigger-Bedingung können als Beispiel die folgenden Schritte ausgeführt werden:

• 1. Die nicht gezeigten Register BUSCON3 und ADDRSEL3 (zweite Chipselekt-Leitung 3 zum RAM-Baustein 6) werden zunächst auf 0×0000 gesetzt. Dies ermöglicht den Zugriff zu dem unteren 4K-Block des externen RAM-Bausteins 6 lediglich über die Chipselekt-Leitung 2 (CS1).
• 2. Die gewünschte, 4 Kilobyte umfassende Applikations-Seite wird aus dem Flash-Speicher in den unteren 4K-Block des RAM-Bausteins 6 kopiert. Bei diesem Beispiel wird lediglich eine einzige Vier-Kilobyte-Seite kopiert. Sofern jedoch mehrere Blöcke mit jeweils 4 Kilobyte von dem System benötigt werden, auf die durch das Applikations- bzw. Anwendungssystem zugegriffen werden soll, kann auch eine Adresstabelle vorgesehen sein, die alle Blöcke mit 4 Kilobyte enthält.
• 3. Es werden nun die Register BUSCON3 und ADDRSEL3 derart geladen, daß die zuvor in den RAM-Baustein 6 kopierte Applikations-Seite überdeckt ist, so daß ein Lese- und Schreibzugriff zu dieser 4K-Seite erfolgen kann. Hierzu werden beispielsweise die Befehle MOV BUSCON3, #0C40EH und MOV ADDRSEL3, #00120H durchgeführt.

Wenn die Applikation beendet werden soll, wird ein Algorithmus zum Wiederprogrammie­ ren des Flash-Speichers am Schluß der Applikation eingeleitet, oder es werden die Ergeb­ nisse in dem Applikationssystem für eine spätere Flash-Wiederprogrammierung kopiert.

Mit der Erfindung läßt sich somit ein Serien-Steuergerät, das zum Beispiel eine CPU 80C166 oder 80C167, einen Flash-Speicher und einen externen RAM-Speicher aufweist, applizieren, das heißt zum Beispiel an einen Kraftfahrzeugtyp anpassen. Hierbei wird ein Teil des externen RAM-Speichers durch die zusätzliche Chipselekt-Leitung 3, die mit der normalen Chipselekt-Leitung 2 signalmäßig verknüpft ist, selektiert, so daß der RAM-Speicher auch als Applikations-RAM-Speicher nutzbar wird. Der Flash-Bereich des Steuergerät-Speichers wird für die Applikationsarbeiten, für Änderungen und/oder Korrek­ turen somit durch einen RAM-Bereich abgedeckt, der dann durch das Programm ausgelesen und benutzt werden kann.

Claims (4)

1. Steuergerät, insbesondere für den Einsatz in einem Kraftfahrzeug, mit einem mindestens zwei Chipselekt-Ausgänge aufweisenden Prozessor (1) und einem durch den Prozessor (1) selektierbaren RAM-Baustein (6), dessen Chipselekt-Eingang mit dem Prozessor (1) verbunden ist, wobei einer der Chip-Selekt-Ausgänge während des normalen Steuergeräte-Betriebs aktiviert wird und der andere Chip-Selekt-Ausgang bei der Applikation des Steuergeräts aktiviert wird, dadurch gekennzeichnet, daß die beiden Chipselekt-Ausgänge des Prozessors über Chipselekt-Leitungen (2, 3) gemeinsam mit dem Chipselekt-Eingang des externen RAM-Bausteins (6) gekoppelt sind und daß die beiden Chipselekt-Leitungen (2, 3) durch ein Verknüpfungselement (4) miteinander verbunden sind, das eine Rückwirkung des Signals an einem Chipselekt-Ausgang auf den anderen Chipselekt-Ausgang verhindert.

2. Steuergerät nach Anspruch 1, dadurch gekennzeichnet, daß das Verknüpfungselement ein Logik-Glied ist.

3. Steuergerät nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Verknüpfungselement (4) eine logische ODER-Verknüpfung durchführt.

4. Steuergerät nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß das Verknüpfungselement ein UND-Glied ist.