DE19703058C1 - In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen Chipkarten - Google Patents
In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen ChipkartenInfo
- Publication number
- DE19703058C1 DE19703058C1 DE19703058A DE19703058A DE19703058C1 DE 19703058 C1 DE19703058 C1 DE 19703058C1 DE 19703058 A DE19703058 A DE 19703058A DE 19703058 A DE19703058 A DE 19703058A DE 19703058 C1 DE19703058 C1 DE 19703058C1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- contact
- carrier element
- contour line
- outer contour
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07745—Mounting details of integrated circuit chips
- G06K19/07747—Mounting details of integrated circuit chips at least one of the integrated circuit chips being mounted as a module
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07743—External electrical contacts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
- G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
- G06K19/07766—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement
- G06K19/07769—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card comprising at least a second communication arrangement in addition to a first non-contact communication arrangement the further communication means being a galvanic interface, e.g. hybrid or mixed smart cards having a contact and a non-contact interface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Credit Cards Or The Like (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Non-Insulated Conductors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Measuring Leads Or Probes (AREA)
Description
In einem Band oder Nutzen angeordnete Trägerelemente für kon
taktlose und mit Kontakten versehene Chipkarten.
Ein Trägerelement, das aus einem solchen Band oder Nutzen
herausgetrennt ist, ist aus den Fig. 8 und 9 der
EP 0 671 705 A2 bekannt. Das dortige Trägerelement ist zum
Einbau in eine Chipkarte vorgesehen, die sowohl kontaktbehaf
tet über eine Anzahl von Kontaktflächen als auch kontaktlos
über eine Antennenspule, beispielsweise über transformatori
sche Kopplung, betrieben werden kann.
Trägerelemente für Chipkarten dienen der mechanischen Halte
rung des Halbleiterchips und weisen außerdem die zur Kontak
tierung des Chips nötigen Kontaktflächen auf. Sie werden so
wohl in rein kontaktbehafteten Chipkarten eingesetzt, so daß
ein Zugriff auf den Halbleiterchip nur über die Kontaktfläche
möglich ist, als auch in sogenannten Kombikarten, bei denen
zusätzlich ein kontaktloser Zugriff mittels Leiterschleifen
in der Karte und/oder auf dem Trägerelement oder dem Chip
möglich ist. Die Leiterschleifen werden zu diesem Zweck mit
Spulenanschlüssen des Halbleiterchips verbunden.
Diese Trägerelemente werden üblicherweise nicht einzeln, son
dern auf einem langen Band oder einem großflächigen Nutzen
aus einem nicht-leitenden Material in großen Stückzahlen her
gestellt. Dieses - im folgenden als Substrat bezeichnete -
Band oder der Nutzen werden zunächst durch beispielsweise
Stanzen von Ausnehmungen strukturiert und dann einseitig mit
einer Kupferfolie kaschiert, die anschließend beispielsweise
durch Ätzen strukturiert wird, so daß die Kontaktflächen für
die einzelnen Trägerelemente gebildet werden. Alle leitenden
Strukturen sind zunächst noch durch schmale Leitungen elek
trisch leitend miteinander verbunden, um eine galvanische
Oberflächenveredelung durchführen zu können.
Die Halbleiterchips werden auf der den Kontaktflächen gegen
überliegenden Seite des Substrats befestigt und mittels Bond
drähte durch die Ausnehmungen elektrisch mit den Kontaktflä
chen verbunden. Vor einem Funktionstest der Halbleiterchips,
der noch im Band oder Nutzen stattfindet, werden die schmalen
Leitungen mittels Stanzen durchtrennt, so daß die Kontaktflä
chen elektrisch voneinander isoliert sind.
Beim Trägerelement der EP 0 671 705 A2 sind die Spulenan
schlüsse des Halbleiterchips durch Ausnehmungen im Substrat
hindurch mit Kontaktflächen auf der dem Chip gegenüberliegen
den Seite des Substrats verbunden. Die Enden einer anzu
schließenden Antennenspule werden ebenfalls mit diesen Kon
taktflächen durch hierfür vorgesehene Ausnehmungen im
Substrat hindurch mit zwei dieser Kontaktflächen verbunden.
Die Kontaktflächen dienen also als Verbindungselemente zwi
schen Spule und Halbleiterchip. Dies hat aber den Nachteil,
daß die Spulenanschlüsse des Halbleiterchips von der Kontakt
flächenseite her zugänglich sind, auch nachdem die Trägerele
mente vereinzelt sind.
Die EP 0 581 284 A2 beschreibt eine kontaktlose Chipkarte,
bei der Testanschlüsse aus der fertigen Karte herausgeführt
sind und nach dem Testen entfernt werden.
Die JP 6-64381 offenbart ein Trägerelement, das auf der den
Kontaktflächen gegenüberliegenden Seite Test-Kontaktflächen
aufweist, die über Durchkontaktierungen mit den eigentlichen
Kontaktflächen verbunden sind.
Die Aufgabe vorliegender Erfindung ist es, ein Trägerelement,
das in einem Band oder Nutzen hergestellt wird, anzugeben,
bei dem die Spulenanschlüsse eines zu montierenden Halblei
terchips von der Kontaktflächenseite her zugänglich sind, so
lange das Trägerelement noch im Band oder Nutzen ist und nach
der Vereinzelung diese Zugriffsmöglichkeit unterbunden ist.
Die Aufgabe wird gemäß Anspruch 1 durch Trägerelemente auf
einem Band- oder Nutzen-förmigen, nicht-leitenden, metallka
schierten Substrat gelöst, bei denen auch die zweite Seite
des Substrats mit Leiterstrukturen versehen ist, die inner
halb der Außenkonturlinie des Trägerelements zumindest Kon
taktelemente für wenigstens eine zu kontaktierende Spule und
wenigstens einen Halbleiterchip bilden und bei denen außer
halb der Außenkonturlinie Ausnehmungen im Substrat sind,
durch die hindurch zu Testzwecken ein Zugriff auf Spulenan
schlüsse des Halbleiterchips von der Kontaktflächenseite her
möglich ist, solange das Trägerelement noch im Band oder im
Nutzen ist.
Hierdurch ist es möglich, den Halbleiterchip zu testen, so
lange das Trägerelement noch nicht aus dem Band oder dem Nut
zen herausgetrennt ist. Die Ausnehmungen im Substrat erlauben
einen Zugriff auf die Chipseite des Substrats von der Kon
taktflächenseite her. Wenn das Trägerelement jedoch aus dem.
Band oder Nutzen getrennt ist, sind die Ausnehmungen nicht
mehr Bestandteil des Trägerelements, da sie außerhalb dessen
Außenkontur liegen. Somit ist beim vereinzelten Trägerelement
kein Zugriff auf die Spulenanschlüsse des Halbleiterchips von
der Kontaktflächenseite her mehr möglich. Wenn das Trägerele
ment in eine Karte eingebracht ist und somit ein Zugriff auf
die Spulenanschlüsse nur noch kontaktlos über die angeschlos
sene Antenne möglich ist, kann von der Kontaktflächenseite
her kein Abhören oder Stören bzw. kein elektrischer Zugriff
oder eine Manipulation der kontaktlosen Datenübertragung er
folgen.
Um den Testzugriff auf die Spulenanschlüsse des Halbleiter
chips möglichst einfach zu gestalten, können in vorteilhafter
Weise die Ausnehmungen mit leitenden Flächen abgedeckt sein,
die mit den Leiterstrukturen, mit denen der oder die Halblei
terchips und die Spule(n) verbunden werden, verbunden ist.
Die Testspitzen können dann in einfacher Weise durch die Aus
nehmungen hindurch auf die Fläche gesetzt werden.
Eine weitere Ausbildung sieht vor, die Ausnehmungen auf der
Kontaktflächenseite des Substrats mit einer leitenden Fläche
abzudecken, die über Durchkontaktierungen durch die Ausneh
mungen hindurch mit den Leiterstrukturen auf der Chipseite
des Substrats verbunden sind. Die Durchkontaktierungen können
hierbei die Ausnehmungen ganz ausfüllen oder aber nur deren
Wände bedecken.
Die Erfindung wird nachfolgend anhand eines Ausführungsbei
spiels mit Hilfe von Figuren näher erläutert. Dabei zeigen:
Fig. 1 die Vorderansicht eines Ausschnittes aus einem
Substratband und
Fig. 2 die Rückansicht eines Ausschnittes aus einem
Substratband.
Die Fig. 1 zeigt einen Ausschnitt aus einem Band 1, auf dem
vier Trägerelemente paarweise ausgebildet sind. Es ist aller
dings möglich, eine größere Anzahl als zwei Trägerelemente
nebeneinander auf dem Band anzuordnen. Das Band besteht aus
einem nicht-leitenden Substrat 2, wobei als Material bei
spielsweise glasfaserverstärktes Epoxidharz genommen werden
kann.
Das Substrat 2 weist Perforationen 3 entlang beider Ränder
auf, die dem Weitertransport mittels in die Perforationen 3
eingreifender Mitnehmer, beispielsweise bei der Bestückung
des Bandes mit Halbleiterchips oder dem Funktionstest, die
nen.
Die Außenkontur eines Trägerelements ist durch eine strich
lierte Linie 4 angedeutet. Die fertig bestückten Trägerele
mente werden entlang dieser Linie 4 aus dem Band 1 gestanzt
oder sonstwie herausgetrennt.
Das nicht-leitende Substrat 2 wurde mit einer Metallfolie,
vorzugsweise einer Kupferfolie, kaschiert. Durch anschließen
des Ätzen wurde die Metallfolie strukturiert, so daß Kontakt
flächen 5 innerhalb der Trägerelementaußenkonturlinie 4 sowie
weitere Kontaktflächen 6, die außerhalb der Außenkonturlinie
4 des Trägerelements liegen, entstanden. Die Kontaktflächen
5, 6 sind über schmale Leitungen 7 mit um die Außenkonturli
nien 4 herumlaufenden Leitungen 8 und somit alle miteinander
verbunden. Dieser elektrische Kurzschluß ist nötig, da die
Kontaktflächen 5, 6 galvanisch oberflächenveredelt werden.
Fig. 2 zeigt die andere Seite des Substrats 2, auf der der
(nicht dargestellte) Halbleiterchip montiert wird. Auch diese
Seite ist mit durch Metallfolienkaschieren und Ätzen entstan
denen Leiterstrukturen 9, 10, 11, 14, 15 versehen.
Das Substrat wurde zunächst auf einer Seite mit einer Metall
folie kaschiert und anschließend mit Ausnehmungen 12, 13, die,
beispielsweise durch Stanzen erzeugt werden, versehen. Zum
nachfolgenden Ätzen der Leiterstrukturen 9, 10, 14, 15 müssen
die Ausnehmungen 12 abgedeckt werden, so daß um die Ausneh
mungen 12 herum Metallisierungen 11 verbleiben, die zur Kon
taktierung der Spulenanschlüsse eines Halbleiterchips genutzt
werden können. Die Metallisierungen 11 bilden jeweils ge
schlossene leitende Ringe um die Ausnehmungen 12 herum. Zur
Vermeidung mögicherweise auftretender Wirbelstromverluste
können aber auch Unterbrechungen vorgesehen werden.
Von den Ausnehmungen 12, 13 liegen erste Ausnehmungen 12 in
nerhalb der Außenkonturlinie 4 und dienen der elektrischen
Verbindung des Halbleiterchips mit den auf der anderen Seite
des Substrats 2 liegenden Kontaktflächen 5 mittels Bonddräh
te. Zweite Ausnehmungen 13 sind als Durchkontaktierungen aus
geführt, die die weiteren Kontaktflächen 6 über Leitungen 14
mit Spulenanschlußkontaktflächen 10 verbinden.
Das Substrat 4 ist relativ flexibel. In einer Chipkarte würde
ein darauf montierter Halbleiterchip erheblichen Biegebela
stungen ausgesetzt sein. Größere Chips würden sogar brechen.
Aus diesem Grund wird ein (nicht dargestellter) Verstärkungs
rahmen auf der Chipseite des Trägerelements mit einem Iso
lierkleber aufgeklebt. Der Verstärkungsrahmen ist vorzugswei
se aus Metall, er kann aber auch aus einem anderen Material
sein.
Da die Trägerelemente üblicherweise in die Chipkarte einge
klebt werden, muß entlang des Randes der Trägerelemente Platz
für den Kleber sein, so daß der Verstärkungsrahmen nur knapp
außerhalb des Bereichs der Bondlöcher 12 verläuft. Da außer
dem das Innere des Verstärkungsrahmens zum Schutz des oder
der darin angeordneten Halbleiterchips und der Bonddrähte mit
einer Vergußmasse aufgefüllt wird, müssen Kontaktflächen 10
zum Anschluß einer Antennenspule für den kontaktlosen Betrieb
des Halbleiterchips außerhalb des Verstärkungsrahmens liegen.
Andererseits müssen Leiterstrukturen 15 vorgesehen sein, die
unter dem Rahmen in dessen Inneres zur Verbindung mit dem
Halbleiterchip verlaufen. Da der Rahmen auf diesen Leiter
strukturen 15 instabil zum Liegen käme, ist eine der Form des
Rahmens entsprechende Metallisierung 9 zumindest gleicher
Dicke wie die Leiterstrukturen 15 unterhalb des Verstärkungs
rahmens auf dem Substrat 2 angeordnet.
Da dieser Metallisierungsring 9 und auch innerhalb des Rah
mens liegende Kontaktfelder 11, mit denen die Spulenanschlüs
se des Halbleiterchips über Bonddrähte verbunden werden und
die dann über die Leiterstrukturen 15 mit den Spulenanschluß
kontaktflächen 10 verbunden sind, parasitäre Kapazitäten dar
stellen, wird ihre Fläche so klein als möglich gewählt, um
die Kapazität so klein als möglich zu halten.
Der Metallisierungsring 9 unter dem Verstärkungsrahmen darf
nicht geschlossen sein, da sonst die Spulenenden kurzge
schlossen würden. Dadurch bilden sich jedoch zusätzliche pa
rasitäre Kapazität zwischen den offenen Enden des Metallisie
rungsrings 9 und der oder den Leitungen 15 aus. Um diese Ka
pazitäten so gering wie möglich zu halten, ist der Spalt in
dem Metallisierungsring unter dem Rahmen einerseits so groß
wie möglich zu gestalten, andererseits aber nur so groß, daß
die Vergußmasse nicht unter dem Rahmen herauslaufen kann.
Die auf dem Band oder dem Nutzen fertig montierten und gebon
deten Halbleiterchips werden noch vor dem Vereinzeln auf dem
Band oder dem Nutzen getestet. Da jedoch alle Kontaktflächen
5, 6 elektrisch über die schmalen Leitungen 7 und 8 miteinan
der verbunden sind, müssen diese Leitungen zuerst durchtrennt
werden. Dies erfolgt durch Stanzen von Löchern 16. Diese sind
aus Gründen der Übersichtlichkeit in den Fig. 1 und 2 nur
an einem Trägerelement dargestellt.
Der Halbleiterchip läßt sich nun über die Kontaktflächen 5
wie im normalen Betrieb in einer Chipkarte testen. Der kon
taktlose Betrieb läßt sich in erfindungsgemäßer Weise von der
Kontaktflächenseite her über die weiteren Kontaktflächen 6,
die über die Durchkontaktierungen 13 und die Leitungen 14 mit
den Spulenanschlußkontaktflächen 10 verbunden sind, testen.
Nach dem Vereinzeln der Trägerelemente sind die Leitungen 14
durchtrennt und die Durchkontaktierungen 13 und die weiteren
Kontaktflächen 6 nicht Bestandteile eines Trägerelements, so
daß ein Zugriff von der Kontaktseite des Trägerelements auf
die Spulenanschlüsse des Halbleiterchips nicht mehr möglich
ist. Außerdem ist dann bei einem in eine Chipkarte eingesetz
ten Trägerelement ein Zugriff auf die Spulenanschlüsse nur
noch über eine angeschlossene Antennenspule möglich.
Um die Spulenanschlüsse von der Kontaktseite her testen zu
können, sind die weiteren Kontaktflächen 6 nicht unbedingt
nötig. Es würde ausreichen, die Ausnehmungen mit leitendem
Material zu füllen. Allerdings wäre dann die von Testspitzen
zu kontaktierende Fläche deutlich kleiner.
Eine weitere Möglichkeit besteht darin, die Ausnehmungen 13
nicht als Durchkontaktierungen auszuführen, sondern sie statt
dessen auf der Chipseite mit Kontaktflächen abzudecken. Die
Testspitzen könnten dann durch die Ausnehmungen 13 hindurch
mit diesen Kontaktflächen in Kontakt gebracht werden.
Allen Ausführungsvarianten ist jedoch gemeinsam, daß ein Zu
griff auf die Spulenanschlüsse des Halbleiterchips von der
Kontaktflächenseite her nur möglich ist, solange das Trägere
lement noch nicht vereinzelt, sondern noch Bestandteil eines
Bandes oder eines Nutzens ist.
Claims (4)
1. In einem Band oder Nutzen angeordnete Trägerelemente für
kontaktlose und mit Kontakten versehene Chipkarten, bei denen
eine Seite eines Substrats (2) mit leitenden Kontaktflächen
(5) versehen ist, die innerhalb einer die Größe eines Trä
gerelementes bestimmenden Außenkonturlinie (4) liegen,
dadurch gekennzeichnet,
daß die andere Seite des Substrats (2) mit Leiterstrukturen (9, 10, 11, 14, 15) versehen ist, die innerhalb der Außenkon turlinie (4) zumindest Kontaktfelder (10, 11) für wenigstens eine zu kontaktierende Spule und wenigstens einen Halbleiter chip bilden und
daß außerhalb jeder Außenkonturlinie (4) Ausnehmungen (13) im Substrat (2) sind, die als mit den Leiterstrukturen (10, 11, 14, 15) verbundene Durchkontaktierungen ausgebildet und mit auf der Kontaktflächenseite angeordneten Kontaktflächen (5; 6) in Verbindung sind, so daß zu Testzwecken ein Zugriff auf Spulenanschlüsse des Halbleiterchips von der Kontaktflächen seite möglich ist, solange das Trägerelement noch im Band oder im Nutzen ist.
daß die andere Seite des Substrats (2) mit Leiterstrukturen (9, 10, 11, 14, 15) versehen ist, die innerhalb der Außenkon turlinie (4) zumindest Kontaktfelder (10, 11) für wenigstens eine zu kontaktierende Spule und wenigstens einen Halbleiter chip bilden und
daß außerhalb jeder Außenkonturlinie (4) Ausnehmungen (13) im Substrat (2) sind, die als mit den Leiterstrukturen (10, 11, 14, 15) verbundene Durchkontaktierungen ausgebildet und mit auf der Kontaktflächenseite angeordneten Kontaktflächen (5; 6) in Verbindung sind, so daß zu Testzwecken ein Zugriff auf Spulenanschlüsse des Halbleiterchips von der Kontaktflächen seite möglich ist, solange das Trägerelement noch im Band oder im Nutzen ist.
2. Trägerelemente nach Anspruch 1, dadurch gekennzeichnet,
daß die mit den Durchkontaktierungen verbundenen Kontaktflä
chen (6) außerhalb der Außenkonturlinie (4) sind.
3. Trägerelemente nach Anspruch 1, dadurch gekennzeichnet,
daß die mit den Durchkontaktierungen verbundenen Kontaktflä
chen (5) innerhalb der Außenkonturlinie (4) sind.
4. In einem Band oder Nutzen angeordnete Trägerelemente für
kontaktlose und mit Kontakten versehene Chipkarten, bei denen
eine Seite eines Substrats (2) mit leitenden Kontaktflächen
(5) versehen ist, die innerhalb einer die Größe eines Trä
gerelementes bestimmenden Außenkonturlinie (4) liegen,
dadurch gekennzeichnet,
daß die andere Seite des Substrats (2) mit Leiterstrukturen
(9, 10, 11, 14, 15) versehen ist, die innerhalb der Außenkon
turlinie (4) zumindest Kontaktfelder (10, 11) für wenigstens
eine zu kontaktierende Spule und wenigstens einen Halbleiter
chip bilden und
daß außerhalb jeder Außenkonturlinie (4) Ausnehmungen (13) im Substrat (2) sind, die auf der der Kontaktflächenseite gegen überliegenden Seite durch jeweils eine leitende, mit den Lei terstrukturen (10, 11) verbundene Fläche abgedeckt sind, so
daß zu Testzwecken ein Zugriff auf Spulenanschlüsse des Halb leiterchips von der Kontaktflächenseite möglich ist, solange das Trägerelement noch im Band oder im Nutzen ist.
daß außerhalb jeder Außenkonturlinie (4) Ausnehmungen (13) im Substrat (2) sind, die auf der der Kontaktflächenseite gegen überliegenden Seite durch jeweils eine leitende, mit den Lei terstrukturen (10, 11) verbundene Fläche abgedeckt sind, so
daß zu Testzwecken ein Zugriff auf Spulenanschlüsse des Halb leiterchips von der Kontaktflächenseite möglich ist, solange das Trägerelement noch im Band oder im Nutzen ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19703058A DE19703058C1 (de) | 1996-12-20 | 1997-01-28 | In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen Chipkarten |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19653623 | 1996-12-20 | ||
DE19703058A DE19703058C1 (de) | 1996-12-20 | 1997-01-28 | In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen Chipkarten |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19703058C1 true DE19703058C1 (de) | 1998-06-10 |
Family
ID=7815743
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19703058A Expired - Fee Related DE19703058C1 (de) | 1996-12-20 | 1997-01-28 | In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen Chipkarten |
DE19703057A Withdrawn DE19703057A1 (de) | 1996-12-20 | 1997-01-28 | Trägerelement zum Einbau in Kombi-Chipkarten und Kombi-Chipkarte |
DE59712496T Expired - Lifetime DE59712496D1 (de) | 1996-12-20 | 1997-12-18 | Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19703057A Withdrawn DE19703057A1 (de) | 1996-12-20 | 1997-01-28 | Trägerelement zum Einbau in Kombi-Chipkarten und Kombi-Chipkarte |
DE59712496T Expired - Lifetime DE59712496D1 (de) | 1996-12-20 | 1997-12-18 | Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist |
Country Status (11)
Country | Link |
---|---|
US (1) | US6384425B1 (de) |
EP (1) | EP0891603B1 (de) |
JP (1) | JP2000505923A (de) |
KR (1) | KR19990082575A (de) |
CN (1) | CN1199132C (de) |
AT (1) | ATE310995T1 (de) |
BR (1) | BR9707580A (de) |
DE (3) | DE19703058C1 (de) |
RU (1) | RU2202126C2 (de) |
UA (1) | UA53643C2 (de) |
WO (1) | WO1998028709A1 (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003028044A2 (de) * | 2001-09-17 | 2003-04-03 | Infineon Technologies Ag | Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist |
DE10202257A1 (de) * | 2002-01-21 | 2003-08-07 | Heraeus Gmbh W C | Verfahren zum Fixieren von Chipträgern |
EP1684216A1 (de) * | 2005-01-20 | 2006-07-26 | Giesecke & Devrient GmbH | Tragbarer Datenträger |
WO2012171648A1 (de) * | 2011-06-17 | 2012-12-20 | Giesecke & Devrient Gmbh | Verfahren zur herstellung eines datenträgers mit metallfreiem rand |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000043952A1 (en) * | 1999-01-22 | 2000-07-27 | Intermec Ip Corp. | Rfid transponder |
US6468638B2 (en) * | 1999-03-16 | 2002-10-22 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
US6606247B2 (en) * | 2001-05-31 | 2003-08-12 | Alien Technology Corporation | Multi-feature-size electronic structures |
US7214569B2 (en) * | 2002-01-23 | 2007-05-08 | Alien Technology Corporation | Apparatus incorporating small-feature-size and large-feature-size components and method for making same |
US7253735B2 (en) | 2003-03-24 | 2007-08-07 | Alien Technology Corporation | RFID tags and processes for producing RFID tags |
US7452748B1 (en) | 2004-11-08 | 2008-11-18 | Alien Technology Corporation | Strap assembly comprising functional block deposited therein and method of making same |
US7385284B2 (en) * | 2004-11-22 | 2008-06-10 | Alien Technology Corporation | Transponder incorporated into an electronic device |
US20060109130A1 (en) * | 2004-11-22 | 2006-05-25 | Hattick John B | Radio frequency identification (RFID) tag for an item having a conductive layer included or attached |
US7688206B2 (en) * | 2004-11-22 | 2010-03-30 | Alien Technology Corporation | Radio frequency identification (RFID) tag for an item having a conductive layer included or attached |
US20070031992A1 (en) * | 2005-08-05 | 2007-02-08 | Schatz Kenneth D | Apparatuses and methods facilitating functional block deposition |
CN1980549A (zh) * | 2005-12-09 | 2007-06-13 | 深圳富泰宏精密工业有限公司 | 芯片卡固持结构 |
JP2007324865A (ja) | 2006-05-31 | 2007-12-13 | Sony Chemical & Information Device Corp | アンテナ回路及びトランスポンダ |
DE102006031568A1 (de) * | 2006-07-07 | 2008-01-10 | Siemens Ag | Verfahren zum elektrischen Testen von Chips |
JP5108131B2 (ja) * | 2011-05-31 | 2012-12-26 | デクセリアルズ株式会社 | アンテナ回路及びトランスポンダ |
KR102193434B1 (ko) * | 2013-12-26 | 2020-12-21 | 삼성전자주식회사 | 안테나 장치 및 이를 구비하는 무선 통신용 전자 장치 |
CN105471405B (zh) * | 2014-09-30 | 2018-08-28 | 日本特殊陶业株式会社 | 布线基板及多连片式布线基板 |
WO2017194200A2 (de) * | 2016-05-11 | 2017-11-16 | Linxens Holding | Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen |
US10763203B1 (en) | 2019-02-08 | 2020-09-01 | Nxp B.V. | Conductive trace design for smart card |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0581284A2 (de) * | 1992-07-30 | 1994-02-02 | Mitsubishi Denki Kabushiki Kaisha | Kontaktlose IC-Karte sowie deren Herstellungs- und Prüfverfahren |
JPH0664381A (ja) * | 1992-08-21 | 1994-03-08 | Oki Electric Ind Co Ltd | Icカードモジュール |
EP0671705A2 (de) * | 1994-02-14 | 1995-09-13 | Gemplus Card International | Herstellungsverfahren einer kontaktlosen Karte und kontaktlose Karte |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4416697A1 (de) * | 1994-05-11 | 1995-11-16 | Giesecke & Devrient Gmbh | Datenträger mit integriertem Schaltkreis |
DE19500925C2 (de) * | 1995-01-16 | 1999-04-08 | Orga Kartensysteme Gmbh | Verfahren zur Herstellung einer kontaktlosen Chipkarte |
DE19505245C1 (de) * | 1995-02-16 | 1996-04-25 | Karl Heinz Wendisch | Ausweischipkarte mit Antennenwicklung |
-
1997
- 1997-01-28 DE DE19703058A patent/DE19703058C1/de not_active Expired - Fee Related
- 1997-01-28 DE DE19703057A patent/DE19703057A1/de not_active Withdrawn
- 1997-12-18 JP JP10528227A patent/JP2000505923A/ja active Pending
- 1997-12-18 RU RU98117514/09A patent/RU2202126C2/ru not_active IP Right Cessation
- 1997-12-18 BR BR9707580A patent/BR9707580A/pt not_active IP Right Cessation
- 1997-12-18 EP EP97952738A patent/EP0891603B1/de not_active Expired - Lifetime
- 1997-12-18 KR KR1019980706313A patent/KR19990082575A/ko active IP Right Grant
- 1997-12-18 AT AT97952738T patent/ATE310995T1/de not_active IP Right Cessation
- 1997-12-18 CN CNB971924236A patent/CN1199132C/zh not_active Expired - Fee Related
- 1997-12-18 UA UA98094901A patent/UA53643C2/uk unknown
- 1997-12-18 DE DE59712496T patent/DE59712496D1/de not_active Expired - Lifetime
- 1997-12-18 WO PCT/DE1997/002964 patent/WO1998028709A1/de active IP Right Grant
-
1998
- 1998-08-20 US US09/137,924 patent/US6384425B1/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0581284A2 (de) * | 1992-07-30 | 1994-02-02 | Mitsubishi Denki Kabushiki Kaisha | Kontaktlose IC-Karte sowie deren Herstellungs- und Prüfverfahren |
JPH0664381A (ja) * | 1992-08-21 | 1994-03-08 | Oki Electric Ind Co Ltd | Icカードモジュール |
EP0671705A2 (de) * | 1994-02-14 | 1995-09-13 | Gemplus Card International | Herstellungsverfahren einer kontaktlosen Karte und kontaktlose Karte |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003028044A2 (de) * | 2001-09-17 | 2003-04-03 | Infineon Technologies Ag | Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist |
WO2003028044A3 (de) * | 2001-09-17 | 2003-11-20 | Infineon Technologies Ag | Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist |
DE10202257A1 (de) * | 2002-01-21 | 2003-08-07 | Heraeus Gmbh W C | Verfahren zum Fixieren von Chipträgern |
SG111095A1 (en) * | 2002-01-21 | 2005-05-30 | Heraeus Gmbh W C | Procedure for the fixation of chip carriers |
DE10202257B4 (de) * | 2002-01-21 | 2005-12-01 | W.C. Heraeus Gmbh | Verfahren zum Fixieren von Chipträgern |
EP1684216A1 (de) * | 2005-01-20 | 2006-07-26 | Giesecke & Devrient GmbH | Tragbarer Datenträger |
WO2012171648A1 (de) * | 2011-06-17 | 2012-12-20 | Giesecke & Devrient Gmbh | Verfahren zur herstellung eines datenträgers mit metallfreiem rand |
Also Published As
Publication number | Publication date |
---|---|
EP0891603A1 (de) | 1999-01-20 |
CN1212063A (zh) | 1999-03-24 |
ATE310995T1 (de) | 2005-12-15 |
DE19703057A1 (de) | 1998-07-02 |
EP0891603B1 (de) | 2005-11-23 |
JP2000505923A (ja) | 2000-05-16 |
UA53643C2 (uk) | 2003-02-17 |
US6384425B1 (en) | 2002-05-07 |
DE59712496D1 (de) | 2005-12-29 |
RU2202126C2 (ru) | 2003-04-10 |
WO1998028709A1 (de) | 1998-07-02 |
CN1199132C (zh) | 2005-04-27 |
BR9707580A (pt) | 1999-07-27 |
KR19990082575A (ko) | 1999-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19703058C1 (de) | In einem Band oder Nutzen angeordnete Trägerelemente für kontaktlose und mit Kontakten versehenen Chipkarten | |
DE60313930T2 (de) | Vorrichtung zur kontaktlosen Datenübertragung | |
DE69716310T2 (de) | Chipkarte und chipkartenmodul | |
EP0919041B1 (de) | Verfahren zur herstellung eines chipkarten-moduls für eine kombi-chipkarte | |
EP1271399B1 (de) | Datenträger mit integriertem Schaltkreis | |
DE69631235T2 (de) | Radiofrequenz-Indentifikationstransponder und Verfahren zu seiner Herstellung | |
DE19632115C1 (de) | Kombinations-Chipmodul und Verfahren zur Herstellung eines Kombinations-Chipmoduls | |
DE69706280T2 (de) | Kontaktloses elektronisches modul für karte oder etikette | |
EP2338207B1 (de) | Rfid-transponderantenne | |
DE19500925A1 (de) | Chipkarte zur kontaktlosen Datenübertragung | |
DE19633354A1 (de) | Abschirmvorrichtung und Verfahren zur Abschirmung für die Verwendung in einer Kommunikationsvorrichtung | |
DE10325569A1 (de) | IC Karte und Verfahren zu ihrer Herstellung | |
DE69000244T2 (de) | Chipkartensystem mit getrennter tragbarer elektronischer einheit. | |
DE19731983A1 (de) | Kontaktlos betreibbarer Datenträger | |
EP1428260B1 (de) | Nicht-leitendes, ein band oder einen nutzen bildendes substrat, auf dem eine vielzahl von trägerelementen ausgebildet ist | |
DE19912201C2 (de) | Verfahren zur Herstellung einer flexiblen Ident-Anordung mit drahtloser Signalübertragung, insbesondere Smart-Label, sowie vorfertigbares streifenförmiges Modul für eine flexible Ident-Anordung, insbesondere Smart-Label | |
DE60310599T2 (de) | Chipkarte mit einem auftauchenden bauelement und herstellungsverfahren | |
DE19749650A1 (de) | Chipkarte und Verfahren zum Herstellen einer elektrischen Verbindung eines in einer Kavität eines Kartenkörpers einer Chipkarte eingesetzten, elektronische Komponenten aufweisenden Moduls | |
DE10236666A1 (de) | Verfahren zum Herstellen von Kontaktlosen und/oder gemischten Chipkarten | |
DE4345473B4 (de) | Kontaktlose Chipkarte mit Antennenspule | |
DE19609149C2 (de) | Chipkarte | |
EP3456160B1 (de) | Leiterbahnstruktur, insbesondere für einen lead-frame für eine smartcard-anwendung, mit mindestens zwei übereinander liegenden leiterbahn-ebenen | |
EP1684216A1 (de) | Tragbarer Datenträger | |
DE19502157B4 (de) | Trägerelement für einen IC-Baustein zum Einbau in Chipkarten | |
WO1998033143A1 (de) | Trägerelement zum einbau in kombi-chipkarten und kombi-chipkarte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8100 | Publication of patent without earlier publication of application | ||
D1 | Grant (no unexamined application published) patent law 81 | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |