DE19654692A1

DE19654692A1 - Leistungshalbleitervorrichtung mit bogenförmigen Source-Bereichen zum Verhindern eines parasitären Thyristor-Latch-Up-Effektes

Info

Publication number: DE19654692A1
Application number: DE19654692A
Authority: DE
Inventors: Kyung-Wook Seok
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1995-12-30
Filing date: 1996-12-30
Publication date: 1997-07-03
Also published as: US5753942A; KR970054482A; KR100206555B1; JPH09199727A

Description

Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungen und insbesondere auf Leistungshalbleitervorrichtungen für Starkstromanwendun gen.

Typische Leistungshalbleitervorrichtungen wie beispielsweise DMOSFETs (doppelt diffundierte Metall-Oxid-Silizium-Feldeftekttransistoren) und IGBTs (Bipolartransistoren mit isolierendem Gate) sind der Fachwelt all gemein bekannt. Beispielsweise zeigt Fig. 1 eine Schnittansicht eines her kömmlichen N-Kanal-IGBTs. Gemäß Fig. 1 ist eine N⁺-Pufferschicht 2 auf ei nem P⁺-Halbleitersubstrat 1 ausgebildet, während eine N⁻-epitaktische Schicht 3 (d. h. Driftgebiet) auf der N⁺-Pufferschicht 2 ausgebildet ist. Ein P- Basisgebiet ist in der N⁻-epitaktischen Schicht 3 ausgebildet, während ein N⁺- Gebiet 7 im P-Basisgebiet 4 ausgebildet ist. Das P-Basisgebiet 4 ist in ein P⁺- Kontaktgebiet 5 mit hoher Ladungsträgerdichte und ein P-Kanalgebiet 6 mit geringerer Ladungsdichte als das P⁺-Kontaktgebiet 5 aufgeteilt. Das P-Kanal gebiet 6 erstreckt sich unter dem N⁺-Sourcegebiet 7 und hinauf bis zum Zwi schenraum zwischen dem Sourcegebiet 7 und der epitaktischen Schicht 3 an der oberen Oberfläche. An der oberen Oberfläche des Substrats wird ein Ga te 10 der epitaktischen Schicht 3, dem P-Kanalgebiet 6 und dem N⁺-Source gebiet 7 gegenüberliegend ausgebildet. Das Gate 10 besitzt eine Gateelek trode 11 und eine Gateisolationsschicht 12, die die Gateelektrode 11 umgibt. Darüber hinaus kontaktieren das Kontaktgebiet 5 und das N⁺-Sourcegebiet 7 eine Kathodenelektrode 13, während eine Anodenelektrode 14 an einer ge genüberliegenden Seite des Substrats ausgebildet wird. Für den Fachmann ergibt es sich von selbst, daß herkömmliche DMOSFETs ähnlich zu dem vor stehend beschriebenen IGBT sind, wobei jedoch das P⁺-Substrat durch ein N⁺-Substrat ersetzt wird.

Gemäß Fig. 2A und 2B sind Draufsichten einer herkömmlichen Lei stungshalbleitervorrichtung dargestellt. Hierbei zeigt die Fig. 1 eine äquiva lente Querschnittsansicht der Vorrichtungen gemäß Fig. 2A und 2B entlang einer Linie I-I. Für den Fachmann ist klar, daß das Anlegen einer Vorspannung in Durchlaßrichtung an die Anodenelektrode 14 sowie das Anlegen einer posi tiven Vorspannung an die Gateelektrode 11 den IGBT in einen vorwärts leiten den Arbeitsmodus bzw. in Durchlaßrichtung arbeitenden Modus schaltet. Im Einzelnen bewirkt das Anlegen einer ausreichend großen positiven Vorspan nung an die Gateelektrode 11 die Ausbildung eines N-Inversions-Schichtkanals im P-Kanalgebiet 6 unterhalb der Gateelektrode 11. Dieser N-Inversions- Schichtkanal verbindet das Sourcegebiet 7 elektrisch mit dem Driftgebiet 3 und ermöglicht den Transport von Elektronen I_e vom Sourcegebiet 7 zum Driftge biet 3 unter dem Einfluß der Vorspannung in Durchlaßrichtung, die der Anodenelektrode 14 zugeführt wird. Wenn dies der Fall ist, wird ein Löcher strom I_h vom Emitter/Substrat-Gebiet 1 emittiert, wobei ein Teil dieses Löcher stroms vom P-Basisgebiet 4 aufgesammelt wird und lateral unterhalb des N- Sourcegebiets 7 zum Kathodenkontakt 13 fließt. Bei großen Durchlaß stromdichten bewirkt unglücklicherweise der laterale Widerstand des P-Basis gebiets 4 unterhalb des Sourcegebietes 7, daß der zwischen dem Basisge biet 4 und dem Sourcegebiet 7 ausgebildete PN-Übergang in Durchlaßrichtung vorgespannt wird. Wenn dies der Fall ist, geht der aus den Gebieten 1-7 ge bildete vertikale parasitäre PNP-Thyristor in einen Latch-up-Modus über, der nicht mehr durch das einfache Entfernen des an der Gateelektrode 11 anlie genden Potentials gestoppt werden kann. Ein derartiger parasitärer Thyristor- Latch-up kann irreparable Schäden an der Vorrichtung hervorrufen.

Um diesem parasitären Thyristor-Latch-up-Phänomen entgegenzuwirken wurden verschiedene Anstrengungen unternommen. Gemäß einer dieser An strengungen wird der laterale Widerstand des P-Basisgebiets unterhalb des Sourcegebiets derart verringert, daß die Wahrscheinlichkeit einer Vorspannung in Durchlaßrichtung des Basis/Source-Übergangs während des Durchlaßbe triebs verringert wird. Weitere Anstrengungen gehen in Richtung der atomaren Schicht-Gitterstruktur (ALL), wie sie in Fig. 3 dargestellt ist. Der in Fig. 3 durch die Linie A-A dargestellte Abschnitt entspricht im Allgemeinen der Schnittansicht gemäß Fig. 1. Gemäß Fig. 3 geben die schattierten Ab schnitte die Gateelektrode an, während die Pfeile den Stromfluß in Durchlaß richtung angeben. Die Form der Gateelektrode 11 ist kreisförmig. Die Ga teelektrode besitzt Gateelektrodenbrücken 20 mit geringer Breite, die die kreis förmigen Gateelektroden 11 miteinander verbinden. Der Fachmann wird erken nen, daß aufgrund der kreisförmigen und konvexen Form der Gateelektro den 11 der Spannungsabfall im Basisgebiet während eines hohen Durchlaß stroms (Strom in Vorwärtsrichtung) verringert ist, weshalb die Wahrscheinlich keit eines parasitären Thyristor-Latch-up verringert ist. Die Vorrichtung gemäß Fig. 3 ist jedoch für einen weiteren parasitären Effekt, wie beispielsweise ei nen Lawinendurchbruch, anfällig, der in einem aktiven Bereich der Vorrichtung, wie beispielsweise einem Kanalgebiet, auftreten kann. Wenn jedoch ein Span nungsdurchbruch in einem Gebiet außerhalb des aktiven Bereichs oder von diesem entfernt auftritt und der Durchbruchs-Spannungspegel in diesem Gebiet geringer ist als die Durchbruchsspannung im aktiven Bereich, können die vor stehend beschriebenen Probleme unterdrückt werden. Ein Beispiel eines vor geschlagenen Aufbaus zum Verbessern der Lawinendurchbruch-Charakteristi ka von Leistungshalbleitervorrichtungen ist in der US 5,136,349 von Yilmaz et al. mit dem Titel "Closed cell transistor with built-in voltage clamp" offenbart.

Der in dem vorstehend beschriebenen Patent offenbarte Aufbau wird nachfolgend anhand der Fig. 4A-4B im Einzelnen beschrieben. Hierbei zeigt Fig. 4A ein Layout des Leistungstransistors der Druckschrift US 5,136,349, während Fig. 4B eine perspektivische sowie eine Schnittan sicht entlang der Linie IVB-IVB in Fig. 4A darstellt. Dieser Aufbau basiert auf dem Aufbau gemäß Fig. 3, wobei jedoch die Gateelektroden 11 anstelle einer kreisförmigen einen rechteckförmigen bzw. quadratischen Aufbau aufweisen. Ein entscheidender Unterschied zwischen diesem Aufbau und dem Aufbau gemäß Fig. 3 besteht darin, daß ein zylindrisches Klemm- oder Bypass-Ge biet 30 aus einem P⁺-Halbleiter in einem zentralen Bereich der quadratischen Gateelektroden 11 angeordnet ist. Die Durchbruchsspannung im Klemmge biet 30 ist geringer als im zylindrischen Übergang. Daher tritt der Durchbruch im Klemmgebiet 30 vor dem Durchbruch im aktiven Bereich auf, da das Klemmgebiet 30 sphärisch bzw. kugelförmig ist. Demzufolge kann die Vorrich tung geschützt werden, indem das Auftreten des Durchbruchs zunächst im Klemmbereich 30 hervorgerufen wird.

Andererseits besteht ein Nachteil dieses Leistungstransistors darin, daß der EIN-Zustands-Vorwärtsspannungsabfall um 0,2 V höher ist als der Span nungsabfall bei herkömmlichen Leistungstransistoren. Ein Hauptgrund für die sen Anstieg des Spannungsabfalls liegt in der von den Brücken 20 bedeckten Fläche begründet, die die Gateelektroden untereinander verbinden. Sowohl der Aufbau gemäß Fig. 3 als auch der Aufbau gemäß Fig. 2A und 2B besitzt diesen Nachteil. Da die Brücken 20 den gleichen Schnittaufbau zu den Ga teelektroden 11 aufweisen, kann der Kanal in einem unteren Abschnitt bzw. Teil in der Struktur ausgebildet werden. Dieser Kanal kann jedoch dem Strom fluß aufgrund eines parasitären Übergangsfeldeffekttransistor (JFET)-Effekts nicht helfen. Darüber hinaus kann ein Latch-up-Effekt auf einfache Weise auf treten, da Verbindungsabschnitte der Brücken 20 der Gateelektroden 11 kon kav ausgestaltet sind. Für den Fachmann ist klar, daß die von den Brücken 20 und der die Brücken umgebenden isolierenden Schicht 11 bedeckte Fläche verschwendet wird, da diese Brücken 20 lediglich die Gatespannung übertra gen und nicht der Verbesserung der Leistung der Vorrichtung entsprechend der Breite oder Länge des Kanals dienen. Demzufolge ist eine Verringerung der Fläche der Brücken 20 sowie eine Verbreiterung der Breite und der Länge des Kanals wünschenswert. Andererseits wird die Geschwindigkeit der Vorrich tung langsam, da der Widerstand der Brücken 20 groß wird, wenn die Fläche der Brücken 20 verringert ist.

Trotz der vorstehend beschriebenen Anstrengungen eine Leistungshalb leitervorrichtung mit einer verringerten Anfälligkeit gegenüber einem parasitä ren Thyristor-Latch-up und einem geringem El N-Zustands-Durchlaß-Span nungsabfall zu entwickeln, besteht weiterhin die Notwendigkeit für verbesserte Vorrichtungen, die eine noch geringere Anfälligkeit hinsichtlich dieser parasitä ren Effekte aufweisen.

Der Erfindung liegt daher die Aufgabe zugrunde, eine verbesserte Halb leitervorrichtung für Leistungsanwendungen zu schaffen.

Ferner liegt der Erfindung die Aufgabe zugrunde, eine Leistungshalblei tervorrichtung für Starkstrom zu schaffen.

Der Erfindung liegt außerdem die Aufgabe zugrunde, eine Leistungshalb leitervorrichtung zu schaffen, die einen geringen EIN-Zustands-Durchlaß- Spannungsabfall aufweist.

Darüber hinaus liegt der Erfindung die Aufgabe zugrunde, einen bipolaren Transistor mit isolierendem Gate zu schaffen, der gegenüber einem Thyristor- Lasch-up-Effekt eine verringerte Anfälligkeit aufweist, selbst wenn hohe Durch laßstromdichten vorliegen.

Diese und weitere Aufgaben, Vorteile und Merkmale der vorliegenden Er findung werden durch eine Leistungshalbleitervorrichtung mit einer Vielzahl von bogenförmigen Sourcegebieten gelöst, die in einer Reihe entlang einer serpentinenförmigen isolierenden Gateelektrode angeordnet sind und zumin dest ein Bypass-Gebiet zum gemeinsamen Verhindern eines parasitären Thy ristor-Latch-up-Effekts aufweisen. Eine bevorzugte Leistungshalbleitervorrich tung besteht insbesondere aus einem Halbleitersubstrat mit einem darin be findlichen Driftgebiet vom ersten Leitungstyp, das sich zu einer ersten Oberflä che des Substrats erstreckt, und einem Basisgebiet vom zweiten Leitungstyp, welches sich im Driftgebiet befindet. Das Basisgebiet besitzt vorzugsweise eine Umfangslinie, die eine große PN-Übergangsfläche mit dem Driftgebiet definiert. Eine Vielzahl von bogenförmigen Sourcegebieten vom ersten Leitungstyp wer den darüber hinaus im Basisgebiet geschaffen. Die Sourcegebiete sind durch die entsprechenden Umfangslinie definiert, die konkave Segmente beinhalten, die von der Umfangslinie des Basisgebiets beabstandet sind. Eine serpentinen förmige isolierende Gateelektrode wird ebenso derart geschaffen, daß Inversi onsschicht-Kanäle vom ersten Leitungstyp im Basisgebiet derart ausgebildet werden, daß die Sourcegebiete mit dem Driftgebiet elektrisch verbunden sind, sobald ein erstes Vorspannungspotential (beispielsweise positiv) daran ange legt wird.

Gemäß einem erfindungsgemäßen Ausführungsbeispiel werden die Viel zahl von bogenförmigen Sourcegebieten als eine Reihe von bogenförmigen Sourcegebieten derart angeordnet, daß ihre Enden voneinander im Basisge biet entlang der Länge der serpentinenförmigen isolierenden Gateelektrode beabstandet sind. In diesem Fall besitzt eine erste Kante der Gateelektrode vorzugsweise eine Vielzahl von konvexen Segmenten, wobei jede der bogen förmigen Sourcegebiete einem jeweiligen konvexen Segment gegenüberlie gend angeordnet ist. Die Umfangslinie des Basisgebietes ist ebenso derart ausgebildet, daß sie eine Vielzahl von konkaven Segmenten aufweist, die den entsprechenden konkaven Segmenten gegenüberliegend an den Umfangsli nien der Sourcegebiete angeordnet sind. Ein Bypass-Gebiet vom zweiten Lei tungstyp ist darüber hinaus im Driftgebiet an der ersten Oberfläche in der Nähe des Basisgebietes vorgesehen. Eine zweite Kante der Gateelektrode wird vor zugsweise über dem Bypass-Gebiet derart ausgebildet, daß das Anlegen eines zweiten Vorspannungspotentials (beispielsweise negativ) einen Inversions schicht-Kanal vom zweiten Leitungstyp im Driftgebiet ausbildet, wodurch das Basisgebiet mit dem Bypass-Gebiet elektrisch verbunden wird. Insbesondere die Ausbildung einer direkten elektrischen Verbindung zwischen dem Basisge biet und dem Bypass-Gebiet im Substrat verringert den effektiven Basiswider stand bis zu einem Punkt, bei dem die PN-Übergänge zwischen den Source- Gebieten und dem Basisgebiet selbst bei hohen Durchlaßstromdichten nicht mehr in Durchlaßrichtung vorgespannt werden können. Demzufolge wird durch die elektrische Verbindung des Bypass-Gebiets mit dem Basisgebiet die Wahr scheinlichkeit eines verbleibenden parasitären Thyristor-Latch-up unterdrückt.

Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen näher beschrieben.

Es zeigen:

Fig. 1 eine schematische Schnittansicht eines vertikalen Bipolartransi stors mit isolierendem Gate (IGBT) gemäß dem Stand der Technik,

Fig. 2A eine Draufsicht einer Leistungshalbleitervorrichtung mit einer quadratisch geformten isolierenden Gateelektrode und einem zentralen Basis kontaktgebiet gemäß dem Stand der Technik

Fig. 2B eine Schnittansicht einer Leistungshalbleitervorrichtung mit ei nem Paar von parallelen streifenförmigen isolierenden Gateelektroden und ei nem zentralen Kontaktgebiet gemäß dem Stand der Technik

Fig. 3 eine Draufsicht einer Leistungshalbleitervorrichtungs-Einheitszelle mit einer gitterförmigen Gatelektrode gemäß dem Stand der Technik,

Fig. 4 eine Draufsicht sowie eine perspektivische Ansicht eines bipola ren Transistors mit isolierendem Gate mit streifenförmigen Gateelektroden und einem zentralen Bypass-Gebiet gemäß dem Stand der Technik,

Fig. 5A eine Draufsicht einer Leistungshalbleitervorrichtung mit einer ringförmigen Gateelektrode gemäß einem ersten erfindungsgemäßen Ausfüh rungsbeispiel,

Fig. 5B eine Schnittansicht der Leistungshalbleitervorrichtung gemäß Fig. 5A entlang der Linie VB-VB

Fig. 6 eine Draufsicht einer Leistungshalbleitervorrichtung mit einem he xagonal geformten Einheitszellenaufbau gemäß einem zweiten erfindungsge mäßen Ausführungsbeispiel,

Fig. 7A eine Draufsicht einer Einheitszelle einer Leistungshalbleitervor richtung mit einer ringförmigen Gateelektrode gemäß einem ersten erfindungs gemäßen Ausführungsbeispiel,

Fig. 7B-7E Draufsichten von verschiedenen serpentinenförmigen Gateelektroden gemäß der vorliegenden Erfindung,

Fig. 7F eine Draufsicht einer Mehrfachzellen-Leistungshalbleitungsvor richtung gemäß einem dritten erfindungsgemäßen Ausführungsbeispiel,

Fig. 7G eine Draufsicht einer Mehrfachzellen-Leistungshalbleitervorrich tung gemäß einem vierten erfindungsgemäßen Ausführungsbeispiel,

Fig. 8A-8F Draufsichten von Gatemustern gemäß dem zweiten erfin dungsgemäßen Ausführungsbeispiel,

Fig. 9A-9G Draufsichten von Gatemustern gemäß einem fünften er findungsgemäßen Ausführungsbeispiel, und

Fig. 10 eine Draufsicht eines Leistungstransistors gemäß dem fünften erfindungsgemäßen Ausführungsbeispiel.

In den Zeichnungen sind die Dicken der Schichten und Gebiete zur Ver deutlichung übertrieben dargestellt. Gleiche Bezugszeichen beziehen sich in den Fig. 5A-10 auf gleiche Elemente bzw. Bauteile. Darüber hinaus be ziehen sich die Ausdrücke "erster Leitungstyp" und "zweiter Leitungstyp" auf entgegengesetzte Leitungstypen wie beispielsweise einem P- oder N-Leitungs typ, wobei jedoch jedes beschriebene und dargestellte Ausführungsbeispiel auch sein komplementäres Ausführungsbeispiel beinhaltet.

Gemäß Fig. 5A-5B ist ein bevorzugter bipolarer Transistor mit isolie rendem Gate dargestellt, der eine ringförmige Gateelektrode 11 aufweist. Ge mäß Fig. 5B, die eine Schnittansicht des Aufbaus gemäß Fig. 5A entlang ei ner Linie VB-VB darstellt, ist insbesondere ein zentrales Bypass-Gebiet 30 zwischen benachbarten P-Basisgebieten 4 und einer ringförmigen Gateelek trode 11 derart vorgesehen, daß das Anlegen eines ersten Vorspannungspo tentials (beispielsweise positiv) daran die Ausbildung eines ringförmigen In versionsschicht-Kanals im Abschnitt des Basisgebiets 4 erzeugt der sich zwi schen dem ringförmigen Source-Gebiet 7 und dem Driftgebiet 3 erstreckt. Dem Fachmann ist hierbei klar, daß die Ausbildung eines Inversionsschicht-Kanals ein Einschalten der Vorrichtung gemäß Fig. 5B bewirkt, wenn das Anoden gebiet 1 hinsichtlich der Kathode 13 oder dem P-Basisgebiet 4 in Vorwärtsrich tung vorgespannt ist. In diesem Fall wirkt das Anodengebiet 1 als ein Löcher emitter, das P-Basisgebiet 4 sowie das Bypass-Gebiet 30 als Kollektor für die Löcher, während das Drifgebiet 3 als schwebende Basis (floating base) wirkt, bis der Inversionsschicht-Kanal zum Übertragen der Elektronen vom Source- Gebiet 7 in das Drifgebiet 3 ausgebildet wird. Demzufolge bilden das Anoden gebiet 1, das Driftgebiet 3 und das P-Basisgebiet 4 (und das Bypass-Ge biet 30) gemeinsam einen vertikalen Bipolartransistor. Selbstverständlich kann anstelle der kreisförmigen Ringelektrode 11 gemäß Fig. 5A auch die hexago nal geformte Ringelektrode 11 gemäß Fig. 6 verwendet werden.

Unter Bezugnahme auf die Fig. 7A-7G wird nachfolgend eine bevor zugte Mehrfachzellen-Leistungshalbleitervorrichtung gemäß der vorliegenden Erfindung beschrieben. Die Fig. 7A zeigt insbesondere eine ringförmige Ga teelektrode 11 mit ersten und zweiten Abschnitten 110 und 120, die gemäß den Fig. 7B-7D zum Ausbilden eines relativ großen Gateelektrodensegments neu konfiguriert werden können. Gemäß Fig. 7E kann eine Mehrfachzellen- Leistungshalbleitervorrichtung (beispielsweise IGBT) unter Verwendung einer Vielzahl von serpentinenförmigen Gateelektroden 11 ausgebildet werden, die seitlich beabstandet sind. Bezugnehmend auf Fig. 5B und die Fig. 7F-7G werden nunmehr zwei bevorzugte erfindungsgemäße Ausführungsbeispiele mit einer Vielzahl von bogenförmigen Source-Gebieten 7 dargestellt. Zur weiteren Darstellung ist der Querschnittsaufbau der Vorrichtung gemäß Fig. 7D im All gemeinen durch Fig. 5B dargestellt. Die Querschnittsansicht gemäß Fig. 5B zeigt beispielsweise im Allgemeinen die Schnittansicht der Vorrichtung gemäß Fig. 7G entlang der Linie X-X′. Demzufolge besteht die vorliegende Erfin dung vorzugsweise aus einem Halbleitersubstrat mit einem Anoden/Emitter- Gebiet 1 vom zweiten Leitungstyp (beispielsweise P) und einem Driftgebiet 3 sowie einem Puffergebiet 2 vom ersten Leitungstyp (beispielsweise N).

Wie sich aus Fig. 5B am besten ergibt, erstreckt sich das Driftgebiet 3 vorzugsweise zu einer ersten Oberfläche (beispielsweise obere) des Substrats während eine Vielzahl von bogenförmigen Source-Gebieten 7 vom ersten Lei tungstyp (beispielsweise N-Leitungstyp) in jedem Basisgebiet 4 vorgesehen ist, wie sich am besten aus den Fig. 7F und 7G ergibt. Gemäß der Darstellung besitzen die Umfangslinien eines jeden Source-Gebiets 7 konkave bzw. kon kavförmige Segmente (, wenn man von außen das Source-Gebiet betrachtet) sowie konvexe bzw. konvex-förmige Segmente. Diese konkaven Segmente sind von der Umfangslinie des Basisgebiets 4 derart beabstandet, daß die ent sprechenden bogenförmigen Kanalgebiete dazwischen an der ersten Oberflä che ausgebildet sind. Jede Mehrfachzellenvorrichtung besitzt darüber hinaus eine Vielzahl von beabstandeten serpentinenförmigen Gateelektroden 11, so daß das Anlegen eines ersten Vorspannungspotentials (beispielsweise positiv) eine Vielzahl von bogenförmigen Inversionsschicht-Kanälen im Kanalgebiet er zeugt. Diese Inversionsschicht-Kanäle erzeugen elektrische Kurzschlüsse zwi schen entsprechenden Source-Gebieten 7 und dem Driftgebiet 3, wodurch ein vertikaler Bipolartransistor eingeschaltet wird, wenn das Emitter/Anoden-Ge biet 1 hinsichtlich zum Kathodenkontakt 13 in Durchlaßrichtung vorgespannt wird. Wie weiter in den Fig. 7F und 7G dargestellt ist, werden die Source- Gebiete vorzugsweise als eine Reihe von Source-Gebieten angeordnet, die mit ihren jeweiligen Enden in jedem Basisgebiet 4 voneinander beabstandet sind. Wie sich aus Fig. 7F am besten ergibt, kann jedes Basisgebiet 4 nur eine einzige Reihe von Source-Gebieten aufweisen, wobei eine ihrer Kanten mit ei ner anderen freien Kante als ein Bypass-Gebiet hinsichtlich einer benachbar ten Vorrichtung wirkt. Gemäß Fig. 7G sind jedoch die Bypass-Gebiete 30 zwi schen jedem Paar von benachbarten Basisgebieten 4 beabstandet, wobei je des Basisgebiet zwei Reihen von Source-Gebieten 7 aufweist, die hinsichtlich ihrer ersten und zweiten Kanten benachbart gemustert bzw. ausgebildet sind.

Wie im vorliegenden Fall von den Erfindern festgestellt wurde, begrenzt die Verwendung von bogenförmigen Source-Gebieten 7 die Wahrscheinlichkeit von parasitären Thyristor-Latch-up-Effekten durch "Aufweiten" des in jedes Basisgebiet 4 während dem Durchlaßbetrieb eintretenden Löcherstroms. Für den Fachmann ist klar, daß durch das Aufweiten des Löcherstroms in divergie renden Pfade die Größe der Löcherstromdichte unterhalb eines jeden Source- Gebiets 7 verringert ist und daher die Wahrscheinlichkeit, daß die zwischen dem Basisgebiet 4 und den Source-Gebieten 7 ausgebildeten PN-Übergänge in Durchlaßrichtung vorgespannt werden und ein parasitärer Thyristor-Latch- up-Effekt ausgelöst wird, verringert ist. Darüber hinaus wirken die Bypass-Ge biete 30 ebenso als Kollektoren für den Löcherstrom, wodurch der gesamte Lö cherstrom in den Basisgebieten 4 während dem Durchlaßbetrieb verringert wird. Das Anlegen eines zweiten Vorspannungspotentials (beispielsweise ne gativ) an die Gateelektroden 11 kann durch Verbinden eines jeden Bypass- Gebiets 30 mit einem benachbarten Basisgebiet 4 über einen P-Inversions schicht-Kanal (, der im Driftgebiet 3 an der ersten Oberfläche ausgebildet ist) ebenso parasitäre Thyristor-Latch-up-Effekte begrenzen bzw. beschränken.

Insbesondere können die Basis- und Bypass-Gebiete im Substrat miteinander verbunden werden, wodurch der effektive laterale Widerstand der Basisgebiete verringert wird, (der die Wahrscheinlichkeit für das Auftreten einer Vorspan nung in Durchlaßrichtung an den Basis/Source-Gebiet-Übergängen verringert) und das Abführen von Überschußlöchern im Basisgebiet zum Bypass-Gebiet über den P-Inversionsschicht-Kanal erlaubt.

Weitere bevorzugte erfindungsgemäße Ausführungsbeispiele werden nachfolgend beschrieben. Der Aufbau eines Leistungstransistors gemäß einem weiteren erfindungsgemäßen Ausführungsbeispiel ist insbesondere anhand der Fig. 8A-8F beschrieben. Gemäß Fig. 8A ist eine Einheitszelle mit einer hexagonal geformten Gateelektrode dargestellt. Der Fachmann erkennt hierbei ohne weiteres, daß der Zentralbereich zum P⁺-Kontaktgebiet und der ringför mige Bereich an der Umfangslinie zum P⁺-Bypass-Gebiet frei liegt. Die Ga teelektrode besteht aus drei Stücken 210, 220 und 230, die gemäß Fig. 8B-8F als Multizellenvorrichtung neu konfiguriert werden können. Die drei Stücke 210, 220 und 230 können derart neu angeordnet werden, daß die Grenzen am Kanal nach innen und die Grenzen am Klemm/Bypass-Gebiet nach außen gerichtet sind. Dies ist der Aufbau, in dem die Innenseite nach au ßen gerichtet ist. Jedoch werden zwei Stücke 240 und 250 eines regulären Dreiecks hinzugefügt die einander entgegengesetzt sind, da der Aufbau ge mäß Fig. 8B sich nicht wiederholt bzw. nicht wiederholen läßt. In diesem Fall werden die Gateelektroden nicht an den drei Scheitelpunkten der regulären Dreiecksstücke ausgebildet, während das P⁺-Gebiet unterhalb der drei Schei telpunkte der regelmäßigen Dreiecksstücke ausgebildet wird. Nunmehr wird das sich wiederholende einfache Gitter eines Diamanten gemäß Fig. 8C aus gebildet. Diese vier einfachen bzw. Grundgitter bilden den Aufbau gemäß Fig. 8D, während gemäß Fig. 8E eine sich wiederholende rechteckige Zellen einheit durch geeignetes Abschneiden der Struktur hergestellt wird. Als letztes wird die Struktur gemäß Fig. 8F gebildet, wenn die Zelleneinheiten bzw. Ein heitszellen in jeder Richtung angeordnet sind. Folglich wird eine Vielzahl von Nicht-Elektroden-Abschnitten 260, in denen keine Gateelektroden ausgebildet sind, regelmäßig in der ebenen Struktur des Leistungstransistors gemäß die sem erfindungsgemäßen Ausführungsbeispiel angeordnet. Die Grenzform ei nes jeden Nicht-Elektroden-Abschnitts 260 ist ein Y mit drei konkaven Ab schnitten und drei konvexen Abschnitten. Der konvexe Abschnitt eines Nicht- Elektroden-Abschnitts 260 liegt dem konvexen Abschnitt eines benachbarten Nicht-Elektroden-Abschnitts 260 gegenüber. Diese Struktur wird als invertierte hexagonale Zelle bezeichnet, da die elementare Struktur ein invertiertes Hexa gon darstellt.

Zwei Stücke eines regelmäßigen Dreiecks befinden sich in der ALL- Struktur für den Fall der invertierten hexagonalen Zelle, während die Fläche der zwei Stücke 25% der Gesamtfläche bedecken. Demzufolge ist die Breite und die Länge des Kanals in der invertierten hexagonalen Zelle größer als die in der herkömmlichen ALL-Struktur, in der die Breite und die Länge des Kanals aufgrund der Fläche der Brücken zum Verbinden der Gateelektroden ver schwendet werden, die 25% der Gesamtfläche bedecken.

Andererseits ist die mit einer hexagonalen Form ausgebildete ALL-Struk tur um 16% dichter als eine mit einem rechten Winkel ausgebildete ALL- Struktur. Folglich besitzt die ideale ALL-Struktur, d. h. die Struktur, in der die Breite der Brücken gering ist, einen Kanalwirkungsgrad von 87% im Vergleich zur mit einem rechten Winkel ausgebildeten Struktur. Darüber hinaus ist das Entwerfen der Gatelinien nicht schwierig, da alle Gateelektroden in der inver tierten hexagonalen Zelle ungleich der vorstehend beschriebenen serpentinen förmigen Elektroden miteinander verbunden sind.

Abschließend wird die Oberflächenstruktur eines Leistungstransistors gemäß einem weiteren bevorzugten erfindungsgemäßen Ausführungsbeispiels im Einzelnen anhand der Fig. 9A-9F beschrieben. Der elementare Aufbau bzw. die elementare Struktur gemäß diesem erfindungsgemäßen Ausführungs beispiel ist gemäß Fig. 9A kreisförmig. Diese Struktur wird gleichmäßig in vier Stücke 310, 320, 330 und 340 aufgeteilt. Gemäß Fig. 9B werden die Positio nen eines linken unteren Stücks 310 und eines rechten unteren Stücks 320 vertauscht und ein rechtes oberes Stück 330 an die rechte Seite des linken unteren Stücks 310 der vier Stücke 310, 320, 330 und 340 angefügt. Vier die ser Strukturen werden zusammengefaßt, wobei sich die rechten oberen Stüc ke 330 einander gegenüber stehen, wodurch eine einer Nadelscheibe ähnliche Struktur geschaffen wird. Andererseits werden vier Stücke eines regelmäßigen Quadrats 300 gemäß Fig. 9C entsprechend hinzugefügt da sich die Struktur gemäß Fig. 9B nicht wiederholt, wodurch ein primitives Gitter bzw. ein Grundgitter mit einer Kreuzform geschaffen wird. In diesem Fall werden die Ga teelektroden nicht an den vier Scheitelpunkten der regelmäßigen Quadrat stücke ausgebildet, während das P⁺-Gebiet unterhalb der drei Scheitelpunkte der regelmäßigen Dreiecksstücke gemäß Fig. 9D ausgebildet wird.

Diese vier Grundgitter bilden die Struktur gemäß Fig. 9E, wobei die sich wiederholende rechteckige Zelleneinheit durch Schneiden der Struktur gemäß Fig. 9F hergestellt wird. Schließlich wird die Struktur gemäß Fig. 9G aus gebildet, wenn die Zelleneinheiten in jeder Richtung angeordnet werden. Folg lich werden eine Vielzahl von Nicht-Elektroden-Abschnitten 350, 351 und 352 in denen keine Gateelektroden ausgebildet werden, regelmäßig in der ebenen Struktur des Leistungstransistors gemäß dem bevorzugten erfindungsgemäßen Ausführungsbeispiel angeordnet. Die Form der Begrenzung eines jeden Nicht- Elektroden-Abschnitts 350, 351 und 352 besitzt vier konkave Abschnitte und vier konvexe Abschnitte und ist symetrisch ausgebildet. Unter der Annahme, daß eine Richtung vom Zentrum des Nicht-Elektroden-Abschnitts 350 zu einem konvexen Abschnitt einer vordere Richtung X ist, liegt der konvexe Abschnitt der Begrenzung im Nicht-Elektroden-Abschnitt 350 einem konvexen Abschnitt, einem konkaven Abschnitt und einem konvexen Abschnitt des nächsten Nicht- Elektroden-Abschnitts 351 jeweils um eins von der vorderen Richtung X begin nend zur linken Richtung Z gegenüber, während der konvexe Abschnitt der Begrenzung im Nicht-Elektroden-Abschnitt 350 einen konvexen Abschnitt des zweitnächsten Nicht-Elektroden-Abschnitt 352 von der vorderen Richtung X zur rechten Richtung Y mit 45° gegenübersteht.

Dieser Aufbau wird als eingepackter Kreuzzellenaufbau bezeichnet, da die Struktur bzw. der Aufbau aus einem kreuzförmigen Grundgitter besteht. Die Fläche des von der ALL-Struktur herrührenden Teils bedeckt hinsichtlich der Gesamtfläche 80% der eingepackten Kreuzzelle. Demzufolge ist die Größe der Breite und der Länge des Kanals pro Flächeneinheit groß im Vergleich zur ALL-Struktur, in der das Verhältnis der Breite und Länge des Kanals aufgrund der durch die Brücken zwischen den Gateelektroden verschwendeten Fläche über 20% beträgt. Darüber hinaus können die Gatelinien auf einfache Weise gestaltet bzw. entworfen werden, da alle Gateelektroden im Vergleich zum Serpentinen-Gateelektroden-Desing miteinander verbunden sind.

Nachfolgend wird das Layout des Leistungstransistors mit der Struktur gemäß Fig. 9 im Einzelnen anhand der Fig. 10 erklärt. Das P⁺-Gebiet 360 wird außerhalb des Nicht-Elektroden-Abschnitts 350 ausgebildet, in dem das Muster der Gateelektroden 11 nicht ausgebildet ist. Ein Teil in der Nähe des konkaven Abschnitts 380 rührt vom Klemmgebiet (Bezugszeichen 30 in Fig. 5B) der Grundstruktur und dem hinzugefügten Teil (Bezugszeichen 340 in Fig. 9C) her, während ein Teil in der Nähe des konvexen Abschnitts 370 von der P-Wanne (Bezugszeichen 4 in Fig. 5B) der Grundstruktur in den P⁺-Ge bieten 360 herrührt. Die isolierende Gateschicht 12 ist entlang der Grenze des Nicht-Elektroden-Abschnitts 350 innerhalb des Nicht-Elektroden-Abschnitts 350 ausgebildet, während das N⁺-Gebiet 7 innerhalb des konvexen Abschnitts 370 des Nicht-Elektroden-Abschnitts 350 ausgebildet ist. Wie vorstehend beschrie ben wird der Wirkungsgrad der Vorrichtung verbessert, da die Breite und die Länge des Kanals größer wird, wenn sich die ALL-Struktur ändert.

In der Beschreibung und den Zeichnungen wurden typische bevorzugte Ausführungsbeispiele beschrieben. Obwohl bestimmte Ausdrücke verwendet wurden, sind diese lediglich in einem allgemeinen und erläuternden Sinn zu verstehen und beschränken nicht den Schutzumfang der vorliegenden Erfin dung, der in den Patentansprüchen festgelegt ist.

Eine Leistungshalbleitervorrichtung besteht aus einer Vielzahl von bogen förmigen Source-Gebieten, die in einer Reihe entlang einer serpentinenförmi gen isolierenden Gateleektrode angeordnet sind, und aus zumindest einem By pass-Gebiet zum gemeinsamen Verhindern eines parasitären Thyristor-Latch- up-Eftekts. Diese Leistungshalbleitervorrichtung besitzt ein Halbleitersubstrat mit einem Driftgebiet vom ersten Leitungstyp, das sich darin zu einer ersten Oberfläche erstreckt, und einem Basisgebiet vom zweiten Leitungstyp inner halb des Driftgebiets. Das Basisgebiet ist vorzugsweise derart ausgestaltet, daß es eine große PN-Übergangsfläche mit dem Driftgebiet an seiner Begren zung bzw. Umfangslinie definiert. Eine Vielzahl von bogenförmigen Source- Gebieten vom ersten Leitungstyp sind ebenso im Basisgebiet vorgesehen. Die Source-Gebiete werden durch entsprechende Begrenzungen definiert, die kon kave Segmente beinhalten, welche von der Begrenzung des Basisgebiets be abstandet sind. Eine serpentinenförmige isolierende Gateelektrode wird eben so derart vorgesehen, daß Inversionsschicht-Kanäle vom ersten Leitungstyp im Basisgebiet ausgebildet werden können, wodurch die Source-Gebiete beim Anlegen eines ersten Vorspannungspotentials (beispielsweise positiv) mit dem Driftgebiet elektrisch verbunden werden. Die Vielzahl von bogenförmigen Source-Gebieten können als eine Reihe von bogenförmigen Source-Gebieten angeordnet werden, die im Basisgebiet "Ende-auf-Ende" voneinander beab standet entlang der Länge der serpentinenförmigen isolierenden Gateelektrode angeordnet sind.

Claims

1. Leistungshalbleitervorrichtung mit:
einem Halbleitersubstrat bestehend aus einem darin angeordneten Driftgebiet von einem ersten Leitungstyp, das sich zu deren ersten Oberfläche erstreckt;
einem Basisgebiet vom zweiten Leitungsgebiet innerhalb des Driftge biets, wobei das Basisgebiet eine Umfangslinie an der ersten Oberfläche auf weist, die mit dem Driftgebiet einen PN-Übergang definiert;
eine Vielzahl von bogenförmigen Sourcegebieten vom ersten Leitungs typ innerhalb des Basisgebiets, wobei die durch die entsprechenden Umfangs linien definierten Source-Gebiete konkave Segmente enthalten, die von der Umfangslinie des Basisgebiets beabstandet sind; und
einer Vorrichtung, die eine serpentinenförmige isolierende Gateelek trode aufweist, die im Basisgebiet Inversionsschicht-Kanäle vom ersten Lei tungstyp ausbildet, wodurch die Source-Gebiete mit den Driftgebieten beim Anlegen eines ersten Vorspannungspotentials elektrisch miteinander verbun den werden.

2. Vorrichtung nach Patentanspruch 1, wobei die Vielzahl der bogenförmi gen Source-Gebiete als eine Reihe von bogenförmigen Source-Gebieten aus gebildet sind, die in dem Basisgebiet mit ihren Enden beabstandet sind.

3. Vorrichtung nach Patentanspruch 2, wobei eine erste Kante der serpen tinenförmigen Gateelektrode eine Vielzahl von konvexen Segmenten aufweist und jedes der Vielzahl von bogenförmigen Source-Gebieten einem jeweiligen konvexen Segment gegenüberliegend angeordnet ist.

4. Vorrichtung nach Patentanspruch 3, wobei die Umfangslinie des Basis gebiets eine Vielzahl von konkaven Segmenten aufweist, die entsprechenden konkaven Segmenten an der Umfangslinie des Source-Gebiets gegenüberlie gend angeordnet sind.

5. Vorrichtung nach Patentanspruch 4, wobei die Abschnitte des Basisge biets an der ersten Oberfläche, die sich zwischen den konkaven Segmenten an der Umfangslinie der Source-Gebiete und den entsprechenden konkaven Segmenten an der Umfangslinie des Basisgebiets erstreckt, bogenförmig sind.

6. Vorrichtung nach Patentanspruch 4, wobei das Anlegen des ersten Vor spannungspotentials an die Kanal-Ausbildevorrichtung das Ausbilden von In versionsschicht-Kanälen in den bogenförmigen Abschnitten des Basisgebiets bewirkt.

7. Vorrichtung nach Patentanspruch 6, mit einem Bypass-Gebiet vom zweiten Leitungstyp im Driftgebiet an der ersten Oberfläche, wobei die Kanal- Ausbildevorrichtung aus einer Vorrichtung zum Ausbilden von Inversions schicht-Kanälen vom zweiten Leitungstyp im Driftgebiet besteht, wodurch das Basisgebiet mit dem Bypass-Gebiet beim Anlegen eines zweiten Vorspan nungspotentials elektrisch verbunden wird.

8. Vorrichtung nach Patentanspruch 7, wobei das Bypass-Gebiet eine Umfangslinie an der ersten Oberfläche aufweist, die einen PN-Übergang mit dem Driftgebiet definiert, und die Umfangslinie des Bypass-Gebiets eine Viel zahl von konkaven Segmenten und konvexen Segmenten aufweist.

9. Vorrichtung nach Patentanspruch 8, wobei die konvexen Segmente an der Umfangslinie des Bypass-Gebiets entsprechenden konkaven Segmenten an der Umfangslinie der Source-Gebiete gegenüberliegend angeordnet sind.

10. Vorrichtung nach Patentanspruch 2, mit einem Bypass-Gebiet vom zweiten Leitungstyp im Driftgebiet an der ersten Oberfläche, wobei die Kanal- Ausbildevorrichtung eine Vorrichtung zum Ausbilden von Inversionsschicht-Ka nälen vom zweiten Leitungstyp im Driftgebiet aufweist, wodurch das Basisge biet mit dem Bypass-Gebiet beim Anlegen eines zweiten Vorspannungspoten tials elektrisch verbunden wird.

11. Vorrichtung nach Patentanspruch 10, wobei das Bypass-Gebiet eine Umfangslinie an der ersten Oberfläche aufweist, die einen PN-Übergang mit dem Driftgebiet definiert und die Umfangslinie des Bypass-Gebiets eine Viel zahl von konkaven Segmenten und konvexen Segmenten beinhaltet.

12. Vorrichtung nach Patentanspruch 11, wobei die konvexen Segmente an der Umfangslinie des Bypass-Gebiets entsprechenden konkaven Segmenten an der Umfangslinie der Source-Gebiete gegenüberliegend angeordnet sind.

13. Bipolartransistor mit isolierendem Gate bestehend aus:
einem Halbleitersubstrat mit einem Driftgebiet vom ersten Leitungstyp, das sich darin zu einer ersten Oberfläche erstreckt und darin ein Emittergebiet vom zweiten Leitungstyp beinhaltet, das sich zu einer zweiten Oberfläche er streckt;
einem Basisgebiet vom zweiten Leitungstyp innerhalb des Driftgebiets, wobei das Basisgebiet mit einer Umfangslinie an der ersten Oberfläche einen PN-Übergang mit dem Driftgebiet definiert;
einer Vielzahl von bogenförmigen Source-Gebieten vom ersten Lei tungstyp innerhalb des Basisgebiets, wobei die durch die entsprechenden Umfangslinien definierten Source-Gebiete konkave Segmente beinhalten, die von der Umfangslinie des Basisgebietes beabstandet sind; und
einer Vorrichtung, die eine serpentinenförmige isolierende Gateelek trode aufweist, zum Ausbilden von Inversionsschicht-Kanälen vom ersten Lei tungstyp im Basisgebiet, wodurch die Source-Gebiete mit den Driftgebieten beim Anlegen eines ersten Vorspannungspotentials elektrisch miteinander ver bunden werden.

14. Transistor nach Patentanspruch 13, mit einem Puffergebiet vom ersten Leitungstyp innerhalb des Substrats, das sich zwischen dem Emittergebiet und dem Driftgebiet befindet, wobei eine Dotierstoffkonzentration für den ersten Leitungstyp im Puffergebiet größer ist als eine Dotierstoffkonzentration von er sten Leitungstyp im Driftgebiet.

15. Transistor nach Patentanspruch 14, wobei die Vielzahl von bogenförmi gen Source-Gebieten als eine Reihe von bogenförmigen Source-Gebieten an geordnet sind, die im Basisgebiet "Ende-auf-Ende" voneinander beabstandet sind.

16. Vorrichtung nach Patentanspruch 15, wobei eine erste Kante der ser pentinenförmigen Gateelektrode eine Vielzahl von konvexen Segmenten bein haltet und jedes der Vielzahl von bogenförmigen Source-Gebieten einem ent sprechenden konvexen Segment gegenüberliegend angeordnet ist.

17. Vorrichtung nach Patentanspruch 16, wobei die Umfangslinie des Basis gebiets eine Vielzahl von konkaven Segmenten beinhaltet, die entsprechenden konkaven Segmenten in der Umfangslinie der Source-Gebiete gegenüberlie gend angeordnet sind.

18. Vorrichtung nach Patentanspruch 17, wobei die Abschnitte des Basis gebiets an der ersten Oberfläche bogenförmig sind, die sich zwischen konka ven Segmenten an der Umfangslinie der Source-Gebiete und der entsprechen den konkaven Segmenten an der Umfangslinie der Basisgebiete erstrecken.

19. Vorrichtung nach Patentanspruch 17, wobei das Anlegen eines ersten Vorspannungspotentials an die Kanal-Ausbildevorrichtung das Ausbilden von Inversionsschicht-Kanälen in den bogenförmigen Abschnitten des Basisgebiets bewirkt.

20. Vorrichtung nach Patentanspruch 19, mit einem Bypass-Gebiet vom zweiten Leitungstyp innerhalb des Driftgebiets an der ersten Oberfläche, wobei die Kanal-Ausbildevorrichtung eine Vorrichtung zum Ausbilden von Inversions schicht-Kanälen vom zweiten Leitungstyp innerhalb des Driftgebiets aufweist, wodurch das Basisgebiet beim Anlegen eines zweiten Vorspannungspotentials mit dem Bypass-Gebiet elektrisch verbunden wird.

21. Vorrichtung nach Patentanspruch 20, wobei das Bypass-Gebiet eine Umfangslinie an der ersten Oberfläche aufweist, die einen PN-Übergang mit dem Driftgebiet definiert und die Umfangslinie des Bypass-Gebiets eine Viel zahl von konkaven Segmenten und konvexen Segmenten beinhaltet.

22. Vorrichtung nach Patentanspruch 21, wobei die konvexen Segmente in der Umfangslinie des Bypass-Gebiets entsprechenden konkaven Segmenten in der Umfangslinie des Source-Gebiets gegenüberliegend angeordnet sind.