DE19643672C2 - Verfahren zum Decodieren eines Videobitstroms nach MPEG-Standard - Google Patents

Verfahren zum Decodieren eines Videobitstroms nach MPEG-Standard

Info

Publication number
DE19643672C2
DE19643672C2 DE1996143672 DE19643672A DE19643672C2 DE 19643672 C2 DE19643672 C2 DE 19643672C2 DE 1996143672 DE1996143672 DE 1996143672 DE 19643672 A DE19643672 A DE 19643672A DE 19643672 C2 DE19643672 C2 DE 19643672C2
Authority
DE
Germany
Prior art keywords
picture
decoding
memory
storing
video bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE1996143672
Other languages
English (en)
Other versions
DE19643672A1 (de
Inventor
Cheol-Hong Min
Suhwan Kim
Seung-Jai Min
Seong Ok Bae
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of DE19643672A1 publication Critical patent/DE19643672A1/de
Application granted granted Critical
Publication of DE19643672C2 publication Critical patent/DE19643672C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43Hardware specially adapted for motion estimation or compensation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/427Display on the fly, e.g. simultaneous writing to and reading from decoding memory
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/60Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding
    • H04N19/61Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using transform coding in combination with predictive coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Television Signal Processing For Recording (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Decodieren von Bitströmen nach dem MPEG-Standard.
Ein übliches Verfahren zum Decodieren von Videobitströmen nach dem MPEG-Standard wird unter Bezug auf die beiliegende Zeichnungen beschrieben.
Die Fig. 1 zeigt ein Blockschaltbild eines Systems einer üblichen Einrichtung zum Decodieren von Videobitströmen nach dem MPEG-Standard, die Fig. 2a bis 2d zeigen Blockschaltbilder zum Darstellen von Rahmenspeicherstrukturen, die Fig. 3 zeigt eine Prediktorstruktur zwischen I-, P- und B-Bilddaten in einer Einrichtung zum Decodieren eines Videobitstroms nach dem MPEG-Standard.
Allgemein wird jeder Videorahmendatenwert in einem digitalen Videosystem nach dem MPEG-Standard in Pixeleinheiten spezifiziert, in dem ein enormer Umfang an Information eine Videokompressionstechnik (oder -codiertechnik) erfordert, mit der sich der Umfang an Information für eine wirksame Übertragung oder Speicherung reduzieren läßt. Die Videokompressionstechnik nützt überwiegend eine Technik zum Eliminieren duplizierter Information, die zwischen Videorahmen im Raum- und Zeitbereich vorliegt. Die Duplizität im Raumbereich ergibt sich aufgrund der geringfügigen Veränderungsrate zwischen benachbarten Pixel innerhalb eines Videorahmens, und die Duplizität im Zeitbereich ergibt sich aufgrund der geringen Veränderungsrate zwischen benachbarten Videorahmen, d. h. der Veränderung der Bewegung eines Objekts.
Wie allgemein bekannt, wird ein MPEG-(Moving Picture Expert Group)-Standard-Videobitstrom auf einer Übertragungsseite durch Unterteilung in drei Teile codiert. Die drei Teile sind ein I-(Intra-codierter)-Bildvideobitstrom, ein P- (prediktorcodierter)-Bildvideobitstrom und ein B- (bidirektional prediktorcodierter)-Bildvideobitstrom. Bei diesen drei Bitströmen besteht der grundlegendste Videobitstrom in dem I-Videobitstrom, der als Referenzdatum für die Bildung des P-Videobitstroms benützt wird. Zusätzlich werden der I-Videobitstrom und der P-Videobitstrom als Referenzdatum zur Bildung des B-Videobitstroms eingesetzt. Somit wird eine Komprimierung von Bewegtbildern möglich. Werden die komprimierten und drei unterschiedliche Arten von Videobitströmen bei der Empfangsseite decodiert, so liegt dort dieselbe Beziehung vor, wie die Beziehung auf der Übertragungsseite.
Unter Bezug auf die Fig. 1 ist gezeigt, daß eine Einrichtung zum Decodieren allgemeiner MPEG-Standardbitströme einen Speicher 10 zum Empfangen und Speichern der komprimierten und drei unterschiedlichen Arten von Videobeitströmen enthält, sowie einen Steuerteil 20 zum Steuern der Decodierung und einen Decodierer 30 zum Decodieren der I-, P- und B- Videobitströme unter Einsatz der zuvor erwähnten Beziehung, sowie zum Speichern der decodierten Videorahmendaten in dem Speicher 10 in Folge. Die Decodiereinrichtung der Fig. 1 ist mit einer Anzeige 40 zum Anzeigen der decodierten Videobitströme verbunden, die in dem Speicher 10 gespeichert sind, und zwar unter Steuerung des Steuerteils 20 bei einem Bildschirm, sowie mit einer Speichereinrichtung 50 zum Speichern der decodierten Videorahmendaten, die in dem Speicher 10 gespeichert sind, durch den Steuerteil 20, und einer Übertragungsleitung für die Übertragung der decodierten Videorahmendaten, die in dem Speicher 10 gespeichert sind, durch den Steuerteil 20.
Unter Bezug auf die Fig. 2a ist zu erkennen, daß der in der Fig. 1 gezeigte Videorahmenspeicher 10 einen ersten Bereich 10a zum Speichern der decodierten I-Videorahmendaten in Folge enthält, sowie einen zweiten Bereich 10b zum Speichern der decodierten I-Videorahmendaten, einen dritten Bereich 10c zum Speichern der decodierten P-Videorahmendaten und einen vierten Bereich 10d zum Speichern der decodierten B- Videorahmendaten.
Zum Implementieren eines Bewegtbilds können die MPEG- Standardbitströme lediglich zwei Arten von Bitströmen enthalten, d. h. die I- und P-Bildbitströme. In diesem Fall wird der vierte Bereich des in Fig. 2a gezeigten Speichers nicht benützt, und es wird lediglich der erste bis dritte Bereich 10a-10c benützt. In diesem Zusammenhang können der in Fig. 2a gezeigte zweite Bereich 10b und der dritte Bereich 10c wie in Fig. 2b dargestellt werden; der zweite Bereich 10b kann in einen Bereich 10b1 zum Speichern eines oberen Abschnitts der I-Bildvideorahmendaten und einen Bereich 10b2 zum Speichern eines unteren Abschnitts desselben unterteilt werden, und der dritte Bereich 10c kann in einen Bereich 10c1 zum Speichern eines oberen Abschnitts zum Speichern der P- Bildvideorahmendaten und einen Bereich 10b2 zum Speichern eines unteren Abschnitts derselben unterteilt werden.
Bei dem üblichen Decodierverfahren speichert bei Empfang der komprimierten I-, P- und B-Bild-Videobitströme von der Übertragungsseite (beispielsweise von einer Sendestation) der in Fig. 1 gezeigte Speicher 10 in Folge die Videobitströme. Unter Steuerung des Steuerteils 10 liest der Decodierer 30 die gespeicherten Videobitströme in Folge und decodiert dies als I-, P- und B-Bild-Videorahmendaten, die anschließend in den zugeordneten Bereichen 10b-10d des Speichers 10 durch den Steuerteil 20 gespeichert werden. Da jeder der zweiten bis vierten Bereiche 10b-10d nach Fig. 2b zum Speichern der zugeordneten decodierten Videorahmendaten ausgebildet ist, weist jeder von diesen eine Kapazität zum Speichern eines gesamten Videorahmendatenwerts auf. Sobald die I-, B- und P- Bildvideorahmendaten in den zugeordneten Bereichen 10b-10d des Speichers 10 vollständig gespeichert sind, zeigt der Steuerteil 20 diese an der Anzeige 40 an, überträgt sie im Fall einer Anforderung an eine andere Speichereinrichtung 50 oder überträgt sie über die Übertragungsleitung für die Übertragung zu einer anderen Einrichtung. Der Decoder 30 bezieht sich auf einen Rückwärts-I-Bildvideobitstrom, der in dem ersten Bereich 10a gespeichert ist, einen B- Bildvideobitstrom und einen Rückwärts-P-Bildvideobitstrom dann, wenn der Decoder 30 den P-Bildvideobitstrom decodiert.
Bei. Codierung auf der Übertragungsseite weist jeder der MPEG- Standard-Videobitströme ein System auf, wie es in Fig. 2b gezeigt ist. Unter Bezug auf die Fig. 2b ist zu erkennen, daß einer der gemäß dem MPEG-Standard komprimierten Videobitströme einen oberen Abschnitt 60 und einen unteren Abschnitt 70 enthält, wobei jeder dieser Abschnitte ein oberes Feld 60a und 70a und ein unteres Feld 60b und 70b aufweist.
Eine Folge einer Bildreproduktion anhand eines MPEG- Standardbitstroms mit der zuvor erläuterten Systematik wird nun unter Bezug auf die Fig. 2c erläutert. Die Fig. 2c stellt ein Zwischenabtast-NTSC-Sendesystem dar, das als Beispiel gewählt wurde.
Unter Bezug auf die Fig. 2b ist zu erkennen, daß Abtastzeilen 1, 3, . . ., 239, die zu dem obersten Feld 60a des oberen Abschnitts 60 gehören, in dem ersten Zeitpunkt auf einem Bildschirm angezeigt werden, und daß Abtastzeilen 241, . . ., 477 und 479, die zu dem obersten Feld 70a des unteren Abschnitts 70 gehören, anschließend auf dem Bildschirm angezeigt werden. Anschließend werden Abtastzeilen 2, 4, . . ., 240, die zu dem unteren Feld 60b des oberen Abschnitts 60 gehören, auf einem Bildschirm angezeigt, und Abtastzeilen 242, . . ., 478 und 480, die zu dem untersten Feld 70b des unteren Abschnitts 70 gehören, werden auf dem Bildschirm angezeigt. Dies bedeutet, daß - wie in Fig. 2c gezeigt - das oberste Feld 60a des oberen Abschnitts 60 und das oberste Feld 70a des unteren Abschnitts 70 die Bestandteile eines ungeraden Feldes bilden, und daß das untere Feld 60b des oberen Abschnitts 60 und das unterste Feld 70b des unteren Abschnitts 70 ein gerades Feld bilden. Wie allgemein bekannt, bilden ein ungerades Feld und ein gerades Feld einen Videorahmen. Zusätzlich werden bei der Zwischenabtastung zunächst ungeradzahlige Abtstzeilen an dem Bildschirm angezeigt, und anschließend werden die geradzahligen Abtastzeilen auf dem Bildschirm angezeigt.
Gemäß der vorhergehenden Erläuterung werden in dem üblichen Decodierverfahren durch Decodierung in dem Decodierer 30 alle I-, P- und B-Videorahmendaten erhalten, und sämtliche Daten werden in den zugeordneten Bereichen 10b-10d des Speichers 10 gespeichert und von dem Steuerteil 20 gemäß der festgelegten Folge angezeigt. Demnach sollte jeder der Bereiche 10b-10d des Speichers 10 eine Kapazität aufweisen, mit der sich sämtliche Videorahmendaten jedes Bilds speichern lassen.
Die Fig. 2d zeigt ein Diagramm zum Darstellen von Details des zweiten Bereichs 10b und des dritten Bereichs 10c in dem Speicher 10 für die in Fig. 2a gezeigten I- und P- Videorahmendaten.
Unter Bezug auf die Fig. 2d ist zu erkennen, daß in dem Speicher 10 der zweite Bereich 10b einen Abschnitt 10b1 zum Speichern des oberen Abschnitts und einen Abschnitt 10b2 zum Speichern des unteren Abschnitts der I-Bildvideorahmendaten enthält. Zusätzlich enthält der dritte Bereich 10c einen Abschnitt 10c1 zum Speichern des oberen Abschnitts und einen Bereich 10c2 zum Speichern des unteren Abschnitts der P- Bildvideorahmendaten. Eine Kapazität jedes dieser Abschnitte entspricht 25% der Kapazität, mit der sich sämtliche I- und P-Bildvideorahmendaten Speichern lassen.
Die derart in dem zweiten bis vierten Bereich 10b-10d des Speichers 10 gespeicherten I-, P- und B-Bildvideorahmendaten werden entweder über die Anzeige 40 gemäß einer festgelegten Folge angezeigt oder in der Speichereinrichtung 50 übertragen oder an eine andere Einrichtung über die Übertragungsleitung übertragen, und zwar durch den Steuerteil 20.
Die Fig. 3 zeigt ein Referenzsystem zum Codieren zwischen den I-, P- und B-Bildvideorahmen bei dem MPEG-Standard.
Bei dem MPEG-Standard wird eine I-Folge eines Bewegtbilds in mehrere Videorahmen codiert, d. h. in Einheiten von Gruppeneinheiten. Die Gruppe enthält mehrere Videorahmen. Wie erläutert, enthalten die mehreren Videorahmen jeder Gruppe I- (intracodierte)-Videorahmendaten, P-(prediktorcodierte)- Videorahmendaten und B-(bidirektional prediktorcodierte)- Videorahmendaten.
Die Referenzbeziehung zwischen diesen drei Videorahmendaten ist ebenfalls in Fig. 3 gezeigt.
Unter Bezug auf die Fig. 3 ist zu erkennen, daß in jeder Gruppe P-Bildvideorahmendaten unter Bezug auf deren Vorwärts- I-Bildvideorahmendaten codiert werden und daß B- Bildvideorahmendaten unter Bezug auf deren Rückwärts-I- Bildvideorahmendaten und deren Vorwärts-P- Bildvideorahmendaten codiert werden. Diese Rahmendaten weisen auch dieselben Beziehungen beim Codieren auf. Die Pfeile in der Fig. 3 geben Bezugsrichtungen/Referenzrichtungen wieder. Da der I-Bildvideobitstrom ledilgich mit Information im Zusammenhang mit sich selbst codiert wird, ist das Kompressionsverhältnis nicht vergleichsweise hoch. Der P- Bildvideobitstrom wird unter Bezug auf einen Rückwärts-I- Bildrahmen oder einen anderen Rückwärts-P-Bildrahmen codiert. In diesem Fall läßt sich aufgrund der Tatsache, daß der P- Bildvideobitstrom durch synchrone Kompensierung codiert wird, ein Kompressionsverhältnis erzielen, das höher als beim I- Bildvideobitstrom ist. Jedoch können aufgrund der Tatsache, daß der P-Bildrahmen unter Bezug auf einen Rückwärts-P- Bildrahmen jederzeit codiert wird, leichte Decodierfehler auftreten. In der Zwischenzeit ist der B-Bildrahmen unter gleichzeitigem Bezug auf Rückwärts- und Vorwärts-I- und P- bilder codiert, und ein hochkomprimierter B-Bildvideorahmen ist erhältlich. Bei dem MPEG-Algorithmus werden die Frequenzen und Positionen der I-Bildrahmen in Abhängigkeit von einer Zufallszugänglichkeit oder einer Frequenz eines Szenenwechsels ausgewählt. Allgemein bestehen enge Beziehungen zwischen Videorahmen bei einem Bewegtbild.
Kommen sämtliche I-, P- und B-Bildvideorahmendaten nach dem MPEG-Standard zur Anwendung, so beträgt die Maximalgröße eines Bilds ungefähr 1,49 Mbyte bei dem NTSC-Sendesystem und 1,78 Mbyte bei dem PAL-Sendesystem. Demnach ist eine Speichergröße für diese Kapazitäten beim Decodieren erforderlich. Wird zusätzlich hierzu der in Fig. 2a gezeigte erste Bereich 10a betrachtet, der zum Speichern empfangener Videobitströme vorgesehen ist, so ist eine Speichergröße mit einer Kapazität von mehr als 2 Mbyte erforderlich.
Wie erläutert, können Videobitströme nach dem MPEG-Standard lediglich mit I- und P-Bildvideorahmen ohne B-Bildvideorahmen codiert werden. In diesem Fall ist eine Speichergröße mit einer Kapazität von 0,99 Mbyte zum Decodieren in dem NTSC- Sendesystem erforderlich, sowie eine Speichergröße einer Kapazität von 1,19 Mbyte zum Decodieren in dem PAL- Sendesystem. Da in diesem Fall lediglich die I- und P- Bildrahmendaten gespeichert werden, ist eine Speichergröße erforderlich, die eine um einen Rahmendatenwert gegenüber einem Hauptprofil zum Speichern aller I-, P- und B- Bildvideorahmendaten reduzierte Kapazität aufweist. Da jedoch ein Speicher mit einer Kapazität von erheblich mehr als 1 Mbyte immer noch erforderlich ist, besteht ein Problem dahingehend, daß die Herstellungskosten für Videoanwendungen hoch sind.
Demnach ist die vorliegende Erfindung auf ein Verfahren zum Decodieren von Videobitströmen nach dem MPEG-Standard gerichtet, das im wesentlichen eines oder mehrere Probleme aufgrund der Begrenzungen und Nachteile bei dem Stand der Technik vermeidet.
Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Verfahrens zum Decodieren von Videobitströmen nach dem MPEG-Standard, mit dem sich die Kapazität eines Speichers für den Einsatz beim Decodieren der Bitströme reduzieren läßt.
Zusätzliche Merkmale und Vorteile der Erfindung werden bei der nachfolgenden Beschreibung herausgestellt, und sie ergeben sich zum Teil aus der Beschreibung oder sie lassen sich durch die praktische Umsetzung der Erfindung erfahren. Die Aufgaben und andere Vorteile der Erfindung werden durch die Struktur realisiert und erzielt, die insbesondere in der schriftlichen Beschreibung und den Patentansprüchen hiervon sowie in der beigefügten Zeichnung herausgestellt ist.
Zum Erzielen dieser und weiterer Vorteile und in Übereinstimmung mit dem Zweck der vorliegenden Erfindung, so wie sie ausgeführt und allgemein beschrieben ist, enthält das Verfahren zum Decodieren von Videobitströmen nach dem MPEG- Standard die Schritte: Empfangen eines Videobitstroms eines I-Bilds und eines Videobitstroms eines P-Bilds in Folge und Speichern jedes I-Bilds und P-Bilds mit einem oberen Abschnitt und einem unteren Abschnitt in einem ersten Speicher, wobei jeder der Abschnitte ein oberstes Feld und ein unterstes Feld aufweist; Decodieren des gespeicherten oberen Abschnitts des I-Bilds und Speichern in einem ersten Bereich eines zweiten Speichers; Decodieren des gespeicherten unteren Abschnitts des I-Bilds und Speichern in einem zweiten Bereich des zweiten Speichers; Decodieren des gespeicherten oberen Abschnitts des P-Bilds und gleichzeitige Anzeige der in den ersten und zweiten Bereichen gespeicherten obersten Felder des I-Bilds und Speichern des oberen Abschnitts des P- Bilds in einem dritten Bereich des zweiten Speichers; und Decodieren des unteren Abschnitts des P-Bilds, Warten auf die Anzeige der obersten Felder des I-Bilds und einer festgelegten Zahl von Abtastzeilen des unteren Felds des I- Bilds, und Speichern des decodierten unteren Abschnitts des P-Bilds in dem ersten Bereich.
Es ist zu erkennen, daß sowohl die vorhergehende allgemeine Beschreibung und die nachfolgende detaillierte Beschreibung beispielhaft und erläuternd durchgeführt werden und hierdurch eine weitere Erläuterung der beanspruchten Erfindung beabsichtigt wird.
Die beiliegende Zeichnung, die für ein weiteres Verständnis der Erfindung vorgesehen und in dieser Beschreibung enthalten ist und einen Teil von dieser bildet, zeigt Ausführungsformen der Erfindung, und sie dient zusammen mit der Beschreibung der Erläuterung der Prinzipien der Zeichnung/Erfindung; in der Zeichnung zeigen:
Fig. 1 ein Blockschaltbild eines Systems einer üblichen Einrichtung zum Decodieren von Videobitströmen nach dem MPEG-Standard;
Fig. 2a-2d Blockschaltbilder zum Darstellen üblicher Rahmenspeicherstrukturen;
Fig. 3 eine übliche Prediktorstruktur zwischen Bildern;
Fig. 4 eine Rahmenspeicherstruktur mit Decodierung lediglich der I- und P-Bilder in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung;
Fig. 5a-5D Schritte eines Prozesses, bei dem in einem MPEG- Decoder in Übereinstimmung mit der vorliegenden Erfindung Videodaten decodiert werden, die jedem der Decodierbereiche in einem Rahmenspeicher zugeführt wurden; und
Fig. 6 ein Flußdiagramm zum Darstellen eines Verfahrens zum Decodieren eines Videos in einem Rahmenspeicher eines MPEG-Decoders in Übereinstimmung mit der vorliegenden Erfindung.
Nun erfolgt ein detaillierter Bezug auf die bevorzugten Ausführungsformen der vorliegenden Erfindung, von der Beispiele in der beiliegenden Zeichnung dargestellt sind.
Die Erläuterung einer Decodiereinrichtung bei einer Videoanwendung der vorliegenden Erfindung wird weggelassen, da deren Decodiersystem mit dem des in Fig. 1 gezeigten üblichen Systems übereinstimmt. Die Zielrichtung eines Decodierverfahrens der vorliegenden Erfindung besteht in einem in dem in Fig. 1 gezeigten Speicher 10 zu speichernden Systemprogramm. Von den drei Arten von Bildern nach dem MPEG- Standard sind zwei Arten von Bildern, d. h. I- und P-Bilder, im Rahmen des Verfahrens der vorliegenden Erfindung anwendbar. Das Verfahren einer bevorzugten Ausführungsform der vorliegenden Erfindung läßt sich bei dem NTSC-Sendesystem anwenden, das ein Zwischenabtastsystem aufweist.
Der in Fig. 1 gezeigte Speicher 10 weist eine Struktur auf, wie sie in Fig. 4 gezeigt ist, und zwar zum Implementieren des Verfahrens einer bevorzugten Ausführungsform der vorliegenden Erfindung. Die Fig. 5a-5f zeigen Schritte eines Prozesses, bei dem in einem MPEG-Decoder in Übereinstimmung mit der vorliegenden Erfindung Videodaten decodiert werden, die jedem Decodierbereich in einem Rahmenspeicher zugeführt wurden, und die Fig. 6 zeigt ein Flußdiagramm zum Darstellen eines Verfahrens zum Decodieren eines Videos in einem Rahmenspeicher eines MPEG-Decoders in Übereinstimmung mit der vorliegenden Erfindung.
Unter Bezug auf die Fig. 4 ist zu erkennen, daß der in Fig. 1 gezeigte Speicher 10 einen ersten Speicherbereich 80 zum Speichern von I- und P-Bildvideorahmendaten aufweist, sowie einen zweiten Speicherbereich 90 zum Speichern von Bitströmen, und der erste Speicherbereich 80 enthält einen ersten Abschnitt 80a, einen zweiten Abschnitt 80b und einen dritten Abschnitt 80c. Jeder der Abschnitte 80a-80c weist eine Kapazität auf, mit der sich 25% jedes Videorahmendatenwerts speichern lassen. Demnach weist gemäß der vorliegenden Erfindung der erste Speicherbereich 80 für den Einsatz beim Decodieren eine Kapazität auf, mit der sich lediglich 75% jedes Videorahmendatenwerts speichern lassen; jeder Abschnitt 80a, 80b und 80c des ersten Speicherbereichs 80 weist eine 3/4-Kapazität des üblicherweise in dem MPEG- Decoders eingesetzten Speichers auf. Der erste Speicherbereich 80 des Speichers 10 weist eine Kapazität auf, mit der sich lediglich ein I-Bildvideobitstrom decodieren läßt, der ein Basisbild repräsentiert, sowie ein P- Bildvideobitstrom, der auf den I-Bildbideobitstrom als ein Basisbild beim Erzielen einer Bewegungskompensation Bezug nimmt. Bei dem Decodierverfahren der vorliegenden Erfindung beträgt die Kapazität eines für die Einrichtung zum Decodieren der MPEG-Bitströme erforderlichen Speichers ungefähr 0,74 Mbyte im Falle des NTSC-Sendesystems und ungefähr 0,89 Mbyte im Fall eines PAL-Sendesystems. Demnach beträgt, wie erläutert, die Kapazität eines für eine Decodiereinrichtung gemäß der vorliegenden Erfindung erforderlichen Speichers nicht mehr als 1 Mbyte im Fall eines Sendesystems.
Das Verfahren zum Decodieren von Videobitströmen nach dem MPEG-Standard in Übereinstimmung mit der vorliegenden Erfindung wird unter Bezug auf die Fig. 5a-5f und 6 beschrieben.
Unter Bezug auf die Fig. 5a-5f und 6 ist zu erkennen, daß der Speicher 10 I- und P-Bildvideobitströme nach dem MPEG- Standard infolge von einer Übertragungsseite (beispielsweise einem Sendesystem) empfängt und diese in einem zweiten Bereich 90 gemäß Fig. 4 unter Steuerung des Steuerteils 20 speichert. Werden der I- und P-Bildvideobitstrom in dem zweiten Bereich 90 nach Fig. 4 gespeichert, so liest der in Fig. 1 gezeigte Decoder 30 diese ein und decodiert die Bitströme. Wie in Fig. 2b gezeigt ist, weist jeder der Videobitströme einen oberen Abschnitt und einen unteren Abschnitt auf, und jeder der Abschnitte weist ein oberes Feld und ein unteres Feld auf. Demnach decodiert, wie in Fig. 5a und Schritt S101 nach Fig. 16 gezeigt ist, der Decoder 30 zunächst den oberen Abschnitt des I-Bildvideobitstroms I-Up, der ein Referenzvideo darstellt, und speichert ihn in dem ersten Abschnitt 80a des ersten Bereichs 80 in dem Speicher 10. Da der obere Abschnitt das oberste Feld und das unterste Feld aufweist, wird zunächst das oberste Feld und anschließend das unterste Feld gespeichert. Anschließend wird der untere Abschnitt des I-Bildvideobitstroms decodiert, und er wird in dem zweiten Abschnitt 80b des zweiten Speicherbereichs 80 in der Folge von dem obersten Feld zu dem untersten Feld gespeichert, wie in Fig. 5b und dem Schritt S101 nach Fig. 6 gezeigt ist. Wie in Fig. 5c und Schritt S104 nach Fig. 6 gezeigt, decodiert gleichzeitig mit der Anzeige der decodierten oberen Felder des in dem ersten Abschnitt 80a und dem zweiten Abschnitt 80b gespeicherten I-Bilds der Decodierer 30 den oberen Abschnitt des P1-Bildvideobitstroms, der in dem zweiten Speicherbereich 90 gespeichert ist, unter Bezug auf den I-Bildvideobitstrom, und er speichert den oberen Abschnitt P1 up des decodierten P-Bilds in dem dritten Abschnitt 80c. Anschließend hält, wie in Fig. 5d und Schritt S103 nach Fig. 6 gezeigt, der Decodierer 30 solange mit der Decodierung des unteren Abschnitts des P1-Bilds an, bis die decodierten untersten Felder des im ersten Abschnitt 80a und dem zweiten Abschnitt 80b gespeicherten I-Bilds bis zu einer festgelegten Abtastzeilenzahl angezeigt sind. Wie in Fig. 5e und den Schritten S104 und S105 nach Fig. 6 gezeigt, liest dann, wenn die unteren Felder des I-Bilds gemäß der festgelegten Abtastzeilenzahl angezeigt sind, der Decoder den unteren Abschnitt P1 down des in dem zweiten Speicherbereichs 90 gespeicherten P1-Bildvideobitstroms ein und decodiert den unteren Abschnitt P1 down unter Bezug auf den I- Bildvideobitstrom. Dieser decodierte P1 down-Bildabschnitt wird in dem ersten Abschnitt 80a in der Reihenfolge von dem obersten Feld zu dem untersten Feld gespeichert. Anschließend liest, wie in Fig. 5e und Schritt S106 nach Fig. 6 gezeigt, gleichzeitig mit der Anzeige des jeweiligen obersten Felds des oberen Abschnitts und des unteren Abschnitts des in dem dritten Abschnitt 80c und dem ersten Abschnitt 80a gespeicherten P1-Bilds der Steuerteil 20 den oberen Abschnitt des in dem zweiten Speicherbereich 90 gespeicherten P2-Bilds und decodiert den oberen Abschnitt unter Bezug auf den I- Bildvideobitstrom. In diesem Zeitpunkt ist der zweite Abschnitt 80b des ersten Speicherbereichs 80 leer. Demnach sortiert der Steuerteil 20 den decodierten oberen Abschnitt des P2-Bilds in das oberste Feld und das unterste Feld aus, und speichert den zweiten Abschnitt 80b in Folge. Wie in Fig. 5f und dem Schritt S107 nach Fig. 6 gezeigt, hält der Steuerteil 20 mit der Decodierung des unteren Abschnitts des P2-Bilds solange an, bis alle obersten Felder des oberen Abschnitts und des unteren Abschnitts des P1-Bilds, die jeweils in dem dritten Abschnitt 80c und dem ersten Abschnitt 80a gespeichert sind, angezeigt werden, und anschließend erfolgt die Anzeige der P1-Bild-Grundzeilen bis zu einer festgelegten Zahl von Abtastzeilen. Wie in Fig. 5f und Schritt S108 nach Fig. 6 gezeigt, bestimmt der Steuerteil 20, ob alle obersten Felder des oberen Abschnitts und des unteren Abschnitts des jeweils in dem dritten Abschnitt 80c und dem ersten Abschnitt 80d gespeicherten P1-Bilds angezeigt wurden, und anschließend eine Anzeige der P1-Bild-Grundzeilen bis zu einer festgelegten Zahl von Abtastzeilen erfolgte, und wird eine derartige Anzeige festgestellt, so beginnt der Steuerteil 20 mit der Decodierung des unteren Abschnitts des P2-Bilds. Wie in Fig. 5f und dem Schritt S109 nach Fig. 6 gezeigt, wird der untere Abschnitt des P2-Bilds nach der Anzeige des obersten Felds des P1-Bilds und einer festgelegten Zahl von Abtastzeilen, die in dem dritten Bereich 80c gespeichert sind, decodiert, damit eine Überlappung des untersten Felds des P1-Bilds und des oberen Abschnitts des P1-Bilds vermieden wird. Anschließend überprüft, wie in Schritt S110 gezeigt, der Steuerteil 20, ob ein anderes zu decodierendes Bild in dem zweiten Speicherbereich 90 des Speichers 10 vorliegt. Liegt in dem zweiten Speicherbereich 90 ein anderer zu decodierender Bildvideobitstrom vor, so werden die Schritte zwischen S105 bis S110 nach Fig. 6 wiederholt. Demnach kann festgestellt werden, daß sich die Speichergröße bei dem Verfahren der vorliegenden Erfindung um 25% gegenüber der Speichergröße bei dem üblichen Verfahren (vgl. Fig. 2d) reduzieren läßt. Wie erläutert, werden aufgrund der Tatsache, daß die Videoströme komprimiert sind, d. h. in Makroblockeinheiten codiert sind, die Videobitströme ebenfalls in Makroblockeinheiten decodiert.
Wie erläutert, ermöglicht die reduzierte Größe des zum Decodieren der I- und P-Bildvideobitströme nach dem MPEG- Standard erforderlichen Speichers gemäß der vorliegenden Erfindung eine Verringerung der Herstellungskosten des Decoderteils bei Videoanwendungen.
Für die mit dem Stand der Technik Vertrauten ist offensichtlich, daß zahlreiche Modifikationen und Variationen bei dem Verfahren zum Herstellen einer Halbleitereinrichtung der vorliegenden Erfindung möglich sind, ohne von dem Sinngehalt und Schutzbereich der Erfindung abzuweichen. Demnach wird beabsichtigt, daß die vorliegende Erfindung die Modifakationen und Variationen dieser Erfindung mit einschließt, vorausgesetzt, daß sie innerhalb des Schutzbereichs der angefügten Patentansprüche und deren Äquivalente liegen.

Claims (6)

1. Verfahren zum Decodieren eines Videobitstroms nach MPEG- Standard, enthaltend die Schritte:
Empfangen eines Videobitstroms eines I-Bilds und eines Videobitstroms eines P-Bilds in Folge und Speichern jedes I-Bilds und P-Bilds mit einem oberen Abschnitt und einem unteren Abschnitt in einem ersten Speicher (90), wobei jeder der Abschnitte ein oberstes Feld und ein unterstes Feld aufweist;
Decodieren des gespeicherten oberen Abschnitts des I- Bilds und Speichern in einem ersten Bereich (80a) eines zweiten Speichers (80);
Decodieren des gespeicherten unteren Abschnitts des I- Bilds und Speichern in einem zweiten Bereich (80b) des zweiten Speichers (80)
Decodieren des gespeicherten oberen Abschnitts des P- Bilds und gleichzeitige Anzeige der in den ersten und zweiten Bereichen (80a, 80b) gespeicherten obersten Felder des I-Bilds und Speichern des oberen Abschnitts des P-Bilds in einem dritten Bereich (80c) des zweiten Speichers (80); und
Decodieren des unteren Abschnitts des P-Bilds, Warten auf die Anzeige der obersten Felder des I-Bilds und einer festgelegten Zahl von Abtastzeilen des unteren Felds des I-Bilds, und Speichern des decodierten unteren Abschnitts des P-Bilds in dem ersten Bereich (80a).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Videobitströme in Makroblockeinheiten codiert und decodiert werden.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass jeder der empfangenen I- und P-Bildvideobitströme ein Zwischenabtast-NTSC-Sendesignal ist.
4. Verfahren zum Decodieren von Videobitströmen nach MPEG- Standard, enthaltend die Schritte:
Empfangen (S101) eines Videobitstroms eines I-Bilds und eines Videobitstroms mehrerer P-Bilder (P1, P2) in Folge und Speichern jedes I-Bilds und jedes der P-Bilder (P1, P2) mit einem oberen Abschnitt und einem unteren Abschnitt in einem ersten Speicher (90), wobei jeder der Abschnitte ein oberstes Feld und ein unterstes Feld aufweist;
Decodieren des oberen Abschnitts des gespeicherten I- Bilds (I, up) und Speichern in einem ersten Bereich (80a) eines zweiten Speichers (80);
Decodieren des unteren Abschnitts des I-Bilds (I, down) und Speichern in einem zweiten Bereich (80b) des zweiten Speichers (80);
Decodieren des oberen Abschnitts des gespeicherten ersten P-Bildvideobitstroms (P1, up) und Speichern des oberen Abschnitts des decodierten ersten P-Bilds in einem dritten Bereich (80c) des zweiten Speichers (80) dann, wenn die obersten Felder des in dem ersten und zweiten Bereich (80a, 80b) gespeicherten I-Bilds angezeigt (S102) werden;
Warten (S104) auf die Anzeige des untersten Felds des I- Bilds (I, down) bis zu einer festgelegten Zahl von Abtastzeilen hiervon;
Warten auf das Decodieren des unteren Abschnitts des ersten P-Bilds (P1, down);
Decodieren (S105) des unteren Abschnitts des ersten P- Bilds (P1, down) und Speichern in dem ersten Bereich (80a) des zweiten Speichers (80) dann, wenn das unterste Feld des I-Bilds (I, down) bis zu einer festgelegten Zahl von Abtastzeilen hiervon angezeigt ist;
Decodieren (S106) des oberen Abschnitts des zweiten P- Bilds (P2, up) und Speichern in dem zweiten Bereich (80b) des zweiten Speichers (80) dann, wenn das oberste Feld des ersten P-Bilds (P1, up) angezeigt ist;
Anhalten (S107) der Decodierung des unteren Abschnitts des zweiten P-Bilds (P2, down) solange, bis das unterste Feld des ersten P-Bilds (P1, down) bis zu einer festgelegten Zahl von Abtastzeilen angezeigt ist;
Decodieren (S109) des unteren Abschnitts des zweiten P- Bilds (P2, down) und Speichern in einem dritten Bereich (80c) des zweiten Speichers (80) dann, wenn das unterste Feld des ersten P-Bilds bis zu einer festgelegten Zeit von Abtastzeilen angezeigt ist; und
Wiederholen (S110) der vorgenannten Schritte dann, wenn ein anderer P-Bildvideobitstrom zugeführt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Videobitströme in Makroblockeinheiten codiert und decodiert werden.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass jeder der empfangenen I- und P-Bildvideobitströme ein Zwischenabtast-NTSC-Sendesignal ist.
DE1996143672 1996-04-09 1996-10-22 Verfahren zum Decodieren eines Videobitstroms nach MPEG-Standard Expired - Fee Related DE19643672C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960010658A KR100215824B1 (ko) 1996-04-09 1996-04-09 엠펙 디코더의 프레임 메모리 및 영상 데이타 디코딩방법

Publications (2)

Publication Number Publication Date
DE19643672A1 DE19643672A1 (de) 1997-10-16
DE19643672C2 true DE19643672C2 (de) 2002-05-08

Family

ID=19455358

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996143672 Expired - Fee Related DE19643672C2 (de) 1996-04-09 1996-10-22 Verfahren zum Decodieren eines Videobitstroms nach MPEG-Standard

Country Status (6)

Country Link
US (1) US6118818A (de)
JP (1) JP2878661B2 (de)
KR (1) KR100215824B1 (de)
DE (1) DE19643672C2 (de)
FR (1) FR2747260B1 (de)
GB (1) GB2312127B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306371B1 (ko) * 1997-12-30 2001-10-19 박종섭 두개의메모리제어기를가지는엠펙(mpeg)복원장치및복원방법
JP3282577B2 (ja) * 1998-03-02 2002-05-13 日本電気株式会社 画像処理装置
KR100385620B1 (ko) * 2000-09-22 2003-05-28 (주)웰파인 개량된 엠펙 부호화 방법 및 이를 이용한 동영상 전송시스템 및 그 방법
KR100393666B1 (ko) * 2001-03-20 2003-08-06 (주)다넷 동영상 압축 방법 및 시스템
US7245821B2 (en) * 2001-05-31 2007-07-17 Sanyo Electric Co., Ltd. Image processing using shared frame memory
JP4060270B2 (ja) * 2001-09-19 2008-03-12 トムソン ライセンシング 送信装置と受信装置の間においてビデオのライン・データを遅延させる装置および方法
EP1383339A1 (de) * 2002-07-15 2004-01-21 Matsushita Electric Industrial Co., Ltd. Speicherverwaltungsverfahren für Videosequenzbewegungsschätzung und -kompensation
JP3934568B2 (ja) * 2003-03-04 2007-06-20 松下電器産業株式会社 動画符号化方法および装置
JP4315731B2 (ja) 2003-05-16 2009-08-19 株式会社ルネサステクノロジ 画像復号表示装置
US20040264579A1 (en) * 2003-06-30 2004-12-30 Sandeep Bhatia System, method, and apparatus for displaying a plurality of video streams
US7486297B2 (en) * 2003-09-22 2009-02-03 Ati Technologies, Inc. Method and apparatus for image processing in a handheld device
US7848428B2 (en) * 2004-06-17 2010-12-07 Broadcom Corporation System and method for reducing visible artifacts in video coding using multiple reference pictures
JP4342424B2 (ja) * 2004-11-11 2009-10-14 株式会社東芝 映像信号処理装置
US7822277B2 (en) 2005-08-31 2010-10-26 Ati Technologies Ulc Method and apparatus for communicating compressed video information
JP5136470B2 (ja) 2009-03-06 2013-02-06 富士通株式会社 動画像符号化装置及び動画像符号化方法
KR102312681B1 (ko) * 2015-03-17 2021-10-13 한화테크윈 주식회사 영상 처리 시스템 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220425A (en) * 1990-04-04 1993-06-15 Canon Kabushiki Kaisha Image processing apparatus and method having improved control of plural image memories
US5398072A (en) * 1993-10-25 1995-03-14 Lsi Logic Corporation Management of channel buffer in video decoders
EP0696874A2 (de) * 1994-08-10 1996-02-14 General Instrument Corporation Of Delaware DRAM Abbildung für einen digitalen Bilddatendekomprimierungsprozessor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2703535A1 (fr) * 1993-03-31 1994-10-07 Philips Electronique Lab Procédé et dispositif pour décoder des images comprimées.
US5386233A (en) * 1993-05-13 1995-01-31 Intel Corporation Method for efficient memory use
EP0710028A3 (de) * 1994-10-28 2000-01-19 Kabushiki Kaisha Toshiba Vorrichtung zur Bilddekodierung
US5646693A (en) * 1994-11-04 1997-07-08 Cismas; Sorin Memory utilization for video decoding and display with 3:2 pull-down
FR2731864B1 (fr) * 1995-03-14 1997-06-06 Sgs Thomson Microelectronics Decodeur mpeg a capacite memoire reduite

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5220425A (en) * 1990-04-04 1993-06-15 Canon Kabushiki Kaisha Image processing apparatus and method having improved control of plural image memories
US5398072A (en) * 1993-10-25 1995-03-14 Lsi Logic Corporation Management of channel buffer in video decoders
EP0696874A2 (de) * 1994-08-10 1996-02-14 General Instrument Corporation Of Delaware DRAM Abbildung für einen digitalen Bilddatendekomprimierungsprozessor

Also Published As

Publication number Publication date
JPH09284779A (ja) 1997-10-31
DE19643672A1 (de) 1997-10-16
FR2747260B1 (fr) 1999-01-08
FR2747260A1 (fr) 1997-10-10
KR100215824B1 (ko) 1999-08-16
JP2878661B2 (ja) 1999-04-05
KR970073118A (ko) 1997-11-07
GB9706251D0 (en) 1997-05-14
GB2312127A (en) 1997-10-15
GB2312127B (en) 1998-05-27
US6118818A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
DE19643672C2 (de) Verfahren zum Decodieren eines Videobitstroms nach MPEG-Standard
DE69424740T2 (de) Methode zur kodierung zeitveränderlicher bilder und apparat zur kodierung/dekodierung
DE69901018T2 (de) Verfahren und Vorrichtung zur Erzeugung von OSD Daten in einem Videosignal mit kodiertem Format
DE69333742T2 (de) Verfahren und Vorrichtung zur Bildatenkodierung
DE69534358T2 (de) Fernsehsignalaufnahme-, Fernsehsignalaufnahme- und wiedergabe, Fernsehsignalkodierer und Fernsehsignalübertragungsvorrichtung
DE69517856T2 (de) Fernsehbildkodier- und Aufnahmevorrichtung und Fernsehbildkodier-, Aufnahme- und Wiedergabevorrichtung
DE69412834T2 (de) Vorrichtung zur bereitstellung von komprimierten bildsignalen ohne zeilensprung
EP0557310B1 (de) Verfahren zur adaptiven quantisierung zwecks datenreduktion bei der übertragung von digitalen bildern
DE10212911B4 (de) Elektroendoskopsystem mit Elektroendoskopen mit verschiedenen Pixelanzahlen
DE69526470T2 (de) Verfahren und Vorrichtung für die effiziente Adressierung des DRAMs eines Videodekompressionsprozessors
DE69013213T2 (de) Einrichtung zur Zwischenbild-Vorhersagekodierung eines Videosignals.
DE69627920T2 (de) Speichersteuerungsanordnung und Bilddekodierer damit
DE4443910A1 (de) Verfahren zum Steuern von TV-Konferenz-Kommunikationseinrichtungen und TV-Konferenz-Kommunikationseinrichtung
DE69636529T2 (de) Verfahren zum Kodieren und Dekodieren von Bewegtbildsignalen
DE19643376C2 (de) Verfahren zum Speichern von Daten eines Videobildes in einem Speicher
DE69324549T2 (de) Bewegtbilddekodierer
DE69332755T2 (de) Vorrichtung zum Aufnehmen und zur Wiedergabe eines digitalen Videosignals
DE69319852T2 (de) Gerät zur Verarbeitung von kodierten digitalen Signalen variabler Länge und entsprechendes Gerät zur umgekehrten Verarbeitung
DE69523416T2 (de) Verfahren zum Dekodieren komprimierter Bilder
DE69616850T2 (de) Videodecodersystem
EP0836785B1 (de) Verfahren zur dekodierung und kodierung eines komprimierten videodatenstroms mit reduziertem speicherbedarf
DE69225770T2 (de) Einrichtung zur Kodierung von Videosignalen
DE69623055T2 (de) Vorrichtung und verfahren zur erzeugung von osd-nachrichten mit zeilenverdopplung
DE69427236T2 (de) Video signal dekomprimierungssystem und multimode-video-aufwärtswandler
DE69623824T2 (de) Vorrichtung und verfahren zur erzeugung von osd nachrichten mit halbbildverdopplung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee