DE1964358B2 - Fehlerkorrekturanordnung für ein Datenübertragungssystem - Google Patents

Description

Die Erfindung helrviTt eine Fehlerkorrekturanordnung für ein Dalenüberlragungssystem, bestehend

>i> aus einem Coder zur Codierung von Informationsblocks in Codewörler, wobei die C'odcwörlerzu einem («, A:) Codeblock gehören, in dem die Codewörter k Informationsziffern und n — k Fehlerkorrekturziffern haben, und der Codeblock eine Korrekturfähigkeit

_>-, für r zufällige Fehler hat, wobei k/n < (b - I )/h und /) eine ganze Zahl ist.

Der Bedarf für eine genaue Πberlragung und Verarbeitung von digitalen Daten ist für Gebiete wie die Telegraphic, die Telephonic und die Rechner- und

in Automationslechnologie bekannt. Es ist eine Vielzahl von Verfahren entwickelt, um die Genauigkeit der (Übertragung zu verbessern. Solche Verfahren reichen von einfachen Einzelbitfehler-Feststellsystcmen. die das Hinzufügen eines einzelnen Bits zu jedem zu über-

r. (ragenden Datenzeichen oder Wort erfordern, bis zu komplizierten Systemen der Fehlerkorrektur, die das Einstreuen von zahlreichen Parilülskonlrollhits in die Informalionsbits erfordern.

Eis sind Anordnungen entwickelt worden, um /u-

Ui fällige Fehler (Fehler,die in den übertragenen Daten zufällig auftreten), Anhäufung von Fehlern (Fehler, die in »Bündeln« auftreten) oder sowohl zufällige Fehler al·; auch Anhäufungen von Fehlern zu korrigieren. Da Fernsprechübertragungsleitungen sowohl

■η zufälligen Fehlern als auch Fehleranhäufungen unterworfen sind, ist ein beträchtliche Interesse auf das Finden wirksamer Anordnungen zur Korrektur beider Fehlertypen gerichtet worden. Die bisherigen Anordnungen zur Korrektur von Fchleranhäufungen

in oder sowohl von zufälligen Fehlern als von Fehleranhäufungen erforderten eine große Datenspeicherkapazität. Dies ist der Fall, weil derartige Anordnungen im allgemeinen einen ziemlich großen Sicherheitsraum von fehlerfreien Ziffern zwischen den Fehlcr-

Vi anhäufungcn erfordern, um die fehlerhaften Ziffern zu korrigieren. Daher muß eine große Menge von empfangenen Daten normalerweise vor der Decodierung gespeichert werden. Bisher erforderten alle Anordnungen zur Korrektur von Fchlcranhäufungcn

ι» oder sowohl von Ixlileranhäufungen als auch von zufälligen Fehlern eine Speicherung von wenigstens einer Anzahl von Ziffern, die gleich dem Sichelheilsraum war, den die Anordnung erforderte.

Dieses Problem wird durch die Frlindung gelöst,

iii wobei die vorausgesetzte Anordnung eine Speichereinheit enthält, um eine Vielzahl der gerade vorher codierten Wörter zu speichern und eine Addiereinrichtung, die mit dem ('oder und der Speichereinheil

verbunden ist, um die k InformationszifTern eines vorher codierten Worts zu dem gerade vorher codierten Wort zur Korrektur von Fehleranhäufungen zu addieren.

Im Empfänger werden die FehlerkoirekturzilTern wiedergewonnen und verwendet, um zufällige Fehler zu korrigieren, d. h. r oder weniger Fehler, die in einem Wort auftreten. Die Fehlerkorrekturziffcrn werden ferner verwendet, um mehr als r Fehler in einem Wort festzustellen, also Fehleranhäufungen. Nach der Feststellung von Fehleranhäufungen werden die Anzeigen der Wörter, die mehr als r Fehler haben, gespeichert, dann wird die nachfolgende übertragung der InformationszifTern, die aus dem nachfolgenden Wort wiedergewonnen wurden, zu dem diese Ziffern addiert waren, verwendet, um die InformationszifTern zu ersetzen, die den Fehleranhäufungen unterworfen waren.

Bei einem Ausfuhrungsbeispiel der Erfindung enthält die Sendcendslelle einen C'oder.der so eingerichtet ist, daß Blocks von Informationszeichen von einer Informationsquelle in C'odewörler eines [n, k) Blockende mil einer gewissen Korrekturfähigkeit für zulallige Fehler korrigiert werden, wobei im allgemeinen k/n < (h - \)/h und insbesondere für ein spezielles Ausführungsbeispiel k/n = (h - I ),/> und b eine ganze Zahl ist. (Es sei bemerkt, dall weniger als die volle Korreklurfähigkeil für zufällige Fehler des Code benut/( werden kann, so dall die Festslellfähigkeil für zufällige Fehler vergrößert werden kann. Die Wahl hat der Benutzer.) Dann werden Teile jedes /-ten Informationsblocks der [h — I)/ vorher codierten Blocks oder der hiervon abgeleiteten Information /u den Codeuiiilern addiert, wobei / irgendeine gaii/e Zahl ist. Die durch diese Addition erhaltenen Folgen werden dann über den l'ibertragungskanal /ur Empfangsendslelle übertragen.

Jede empfangene Folge wird decodierl. um festzustellen, ob die Anzahl der Fehler in der Folge innerhalb der für den Code gewählten Korreklurfähigkeit für zufällige Fehler liegt. Wenn dies der Fall ist, weiden die Fehler (wenn welche vorhanden sind) in irgendeiner herkömmlichen Fehlerkorrekturart korrigiert und die korrigierten Blocks von Informationszeichen gespeichert. Wenn die Anzahl der Fehler in der empfangenen Folge größer als die Korrekturfähigkcit für zufällige Fehler des Code ist (d. h., eine Fehleranhäufung).dann werden vorher und/oder nachfolgend übertragene fehlerfreie Blocks benutzt, um einen informationsblock zum Ersatz des fehlerhaften Blocks abzuleiten. Die korrigierten Informalionsblocks weiden dann einer Datenverbrauchsschaltung zugeführt.

Die Anforderungen an Sicherheitsraum beträgt bei den obigen Anordnungen (/> I)''' Zeichen, während die Anforderung an die Speicherung in der Empfangsslelle !/) 1/(AlI) Zeichen beträgt. Man sieht also, dall die Anforderungen an die Speicherung sogar geringer als die Anforderung an Sichelhi-iisrauni ist.

Nachfolgend wird die Erfindung au I land der Zeichnungen beschrieben, es zeigen

F i g. I und 2 ein als Beispiel gewähltes allgemeines korreklursystem für zufällige Fehler und Fehleraiihiiufungen nach dem Fifnulungsprinzip.

F i g. $ und 4 ein als Beispiel gewähltes spezielles Korrektursystem für ZuHiIMgC Fehler und Fehleranhäiifiingcn. das einen gekürzten (10.5) Blockcode verwendet,

F i g. 5 die Syndrome, die für den vom System der F i g. 3 und 4 benutzten Code korrigierbare Fehler anzeigen,

F i g. 6 und 7 Darstellungen von als Beispiel gewählten codierten und übertragenen Datenblocks für -. das System der Fig. 3 und 4.

Bevor die Zeichnungen im einzelnen behandelt werden, ist es nützlich, kurz die algebraische Darstellung von Code und Codierprozessen zu diskutieren. Im allgemeinen kann eine Informaiionsfolge von in Α-Zeichen durch ein Polynom der Form

dargestellt werden. Im binären Falle stellen die Koeffizienten ii„, (/,, ... ii_t_! entweder eine »0« oder

π »1« dar. Zum Beispiel kann die binäre Folge 101 101 durch das Polynom 1 + x² + .r' + .v⁵ dargestellt werden. Das A-Zeichendatcnwort wird codiert, indem bits, die den Koeffizienten höherer Ordnung entsprechen, zuerst übertragen werden.

.'(i Ein zyklischer (n, A)-Code kann an Hand eine Generatorpolynoms C(.v) des Grads n — k definiert werden. Das A-Zcichendatenwort wird codiert, in dem das Datenwort mit den angehängten u — k Nullen (dargestellt durch .v"~^Azl(.v)) durch das Generaior-

j) polynom G(.v) dividiert wird. Der Rest R(x), den man bei dieser Division erhält, stellt die Paritätsfolge oder die Parilätszeiehen dar. die dann zu dem Datenwort η" 'Λ(.ν) addiert weiden.

Die codierte Information kann somit dargestellt

κι werden durch

C(X) = v" M(.v) f R(x).

Codierverfahren und Codedarstellungen weiden im einzelnen im Aufsatz »Error Correclinu Codes« von

ι. W.W. Peterson, M.I.T. Press und John Wiley and Sons, I96I, diskutiert.

Es wird nun eine erläuternde algebraische Beschreibung der Erfindung unter Verwendung der oben diskutierten Darstellungen gegeben. Wie oben geschil-

i" dert, werden Blocks oder Folgen von Informationsz.eichen in einen (n, Al-Blockcode mit einer gewissen Korrekturfähigkeit für zufällige Fehler codiert, wobei k/n = (h - \)!h und /> eine ganze Zahl ist. /,(.v) wird benutzt, um den /'-ten Block von Informationszeichen

ii darzustellen. Es sei nun angenommen, daß der Informationsblock /,,,-,„(.v) zu codieren ist, wobei die

vorherigen Blocks /„(.v) /„,_₂„(.y) codiert sind.

Dies geschieht, wie oben angegeben, indem .v" "*/,,, _,),(*) durch das Generatorpolynom des Code

">" ff (.ν) dividiert wird, um einen Rest R

zu erhalten. Das codierte Wort ist somit
.. C₁,, ,,,(V) = A" ^kl_lh ,„(ν)+ K I (.ν" ^kl_lh , „(.v)l (,(ν) I.

Teile jedes /-ten Blocks der vorher codierten (/> - I)/Informalionsblocks weiden dann zn C\_h .,,,(x) addiert, um

_hl, ^A'ih lif(-v) = C₀ ,„(.v) f- /,„ ,„(.ν)

zu erhallen, wobei l\(x) die /-te (iruppe von k/(b 1) Bils des Informationsblocks /,(.v) darstellt. Der Block (Γι M_th ,,,(ν) wird dann über einen übertragungskanal zu einer Empfangsstellc übertragen. Der empfangene Block wird dargestellt durch M*_b^_u,(x), wobei angezeigt wird, daß er Fehler enthalten kann.

In der Emplungsendstelle wird der Block Μ,*,,_|_|((.ν) empfangen und gespeichert. Die vorher übertragenen (h- I)/ Block.« werden ebenfalls entlang gespeichert und bearbeite!, um festzustellen, ob die Anzahl der Fehler in den Blocks die Korrckturfähigkeil für zu- ·-> füllige Fehler des Code übersteigt. Wenn ein Block gefunden wird, der mehr Fehler enthält.als die Fehlcrkorrckturfähiglceit des Code verträgt, dann wird eine Anzeige in einer Kennspeichercinheit gespeichert, daß der Block unrichtig war. Wenn andererseits ein Block κι gefunden wird, der nicht mehr Fehler enthält, als die Fehlcrkorrckti.irfähigkeit des Code vertragt, wird der Block korrigiert und eine Anzeige gespeichert, daß der Block richtig war.

Nach Empfang des Blocks M₁^ __I)((x) zeigt die Kenn- π einheit an, daßjeder /-te Block der vorher empfangenen Informationsbiocks

richtig ist, werden Teile dieser Blocks

von M*_h__n,(.x| subtrahiert um Q₁-, „(x). C_(ll_,>,(.*) wird dann in der herkömmlichen Weise decodiert. Wenn die Anzahl der Fehler in C_(l)__n,(x) die Korrck- 2i turfähigkeit des Code für zufällige Fehler nicht übersteigt, dann wird C,_h._u,{x) korrigiert und der Informationsteil von C_(h_,_i;(x), d. h. /„,_,_|((x) in der Empfangsendstelle gespeichert. Wenn nach der Decodierung festgestellt wird, daß die Anzahl der Fehler in j< > C_l(1_,„(x) die Korrekturfahigkeit des Code für zufällige Fehler übersteigt, dann wird in der Kennspeichereinheit eine Anzeige gespeichert, daß /_(t,_,„(x) unrichtig ist. Die Korrektur von /,,,_, „(x) wird dann durchgeführt, wie es allgemein unten beschrieben ist. r>

Wenn einer der Informationsblocks /,,,_, „(x), /_lb_3,;(x),... J, (x) unrichtig ist, wie es durch die Kenncinheit angezeigt wird, dann wird das folgende Verfahren eingeleitet. Es sei z. B. angenommen, daß der Informationsblück /,_h__,„(x) unrichtig ist. Zunächst wird Μ£_,,,(χ> durch das Generatorpolynom G(x) geteilt, um einen Rest oder ein Syndrom zu erhalten. Dann werden Teile der empfangenen und gespeicherten informationsbiocks (mit Ausnahme des fehlerhaften Blocks) .π

von dem Rest «der Syndrom subtrahiert, um ein Ergebnis zu erhall en. Das Ergebnis, das eine richtige Vcr- >n sion des ursprünglich codierten /f_fc__S)/(x) darstellt, das an Stelle der gespeicherten Version /^_₃|,(x) eingesetzt. Die anderen Teile des unrichtigen Informationsblocks /(6-3,i(x) erhält man in gleicher Weise von bereits empfangenem und von nachfolgend empfangenen Informationsblocks.

Um Fehler in einem empfangenen Block zu korrigieren, welche die Korrekturfahigkeit des verwendeten Code für zufällige Fehler übersteigen, muß jeder /-te Block der (b — I)/ vorher empfangenen Blocks durch wi das Korrektun erfahren für zufällige Fehler korrigierbar sein und jeder /-te Block der (b — 1)/ nachfolgend empfangenen Blocks fehlerfrei sein. Somit werden für den Sicherheitsraum zur Korrektur von Fehlcranhäufungen bis m einer Länge von / Blocks (b — I)/ Blocks gefordei U

Ein allgemeines Ausführungsbeispiel zur Durchführung der obon beschriebenen Operationen für den dort beschriebenen Code ist in den F i g. 1 und 2 dargestellt. Es werden Blocks aus Informationszeichen einer Informationsquelle 104 einem Coder 112 zugeführt, wo die Informationsblocks in einen (/>, A) Blockcode codiert werden. Die Codewörter bestehen aus λ Informationszeichen und /1 - A- Parilätskonlrollzcichen. Die Informationsblocks gehen ferner zu einer Speichcrcinheit 116 für A/ Zeichen, die / Blocks aus A Zeichen speichert, wobei / irgendeine ganze Zahl ist. Die Informationszeichen werden durch den Coder 112 über eine Addicreinrichtung 120 einem Sender 124 zugeführt,dcrdic Zeichen über einen Kanal 128 zu einer Empfangsstcllc überträgt. Die durch den Coder 112 erzeugten Parilälszcichcn werden dann an die Addicreinrichtung 120 angelegt, wo sie durch die Addition verschiedener Teile vorher übertragener Informationsblocks geändert werden, die in der Speichercinhcit 116 für A/Zeichen gespeichert sind. Diese Teile werden unter dem Einfluß eines Zeitgebers 108 zur richtigen Zeit der Addicreinrichtung 120 zugeführt. Die Teile, die addiert werden, wurden oben mit /J_k-2|/(x) + · · · ■+ lo'ⁱ(x) bezeichnet. Das Ergebnis dieser Addition geht dann zum Sender 124, wo es über den Kanal 128 zur Empfangsstclle übertragen wird.

In F i g. 2 werden die übertragenen Daten über den Kanal 128 durch einen Empfänger 204 empfangen, der die empfangenen Informationsblocks dann einer Speichercinhcit 212 für kl Zeichen und einem Decoder 216 zuleitet. Die Paritätsblocks oder Paritätszeichen gehen ferner zum Decoder 216. Dies geschieht unter dem Einfluß von Zeitgeberimpulsen eines Zeitgebers 208. Wenn vorher Daten empfangen wurden, dann wird eine Anzeige, ob die Informationsblocks dieser Daten richtig oder unrichtig sind, in einer Kenncinhcit 228 gespeichert. Wenn z. B. festgestellt wird, daß ein bestimmter Informationsblock unrichtig ist (die Feststellung geschieht durch eine später geschilderte Bearbeitung), dann wird eine »1« in der Kennspeichercinheit 228 in einer zu diesem Informationsbiock gehörigen Position gespeichert. Wenn andererseits festgestellt wird, daß ein empfangener Block richtig ist, dann wird in der Kennspeichercinheit eine »0« gespeichert.

Nach dem Empfang eines Datcnblocks und der Speicherung des Informationslcils in der Speichcrcinheit 212 und dem Anlegen des ganzen Blocks an den Decoder 216, gibt die Kennspeichercinheit 218 unter dem Einfluß des Zeitgebers 208 eine Nachricht an einen Schalter 220, ob jeder Me vorher empfangene Informationsblock richtig ist oder nicht. Wenn er richtig ist,geht der Schalter 220 bestimmte Teile dieser Informationsblocks (wie vorher geschildert wurde) vom Speicher 212 für kl Zeichen an den Decoder 216, wo diese Teile vom vorher empfangenen Datenblock subtrahiert werden. Das durch diese Subtraktion erhaltene Ergebnis wird dann durch den Decoder 216 in üblicher Weise decodiert. Wenn die Anzahl der Fehler im empfangenen Block die Korrckturfahigkeit des Decoders 216 für zufällige Fehler nicht übersteigt, korrigiert der Decoder die Fehler und speichert die korrigierte Version des Infprmationsblocks in dem Speicher 212 für kl Zeichen. Wenn die Anzahl der Fehler die Fchlerkorrckturfähigkeit des Decoders 216 übersteigt, dann speichert der Decoder 216 eine »1« in der Kennspeichcreinheit 228, die anzeigt, daß der empfangene Informationsbiock in der Speichercinheit 212 unrichtig ist.

Wenn eine der Gruppen der /-ten vorherigen [b — I)/ empfangenen Informationsblocks unrichtig ist, wie es durch den Kcnnspcichcr 228 angezeigt wird, erzeugt der Decoder 216 das Syndrom des empfangenen Datcnblocks (dies kann wiederum auf irgendeine normale Weise geschehen, wie es in dem oben erwähnten Aufsatz von Peterson beschrieben ist). Dies Syndrom geht dann vom Decoder 216 zu einer logischen Schaltung 224. Unter dem Einfluß einer Anz.cige der Kennspeichcreinheil 228, welcher Block unrichtig ist, subtrahiert die logische Schaltung 224 spezielle Teile jedes /-ten Blocks der {b—\)l vorher empfangenen Informationsblocks, die in der Speichcrcinhcit 212 gespeichert sind (mit Ausnahme des unrichtigen Blocks), von dem Syndrom, das vom Decoder 216 geliefert ist und jetzt das Ergebnis an Stelle eines Teils des unrichtigen gespeicherten Blocks in der Speichereinheit 212 für kl Zeichen. Die anderen Teile des unrichtigen Blocks werden in gleicher Weise aus vorher oder nachfolgend empfangenen Datcnblocks erzeugt, bis der ganze unrichtige Block ersetzt und korrigiert ist. Die korrekten Informationsblocks werden dann von der Speichcreinheit 212 für kl Zeichen an eine Datensenke 232 angelegt.

Ein spezielles Ausführungsbeispiel eines Systems zur Anwendung des Erfindungsprinzips ist in den F i g. 3 und 4 dargestellt. Das dort gezeigte System verwendet einen binären gekürzten zyklischen (10,5) Code mit / = 2. Das Generatorpolynom des Codes ist

G(x) = χ⁵ + x^} + χ + 1 .

Das System ist in der Lage, einzelne zufällige Fehler zu korrigieren, doppelte zufällige Fehler festzustellen und Fehlerhäufungcn zu korrigieren, die zwei IO-Bil-Blocks einnehmen, vorausgesetzt, daß sie feststellbar sind und daß die folgenden zwei 10-Bit-Blocks fehlerfrei sind. Wenn man die Korrekturfähigkeit für Fchleranhäufungen auf andere Weise darlegt, so ergibt sich, daß Anhäufungen, die einen einzelnen 10-Bil-Block einnehmen, korrigiert werden können, vorausgesetzt, daß der zweite folgende IO-Bit-Block fehlerfrei ist. In F i g. 3 legt eine Informationsquelle 304 unter dem Einfluß eines Zeitgebers 308 5-Bit-Informationsblocks über einen Schalter 324 an eine 5-Bit-Spcichercinhcit 312 eine Modulo-2-Addicreinrichtung328 und ein Sender 340 an, wenn sich der Schalter in der Position »A« befindet. Während ein Informationsblock an die Modulo-2-Addicreinrichtung 328 angegeben wird, befindet sich ein Schalter 332 in geschlossener Position, so daß ein Rückkopplungswcg in ein Schieberegister 336 zur Erzeugung eines 5-Bit-Paritätsworts durch das Schieberegister geschaffen wird. Nachdem ein 5-Bit-Informationsblock an das Schieberegister 336 angelegt ist, wird der Schalter 332 in die offene Position gebracht, der Schalter 324 wird in die Position »ß« gebracht und der Inhalt des Schieberegisters 336 an die Modulo-2-Addiereinrichtung 328 angelegt. Die Modulo-2-Addiereinrichtung 328 addiert dann das Paritätswort des Schieberegisters 336 zu einem vorher übertragenen Informationsblock, der in der rechten Hälfte einer 10-Bit-Speichereinheit 316 gespeichert ist. Der Informationsblock, zu dem das Paritätswort addiert wird, ist ein Block, der um zwei Blocks vor der Codierung des Informationsblocks übertragen wurde. Um dies besser zu erläutern, sei angenommen, daß der Informationsblock, der vom Schieberegister 336 zu den Paritätsbits addiert wird, der Informationsblock /₀ ist, und daß der Informationsblocks der /ο folgt und der nun in der linken Hälfte der 10-Bil-Speichcrcinhcit 316 gespeichert ist, /, ist und daß der Informationsblock, der nun codiert und in der 5-Bit-Speichcrcinhcit 312 gespeichert wird, I₂ ^ri ist. Es ist dann klar, daß der Informationsblock /„ zu den Paritätsbits des Informalionsblocks I₂ addiert wird. Das Ergebnis dieser Addition wird über den Schalter 324 dem Sender 340 zur übertragung über einen Kanal 334 zugeführt. Somit wird jeder Infor-

Ki malionsblock zu den Paritätsbits jedes zweiten folgenden Informationsbloeksaddierl. Der übertragene Block besteht aus einem 5-Bit-Informationsblock und einem 5-Bit-ParitätsbIock, der durch Addition eines vorher übertragenen Informationsblocks geändert ist.

r> Es sei hier bemerkt, daß die Erzeugung von Paritätsbits durch Rückkopplungsschicberegistcr wie durch das Schieberegister 336 in dem oben erwähnten Aufsatz von Peterson umfassend diskutiert ist. Daher wird eine weitere Schilderung für unnötig gehalten.

2(1 Jeder codierter und übertragener IO-Bit-Block wird durch einen Empfänger 404 der Fi g. 4 empfangen. Es sei nun angenommen, daß die Informationsblocks /₀ und Ζ, mit ihren Paritätsbits durch den Empfänger 404 empfangen und durch die Decodierstelle der F i g. 4

2-i bearbeitet sind. Diese Verarbeitung, die unten geschildert wird, umfaßt eine Feststellung, ob die Informationsblocks /₀ und Λ richtig sind oder nicht. Wenn festgestellt wurde, daß /₀ richtig ist, dann wird eine »0« in der Kennspeichereinheit 440 in der rechten Position gespeichert. Wenn festgestellt wurde, daß der Informationsblock /₀ unrichtig ist, dann wird in dieser Position eine »1« gespeichert. In gleicher Weise wird in der linken Bitposition der Kennspeichereinheit 440 eine »0« oder eine »i« gespeichert, die an-

3^r> zeigen, daß der Informationsblock Z₁ richtig bzw. unrichtig ist. Nun sei angenommen, daß der Informationsblock I₂ zusammen mit den jeweiligen Paritätsbits für I₂ durch den Empfänger 404 empfangen wurde. Der Informationsblock I₂ wird dann an eine 5-Bit-Speichereinheit 412 angelegt, ferner an eine Modulo-2-Addiereinrichtung 432 eines Schieberegisters 428 und schließlich an das Schieberegister 428. Wenn der Informationsblock /₀, der in der rechten Hälfte der 10-Bit-Speichereinheit 420 gespeichert ist, als richtig

4) festgestellt wurde, wie es durch eine »0« angezeigt wird, die in der Kennspeichereinheit 440 gespeichert wird, dann wird der Informationsblock /₀ über ein UND-Gatter 444 zu einem UND-Gatter 430 übertragen. Das Anlegen des Informationsblocks I₀ zusammen mit den geeigneten Zeitgeberimpulsen eines Zeitgebers 408 betätigt das UND-Gatter 430 und bewirkt, daß der Informationsblock /₀ einer Modulo-2-Addiereinrichtung 432 zugeführt wird, wo er zu den Paritätsbits des Informationsblocks I₂ addiert, die dann vom Empfänger 404 an die Modulo-2-Addiereinrichtung 432 angelegt werden (bei den obigen allgemeinen Diskussionen werden die geschilderten Informationsblocks subtrahiert, doch ist eine Addition in binären Operationen das gleiche wie eine Subtraktion). Das Ergebnis dieser Addition wird an das Schieberegister 428 geleitet Während diese Verschiebung stattfindet und während die vorherige Verschiebung des Informationsblocks I₂ in das Schieberegister 428 stattfindet, bleibt ein Schalter 434 in der geschlossenen Position, so daß der Rückkopplungswcg des Schieberegisters 428 angeschlossen ist. Diese Verschiebung ergibt die Erzeugung eines Sydroms oder Rest des Datenblocks, der I₂ enthält. Dieses Syn-

drom geht dann zu einer Syndromkontrollschallung 424, wo es so verarbeitet wird, daß festgestellt wird, wie viele Fehler in dem soeben empfangenen Block, der /₂ enthält, aufgetreten sind. Wenn festgestellt wird, daß ein einzelner Fehler aufgetreten ist, dann wird ein durch die Syndromkontrollschaltung 424 aus dem Syndrom erzeugtes Fehlerwort über ein UND-Gatter 426 an eine Modulo-2-Addiereinrichtung 416 angelegt, wo es zu dem Informationsblock I₂ addiert wird, der durch die 5-Bit-Speichereinheit 412 angelegt ist. (Das UND-Gatter wird durch das Vorhandensein einer »0« in der rechten Bit-Position der Kcnnspeichereiiiheil 440 betätigt.) Hierdurch wird irgendein ein/einer Fehler, der im Informationsblock I₂ vorhanden ist, korrigiert und ein korrekter Informationsblock an die linke Hälfte der lO-Bit-Speichercinheit 420 angelegt.

Der soeben beschriebene Prozeß, d. h., die Addition eines Fehlerworts zum Informationsblock /,, ist der Prozeß zur Korrektur einzelner zufälliger Fehler, die in den übertragenen Datenblocks auftreten. Diese Korrektur zufälliger Fehler ist in der Datenübertragungstechnik bekannt, er wird im einzelnen im oben erwähnten Aufsatz von Peterson geschildert.

Wenn durch die Verarbeitung des Syndroms durch die Syndromkontrollschaltung 424 festgestellt wird, daß mehr als ein einzelner Fehler im empfangenen Datenblock aufgetreten ist, dann speichert die Syndromkontrollscha!tung424 eine »I« in der linken Bitposition der Kennspeichereinheit 440 und schiebt das bereits in dieser Position befindliche Bit zur rechten Bitposition. Der Informationsblock I₂ ist dann über die Modulo-2-Addiereinrichtung 416 an die 10-Bit-Speichercinheit 420 angelegt, während der Informationsblock/o über das" UND-Gatter 444, ein UND-Gatter 450 und ein ODER-Gatter 452 an die Datensenke 456 angelegt wird.

Es sei nun angenommen, daß festgestellt wurde, daß der Informationsblock /₀ unrichtig war (und nicht richtig wie oben) und daß dies durch die Speicherung einer »1« in der rechten Bitposition der Kennspeichercinhcit 440 angezeigt wird. In diesem Fall werden die Paritätbits des Informationsblocks I₂ nach dem Empfang durch den Empfänger 404 über die Modulo-2-Addiereinrichtung 432 an das Schieberegister 428 und an die 5-Bit-Speichereinheit 412 angelegt. Das Verschieben dieser Paritätbits in das Schieberegister 428, wenn der Schalter 434 geschlossen ist (und der Schalter 438 offen ist),ergibt die Erzeugung des Syndroms des Datenblocks, der I₂ enthält. Es sei daran erinnert, daß bei der Codierung des Informationsblocks I₂ der Informationsblock /₀ zu den Paritätsbits des Informationshlocks /₂ vor der übertragung addiert wurde. Somit ergibt die Erzeugung des Syndroms des empfangenen Datenblocks,der I₂ enthält, die Erzeugung des Informationsblocks /„ (selbstverständlich vorausgesetzt, daß in dem Datcnblock, der I₂ enthält, keine Fehler aufgetreten sind). Das heißt.

wenn

+ /„

durch das Generatorpolynom G(x) geteilt wird, beträgt der Rest oder das Syndrom /„. Der Inhalt des Schieberegisters 428, der den Informationsblock /„ darstellt, wird dann über den Schaller 438, der nunmehr geschlossen ist, an ein UND-Gatter 448 angelegt. Das UND-Gatter 448 wird dann durch das Vorhandensein einer »1« in der rechten Bitposition der Kennspeichereinheit 440 betätigt, so daß /„ zum ODER-Gatter 452 und zur Datensenke 456 übertragen wird. Auf diese Weise wird der Informationsblock /„, der vorher als unrichtig festgestellt wurde,

·-> korrigiert, und zwar unter Benutzung des nachfolgend übertragenen Datenblocks, der /, enthält.

Es wird nun ein Beispiel für die Arbeitsweise des Systems der F i g. 3 und 4 gegeben. Es sei angenommen, daß die Informalionsbloeks /„, /,, /, und /,, die

κι in F i g. 5 dargestellt sind, übertragen weiden sollen. Die Informationsquelle 304 legt zunächst den Inrormationsblock/„, der aus den Bits (X)OOI besieht, an das Schieberegister 336 an. Das Bit »1« wird zunächst an das Schieberegister 336 angelegt, wobei

π sich die Erzeugung des Worts 11010 im Schieberegister ergibt. Das Anlegen des nächsten Bit des Informationsblocks /,,, d. h. einer »0«. ergibt die Lirzeugung des Worts 01101. In gleicher Weise ergibt das Anlegen der übrigen »0« an das Schieberegister 336

.'ο die Erzeugung der Paritätsbits (M)111, wie es in F i g. 5 angegeben ist. Diese Paritätsbils werden dann zur rechten Hälfte des Inhalts der M)-Bit-Speichereinheit 316 addiert, die zu dieser Zeit nur »0« enthält, da vorher keine Informationsblocks übertragen wurden.

_>> Das Ergebnis Λί₍₎ (F i g. 5) wird dann zur übertragung über den Kanal 344 an den Sender 340 angelegt. Die anderen Informalionsbloeks /,, /, und /, werden in gleicher Weise codiert. Die verschiedenen Stufen des C'odierprozesses sind für jeden der Infonnalions-

ii) blocks in F i g. 5 dargestellt. Das heißt, die Parilälsbils P für jeden Informationsblock sind wie die Codeblocks C* als aus den lnforniationsblocks und den Parilälsbits bestehend dargestellt. Die übertragenen Datcnblocks M, die aus den (.'»deblocks und den vor-

j) her übertragenen Informalionsbloeks bestehen, sind in gleicher Weise dargestellt.

Es sei nun angenommen, daß die übertragenen Datenblocks Λ/₍₎ bis Λ/, vom Empfänger 404 der F i g. 4 mit den in F i g. 6 dargestellten Fehlern emp-

4» fangen werden. Zum Beispiel wird der Datenblock M₁, mit sieben Fehlern, der Dalenblock Λί, mit einem Fehler usw. empfangen. Der Stern an den Bezeichnungen Af₀, M₁ usw. wird verwendet, um die empfangenen Blocks, die Fehler enthalten können, von den

4^r. übertragenen Blocks zu unterscheiden.

Nach dem Empfang des Blocks Λί,ί durch den Empfänger 404 legt dieser die ersten fünf empfangenen Bits, d. h. den Informalionsbloek /₀, an die 5-Bit-Speichereinhcil 412 und das Schieberegister 428 an.

-ι» Der Empfänger 404 legt dann die übrigen 5 Bits des empfangenen Datenblocks Λί,* d. h. die Parilätsbils. an die Modulo-2-Addiereinrichtung 432 und das Schieberegister 428 an. Da vorher keine Datenblocks empfangen wurden, speichert die Kennspeichereinheit 440

,-> »0«, so daß der Inhalt der rechten Hälfte der 10-Bit-Spcichcrcinheit 420 durch die Modulo-2-Addiereinrichtung 432 zu den Paritätsbils des empfangenen Datenblocks A-/,f addiert wird. Da der Inhalt aus »0« besteht, werden die Paritätsbits nicht beeinflußt. Das

mi Verschieben des empfangenen Dalenblocks Λ/,* in das Schieberegister 428 bei geschlossenem Schalter 434 bewirkt.die Erzeugung des Syndroms 01011. Da dieses Syndrom nicht unter den Syndromen ist, die korrigierbare Fehler anzeigen (F i g. 7), stellt die Syndrom-

hi kontrollschaltung 424 fest, daß die Fehler nicht korrigiert werden können und daß der Informalionsbloek /„ unrichtig ist. Die Syndromkontrollschaltung speichert dann eine »1« in der linken Bilposilion der

Kennspeiehercinhcit 440, um an/u/eigen, daß der Informationsblock /₀ unrichtig ist. Der Informationsblock /„ wird dann durch die 5-Bit-Speiehereinheit 412 an die linke Hälfte der lO-Bit-Speichereinheil 420 angelegt.

Als nächstes wird der Datenblock M₁* empfangen und der Informalionsblock /, an den 5-Bitspeicher412 und das Schieberegister 428 angelegt. Die Paritätsbits des empfangenen Datenblocks AZ₁* werden dann an die Modulo-2-Addiereinrichtung 432 angelegt. Da die rechte Bilposilion der Kennspeichereinheit 440 eine »0« speichert, wird der Inhalt der rechten Hälfte der 10-Bil-Speichereinheit 420 zu den Paritätsbits des Datenblocks M* addiert, bevor diese Bits an das Schieberegister 428 angelegt werden. Jedoch werden die Paritätsbils wiederum nicht beeinflußt, da nur »0« in der rechten Hälfte der Einheit 420 gespeichert sind. Das Anlegen der Paritätsbits vom Λ/,* an das Schieberegister 428 bei geschlossenem Schalter 434 bewirkt wie vorher die Erzeugung des Syndroms des Dalenblocks M₁*. Das erzeugte Syndrom ist (K)IIl, das dann an die Syndromkontrollschallung 424 anuelegt wird, wo es verarbeitet wird.um festzustellen, ob dies Syndrom einen korrigierbaren Fehler anzeigt. Eine Prüfung der in Fig. 7 dargestellten Syndrome zeigt, daß ein korrigierbarer Fehler aufgetreten ist und daß die Position dieses Fehlers die Position eins ist. Daß dies in der Tal der Fall ist, geht aus der Prüfung der F i g. 6 und des empfangenen Datenworls AZ₁* hervor, wo dargestellt ist, daß das Bit in der Position 1 fehlerhaft ist. Das Fehlerwort (XK)Ol wird dann durch die Syndromkonlrollsehaltung 424 erzeugt und an die Modulo-2-Addiereinrichtung 416 angelegt, wo es zum Informationsblock /, addiert wird, der durch die 5-Bil-Speichereinhcil 412 angelegt ist. Das Ergebnis wird in die Bil-lü-Speichereinheil 420 verschoben und der Informationsblock /„, der sich in der linken Hälfte der 10-Bit-Speichereinheit 420 befand, wird in die rechte Hälfte verschoben. Die Syndromkontrollschaltung 424 legt ferner eine »0« an die Kennspeichereinheit 440 an, die bewirkt, daß die »!«,die sich in der linken Bitposition der Kcnnspeichcrcinheit befand, in die rechte Bitposition verschoben wird. Der Zustand der Decoderstelle ist zu dieser Zeil so, daß der Informationsblock /_n in der rechten Hälfte der ΙΟ-Bit-Speichereinheit 420 gespeichert ist, daß der Informationsblock /, in der linken Hälfte gespeichert ist, daß eine »1« in der rechten Bitposition der Kennspeichereinheit 440 gespeichert ist und daß eine »0« in der linken Hälfte gespeichert ist.

Der Datenblock Af? wird dann vom Empfänger 404 empfangen und der Informationsblock /, an die 5-Bil-Speichcreinheit 412 und das Schieberegister 428 angelegt. Die Parilälsbils des empfangenen Datenblocks Af? werden dann an die Modulo-2-Addiereinrichtung 432 angelegt. Da in der rechten Bitposition der Kennspeichereinheit 440 eine »I« gespeichert ist, wird der Inhalt der rechten Hälfte der 10-Bit-Speichereinhcit 420 nicht gleichzeitig mit der Anlegung der Paritätsbits an die Modulo-2-Addiereinrichtung 432 angelegt. Vielmehr werden die Paritätsbils A/? in das Schieberegister 428 verschoben und das Syndrom von Mf erzeugt. Das erzeugte Syndrom ist 00001, es ist das gleiche wie die korrigierte Version des Informationsblocks Z₀ (siehe F i g. 5). Nach der Erzeugung dieses Syndroms wird der Schalter 434 geöffnet, der Schalter 438 geschlossen und das Syn-

■> drom über das UND-Gatter 448 und das ODER-Oatter 452 an die Datensenke an Stelle des unrichtigen Informationsblocks Z₀ angelegt, der in der rechten Hälfte der 10-Bit-Speichereinheit 420 gespeichert ist. Der gespeicherte Informationsblock Z₀ wird bloß aus

κι der Einheit 420 verschoben und ausgeschieden. Auf diese Weise werden die Fehleranhäufungcn, die im Informationsblock Z₀ aufgetreten sind, korrigiert.

Zuletzt wird durch den Empfänger 404 der Datenblock AZf empfangen und an den Decoder 436 ange-

I) legt, wo er wie oben beschrieben verarbeitet wird. In diesem Hall wird der Informationsblock Z₁, der sich nun in der rechten Hälfte der 10-Bit-Speichereinheit 420 befindet, zu den Paritätsbits von M* addiert und das Resultat an das Schieberegister 428 angelegt.

JIi Das Anlegen des Ergebnisses an das Schieberegister 428 bewirkt bei geschlossenem Schalter 434 die Erzeugung des Syndroms 11 010. In Fig. 7 zeigt dieses Syndrom an, daß ein einzelner Fehler in der fünften Position des empfangenen Informations-

r> blocks Z, aufgetreten ist. Fig. 6 zeigt, daß ein Fehler in der fünften Bitposition aufgetreten ist. Dieser Fehler wird im Informalionsblock Z, wie vorher geschildert korrigiert und an die K)-Bit-Speichereinheit 420 angelegt.

κι In der oben für das als Beispiel gewählte System der F' i g. 3 und 4 beschriebenen Weise können einzelne zufällige Fehler wie auch Fehleranhäufungen korrigiert werden, die zwei 10-Bit-Datenblocks einnehmen, vorausgeselzi, daß die folgenden zwei iO-Bii-Daten-

Γ) blocks fehlerfrei sind. Diese Korrektur geschieht bei minimalen Anforderungen an die Speicherung in der Decoderstelle. In der Tal sind die Anforderungen an die Speicherung geringer als der geforderte Sicherheitsraum des Systems. Die Anforderungen an die

in Speicherung beträgt 12 Bits, während die Anforderungen an den Sicherheitsraum 20 Bits betragen.

Es sei bemerkt, daß ins einzelne gehende Schaltanordnungen für die Einheiten 308 und 340 der F i g. 3 und die Einheiten 404, 408 und 424 der

■n I·'i g. 4 nicht gegeben wurden, weil sie offensichtlich im Bereich der Kenntnis eines Fachmanns liegen. Es sei ferner bemerk!, daß der Schalter 324 der F i g. 3 und die Schaller 434 und 438 der F i g. 4 durch Zeitgeber oder eine andere Stcuerlogik betätigt werden

in können, auch wenn dies in den Zeichnungen nicht angegeben ist. Die Schalter sind als einfache Schalter mit zwei Positionen dargestellt, um die Erklärung der Erfindung zu vereinfachen.
Schließlich sind selbstverständlich die oben be-

V) schriebenen Anordnungen nur eine Erläuterung der Anwendung des Erfindungsprinzips. Vom Fachmann könne zahlreiche andere Abänderungen und alternative Anordnungen vorgeschlagen werden, ohne vom Wesen und Ziel der Erfindung abzuweichen. Es

wi kann jeder Blockcodc zur Korrektur zufälliger Fehler, der die oben dargelegten Forderungen erfüllt, ebenso wie herkömmliche Verfahren zur Korrektur zufälliger Fehler verwendet werden.

Hierzu 3 Blatt Zeichnunuen

Claims (5)

Patentansprüche:

1. Fehlerkorrekturanordnung für ein Datenüberlragungssystem, bestehend aus einem Coder (112) zur Codierung von Informationsblocks in Codewörter, wobei die Codewörter zu einem («, k) Codeblock gehören, in dem die Codewörter k Informationsziffern und η — k Fehlerkorrekturziffern haben, und der Codeblock eine Korrekturfahigkeit für r zufällige Fehler hat, wobei k/n < (b — I)//> und h eine ganze Zahl ist, d adurch gekennzeichnet, daß die Anordnung eine Spcichercinheit (116) enthält, um eine Vielzahl der gerade vorher codierten Wörter zu speichern und eine Addiercinrichtung (120), die mit dem Coder und der Speichereinheit verbunden ist, um dip k Informationsziffern eines vorher codierten Worts zu dem gerade vorher codierten Wort zur Korrektur von Fchleranhäufungen zu addieren.

2. Fehlerkorrekturanordnung nach Anspruch I, dadurch gekennzeichnet, daß die Speichereinheit so eingerichtet ist, daß [h — I)/ der gerade vorher codierten Informationscode gespeichert werden, wobei / eine ganze Zahl ist und daß die Addiereinrichtimg Teile jedes /-ten gespeicherten Informationscodes zu gerade vorher codiertem Wort addiert.

3. Fehlerkorrekturanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Empfänger auf die Information, die nach Anspruch I oder 2 codiert ist, anspricht, bestehend aus Mitteln um eine Vielzahl der gerade vorher empfangenen Informationsziffer der empfangenen Wörter zu speichern, ferner aus Korrektur- und Feststellschaltungen, um r oder weniger zufällige Fehler zu korrigieren und mehr als r Fehler in den empfangenen Wörtern festzustellen, und aus ersetzenden Einrichtungen, die auf die Korrektur- und Festslellschaltungen ansprechen, um Informationsziffern der empfangenenWörter,in denen mehr als r Fehler festgestellt sind, durch die korrigierten Ziffern zu ersetzen.

4. Fehlerkorrekturanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Korrektur- und Feststellschaltungen Einrichtungen enthalten, um eine Anzeige der gerade empfangenen Wörter zu speichern, die mehr als r Fehler enthalten, und der Wörter, die r oder weniger Fehler enthalten, feiner Einrichtungen, um von dem gerade empfangenen Wort Daten zu subtrahieren, die von vorher empfangenen InformalionszilTern abgeleitet sind, wenn die gespeicherte Anzeige anzeigt, daß einer der gerade empfangenen Blocks /· oder weniger Fehler enthält, weiterhin Korreklurschaltimgen. um r oder weniger zufällige Fehler im Ergebnis der Subtraktion zu korrigieren und schließlich Korreklurschaltungen.um mehr als r Fehler in dem Ergebnis der Subtraktion festzustellen, um eine Anzeige in dem Anzeigespeichermittel zu speichern, daß mehr als r Fehler festgestellt sind.

5. Fehlerkorrekturanordnung nach Anspruch 4. dadurch gckcnn/cichnct. daß die erset/endcn Einrichtungen auf eine Anzeige in dem Anzeigespeichcrmittel ansprechen, daß eine der Gruppen jedes /-ten Blocks der {b -I)/ gerade empfangenen Blocks mehr als r Fehler enthält, um den gerade empfangenen Block zu Erhalten seines Syndroms zu decodieren, daß Einrichtungen vorgesehen sind, um von dem Syndrom Daten zu subtrahieren, die von Teilen jeder /-ten der (/>—!)/ gerade empfangenen Informalionsziffern mit Ausnahme derjenigen Ziffern des empfangenen Blocks abgeleitet sind, von dem angezeigt ist, daß er mehr r Fehler enthält und Schaltungen, um Informationsziffern des Worts, das mehr als r Fehler-Ziffern enthält, durch Daten zu ersetzen, die aus der Differenz abgeleitet sind, die von der Suhlraklionseinriehtung erhalten wird.