DE19639706C1 - Controlled current source, especially for charge pump - Google Patents

Abstract

So far, lateral pnp-transistors were not fitted to high frequency charging pumps. As a solution, the invention suggests that two transistor-resistor modules (T4, R2; T3, T1) be controlled by emitter-coupled transistors (T1, T2) with a differential input voltage, resulting in a push-pull common base circuit, where the charge in one base-emitter is compensated by the discharge in the other base-emitter capacity.

Description

Die Erfindung betrifft eine geschaltete Stromquelle. Diese dient der Erzeugung eines hochfrequent geschalteten Stromsi­ gnals. Die maximale Schaltfrequenz liegt bei ca. 150 MHz. Einsetzbar ist die Erfindung beispielsweise in einer Up-Conversion-Loop, wie sie im Mobilfunk verwendet wird. Die Er­ findung kann dort in einer Phased-Locked-Loop (PLL) als La­ dungspumpe (= Charge Pump) verwendet werden.The invention relates to a switched current source. This is used to generate a high-frequency switched current si gnals. The maximum switching frequency is around 150 MHz. The invention can be used, for example, in a Up-conversion loop as used in mobile communications. The he there can be found in a phased-locked loop (PLL) as La charge pump can be used.

Aus dem Stand der Technik nach der DE 37 31 130 A1, Fig. 8, ist eine Spannungs-/Strom-Wandlerordnung bekannt. Diese enthält erste Transisto­ ren, die nach Art eines Stromübernahmeschalters miteinander verbunden sind. Parallel zu den ersten Transistoren liegen ein oder mehrere weitere Transistoren, deren Basisanschlüssen Spannungen zugeführt werden, die innerhalb des an die Ba­ sisanschlüsse der ersten Transistoren angelegten Spannungsbe­ reichs liegen.A voltage / current converter arrangement is known from the prior art according to DE 37 31 130 A1, FIG. 8. This contains the first transistors, which are connected to one another in the manner of a current transfer switch. Parallel to the first transistors are one or more further transistors whose base connections are supplied with voltages which are within the voltage range applied to the base connections of the first transistors.

Bei integrierten Schaltungen ist die Realisierung einer Stromquelle, die schnell ein- und ausgeschaltet werden kann, vor allem dann schwierig, wenn weder PMOS-Transistoren noch vertikale pnp-Transistoren mit isoliertem Kollektor zur Ver­ fügung stehen, sondern nur laterale pnp-Transistoren. Diese pnp-Transistoren haben als Nachteile erstens eine niedrige Grenzfrequenz und zweitens eine schlechte Stromergiebigkeit. Die niedrige Grenzfrequenz hat eine hohe Basis-Emitter-Dif­ fusions-Kapazität zur Folge, und die schlechte Stromergiebig­ keit führt dazu, daß große Transistoren mit entsprechend ho­ hen Basis-Kollektor- und Basis-Substrat-Sperrschichtkapazitä­ ten benutzt werden müssen.With integrated circuits, the realization is a Power source that can be turned on and off quickly especially difficult if neither PMOS transistors nor vertical pnp transistors with insulated collector for ver are available, but only lateral pnp transistors. This First of all, pnp transistors have a low disadvantage Cutoff frequency and secondly poor electricity yield. The low cut-off frequency has a high base-emitter dif fusion capacity, and the poor electricity yield speed leads to the fact that large transistors with corresponding ho hen base collector and base substrate junction capacitance must be used.

Die in Fig. 1 gezeigte Realisierung einer geschalteten Stromquelle ist aus dem Stand der Technik DE 31 16 603 C2 be­ kannt. Eine differenzielle Spannung UE an den beiden Ein­ gangsklemmen D und VB2 steuert einen ersten Transistor Q28 und einen zweiten Transistor Q29 an, die den von einer Kon­ stantstromquelle erzeugten konstanten Strom I entweder auf die Versorgungsspannungsschiene VCC2 oder auf dem aus zwei Transistoren Q33 und Q34 bestehenden Stromspiegel lenken. Beim Ein- und Ausschalten des Stromspiegels Q33, Q34 müssen die Basis-Emitter- und die Basis-Substrat-Kapazitäten der beiden Transistoren Q33 und Q34 und die Basis-Kollektor-Kapazität des Transistors Q34 umgeladen werden. Dies führt zu einer relativ hohen Einschaltdauer am Ausgang A der geschal­ teten Stromquelle. Der Strom IA am Ausgang A steigt somit re­ lativ langsam an. Bei der in Fig. 1 gezeigten Schaltungsan­ ordnung beträgt die Einschaltdauer ca. 20 ns.The realization of a switched current source shown in FIG. 1 is known from the prior art DE 31 16 603 C2. A differential voltage UE at the two input terminals D and VB2 controls a first transistor Q28 and a second transistor Q29, the constant current I generated by a constant current source either on the supply voltage rail VCC2 or on the current mirror consisting of two transistors Q33 and Q34 to steer. When the current mirror Q33, Q34 is switched on and off, the base-emitter and base-substrate capacitances of the two transistors Q33 and Q34 and the base-collector capacitance of the transistor Q34 must be recharged. This leads to a relatively long duty cycle at output A of the switched current source. The current IA at output A thus increases relatively slowly. In the circuit arrangement shown in Fig. 1, the duty cycle is approximately 20 ns.

Weiterhin ist aus dem Stand der Technik ISSCC 95/ Session 8/ Wireless Communications/Paper TA 8.8, IEEE, 1995, Seiten 150 bis 151 eine Schaltungsanordnung zur Erzeugung eines ge­ schalteten Stromsignals gemäß Fig. 2 bekannt. Mit dieser Schaltungsanordnung können gegenüber der in Fig. 1 gezeigten geschalteten Stromquelle kürzere Schaltzeiten realisiert wer­ den. Die beiden npn-Transistoren B23 und B22 schalten den konstanten Strom I zwischen der Versorgungsspannung VSP und dem Emitter des in Basisschaltung betriebenen pnp-Ausgangs­ transistors B1 hin und her. Wenn der Transistor B22 stromlos ist, das heißt der Transistor B22 sperrt, ist der Ausgang­ stransistor B1 eingeschaltet, das heißt leitend und es fließt ein Ausgangsstrom IA, der von der an der Klemme Ref angeleg­ ten Referenzspannung VCSH an der Basis des Ausgangstransis­ tors B1 und dem Emittergegenkopplungswiderstand R2 bestimmt wird. Im anderen Fall leitet der Transistor B22 den Strom I durch den Emittergegenkopplungswiderstand R2, und, wenn das Produkt aus dem Strom I und dem Emittergegenkopplungswider­ stand R2 groß genug ist, wird der Ausgangstransistor B1 sper­ rend. Die Umschaltung erfolgt schneller als mit dem in Fig. 1 gezeigten Stromspiegel, weil nur die Basis-Emitter-Kapazi­ tät des Ausgangstransistors B1 umgeladen werden muß. Die Schaltung gemäß Fig. 2 hat jedoch den Nachteil, daß der Spannungssprung am Emitter des Ausgangstransistors B1 über dessen Basis-Emitter-Kapazität auf dessen Basis gekoppelt wird. Der Grund dafür ist die Referenzspannung VCSH, die nicht beliebig niederohmig erzeugt werden kann. Von der Basis des Ausgangstransistors B1 wird der Spannungssprung über die Basis-Kollektor-Kapazität auf den Ausgang OUTPUT gekoppelt. Die dadurch entstehende Störung kann größer sein als der ei­ gentlich zu erzeugende Stromimpuls.Furthermore, a circuit arrangement for generating a switched current signal according to FIG. 2 is known from the prior art ISSCC 95 / Session 8 / Wireless Communications / Paper TA 8.8, IEEE, 1995, pages 150 to 151. With this circuit arrangement, shorter switching times can be realized compared to the switched current source shown in FIG. 1. The two npn transistors B23 and B22 switch the constant current I back and forth between the supply voltage VSP and the emitter of the pnp output transistor B1 operated in the base circuit. If the transistor B22 is de-energized, that is to say the transistor B22 is off, the output transistor B1 is switched on, that is to say conductive, and an output current IA flows from the reference voltage VCSH applied to the terminal Ref at the base of the output transistor B1 and the emitter negative feedback resistance R2 is determined. In the other case, the transistor B22 conducts the current I through the emitter negative feedback resistor R2, and if the product of the current I and the emitter negative feedback resistor R2 is large enough, the output transistor B1 becomes blocking. The switchover takes place faster than with the current mirror shown in FIG. 1, because only the base-emitter capacitance of the output transistor B1 has to be reloaded. However, the circuit of FIG. 2 has the disadvantage that the voltage jump at the emitter of the output transistor B1 emitter capacitance base is coupled to its base via its. The reason for this is the reference voltage VCSH, which cannot be generated with any low resistance. The voltage jump is coupled from the base of the output transistor B1 to the output OUTPUT via the base-collector capacitance. The resulting disturbance can be greater than the current pulse actually to be generated.

Die Aufgabe der Erfindung ist es, eine geschaltete Stromquel­ le beziehungsweise Stromsenke anzugeben, bei der die Schalt­ flanken möglichst steil sind und damit möglichst kurze Schaltzeiten erreicht werden können.The object of the invention is a switched current source le or current sink to specify at which the switching flanks are as steep as possible and therefore as short as possible Switching times can be achieved.

Vorteilhafterweise werden mit der Erfindung die dem Stand der Technik anhaftenden Nachteile vermieden.Advantageously, the state of the art Technology disadvantages avoided.

Die Erfindung wird durch die Merkmale im Patentanspruch 1 gelöst.The invention is characterized by the features in Claim 1 solved.

Vorteilhafte Weiterbildungen ergeben sich aus den Unteran­ sprüchen.Advantageous further developments result from the Unteran sayings.

So hat die Schaltungsanordnung gemäß Anspruch 4 den Vorteil, daß mit ihr auch eine Stromsenke realisierbar ist.Thus, the circuit arrangement according to claim 4 has the advantage that a current sink can also be implemented with it.

Die Erfindung wird im folgenden anhand von 5 Figuren weiter beschrieben.The invention will be further elucidated in the following on the basis of 5 figures described.

Fig. 1 zeigt eine geschaltete Stromquelle gemäß dem Stand der Technik. Fig. 1 shows a switched current source according to the prior art.

Fig. 2 zeigt eine zweite Ausführungsform einer geschalte­ ten Stromquelle gemäß dem Stand der Technik. Fig. 2 shows a second embodiment of a switched current source according to the prior art.

Fig. 3 zeigt eine geschaltete Stromquelle gemäß der Erfin­ dung. Fig. 3 shows a switched current source according to the inven tion.

Fig. 4 zeigt eine geschaltete Stromsenke gemäß der Erfin­ dung. Fig. 4 shows a switched current sink according to the inven tion.

Fig. 5 zeigt eine Ausführungsform des in Fig. 4 einge­ setzten Transimpedanzverstärkers. Fig. 5 shows an embodiment of the transimpedance amplifier set in Fig. 4.

In Fig. 3 ist die erfindungsgemäße Realisierung einer ge­ schalteten Stromquelle gezeigt. An den Eingängen E1 und E2 liegt eine differenzielle Spannung UE an. Der Eingang E1 ist mit der Basis eines ersten npn-Transistors T1 und der Eingang E2 mit der Basis eines zweiten npn-Transistors T2 verbunden. Die beiden Transistoren T1 und T2 sind emittergekoppelt und über ihre Emitter mit einer Konstantstromquelle, die den kon­ stanten Strom I liefert, verbunden. Der Kollektor des Transi­ stors T2 ist sowohl mit einem ersten Emittergegenkopplungswi­ derstand R1 als auch mit dem Emitter eines pnp-Transistors T3 verbunden. Der Kollektor des ersten Transistors T1 ist sowohl mit einem zweiten Emittergegenkopplungswiderstand R2 als auch dem Emitter eines zweiten pnp-Transistors T4 verbunden. Die Transistoren T3 und T4 sind laterale pnp-Transistoren.In Fig. 3 the realization of a ge switched current source is shown. A differential voltage UE is present at the inputs E1 and E2. The input E1 is connected to the base of a first npn transistor T1 and the input E2 to the base of a second npn transistor T2. The two transistors T1 and T2 are emitter-coupled and connected via their emitters to a constant current source which supplies the constant current I. The collector of transistor T2 is connected both to a first emitter negative feedback resistor R1 and to the emitter of a pnp transistor T3. The collector of the first transistor T1 is connected both to a second emitter negative feedback resistor R2 and to the emitter of a second pnp transistor T4. Transistors T3 and T4 are lateral pnp transistors.

Der Kollektor des pnp-Transistors T4 ist auf Massepotential (= Referenzpotential) gelegt. Der Kollektor des Transistors T3 ist mit einer Ausgangsklemme A verbunden. Die beiden Ba­ sisanschlüsse der Transistoren T3 und T4 sind über die Klemme Ref mit einer Referenzspannung verbunden. Die beiden Emitter­ gegenkopplungswiderstände R1 und R2 liegen auf Versorgungs­ spannungspotential VCC. Als erste Stufe wird im folgenden der Emittergegenkopplungswiderstand R1 in Verbindung mit dem pnp-Transistor T3′, der über den Transistor T2 gesteuert wird, bezeichnet. Die zweite Stufe umfaßt den Emittergegenkopp­ lungswiderstand R2 und den pnp-Transistor T4, der über den Kollektorstrom des Transistors T1 gesteuert wird. Durch diese Schaltungsanordnung wird eine Gegentaktbasisschaltung gebil­ det. Dadurch wird die Aufladung der Basis-Emitter-Kapazität des Ausgangstransistors T3 durch die Entladung der Basis- Emitter-Kapazität des Transistors T4 kompensiert. Dies gilt auch in umgekehrter Richtung. Das heißt, die Umladeströme fließen zwischen den Basisanschlüssen der beiden Transistoren T3 und T4. Sie belasten nicht die Schaltung, die die Refe­ renzspannung, die an der Klemme ref anliegt, erzeugt.The collector of the pnp transistor T4 is at ground potential (= Reference potential). The collector of the transistor T3 is connected to an output terminal A. The two ba Sis connections of the transistors T3 and T4 are via the terminal Ref connected to a reference voltage. The two emitters negative feedback resistors R1 and R2 are on supply voltage potential VCC. The first stage is the Emitter negative feedback resistor R1 in conjunction with the pnp transistor T3 ', which is controlled by transistor T2, designated. The second stage involves the emitter counter head tion resistor R2 and the pnp transistor T4, which over the Collector current of the transistor T1 is controlled. Through this Circuit arrangement is a push-pull base circuit det. This will charge the base-emitter capacitance of the output transistor T3 by discharging the base Emitter capacitance of the transistor T4 compensated. this applies also in the opposite direction. That is, the charge-reversal currents flow between the base terminals of the two transistors T3 and T4. They don't strain the circuit that the Refe limit voltage that is present at terminal ref.

Die erfindungsgemäße Schaltungsanordnung bewirkt eine deutli­ che Reduzierung der auf die Referenzspannung wirkenden Stö­ rungen und ermöglicht eine saubere, rechteckige Stromimpuls­ form am Ausgang A.The circuit arrangement according to the invention causes a clear che reduction of the interference acting on the reference voltage  and enables a clean, rectangular current pulse form at exit A.

Außerdem wird die dynamische Belastung der Versorgungsspan­ nung VCC verringert, weil sich die Änderungen der Emitter­ ströme der Transistoren T3 und T4 beim Schalten aufheben. Der Gesamtstrom bleibt damit konstant.In addition, the dynamic load on the supply chip VCC decreased because of changes in the emitter cancel currents of transistors T3 and T4 when switching. Of the The total current thus remains constant.

In Fig. 4 ist eine umschaltbare Stromsenke dargestellt, die aus einer Erweiterung der in Fig. 3 gezeigten umschaltbaren Stromquelle resultiert. Die Schaltungsanordnung entspricht bis zur Ausgangsklemme A der in der Fig. 3 gezeigten Schal­ tungsanordnung. An die Ausgangsklemme A ist zusätzlich eine Referenzstromquelle, die einen Referenzstrom IRef liefert und der Eingang eines Transimpedanzverstärkers TV angeschlossen. Ausgangsseitig ist der Transimpedanzverstärker TV mit dem Ba­ sisanschluß eines npn-Transistors T5 verbunden. Der Emitter des npn-Transistors T5 ist über einen Widerstand R4 auf Mas­ sepotential gelegt. Das Ausgangssignal der umschaltbaren Stromsenke ist an der Klemme A1 abgreifbar, welche mit dem Kollektor des Transistors T5 verbunden ist. FIG. 4 shows a switchable current sink which results from an expansion of the switchable current source shown in FIG. 3. The circuit arrangement corresponds to the output terminal A of the circuit arrangement shown in FIG. 3. A reference current source which supplies a reference current IRef and the input of a transimpedance amplifier TV is additionally connected to the output terminal A. On the output side, the transimpedance amplifier TV is connected to the base connection of an npn transistor T5. The emitter of the NPN transistor T5 is connected to Mas sepotential via a resistor R4. The output signal of the switchable current sink can be tapped at the terminal A1, which is connected to the collector of the transistor T5.

Eine derartige Schaltung stellt vorteilhafterweise einen gro­ ßen Ausgangsspannungsbereich an der Klemme A1 zur Verfügung.Such a circuit advantageously represents a large wide output voltage range is available at terminal A1.

Die geschaltete Stromquelle gemäß Fig. 4, linker Teil wird benutzt, um einen breitbandigen Transimpedanzverstärker TV anzusteuern, der den Ausgangstransistor T5 ein- und ausschal­ tet. Die Referenzstromquelle, die den Referenzstrom IRef lie­ fert, dient der Erhöhung der Spannung an der Basis des Aus­ gangstransistors T5. Der Referenzstrom IRef ist fein ein­ stellbar.The switched current source in FIG. 4, left part is used to a broadband transimpedance amplifier TV to control which switches the output transistor T5 and Power off tet. The reference current source, which delivers the reference current IRef, serves to increase the voltage at the base of the output transistor T5. The reference current IRef is finely adjustable.

Durch die in Fig. 4 gezeigte Schaltungsanordnung bleibt die in Fig. 4, linker Teil gezeigte Stromquelle unbelastet, was kürzere Schaltzeiten mit sich bringt. By the embodiment shown in Fig. 4, the current source circuit arrangement shown in Fig. 4, left part remains unloaded what shorter switching times entails.

In Fig. 5 ist eine Ausführungsform eines Transimpedanzver­ stärker TV, der für den obengenannten Zweck geeignet ist, ge­ zeigt. Die Verwendung eines Transimpedanzverstärkers TV an­ statt eines npn-Stromspiegels erlaubt schnellere Schaltzei­ ten, weil die Kollektorspannung am Transistor T3 konstant bleibt, und die Kollektor-Basis-Kapazität daher nicht umgela­ den werden muß.In Fig. 5, an embodiment of a transimpedance amplifier TV, which is suitable for the above purpose, shows ge. The use of a transimpedance amplifier TV instead of an npn current mirror allows faster switching times because the collector voltage at transistor T3 remains constant, and the collector base capacitance therefore does not have to be reloaded.

Die Ausgangsklemme A der geschalteten Stromquelle ist sowohl mit der Basis eines npn-Transistors T6 als auch einem Wider­ stand R3 verbunden. Der Kollektor des Transistors T6 ist mit der Basis eines weiteren npn-Transistors T7 und über einen Widerstand R5 mit der Versorgungsspannung VCC verbunden. Die­ se liegt auch am Kollektor des Transistors T7 an. Der Emitter des Transistors T7, der Widerstand R3 und ein zusätzlicher Widerstand R6 führen auf die Ausgangsklemme A1, an welcher das Ausgangssignal der Stromsenke abgreifbar ist. Der Emitter des Transistors T6 und der zweite Anschluß des Widerstands R6 sind auf Masse geklemmt.The output terminal A of the switched current source is both with the base of an npn transistor T6 as well as a cons R3 was connected. The collector of transistor T6 is with the base of another npn transistor T7 and one Resistor R5 connected to the supply voltage VCC. The It is also connected to the collector of transistor T7. The emitter of transistor T7, resistor R3 and an additional one Resistor R6 lead to the output terminal A1, at which the output signal of the current sink can be tapped. The emitter of transistor T6 and the second terminal of resistor R6 are clamped to ground.

Der Strom am Eingang des Transimpedanzverstärkers TV und der Emittergegenkopplungswiderstand R4 werden so eingestellt, daß der gewünschte Ausgangsstrom durch den Transistor T5 fließt, wenn der Transistor T3 sperrt. Wenn der Transistor T3 leitet, fließt dessen Kollektorstrom durch den Transimpedanzwider­ stand R3. Der daraus resultierende Spannungsabfall an der Ba­ sis des Ausgangstransistors T5 muß groß genug sein, um diesen ausschalten zu können.The current at the input of the transimpedance amplifier TV and the Emitter negative feedback resistor R4 are set so that the desired output current flows through transistor T5, when transistor T3 turns off. When transistor T3 conducts its collector current flows through the transimpedance resistor stood R3. The resulting voltage drop at the Ba The output transistor T5 must be large enough to accommodate this to be able to switch off.

Die Transistoren T3 und T4 sind laterale pnp-Transistoren.Transistors T3 and T4 are lateral pnp transistors.

Claims (5)

1. Geschaltete Stromquelle,

• - bei der zwei Eingangsanschlüsse (E1, E2) und ein Ausgangsanschluß (A) vorgesehen sind,
• - bei der ein erster Transistor (T1) und ein zweiter Transistor (T2) emittergekoppelt sind, und die Steuereingänge mit den beiden Eingangsanschlüssen (E1, E2) und die Emitter mit einer Konstantstromquelle verbunden sind,
• - bei der der Emitter eines dritten Transistors (T3) einerseits über einen ersten Widerstand (R1) mit einer Versorgungsspannung (VCC) und andererseits mit dem Kollektor des zweiten Transistors (T2) verbunden ist,
• - bei der der Emitter eines vierten Transistors (T4) einerseits über einen zweiten Widerstand (R2) mit der Versorgungsspannung (VCC) und andererseits mit dem Kollektor des ersten Transistors (T1) verbunden ist,
• - bei der die Steuereingänge des dritten und des vierten Transistors (T3, T4) mit einer Referenzspannung verbunden sind,
• - bei der der Kollektor des dritten Transistors (T3) mit dem Ausgangsanschluß (A) und der Kollektor des vierten Transistors (T4) mit Masse verbunden ist.

1. Switched power source,

• - in which two input connections (E1, E2) and one output connection (A) are provided,
• a first transistor (T1) and a second transistor (T2) are emitter-coupled, and the control inputs are connected to the two input connections (E1, E2) and the emitters are connected to a constant current source,
• the emitter of a third transistor (T3) is connected on the one hand to a supply voltage (VCC) via a first resistor (R1) and on the other hand to the collector of the second transistor (T2),
• the emitter of a fourth transistor (T4) is connected on the one hand to the supply voltage (VCC) via a second resistor (R2) and on the other hand to the collector of the first transistor (T1),
• the control inputs of the third and fourth transistors (T3, T4) are connected to a reference voltage,
• - In which the collector of the third transistor (T3) is connected to the output terminal (A) and the collector of the fourth transistor (T4) to ground.

2. Geschaltete Stromquelle nach Anspruch 1, bei der der erste und der zweite Transistor (T1, T2) npn-Transistoren sind.2. Switched current source according to claim 1, in which the first and the second transistor (T1, T2) are npn transistors. 3. Geschaltete Stromquelle nach Anspruch 1 oder 2, bei der der dritte und der vierte Transistor (T3, T4) laterale pnp-Transistoren sind. 3. Switched current source according to claim 1 or 2, where the third and fourth transistor (T3, T4) are lateral pnp transistors.   4. Geschaltete Stromquelle nach einem der Ansprüche 1 bis 3,

• - bei der eine Referenzstromquelle und ein Transimpedanzverstärker (TV) vorgesehen sind, die mit dem Ausgangsanschluß (A) verbunden sind,
• - bei der ein fünfter Transistor (T5) vorgesehen ist, dessen Steuereingang mit dem Ausgang des Transimpedanzverstärkers verbunden ist, dessen Emitter über einen Emittergegenkopplungswiderstand (R4) mit einem Referenzpotential verbunden ist, und dessen Kollektor mit einer Ausgangsklemme (A1) verbunden ist.

4. Switched current source according to one of claims 1 to 3,

• in which a reference current source and a transimpedance amplifier (TV) are provided, which are connected to the output connection (A),
• - In which a fifth transistor (T5) is provided, the control input of which is connected to the output of the transimpedance amplifier, the emitter of which is connected to a reference potential via an emitter negative feedback resistor (R4), and the collector of which is connected to an output terminal (A1).

5. Geschaltete Stromquelle nach Anspruch 4,

• - bei der der Transimpedanzverstärker (TV) eingangseitig mit dem Steuereingang eines sechsten Transistors (T6) und einem Widerstand R3 verbunden ist,
• - bei der der Kollektor des sechsten Transistors (T6) mit dem Steuereingang eines siebten Transistor (T7) und einem Widerstand R5 verbunden ist,
• - bei der der Emitter des sechsten Transistors (T6) mit dem Referenzpotential verbunden ist,
• - bei der der Emitter des siebten Transistors (T7), der Widerstand R3 und ein Widerstand R6 mit der Ausgangsklemme (A1) verbunden sind,
• - bei der der zweite Anschluß des Widerstands R6 mit dem Referenzpotential verbunden ist,
• - bei der der zweite Anschluß des Widerstands R5 und der Kollektor des siebten Transistors (T7) mit der Versorgungsspannung (VCC) verbunden sind.

5. Switched current source according to claim 4,

• the transimpedance amplifier (TV) is connected on the input side to the control input of a sixth transistor (T6) and a resistor R3,
• the collector of the sixth transistor (T6) is connected to the control input of a seventh transistor (T7) and a resistor R5,
• - in which the emitter of the sixth transistor (T6) is connected to the reference potential,
• the emitter of the seventh transistor (T7), the resistor R3 and a resistor R6 are connected to the output terminal (A1),
• the second connection of the resistor R6 is connected to the reference potential,
• - In which the second connection of the resistor R5 and the collector of the seventh transistor (T7) are connected to the supply voltage (VCC).