DE19600994C2 - Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten - Google Patents

Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten

Info

Publication number
DE19600994C2
DE19600994C2 DE19600994A DE19600994A DE19600994C2 DE 19600994 C2 DE19600994 C2 DE 19600994C2 DE 19600994 A DE19600994 A DE 19600994A DE 19600994 A DE19600994 A DE 19600994A DE 19600994 C2 DE19600994 C2 DE 19600994C2
Authority
DE
Germany
Prior art keywords
solder
substrate
deposits
carrier
deposit carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19600994A
Other languages
English (en)
Other versions
DE19600994A1 (de
Inventor
Elke Dr Ing Zakel
Frank Dr Ing Ansorge
Paul Kasulke
Andreas Ostmann
Rolf Aschenbrenner
Lothar Dietrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pac Tech Packaging Technologies GmbH
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19600994A priority Critical patent/DE19600994C2/de
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE59611449T priority patent/DE59611449D1/de
Priority to KR1019980701689A priority patent/KR19990044441A/ko
Priority to PCT/DE1996/001387 priority patent/WO1997009740A1/de
Priority to EP96928330A priority patent/EP0850490B1/de
Priority to JP8234493A priority patent/JP2928484B2/ja
Priority to US08/709,344 priority patent/US6211571B1/en
Publication of DE19600994A1 publication Critical patent/DE19600994A1/de
Application granted granted Critical
Publication of DE19600994C2 publication Critical patent/DE19600994C2/de
Priority to US09/497,437 priority patent/US6277660B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01068Erbium [Er]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten, ins­ besondere Chips, sowie einen Lotdepotträger und ein Lotdepot zur Verwen­ dung bei diesem Verfahren.
Die Herstellung eines montagefähigen IC's, wie er beispiels­ weise in elektronischen Geräten der EDV-Technik verwendet wird, gliedert sich, ausgehend von einem Wafer bis hin zu ei­ nem gehäusten, montagefähigen Chip, in eine Vielzahl von Fer­ tigungsschritten.
Abgesehen von den Kosten, die durch die Herstellung des Wafers verursacht werden, werden die Kosten für die Herstellung eines montagefähigen, gehäusten Chips im wesentlichen durch die nachfolgenden Herstellungsschritte begründet. Diese sind im wesentlichen das Erzeugen von sogenannten Bumps auf den An­ schlußflächen der durch Vereinzelung aus dem Wafer entstehen­ den Chips und das aufwendige Einhäusen der Chips. Zur Quali­ tätskontrolle der Chips erfolgt in der Regel eine elektrische Überprüfung der Leiterbahnstruktur des Chips nach dessen Ein­ häusung. Vielfach liegen jedoch die Ursachen für eine Fehl­ funktion eines Chips in einem der Einhäusung des Chips vorher­ gehenden Fertigungsschritt begründet, so daß unnötigerweise fehlerhafte Chips, die bereits vor der Einhäusung Ausschuß darstellen, gehäust werden. Hierdurch werden die ohnehin mit dem Ausschuß verbundenen Kosten noch weiter erhöht.
Auch in der sogenannten "Flip-Chip-Technologie", bei der Chips mittels auf den Chip-Anschlußflächen aufgebrachten, erhöhten Kontaktmetallisierungen unmittelbar mit einem Substrat verbun­ den werden, erfolgt eine Qualitätskontrolle der Chips oder auch kompletter Wafer, die im Flip-Chip-Verfahren appliziert werden, erst nach der Verbindungsherstellung. Die Verarbeitung von Chips oder kompletten Wafern im Flip-Chip-Verfahren führt insgesamt zu komplexen Strukturen, die eine vollständige Test­ barkeit einzelner Chips oder kompletter Wafer unter definier­ ten Testbedingungen, wie sie zum Beispiel für einen Burn-In- Test vorgeschrieben sind, mit den bekannten Testverfahren nicht ohne Risiko für die gesamte Struktur zulassen.
Zwar ist es bekannt, einzelne Chips oder auch komplette Wafer vor Durchführung einer nachfolgenden Verbindungstechnik mit entsprechenden Testvorrichtungen zu überprüfen, jedoch ist eine derartige Qualitätskontrolle immer nur mit besonderem Aufwand durchführbar, der zur Durchführung der an sich schon komplexen Verbindungstechnik noch hinzukommt.
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren vorzuschlagen, mit dem es bereits vor dem Herstellungsstadium des Einhäusens eines Chips bzw. vor Durchführung der Verbindungstechnik mög­ lich ist, auf kostengünstige Art und Weise eine Qualitätsprü­ fung durchzuführen. Es sollen auch ein Lotdepotträger und ein Lotdepot zur Verwendung bei diesem Verfahren geschaffen werden.
Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. einen Lotdepotträger mit den Merkmalen des An­ spruchs 11 bzw. ein Lotdepot mit den Merk­ malen des Anspruchs 19 gelöst.
Bei dem erfindungsgemäßen Verfahren erfolgt mittels eines Lot­ depotträgers, der mit einer strukturierten, elektrisch leitfä­ higen Beschichtung mit Anschlußflächen zur Anordnung von Lot­ depots und deren Übertragung auf entsprechend angeordnete An­ schlußflächen eines Substrats versehen ist, während der Über­ tragung der Lotdepots eine elektrische Überprüfung der Leiter­ bahnstruktur des Substrats.
Somit kann das Substrat, das etwa als eine Leiterplatte mit einer mehr oder weniger komplexen Leiterbahnstruktur oder als ein Chip ausgebildet sein kann, durch eine individuelle Kon­ taktierung seiner Anschlußflächen über den Lotdepotträger auf seine Funktionsfähigkeit hin überprüft werden.
Hierdurch wird deutlich, daß die elektrische Überprüfung der Leiterbahnstruktur des Substrats während dessen Herstellungs­ verfahrens mit keinem zusätzlichen Verfahrensschritt verbunden ist. Vielmehr wird durch das erfindungsgemäße Verfahren quasi eine inhärente Qualitätsprüfung während eines ohnehin notwen­ digen Herstellungsschritts ermöglicht. Zudem findet die elek­ trische Überprüfung der Leiterbahnstruktur des Substrats vor dessen Fertigstellung durch eine abschließende Einhäusung bzw. vor Herstellung einer endgültigen Kontaktierung im Flip-Chip- Verfahren statt, so daß die Weiterverarbeitung von Substraten mit fehlerhaften Leiterbahnstrukturen vermieden wird.
Wenn vor Anordnung der Lotdepots auf der strukturierten, elek­ trisch leitfähigen Beschichtung eine Übertragungsmaske mit die Anschlußflächen freigebenden Maskenöffnungen auf die Beschich­ tung aufgebracht wird, lassen sich auch andere Verfahren als eine Applikation von stückigem Lotmaterial zur Ausbildung der Lotdepots auf dem Lotdepotträger verwenden. Neben einer chemi­ schen Abscheidung von Lotmaterial zur Ausbildung der Lotdepots in den Maskenöffnungen eignet sich in besonderer Weise, wegen der ohnehin zur Durchführung des Tests notwendigen elektrisch leitfähigen Beschichtung eine galvanische Abscheidung von Lot­ material zur Ausbildung der Lotdepots auf den Anschlußflächen. Dabei wird die Form der Lotdepots im wesentlichen durch die Ausgestaltung der Maskenöffnungen bestimmt. Darüber hinaus ist es auch möglich, das Lotmaterial in Form von Lotpaste aufzu­ bringen.
Eine besonders sichere Kontaktierung zwischen dem als Prüfkon­ taktanordnung dienenden Lotdepotträger und den Anschlußflächen des Substrats ergibt sich, wenn nach Herstellung eines Berüh­ rungskontakts zwischen den Lotdepots des Lotdepotträgers und den Anschlußflächen des Substrats ein zumindest partielles Aufschmelzen der Lotdepots zur Herstellung einer Lotverbindung zwischen dem Lotdepotträger und dem Substrat erfolgt. Diese Lotverbindung kann durch eine Benetzung der Anschlußflächen des Substrats, also quasi durch einen anschmiegenden Form­ schluß zwischen den Lotdepots und den Anschlußflächen oder be­ dingt durch eine nachfolgende Erstarrung der Lotdepots als stoffschlüssige Verbindung zwischen den Lotdepots und den An­ schlußflächen bewirkt werden. In jedem Fall sichert die Lot­ verbindung während der elektrischen Überprüfung der Leiter­ bahnstruktur des Substrats einen guten Kontakt mit geringst­ möglichem Kontaktwiderstand.
Wenn bei einem partiellen Aufschmelzen der Lotdepots zunächst ein Aufschmelzen eines benachbart der Anschlußfläche des Sub­ strats angeordneten Kontaktteils und anschließend ein Auf­ schmelzen eines an den Kontaktteil angrenzenden Basisteils er­ folgt, besteht die Möglichkeit, das zur Übertragung der Lotde­ pots notwendige Aufschmelzen in zwei Phasen, nämlich einer Kontaktschmelzung und einer Übertragungsschmelzung, die durch unterschiedliche Temperaturen gekennzeichnet sind, durchzufüh­ ren, um somit unabhängig von der Lotmaterialzusammensetzung des Basisteils eine hinsichtlich ihres Schmelzpunkts auf die zur Durchführung des Tests vorgegebene Testtemperatur ausge­ legte Lotmaterialzusammensetzung des Kontaktteils wählen zu können.
Der vorstehenden Vorgehensweise liegt der Gedanke zugrunde, die zur Durchführung des Tests besonders vorteilhafte, durch einen möglichst geringen Übergangswiderstand gekennzeichnete formschlüssige Lotverbindung unabhängig von der die elektri­ schen Eigenschaften des Lotdepots im wesentlichen bestimmenden Materialzusammensetzung des Basisteils festlegen zu können.
Insbesondere in energetischer Hinsicht ist es besonders vor­ teilhaft, wenn sich während der elektrischen Überprüfung der Leiterbahnstruktur des Substrats der Kontaktteil im schmelz­ flüssigen Zustand und der Basisteil im festen Zustand befin­ den. Die Überprüfung kann jedoch auch im festen Zustand des Kontaktteils und des Basisteils erfolgen.
Wenn bei Übertragung des insgesamt schmelzflüssigen Lotdepots eine Mitübertragung einer auf den Anschlußflächen der elek­ trisch leitfähigen Beschichtung des Lotdepotträgers angeordne­ ten Anschlußflächenmetallisierung erfolgt, wird sicher ausge­ schlossen, daß Lotmaterial des Lotdepots bei der Übertragung auf den Anschlußflächen des Lotdepotträgers zurückbleiben kann und nur eine unvollständige Übertragung des Lotdepots erfolgt.
Als vorteilhaft erweist es sich auch, wenn die zum Aufschmel­ zen der Lotdepots benötigte Energie, zumindest anteilig über die elektrisch leitfähige Beschichtung des Lotdepotträgers in die Lotdepots eingebracht wird. Hierdurch ist es möglich, auch während des Tests der Leiterbahnstruktur eine Wärmeverteilung einzustellen, wie sie zumindest annähernd dem tatsächlichen Betriebsfall entspricht, bei dem im Bereich der Anschlußflä­ chen Temperaturspitzen auftreten.
Weiterhin erweist es sich als vorteilhaft, wenn während des Bestehens der Verbindung zwischen dem Lotdepotträger und dem Substrat über die elektrisch leitfähige Beschichtung des Lot­ depotträgers eine Temperierung des Substrats erfolgt. Hier­ durch kann die ohnehin mit dem Aufschmelzen der Lotdepots ver­ bundene Wärmebeaufschlagung des Substrats gleichzeitig zur Einstellung von Testbedingungen genutzt werden, wie sie bei­ spielsweise bei sogenannten Burn-In-Tests, einer Kombination von Hochtemperaturumgebung und elektrischem Betrieb, vorlie­ gen.
Wenn zur Übertragung der Lotdepots vom Lotdepotträger auf die Anschlußflächen des Substrats das Substrat mit seinen An­ schlußflächen in einer Überdeckungslage mit den Lotdepots von oben auf den Lotdepotträger abgesenkt und nachfolgend zusammen mit den an den Anschlußflächen des Substrats haftenden Lotde­ pots nach oben abgehoben wird, läßt sich die Übertragung der Lotdepots mit gleichzeitiger Testung der Leiterbahnstruktur des Substrats während einer üblichen Flip-Chip-Handhabung des Substrats durchführen. Ein besonderer Vorteil dieser Handha­ bung des Substrats liegt darin, daß nachfolgend eine Flip- Chip-Kontaktierung des Substrats zur Anordnung auf einem wei­ teren Substrat erfolgen kann, ohne daß die Handhabungseinrich­ tung gewechselt werden müßte. Somit ist beispielsweise eine kontinuierliche Weiterverarbeitung der gemäß dem erfindungsge­ mäßen Verfahren überprüften Chips zum Aufbau eines Multi-Chip- Moduls leicht möglich. Darüber hinaus können das Substrat und der Lotdepotträger bei der Übertragung auch umgekehrt angeord­ net sein.
Wenn das zumindest partielle Aufschmelzen der Lotdepots und/oder deren Übertragung vom Lotdepotträger auf das Substrat in einem gasförmigen oder flüssigen reduzierenden oder inerten Medium erfolgt, läßt sich sicherstellen, daß die Lotdepots von schädlichen Umgebungseinflüssen während des Aufschmelzens und Übertragens der Lotdepots weitestgehend abgeschirmt werden. Das dabei verwendete Medium kann aus einem Schutzgas oder auch einem flüssigen Medium bestehen. Als flüssiges Medium eignen sich besonders Polyalkohole, wie Glycerin, Tetraethylenglykol und Polyethylenglykol, und Stearine.
Aus der US 5,217,597 ist eine Vorrichtung zur Übertragung von Lotdepots auf Anschlußflächen eines mit einer Leiterbahn­ struktur versehenen Substrats bekannt, wobei ein Lotdepotträ­ ger eine Trägerschicht mit einer elektrisch leitfähigen Be­ schichtung mit Anschlußflächen zur Anordnung von Lotdepots und deren Übertragung auf entsprechend angeordnete Anschlußflächen des Substrats aufweist. Bei der erfindungsgemäßen Vorrichtung weist die elektrisch leitfähige Beschichtung des Lotdepotträ­ gers eine Leiterbahnstruktur auf.
Somit ermöglicht der zur Übertragung von Lotdepots auf An­ schlußflächen eines Substrats verwendete Lotdepotträger eine gleichzeitige elektrische Überprüfung der Lei­ terbahnstruktur durch eine individuelle Kontaktierung der An­ schlüsse des Substrats.
Wenn die Anschlußflächen zur Anordnung der Lotdepots durch Maskenöffnungen einer auf der Beschichtung angeordneten Über­ tragungsmaske definiert sind, lassen sich nicht nur Verfahren zur Applikation der Lotdepots in im wesentlichen fester Form, sondern auch Verfahren zur Applikation der Lotdepots mittels chemischer oder galvanischer Abscheidung einsetzen, bei denen also das Lotmaterial nicht in fester, sondern in fluider Form vorliegt.
Wenn die Anschlußflächen des Lotdepotträgers eine kleinere Be­ netzungsfläche als die Anschlußflächen des Substrats aufwei­ sen, ist ein Aufschmelzen und eine nachfolgende Übergabe der aufgeschmolzenen Lotdepots aufgrund der größeren Haftkräfte zwischen den aufgeschmolzenen Lotdepots und den Anschlußflä­ chen des Substrats durch einfaches Abheben des Substrats vom Lotdepotträger möglich, ohne daß die Anschlußflächen des Lot­ depotträgers eine benetzungsunfähige Anschlußflächenmetalli­ sierung aufweisen müßten. Hierdurch wird eine Ausbildung der elektrisch leitfähigen Beschichtung des Lotdepotträgers als einfache, strukturierte Metallisierung möglich.
Wenn die Anschlußflächen des Lotdepotträgers mit einer benet­ zungshemmenden oder benetzungsunfähigen Anschlußflächenmetal­ lisierung versehen sind, ist es möglich, die Anschlußflächen des Lotdepotträgers in ihrer Flächengröße übereinstimmend mit den Anschlußflächen des Substrats auszubilden.
Zur Ausbildung einer benetzungsunfähigen oder nichtbenetzbaren Anschlußflächenmetallisierung hat es sich als vorteilhaft her­ ausgestellt, wenn diese eine Wolfram/Titan-Legierung oder eine Legierung aus Wolfram und einem Titanoxid aufweist.
Abgesehen von den vorgenannten Zweistoff-Legierungen können auch Mehrstoff-Legierungen zur Ausbildung einer benetzungsun­ fähigen oder nichtbenetzbaren Anschlußflächenmetallisierung verwendet werden. Je nach Lotmaterialauswahl für die Lotdepots eignen sich auch besonders gut Einstoff-Metallisierungen, wie Wolfram, Titan, Chrom, Tantal oder Molybdän oder auch deren Oxide.
Grundsätzlich weist eine nichtbenetzbare Anschlußflächenme­ tallisierung den Vorteil auf, daß eine Haftung zwischen der Anschlußflächenmetallisierung und dem Lotdepot nur im festen, erstarrten Zustand des Lotdepotmaterials möglich ist. Während des Aufschmelzens des Lotdepots findet eine Entnetzung und Ab­ lösung des Lotdepotmaterials von der nichtbenetzbar ausgebil­ deten Anschlußflächenmetallisierung statt, so daß keine wei­ tere Haftung mehr erfolgt und eine einfache, im wesentlichen rückstandsfreie Übertragung des Lotmaterials vom Lotdepotträ­ ger auf das Substrat erfolgen kann, ohne daß hierzu besondere Trennkräfte notwendig wären.
Eine weitere Möglichkeit, eine im wesentlichen rückstandsfreie Übertragung des Lotmaterials vom Lotdepotträger auf das Sub­ strat zu ermöglichen, besteht darin, die Anschlußflächen des Lotdepotträgers mit einer benetzbaren, im Lotmaterial des Lot­ depots löslichen Anschlußflächenmetallisierung zu versehen. Bei einer derartigen Auswahl des Materials für die Anschluß­ flächenmetallisierung erfolgt nämlich eine Mitübertragung der Anschlußflächenmetallisierung zusammen mit dem Lotmaterial des Lotdepots. Als besonders vorteilhaft erweist es sich in diesem Zusammenhang, wenn bei einer benetzbar ausgebildeten Anschluß­ flächenmetallisierung die darunterliegend angeordnete, elek­ trisch leitfähige Beschichtung nichtbenetzbar ausgebildet ist, um zu erreichen, daß bei der Mitübertragung der Anschlußflä­ chenmetallisierung die strukturierte, elektrisch leitfähige Beschichtung des Lotdepotträgers im wesentlichen unversehrt erhalten bleibt, so daß die erneute Verwendung des Lotdepot­ trägers sichergestellt ist.
Als vorteilhaft für die Ausbildung einer benetzbaren Anschluß­ flächenmetallisierung hat es sich herausgestellt, wenn diese eine Gold- oder eine Palladiumlegierung aufweist.
Um das vorstehend bei der Übertragung der Lotdepots vom Lotde­ potträger auf das Substrat als vorteilhaft beschriebene parti­ elle Aufschmelzen zu ermöglichen, hat sich die Verwendung ei­ nes Lotdepots mit den Merkmalen des Anspruchs 19 als besonders vorteilhaft erwiesen. Aber auch unabhängig von der Übertragung von Lotdepots ausgehend von einem Lotdepotträger auf ein Sub­ strat hat sich das Lotdepot mit den Merkmalen des Anspruchs 19 als vorteilhaft bei der Prüfung von elektronischen Bauteilen oder Bauelementen herausgestellt.
Die Ausbildung eines Lotdepots mit einem Kontaktteil und einem Basisteil, wobei die Schmelztemperatur des Kontaktteils klei­ ner ist als die Schmelztemperatur des Basisteils, ermöglicht nämlich eine besonders widerstandsarme Kontaktierung zu Prüf­ zwecken, wie beispielsweise einen "Burn-In-Test", ohne daß hierzu ein Aufschmelzen des gesamten Lotdepots mit der ent­ sprechend hohen Temperaturbelastung des Substrats erforderlich ist. Der Lotdepotträger übernimmt dabei die Funktion einer Prüfplatine oder eines Prüfsubstrats, und bei den Lotdepots kann es sich um die bereits auf den Anschlußflächen eines Sub­ strats applizierten, mit dem Fachwort "Bumps " bezeichneten, erhöhten Kontaktmetallisierungen handeln.
Als besonders vorteilhaft erweist es sich, wenn die Schmelz­ temperatur des Kontaktteils im wesentlichen gleich der für eine elektrische Überprüfung der Leiterbahnstruktur des Sub­ strats vorgegebenen Prüftemperatur ist, da somit im wesentli­ chen nur soviel Energie zum Aufschmelzen des Kontaktteils auf­ gebracht werden muß, wie zur Erreichung der Prüftemperatur notwendig ist.
Wenn der Basisteil und der Kontaktteil dieselben Legierungs­ komponenten aufweisen und der Kontaktteil abweichend vom Ba­ sisteil eine eutektische Zusammensetzung aufweist, sind die vorstehend erläuterten Vorteile des Lotdepots aus einem Basis­ teil und einem Kontaktteil mit insgesamt nur zwei Legierungs­ komponenten bei einer möglichst niedrigen Schmelztemperatur des Kontaktteils möglich.
Nachfolgend wird das erfindungsgemäße Verfahren bzw. die er­ findungsgemäße Vorrichtung anhand in den Zeichnungen darge­ stellter Ausführungsbeispiele näher erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung eines Lotdepotträgers;
Fig. 2 eine perspektivische Darstellung des in Fig. 1 gezeigten Lotdepotträgers;
Fig. 3 eine strukturierte Metallisierung des Lotdepot­ trägers;
Fig. 4 eine Schnittdarstellung des Lotdepotträgers ent­ sprechend der Darstellung in Fig. 1 mit auf Anschlußflä­ chen des Lotdepotträgers angeordneten Lotdepots;
Fig. 5 einen in Überdeckungslage oberhalb des in Fig. 4 dargestellten Lotdepotträgers angeordneten Chip zur nachfolgenden Übertragung der Lotdepots auf die An­ schlußflächen des Chips im Flip-Chip-Verfahren;
Fig. 6 den in Fig. 5 dargestellten, mit seinen Anschluß­ flächen auf die aufgeschmolzenen Lotdepots abgesenkten Chip zur Ausbildung einer Übertragungs-/Testkonfigura­ tion;
Fig. 7 den in Fig. 6 dargestellten, zusammen mit den Lotdepots vom Lotdepotträger abgenommenen Chip;
Fig. 8 eine Schnittdarstellung eines weiteren Lotdepot­ trägers mit auf Anschlußflächen des Lotdepotträgers an­ geordneten Lotdepots mit einem Basisteil und einem Kon­ taktteil;
Fig. 9 einen in Überdeckungslage oberhalb des in Fig. 8 dargestellten Lotdepotträgers angeordneten Chip zur nachfolgenden Übertragung der Lotdepots auf die An­ schlußflächen des Chips im Flip-Chip-Verfahren;
Fig. 10 den in Fig. 9 dargestellten, mit seinen An­ schlußflächen auf den aufgeschmolzenen Kontaktteil der Lotdepots abgesenkten Chip zur Ausbildung einer Testkon­ figuration;
Fig. 11 die in Fig. 10 dargestellte Chip/Lotdepotträger- Konfiguration, wobei neben dem Kontaktteil der Lotdepots auch der Basisteil der Lotdepots zur Ausbildung einer Übertragungskonfiguration aufgeschmolzen ist;
Fig. 12 den in Fig. 11 dargestellten, zusammen mit den Lotdepots und den Anschlußflächenmetallisierungen vom Lotdepotträger abgenommenen Chip.
Fig. 1 zeigt einen Lotdepotträger 10 mit einer Trägerschicht 11 und einer auf der Trägerschicht 11 aufgebrachten elektrisch leitfähigen Beschichtung, die hier als eine strukturierte Me­ tallisierung in Form einer Leiterbahnstruktur 12 ausgebildet ist. Auf der Leiterbahnstruktur 12 befindet sich eine fotosen­ sitive Polymerschicht 13, die über ein an sich bekanntes, fo­ tolithographisches Verfahren in der dargestellten Art und Weise zur Ausbildung einer Übertragungsmaske 14 strukturiert ist und Maskenöffnungen 15 aufweist.
Fig. 2 zeigt die Übertragungsmaske 14 mit den Maskenöffnungen 15 in einer Draufsicht. Neben den mit durchgezogenen Linien parallel zum Umfang des Lotdepotträgers 10 angeordneten Mas­ kenöffnungen 15, die in ihrer Anordnung einer konventionellen Input-/Output-Anschlußflächenanordnung eines Chips entspre­ chen, sind bei dem in Fig. 2 dargestellten Ausführungsbeispiel gleichmäßig über den Innenbereich der Polymerschicht 13 ver­ teilt weitere mit gestricheltem Linienverlauf dargestellte Maskenöffnungen 15 eingezeichnet, die verdeutlichen sollen, daß der Lotdepotträger 10 ebensogut mit einer Übertragungs­ maske 14 versehen werden kann, die hinsichtlich ihrer Anord­ nung von Maskenöffnungen 15 einem sogenannten "Ball-Grid-Ar­ ray" entspricht.
Für die Input-/Output-Anschlußflächenanordnung der Maskenöff­ nungen 15 ist in Fig. 3 die Leiterbahnstruktur 12 dargestellt. Wie aus einem Vergleich der Fig. 2 und 3 deutlich wird, befin­ den sich dabei an den Enden einzelner Leiterbahnen 16 der Lei­ terbahnstruktur 12 angeordnete Anschlußflächen 17 unterhalb der zugeordneten Maskenöffnungen 15, so daß über die Übertra­ gungsmaske 14 eine äußere Kontaktierung der Anschlußflächen 17 möglich ist.
Fig. 4 zeigt den Lotdepotträger 10 mit auf den Maskenöffnungen 15 angeordneten Lotdepots 19. Die Anordnung der Lotdepots 19 auf den Maskenöffnungen 15 kann über eine galvanische Lotab­ scheidung erfolgen, bei der die Leiterbahnen 16 der Leiter­ bahnstruktur 12 miteinander kurzgeschlossen werden und somit die Leiterbahnstruktur 12 insgesamt als Elektrode dient, auf deren durch die Übertragungsmaske 14 freigegebenen Anschluß­ flächen 17 die Abscheidung von Lotmaterial in Form der Lotde­ pots 19 erfolgt. Dabei wird eine Ablagerung von Lotmaterial auf den übrigen Bereichen der Übertragungsmaske 14 durch deren Ausbildung als benetzungsunfähige, nicht leitende Polymer­ schicht 13, etwa aus Polyimid oder BCB, verhindert. Eine be­ netzungsunfähige, nicht leitende Oberfläche der Übertragungs­ maske 14 läßt sich auch durch Verwendung einer Oxid- oder Ni­ tridschicht erzielen.
Bei entsprechender Ausbildung der Übertragungsmaske, insbeson­ dere bei größerer Dimensionierung der Maskenöffnungen 15 ist es auch möglich, statt einer, wie vorstehend geschildert, gal­ vanischen Abscheidung von Lotmaterial zur Ausbildung von Lot­ depots 19, die Lotdepots in fester Form in den Maskenöffnungen 15 zu plazieren.
Unabhängig von der Art und Weise der Anordnung bzw. Ausbildung der Lotdepots 19 auf den Anschlußflächen 17 der Leiterbahn­ struktur 12 wird, wie in Fig. 5 dargestellt, nachfolgend ein hier als Chip 21 ausgebildetes Substrat mit seinen Anschluß­ flächen bildenden, erhöhten Kontaktmetallisierungen, die nach­ folgend fachsprachlich als Bumps 22 bezeichnet werden, in Überdeckung mit den Lotdepots 19 des Lotdepotträgers 10 ge­ bracht und zur Ausbildung eines Berührungskontakts zwischen den Bumps 22 und den Lotdepots 19 auf diese abgesenkt.
Danach erfolgt, wie in Fig. 6 dargestellt, ein Aufschmelzen der Lotdepots 19, so daß sich die in Fig. 6 dargestellte Be­ netzung der Bumps 22 durch die aufgeschmolzenen Lotdepots 19 ergibt. Um sicherzustellen, daß sich infolge des Aufschmelzens der Lotdepots 19 und der damit verbundenen Erwärmung des Lot­ depotträgers 10 und des Chips 21 keine Abweichungen von der in Fig. 6 dargestellten Überdeckungslage zwischen den Bumps 22 und den Lotdepots 19 ergeben, sollten sowohl die Trägerschicht 11 des Lotdepotträgers 10 als auch das Material des Chips 21 einen im wesentlichen übereinstimmenden Ausdehnungskoeffizien­ ten aufweisen. Geringfügige Abweichungen zwischen den Ausdeh­ nungskoeffizienten können durch mögliche Verlagerungen der aufgeschmolzenen Lotdepots 19 ausgeglichen werden. Bei dem hier dargestellten Ausführungsbeispiel wird für die Träger­ schicht 11 des Lotdepotträgers 10 übereinstimmend mit dem Ma­ terial des Chips 21 Silizium gewählt.
Aufgrund einer gegenüber einer Benetzungsfläche 23 der Bumps 22 um ein mehrfaches kleineren Benetzungsfläche 24 der Masken­ öffnungen 15 bildet sich die in Fig. 6 dargestellte Form der aufgeschmolzenen Lotdepots 19 aus, die es, wie in Fig. 7 dar­ gestellt, ermöglicht, den Chip 21 bei fortwährender Benetzung der Bumps 22 durch die Lotdepots 19 zusammen mit diesen vom Lotdepotträger 10 abzuheben. Dabei verbleiben, wie in Fig. 7 schematisch dargestellt, lediglich geringe Anteile von Lotma­ terial auf der Übertragungsmaske 14, die bei wiederholter Ver­ wendung der Übertragungsmaske 14 zur Übertragung von Lotdepots 19 auf einem weiteren Chip 21 leicht, etwa auf naßchemischem Wege, entfernt werden können.
Aufgrund der in Fig. 3 dargestellten, strukturierten Metalli­ sierung zur Ausbildung der Leiterbahnstruktur 12 mit elek­ trisch voneinander unabhängigen Leiterbahnen 16 ist es mög­ lich, während des in Fig. 6 dargestellten Kontakts zwischen dem Chip 21 und dem Lotdepotträger 10 zur nachfolgenden Über­ tragung der Lotdepots 19 auf die Bumps 22 des Chips 21 über die Lotdepots 19 eine elektrische Überprüfung der hier nicht näher dargestellten Leiterbahnstruktur des Chips 21 durch­ zuführen. Dazu kann die Leiterbahnstruktur des Chips 21 durch gezielte Beaufschlagung von auf der Rückseite des Lotdepotträ­ gers 10 angeordneten Prüfkontakten 20, die über Durchkontak­ tierungen 18 (Fig. 3) mit den Leiterbahnen 16 verbunden sind, mit einer Prüfspannung getestet werden.
Zur Herstellung einer festen Verbindung zwischen den Anschluß­ flächen 17 des Lotdepotträgers 10 und den Bumps 22 erfolgt eine Abkühlung der aufgeschmolzenen Lotdepots 19. Im Falle der Verwendung einer eutektischen Blei/Zinn-Legierung für das Lot­ material der Lotdepots 19 und mit Gold beschichteter, naßche­ misch erzeugter Bumps 22 aus Nickel des Chips 21 muß hierzu die Temperatur der Lotdepots nach dem Aufschmelzen auf unter 180°C abgesenkt werden.
Nach Durchführung der elektrischen Überprüfung der Leiterbahn­ struktur des Chips 21 erfolgt dann wieder eine Erwärmung der Lotdepots 19 auf eine Temperatur oberhalb 180°C, um diese aufzuschmelzen und dann, wie vorstehend beschrieben, den Chip 21 zusammen mit den an den Bumps 22 haftenden Lotdepots 19 vom Lotdepotträger 10 abzuheben.
Grundsätzlich ist die vorstehend beschriebene elektrische Überprüfung der Leiterbahnstruktur des Chips 21 mittels des Lotdepotträgers 10 auch während des schmelzflüssigen Zustands der Lotdepots 19 möglich; wesentlich ist, daß während der elektrischen Überprüfung ein sicherer Kontakt zwischen den Bumps 22 des Chips 21 und den Anschlußflächen 17 des Lotdepot­ trägers 10 besteht. Dies ist auch dann der Fall, wenn eine entsprechende Benetzung der Anschlußflächen 17 bzw. der Bumps 22 gegeben ist. Um jedoch beispielsweise einen hinsichtlich seiner Randbedingungen definierten Burn-In-Test durchführen zu können, etwa bei einer Temperatur von 150°C über eine Zeit von 125 Stunden, müssen die Lotdepots 19 bei dem hier bei­ spielhaft verwendeten Lotmaterial aus einer Blei/Zinn-Legie­ rung in den festen Zustand überführt werden.
Bei dem anhand der vorstehend erläuterten Figuren beschriebe­ nen Ausführungsbeispiel wird die Übertragung der Lotdepots 19 vom Lotdepotträger 10 auf den Chip 21 im wesentlichen durch die unterschiedlich groß gestalteten Benetzungsflächen 23, 24 der Anschlußflächen 17 des Lotdepotträgers 10 bzw. der Bumps 22 des Chips 21 ermöglicht. Die sich daraus ergebenden unter­ schiedlich großen Haftkräfte zwischen den aufgeschmolzenen Lotdepots 19 und den Anschlußflächen 17 bzw. den Bumps 22 las­ sen sich jedoch auch auf anderem Wege erreichen. So ist es beispielsweise möglich, unabhängig von Größenunterschieden zwischen den Benetzungsflächen 23 und 24 die notwendigen un­ terschiedlich großen Haftkräfte dadurch zu erzeugen, daß auf die Anschlußflächen 17 des Lotdepotträgers eine benetzungshem­ mende oder benetzungsunfähige Sperrschicht aufgebracht wird.
Fig. 8 zeigt in Abwandlung von dem in Fig. 4 dargestellten Lotdepotträger 10 einen Lotdepotträger 25, der bei dem hier dargestellten Ausführungsbeispiel über keine Übertragungsmaske verfügt. Ansonsten weist der Lotdepotträger 25 dieselben, mit identischen Bezugszeichen versehenen Elemente auf wie der Lot­ depotträger 10.
Die Anschlußflächen 17 des Lotdepotträgers 25 sind mit einer Anschlußflächenmetallisierung 26 versehen, wohingegen die üb­ rige Oberfläche der Leiterbahnstruktur 12 mit einer Passivie­ rung 27 abgedeckt ist. Auf die Anschlußflächenmetallisierung 26 aufgebracht befinden sich Lotdepots 28, die jeweils aus ei­ nem an die Anschlußflächenmetallisierung 26 unmittelbar an­ grenzenden Basisteil 29 und einem auf den Basisteil 29 aufge­ brachten Kontaktteil 30 bestehen.
Bei dem hier dargestellten Ausführungsbeispiel sind die Lotde­ pots 28 stückig durch Preßschweißung auf die im Vergleich zu den Lotdepots 28, insbesondere zu dem Basisteil 29 der Lotde­ pots 28 dünnen Anschlußflächenmetallisierungen 26 aufgebracht. Dabei werden die Lotdepots 28 in zwei Phasen aufgebaut, wobei zunächst eine Verbindung des Basisteils 29 mit der Anschluß­ flächenmetallisierung 26 und anschließend ein "Aufstocken" des Basisteils 29 um den Kontaktteil 30 zur Ausbildung des voll­ ständigen Lotdepots 28 erfolgt. Derartige mehrlagig aufgebaute Lotdepots können auch abweichend von der vorstehend beschrie­ benen Art und Weise hergestellt werden, beispielsweise durch schichtweises Abscheiden von Lotmaterialien. Bei dem Aufbau der Lotdepots aus fluiden Materialien erweist sich dann wieder die Verwendung einer ihrer Art nach in Fig. 4 dargestellten Übertragungsmaske als vorteilhaft.
Bei den in Fig. 8 dargestellten Lotdepots 28 besteht sowohl der Basisteil 29 als auch der Kontaktteil 30 aus einer Blei/­ Zinn-Legierung, wobei für den Basisteil 29 eine hoch bleihal­ tige Legierung, beispielsweise PbSn 90/10 oder PbSn 95/5 und für den Kontaktteil 30 eine eutektische Blei/Zinn-Legierung gewählt ist.
Entsprechend der Darstellung gemäß Fig. 5 wird, wie Fig. 9 zeigt, zur Herstellung einer Test- bzw. Übertragungskonfigura­ tion der Chip 21 mit seinen Bumps 22 in Überdeckung mit den Lotdepots 28 des Lotdepotträgers 25 gebracht und zur Ausbil­ dung eines Berührungskontakts zwischen den Bumps 22 und den Lotdepots 28 auf diese abgesenkt.
Danach erfolgt, wie in Fig. 10 dargestellt, ein Aufschmelzen des Kontaktteils 30 der Lotdepots 28, wodurch sich eine ent­ sprechende Benetzung der benetzbaren Bumps 22 des Chips 21, verbunden mit der Ausbildung eines entsprechend guten elektri­ schen Kontakts ergibt.
In der in Fig. 10 dargestellten reinen Testkonfiguration be­ findet sich der Basisteil 29 der Lotdepots 28 nach wie vor im erstarrten Zustand. Durch den aufgeschmolzenen Kontaktteil 30 wird ein formschlüssiger Brückenkontakt zwischen dem Lotdepot­ träger 25 und dem Chip 21 geschaffen, so daß die vorstehend im Zusammenhang mit dem Lotdepotträger 10 bereits ausführlich be­ schriebene elektrische Überprüfung der Leiterbahnstruktur des Chips 21 erfolgen kann.
Die Aufschmelztemperatur des Kontaktteils 30 beträgt bei Ver­ wendung einer eutektischen Blei/Zinn-Legierung für den Kon­ taktteil 30 etwa 180°C und liegt somit im Bereich einer bei einem Burn-In-Test üblichen Prüftemperatur. Demgegenüber be­ trägt die Schmelztemperatur des hoch bleihaltigen Basisteils über 200°C. Bei ganzheitlicher Ausbildung des Lotdepots aus einer hoch bleihaltigen Legierung wäre somit eine wesentlich höhere Temperatur erforderlich, um ein Aufschmelzen des Lotde­ pots zu bewirken und den damit beabsichtigten, formschlüssigen Kontakt zwischen den Lotdepots und den Bumps des Chips für eine elektrische Überprüfung herzustellen.
Erst wenn durch Aufschmelzen lediglich des Kontaktteils 30 der Lotdepots 28 in der in Fig. 10 dargestellten Testkonfiguration der Chip 21 bei der elektrischen Überprüfung für gut befunden wurde, erfolgt gemäß der in Fig. 11 dargestellten Übertra­ gungskonfiguration eine Erhöhung der Temperatur, mit der Fol­ ge, daß nunmehr auch der höher schmelzende Basisteil 29 der Lotdepots 28 aufschmilzt.
Je nach Ausbildung der Anschlußflächenmetallisierung 26 des Lotdepotträgers 25 kann bei der nachfolgenden Übertragung oder Übergabe der Lotdepots 28 auf die Bumps 22 des Chips 21, die hier durch Haftung der Lotdepots 28 an den benetzten Bumps 22 des Chips 21 und Ablösung der Lotdepots 28 vom Lotdepotträger 25 durch Abheben des Chips 21 bewirkt wird, unter Mitübertra­ gung der Anschlußflächenmetallisierung 26 erfolgen.
Bei dem hier dargestellten Ausführungsbeispiel ist die An­ schlußflächenmetallisierung 26 benetzbar und im Lotmaterial des Lotdepots 28 löslich ausgebildet, wohingegen das Material der Leiterbahnstruktur 12 so gewählt ist, daß diese nichtbe­ netzbar ist und eine Haftung zwischen der Anschlußflächenme­ tallisierung 26 und der Leiterbahnstruktur 12 nur im festen Zustand möglich ist. Eine derartige Ausbildung der Anschluß­ flächenmetallisierung 26 bzw. der Leiterbahnstruktur 12 hat zur Folge, daß, wie in Fig. 12 dargestellt, die Anschlußflä­ chenmetallisierung 26 beim Abheben des Chips 21 mitübertragen wird, so daß eine rückstandsfreie Gesamtübertragung der Lotde­ pots 28 garantiert ist.
Im Fall einer nichtbenetzbar ausgebildeten Anschlußflächenme­ tallisierung 26 ist ebenfalls eine rückstandsfreie Übertragung der Lotdepots 28 vom Lotdepotträger 25 auf die Bumps 22 des Chips 21 gewährleistet, da in diesem Fall zwischen den Lotde­ pots 28 und der Anschlußflächenmetallisierung 26 nur im festen Zustand der Lotdepots Haftkräfte ausgebildet sind, die einer Übertragung der Lotdepots entgegenwirken.
In jedem Fall kann es sich als vorteilhaft erweisen, wenn das Rufschmelzen der Lotdepots 28 in einer inerten oder reduzie­ renden Atmosphäre erfolgt.

Claims (21)

1. Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten, insbesondere Chips, dadurch gekennzeichnet, daß mittels eines Lotdepotträgers (10, 25), der mit einer strukturierten, elektrisch leitfähigen Beschichtung (12) mit Anschlußflächen (17) zur Anordnung von Lotdepots (19, 28) und deren Übertragung auf entsprechend angeordnete Anschlußflächen (22) eines Substrats (21) versehen ist, während der Übertragung der Lotdepots (19, 28) eine elektrische Überprüfung der Leiterbahnstruktur des Sub­ strats (21) erfolgt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor Anordnung der Lotdepots (19) eine Übertragungs­ maske (14) mit die Anschlußflächen (17) freigebenden Mas­ kenöffnungen (15) auf die Beschichtung (12) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach Herstellung eines Berührungskontaktes zwischen den Lotdepots (19, 28) des Lotdepotträgers (10, 25) und den Anschlußflächen (22) des Substrats (21) ein zumindest partielles Aufschmelzen der Lotdepots (19, 28) zur Her­ stellung einer Lotverbindung zwischen dem Lotdepotträger (10, 25) und dem Substrat (21) erfolgt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei einem partiellen Aufschmelzen der Lotdepots (28) zunächst ein Aufschmelzen eines benachbart der Anschluß­ fläche (22) des Substrats (21) angeordneten Kontaktteils (30) und anschließend ein Aufschmelzen eines an den Kon­ taktteil (30) angrenzenden Basisteils (29) erfolgt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß sich während der elektrischen Überprüfung der Leiter­ bahnstruktur des Substrats (21) der Kontaktteil (30) im schmelzflüssigen Zustand und der Basisteil (29) im fe­ sten Zustand befindet.
6. Verfahren nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß bei Übertragung des insgesamt schmelzflüssigen Lotde­ pots (28) eine Mitübertragung einer auf den Anschlußflä­ chen (17) der elektrisch leitfähigen Beschichtung (12) des Lotdepotträgers (25) angeordneten Anschlußflächenme­ tallisierung (26) erfolgt.
7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die zum Aufschmelzen der Lotdepots (19, 28) benötigte Energie zumindest anteilig über die elektrisch leitfähige Beschichtung (12) des Lotdepotträgers (10, 25) in die Lotdepots (19, 28) eingebracht wird.
8. Verfahren nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß während des Bestehens der Verbindung zwischen dem Lotdepotträger (10, 25) und dem Substrat (21) über die elektrisch leitfähige Beschichtung (12) des Lotdepotträ­ gers (10, 25) eine Temperierung des Substrats (21) er­ folgt.
9. Verfahren nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß zur Übertragung der Lotdepots (19, 28) vom Lotdepot­ träger (10, 25) auf die Anschlußflächen (22) des Sub­ strats (21) das Substrat (21) mit seinen Anschlußflächen (22) in einer Überdeckungslage mit den Lotdepots (19, 28) von oben auf den Lotdepotträger (10, 25) abgesenkt und nachfolgend zusammen mit den an den Anschlußflächen (22) des Substrats (21) haftenden Lotdepots (19, 28) nach oben abgehoben wird.
10. Verfahren nach einem der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß das zumindest partielle Aufschmelzen der Lotdepots und/oder deren Übertragung vom Lotdepotträger auf das Substrat in einem gasförmigen oder flüssigen reduzieren­ den oder inerten Medium erfolgt.
11. Lotdepotträger zur Verwendung bei dem Verfahren nach Anspruch 1, aufweisend eine Trägerschicht mit einer elektrisch leitfähigen Beschichtung mit Anschlußflächen zur Anordnung von Lotdepots und deren Übertragung auf entsprechend angeordnete Anschlußflächen des Substrats, dadurch gekennzeichnet, daß die elektrisch leitfähige Beschichtung eine Leiter­ bahnstruktur (12) aufweist.
12. Lotdepotträger nach Anspruch 11, dadurch gekennzeichnet, daß die Anschlußflächen (17) zur Anordnung der Lotdepots (19, 28) durch Maskenöffnungen (15) einer auf der Be­ schichtung (12) angeordneten Übertragungsmaske (14) de­ finiert sind.
13. Lotdepotträger nach Anspruch 11, dadurch gekennzeichnet, daß die Anschlußflächen (17) des Lotdepotträgers (10) eine kleinere Benetzungsfläche (24) als die Anschlußflä­ chen (25) des Substrats (21) aufweisen.
14. Lotdepotträger nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Anschlußflächen (17) des Lotdepotträgers (10, 25) mit einer benetzungshemmenden oder benetzungsunfähigen Anschlußflächenmetallisierung (26) versehen sind.
15. Lotdepotträger nach Anspruch 14, dadurch gekennzeichnet, daß die Anschlußflächenmetallisierung (26) eine Wolf­ ram/Titan-Legierung oder eine Wolfram/Titanoxid-Legierung aufweist.
16. Lotdepotträger nach Anspruch 14, dadurch gekennzeichnet, daß die Anschlußflächenmetallisierung (26) aus Wolfram, Titan, Chrom, Tantal oder Molybdän oder deren Oxiden besteht.
17. Lotdepotträger nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Anschlußflächen (17) des Lotdepotträgers (25) mit einer benetzbaren Anschlußflächenmetallisierung (26) auf einer vorzugsweise nichtbenetzbaren elektrisch leitfähi­ gen Beschichtung (12) versehen sind.
18. Lotdepotträger nach Anspruch 17, dadurch gekennzeichnet, daß die Anschlußflächenmetallisierung (26) eine Gold-Le­ gierung oder eine Palladium-Legierung aufweist.
19. Lotdepot zur Verwendung bei dem Verfahren nach Anspruch 1, gekennzeichnet durch einen mehrteiligen Aufbau mit einem Basisteil (29) zur Anordnung auf einer Anschlußflächenmetallisierung (26) des Lotdepotträgers (25) und einem Kontaktteil (30) zur Kontaktierung einer Anschlußflächenmetallisierung (22) des Substrats (21), wobei die Schmelztemperatur des Kon­ taktteils (30) kleiner ist als die Schmelztemperatur des Basisteils (29).
20. Lotdepot nach Anspruch 19, dadurch gekennzeichnet, daß die Schmelztemperatur des Kontaktteils (30) im we­ sentlichen gleich der für eine elektrische Überprüfung der Leiterbahnstruktur des Substrats (21) vorgegebenen Prüftemperatur ist.
21. Lotdepot nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß der Basisteil (29) und der Kontaktteil (30) dieselben Legierungskomponenten aufweisen und der Kontaktteil ab­ weichend vom Basisteil eine eutektische Materialzusammen­ setzung aufweist.
DE19600994A 1995-09-08 1996-01-12 Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten Expired - Lifetime DE19600994C2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19600994A DE19600994C2 (de) 1995-09-08 1996-01-12 Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten
KR1019980701689A KR19990044441A (ko) 1995-09-08 1996-07-19 칩의 테스트 방법 및 장치
PCT/DE1996/001387 WO1997009740A1 (de) 1995-09-08 1996-07-19 Verfahren und vorrichtung zum testen eines chips
EP96928330A EP0850490B1 (de) 1995-09-08 1996-07-19 Verfahren und vorrichtung zum testen eines chips
DE59611449T DE59611449D1 (de) 1995-09-08 1996-07-19 Verfahren und vorrichtung zum testen eines chips
JP8234493A JP2928484B2 (ja) 1995-09-08 1996-09-04 Icチップの試験のための方法および装置
US08/709,344 US6211571B1 (en) 1995-09-08 1996-09-06 Method and apparatus for testing chips
US09/497,437 US6277660B1 (en) 1995-09-08 2000-02-03 Method and apparatus for testing chips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19533170 1995-09-08
DE19600994A DE19600994C2 (de) 1995-09-08 1996-01-12 Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten

Publications (2)

Publication Number Publication Date
DE19600994A1 DE19600994A1 (de) 1997-03-13
DE19600994C2 true DE19600994C2 (de) 1999-05-06

Family

ID=7771575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19600994A Expired - Lifetime DE19600994C2 (de) 1995-09-08 1996-01-12 Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten

Country Status (2)

Country Link
KR (1) KR19990044441A (de)
DE (1) DE19600994C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062661B4 (de) * 2000-12-15 2004-07-15 Advanced Micro Devices, Inc., Sunnyvale Testzellenstruktur und Verfahren zum Bestimmen elektrischer Eigenschaften von auf einem Substrat gebildeten eng beabstandeten Verbindungsflächen

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217597A (en) * 1991-04-01 1993-06-08 Motorola, Inc. Solder bump transfer method
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217597A (en) * 1991-04-01 1993-06-08 Motorola, Inc. Solder bump transfer method
DE19524739A1 (de) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Kernmetall-Lothöcker für die Flip-Chip-Technik

Also Published As

Publication number Publication date
KR19990044441A (ko) 1999-06-25
DE19600994A1 (de) 1997-03-13

Similar Documents

Publication Publication Date Title
DE69022087T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung.
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE69309197T3 (de) Methode und Apparat zur Montage von Multichip-Modulen
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69024669T2 (de) Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE60131402T2 (de) Layout und verfahren für eine anordnung mit segmentierter blm (ball limiting metallurgy) für ein- und ausgänge
DE69325218T2 (de) Verfahren zum wiederentbindbaren metallischen Verbinden
DE69202430T2 (de) Vorrichtung und Verfahren zur Herstellung von elektrischen Simultanverbindungen.
DE69711014T2 (de) Verfahren zum gleichzeitigen Bonden einer Mehrzahl von Lötballen an ein Substrat während der Montage einer integrierten Schaltungspackung
EP0850490B1 (de) Verfahren und vorrichtung zum testen eines chips
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE69018713T2 (de) Verfahren zum Verbinden gegenüberliegender Paare von Detektor- und Auslesemikrochipkontakten in einer Hybriddetektoranordnung.
DE102006042774A1 (de) Verfahren zur Herstellung einer elektrischen Ankontaktierung
DE4338432B4 (de) Integrierte Halbleiterschaltungsbaueinheit, Herstellungsverfahren dafür und Montageverfahren dafür
DE60132528T2 (de) Mikrolötverfahren und -vorrichtung
EP0745274B1 (de) Verfahren zur herstellung einer dreidimensionalen schaltungsanordnung
DE69118308T2 (de) Verfahren zur Herstellung einer elektrischen Verbindung für eine integrierte Schaltung
EP0840660B1 (de) Flussmittelfreie kontaktierung von bauelementen
DE10123684A1 (de) Leiterplatte mit einer darauf aufgebrachten Kontakthülse
DE19600994C2 (de) Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten
EP0484756B1 (de) Widerstandsanordnung in SMD-Bauweise
DE19542043A1 (de) Bleifreie Niedertemperaturlegierung und Verfahren zur Bildung einer mechanisch überlegenen Verbindung unter Verwendung dieser Legierung
DE102006006561B4 (de) Flip-Chip-Modul und Verfahren zum Austauschen eines Halbleiterchips eines Flip-Chip-Moduls

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ZAKEL, ELKE, DR., 14641 NAUEN, DE

Owner name: PAC TECH-PACKAGING TECHNOLOGIES GMBH, 14641 NA, DE

R082 Change of representative

Representative=s name: ADVOTEC. PATENT- UND RECHTSANWAELTE, DE

R081 Change of applicant/patentee

Owner name: PAC TECH - PACKAGING TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNERS: PAC TECH-PACKAGING TECHNOLOGIES GMBH, 14641 NAUEN, DE; ZAKEL, ELKE, DR., 14641 NAUEN, DE

Effective date: 20140602

Owner name: PAC TECH - PACKAGING TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: PAC TECH-PACKAGING TECHNOLOGIES,ELKE ZAKEL, , DE

Effective date: 20140602

R082 Change of representative

Representative=s name: ADVOTEC. PATENT- UND RECHTSANWAELTE, DE

Effective date: 20140602

R071 Expiry of right