DE69711014T2 - Verfahren zum gleichzeitigen Bonden einer Mehrzahl von Lötballen an ein Substrat während der Montage einer integrierten Schaltungspackung - Google Patents

Verfahren zum gleichzeitigen Bonden einer Mehrzahl von Lötballen an ein Substrat während der Montage einer integrierten Schaltungspackung

Info

Publication number
DE69711014T2
DE69711014T2 DE69711014T DE69711014T DE69711014T2 DE 69711014 T2 DE69711014 T2 DE 69711014T2 DE 69711014 T DE69711014 T DE 69711014T DE 69711014 T DE69711014 T DE 69711014T DE 69711014 T2 DE69711014 T2 DE 69711014T2
Authority
DE
Germany
Prior art keywords
solder
assembly
balls
solder balls
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69711014T
Other languages
English (en)
Other versions
DE69711014D1 (de
Inventor
Terry Edward Burnette
David Clegg
Stuart E. Greer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE69711014D1 publication Critical patent/DE69711014D1/de
Application granted granted Critical
Publication of DE69711014T2 publication Critical patent/DE69711014T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/035—Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

  • Verfahren zum gleichzeitigen Bonden einer Mehrzahl von Lötballen an ein Substrat während der Montage einer integrierten Schaltungspackung.
    • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf das Zusammenfügen von Halbleiterbaugruppen. Insbesondere bezieht sich die vorliegende Erfindung auf das Zusammenfügen einer Halbleiterbaugruppe mit Lötbumpstrukturen, die an einem Halbleitersubstrat befestigt sind.
    • Hintergrund der Erfindung
  • In derzeitigen Anwendungen der Halbleiterwissenschaften werden verbindende Lötbumpstrukturen zur Verbindungen von keramischen Kugelgitterarrays (BGA), wie bspw. die C4-Technologie (Controlled Collapse Chip Connection) oder die bedampfte, erweitert eutektische Verbindungstechnologie (E3) benutzt. Keramische BGA (CBGA) sind in der Industrie als eine effiziente Anordnung zum Verbinden von Halbleiterbaugruppen mit einer großen Anzahl von externen Verbindungen, bspw. Ein- und Ausgängen bekannt. Das US- Patent 5,188,280, Nakoa et al. beschreibt z. B. das Ansetzen von Halbleiterchips mit Bumps an eine Substratbaugruppe, bei der nachfolgend Lötbälle an der Substratbaugruppe angebracht werden. Fig. 1 zeigt die Montage eines CBGA. Wie in Fig. 1 dargestellt, wird ein CBGA durch die Kombination eines keramischen Substrats 120 und einer Halbleiterbaugruppe 112 mit Lötverbindungsstrukturen 144, 162 gebildet. Das keramische Substrat 120 umfaßt Chiplötstellen 122, die das keramische Substrat 120 mit der Halbleiterbaugruppe/Lötstruktur 110 verbinden und BGA-Lötstellen 124, mittels denen das keramische Substrat 120 mit den Kugeln 152 eines BGAs, wie in Fig. 1 dargestellt, verbunden werden.
  • Die Chiplötstellen 122 und die BGA-Lötstellen 124 sind im allgemeinen metallisch und sind über den keramischen Teil 121 über Verbinder (VIAS) elektrisch verbunden (nicht dargestellt). Die Halbleiterbaugruppe 110 enthält ein Halbleitersubstrat 112 und Lötbumpstrukturen 114. Die Lötbumpstrukturen 114 können mehrere unterschiedliche strukturelle Formen aufweisen. Eine dieser strukturellen Formen kann durch die in der Halbleiterindustrie bekannte C4-Technologie gebildet werden. C4-Bumps sind dafür bekannt, Hochtemperaturschmelzeigenschaften aufzuweisen. Es ist bspw. gebräuchlich, dass derartige Strukturen einen Gewichtsanteil an Blei von > 90% mit einem restlichen 10%-igen oder niedrigerem Anteil an Zinn aufweisen. In einer derartigen Verbindung liegt der Schmelzpunkt, der während des Herstellungsprozesses benötigt wird, über 300ºC. Der eigentliche Prozeß zur Herstellung von BGAs mit befestigten Halbleiterbaugruppen wird in Bezug auf Fig. 2 dargestellt und in Verbindung mit den Darstellungen von Fig. 1 diskutiert.
  • Fig. 2 zeigt ein Flußdiagramm für einen CBGA-Montageprozess nach dem Stand der Technik. In dem Prozeß 200 nach dem Stand der Technik von Fig. 2 wird die Halbleiterbaugruppe 110 mit dem keramischen Substrat 120 verbunden. Dann wird mit einem Prozeß 210 die während des Prozesses 200 gebildete Baugruppe mit BGA-Kugeln verbunden. Der Prozeß 200 enthält einen Schritt 201, bei dem die Halbleiterbaugruppe 110 mit dem Halbleitersubstrat 120 verbunden wird. Wie in Fig. 1 dargestellt, wird die Halbleiterbaugruppe 110 mit dem keramischen Substrat 120 kontaktiert, so dass die Lötbumpstrukturen 114 zu den Chiplötstellen 122 ausgerichtet sind und mit einem Flußmittel 118 in Kontakt gebracht werden. Die Halbleiterbaugruppe wird an dieser Stelle durch eine kleine positive Kraft im allgemeinen oben auf dem Substrat 112, nicht in Fig. 1 dargestellt, gehalten. Zusätzlich weist das Flußmittel 118, welches über den Chiplötstellen 122 des keramischen Substrats 120 aufgebracht wurde, einen gewissen Grad von Adhäsion auf. Das Flußmittels dient der Reduzierung der Oxide und der Verbesserung der Benetzbarkeit der Lötbumpstrukturen 114 an den Chiplötstellen 122. Bei Benutzung des C4-Prozesses muß das Flußmittel 118 jedoch Eigenschaften aufweisen, die eine Benutzung in einer Hochtemperaturumgebung erlauben.
  • Als nächstes wird in Schritt 202 auf die Kombination der Halbleiterbaugruppe 110 und des keramischen Substrats 120 ein Aufschmelzschritt (Reflow) 202 angewendet. Während des Aufschmelzschrittes 202 werden die Halbleiterbaugruppe 110 und das keramische Substrat 120 einer Hochtemperaturschmelze ausgesetzt, so dass die Lötbumpstrukturen 114 mit den Chiplötstellen 122 verschmelzen und eine Halbleiterbaugruppe 140 gebildet wird, die eine physikalische und elektrische Verbindung zwischen den Bumps 114 und den Lötstellen 122 aufweist. Um ein korrektes Anschmelzen und Verschmelzen der Lötbumpstrukturen 114 zu garantieren, wird eine Temperatur zur Durchführung des Aufschmelzprozeß benötigt, die bei ungefähr 360ºC liegt.
  • Als nächstes ist in Schritt 204 ein Chargenreinigungsprozeß implementiert. Der Chargenaufschmelzprozeß erfordert, dass die Baugruppe von Schritt 202 aus seiner Halterung entfernt und in einer Halterung plaziert wird, die für den Chargenreinigungsprozeß geeignet ist. Während des Chargenreinigungsprozesses 204 wird das restliche Flußmittel, welches vom Aufschmelzprozeß 202 übrig geblieben ist, entfernt. Der Reinigungsschritt 204 entfernt nicht nur die verbleibenden Verunreinigung, er reinigt auch die Lötbumpstrukturoberfläche und bereitet diese für den nachfolgenden Unterfüllungsschritt vor, um eine erforderliche Zuverlässigkeit zu garantieren. Wegen Sicherheits- und umweltbedingter Bestimmungen und Regulationen bei der Entfernung des verbleibenden Überrestes von Schritt 202 werden während des Reinigungsprozesses als Chemikalien und Lösungsmittel oft leicht lösliche Flußmittel und Reaktante benutzt, die langsam reagieren. Das führt zu einer für eine effektive Reinigung der Struktur 140 insgesamt benötigten Zeit, die einen signifikanten Zeitfaktor im Herstellungsprozeß des Halbleiterbauelements 140 darstellt.
  • Nach dem Aufschmelzen und Reinigen der Halbleiterbaugruppe 140 wird eine Unterfüllung zwischen dem Halbleitersubstrat 112 und dem keramischen Teil 121 verteilt, wie in Schritt 206 gezeigt. Als nächstes in Schritt 208 wird die Unterfüllung ausgehärtet, um eine zusätzliche Abstützung und Zuverlässigkeit zu erreichen. Der Aushärtungsprozeß wird im allgemeinen durch einen Temperaturzyklusprozeß vollendet. Die verteilte Unterfüllung umgibt die resultierenden befestigten Lötbumpstrukturen 144 und die ihr zugeordneten Verbindungen mit den Chiplötstellen 122. Die verteilte Unterfüllung dient der Bereitstellung einer verbesserten Zuverlässigkeit durch die Beseitigung umgebungsbedingter Effekte an den Verbindungen, sowie der Bereitstellung einer mechanischen Ab- oder Unterstützung für die Verbindungen. Die Benutzung einer Unterfüllung mit Niedrigtemperatur- Lötbumpstrukturen 114 ist trotz der zusätzlichen mechanischen Unterstützung begrenzt.
  • Wenn Niedrigtemperaturlötbumpstrukturen 114 benutzt werden, verhindert die verteilte Unterfüllung eine weitere Ausdehnung der Lötbumps bei weiteren Verfahrensschritten. Die Ausdehnungswirkung der Niedrigtemperaturstrukturen 114 ist mehr ausgeprägt, als die von Hochtemperaturstrukturen. Es hat sich gezeigt, daß auf Grund hydrostatischer Kräfte des Lötmaterials bei der Ausdehnung der Lötmasse Zuverlässigkeitsprobleme zwischen der Verbindung der Unterfüllung und dem Halbleitersubstrat 112 oder der Verbindung des keramischen Teils 121 und der Unterfüllung hervorgerufen werden.
  • Die vorhergehend diskutierten Schritte 201 bis 208, die den Prozeß 200 darstellen, werden ausgeführt, um das Halbleiterbauelement 110 an dem keramischen Substrat 120 zu befestigen, wobei die Verwendung eines Hochtemperaturaufschmelzens der Lötbumpstrukturen 114 erforderlich ist. Zusätzlich wird bei der Benutzung von bei niedrigen Temperaturen schmelzenden eutektischen Materialien, wie bspw. bei einem Metallisierungsverfahren oder einem Siebdruckverfahren, ein dem Ablauf vom Prozeß 200 ähnlicher Ablauf angewendet. Der Prozeß von Fig. 1 bleibt im Wesentlichen gleich und erfordert den gleichen Reinigungsprozeß unabhängig davon, ob eine Hochtemperaturversion oder eine Niedrigtemperaturversion der Lötbumpstrukturen 114 verwendet wird.
  • Um die BGA-Baugruppe zu komplettieren, müssen BGA-Kugeln 152 an der Unterseite der keramischen Strukturlötstellen 124 befestigt werden. In Schritt 211 findet ein Kugelladungsprozeß statt. Während des Ladens der Kugeln werden die BGA-Kugeln 152 in einem Boot 150 plaziert. Das Boot 150 dient als Halter zur Plazierung der BGA-Kugeln an präzisen Stellen, die zu den BGA-Lötstellen 124 ausgerichtet sind. Als nächstes wird ein Siebdruck 212 ausgeführt. Während des Siebdruckens wird eine Lötpaste oder ein Verbindungsmaterial 154 auf die BGA-Kugeln 152 aufgebracht. Die Lötpaste enthält im allgemeinen eine Kombination von Lötmasse, Flußmittel und anderen Elementen, um eine Fertigmischung zu bilden. Als nächstes wird die Halbleiterbaugruppe 140 mit der Kombination 214 von Boot 150, Kugeln 152 und Lötpaste 154 in Kontakt gebracht. Dann wird wieder ein positiver Druck auf die Halbleiterbaugruppe 140 ausgeübt, um einen entsprechenden Kontakt mit dem Boot und der BGA-Kugelkombination 152 herzustellen. Als nächstes wird ein Kugelbefestigungsniedrigtemperaturaufschmelzverfahren durchgeführt. Die angeordnete Struktur wird angeschmolzen, wodurch die Halbleiterbaugruppe 160 entsteht. Die Lötpaste 154 ist für eine Niedrigtemperaturlötverbindung zwischen den Kugeln 152 und den Lötstellen 124 ausgewählt worden. Durch die Benutzung des Niedrigtemperaturaufschmelzprozesses wird ermöglicht, die Kugeln unverändert zu erhalten. Die zugesicherte Unversehrtheit der Kugeln erlaubt es, eine einheitliche Höhe über das BGA einzuhalten, wodurch ein nachfolgendes Plazieren auf einer Leiterplatte ermöglicht wird. Als nächstes werden die Kugeln 152 gereinigt, 218, um später eine fehlerfreie Anschlußfähigkeit zu garantieren.
  • Wie bereits vorangehend diskutiert, ist es erforderlich, um fehlerfreie Verbindungen zwischen dem Halbleiterbauelement 110, dem keramischen Substrats 120 und der Befestigung der BGA Kugeln 152 am resultierenden Halbleiterbauelement 140 zu gewährleisten, zwei Prozesse (200 und 210) durchzuführen. Beide Prozesse erfordern ein zweifaches Plazieren der Apparatur und der Aufschmelzeinrichtungen, ein zweifaches Reinigen des Flußmittels und der Unterfülleinrichtungen. Zusätzlich zu den Einrichtungen müssen Kosten in Betracht gezogen werden, die mit dem Betrieb und der Einrichtung verbunden sind. Deshalb wäre ein CBGA-Prozeß, der niedrigere Herstellungskosten ermöglichen würde, wünschenswert.
    • Kurzbeschreibung der Zeichnungen
  • Die Merkmale der Erfindung finden sich in den angehängten Ansprüchen wieder. Die Erfindung, sowie die bevorzugte Verwendung und daraus resultierende weitere Vorteile werden in Bezug auf die folgende detaillierte Beschreibung der dargestellten Ausführungsbeispiele im Zusammenhang mit den begleitenden Zeichnungen veranschaulicht, darin:
  • Fig. 1 zeigt die Montage eines CBGA nach dem Stand der Technik.
  • Fig. 2 zeigt ein Flußdiagramm eines CBGA-Montageprozesses nach dem Stand der Technik.
  • Fig. 3 zeigt eine Montage eines CBGA entsprechend einer bevorzugten Ausführungsform der vorliegenden Erfindung.
  • Fig. 4 zeigt ein Flußdiagramm eines CBGA-Montageprozesses entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung.
  • Fig. 5 stellt ein Flußdiagramm eines Verfahrens zur Implementierung eines CBGA- Prozesses entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung dar.
    • Detaillierte Beschreibung eines bevorzugten Ausführungsbeispiels
  • Die vorliegende Erfindung umfaßt die Kontaktierung von Lötbumpstrukturen eines Halbleitersubstrats mit Chiplötstellen eines keramischen Substrats, und das Kontaktieren dieser Struktur mit Kugeln eines Kugelgitterarrays, um mittels eines einzelnen Ablaufprozesses mehrere aufeinanderfolgende Strukturen in einem CBGA (Ceramic Ball Grid Array) zu bilden.
  • Die Kombination von Fig. 3 und Fig. 4 zeigt einen Prozeß entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zur Herstellung eines keramischen Kugelgitterarrays (BGA)-Bauelements. Fig. 3 zeigt die Montage eines CBGA nach einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Fig. 4 zeigt in einem Flußdiagramm einen CBGA-Montageprozeß entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In Fig. 3 und Fig. 4 werden mittels einer Ladeeinrichtung für Kugeln 400, die Kugeln 352 auf ein Boot 350 geladen. Das Boot 350 hält die Kugeln in einer Orientierung, um eine Ausrichtung zu den BGA-Lötstellen 334 zu ermöglichen. In einem bevorzugten Ausführungsbeispiel sind die Lötstellen 334 aus einer Nickel-Gold-Legierung ausgebildet. Als nächstes wird ein leitendes Verbindungsmaterial (Paste) 354, bspw. eine eutektische Paste 402, mittels eines Siebdruckers auf die Kugeln 352 des Kugelgitterarrays aufgebracht. In einem anderen Ausführungsbeispiel kann die Paste auch über den Lötstellen 334 plaziert werden. Die Paste 354 wird benutzt, um die Oxide zu reduzieren und die Benetzbarkeit der Kugeln bezgl. der Kugelgitterarraylötstellen zu erhöhen. Im allgemeinen sind Verbindungsstrukturen, wie bspw. Lötbumpstrukturen 314 und BGA-Kugeln 352 in Form oder Material nicht auf eine spezifische Form oder ein spezifisches Material beschränkt. Z. B. können Formen der Verbindungsstrukturen säulenartig oder kegelförmig ausgebildet sein, genauso wie jede andere spezifische Form; ebenso können die Materialien der Verbindungsstrukturen aus Zinn-Blei-Lötverbindungen oder anderen Typen von leitenden Materialien ausgebildet sein. In einem bevorzugten Ausführungsbeispiel sind die Lötbumpstrukturen 314 kegelförmig ausgebildet.
  • Als nächstes werden ein Chipwürfel (Die) und ein Substrat 404 über dem Boot 350 und der Kugelstruktur angeordnet. In einem bevorzugten Ausführungsbeispiel werden die Kugelgitterarraylötstellen 334 und Chiplötstellen 322 eines keramischen Substrats 320 in Kontakt mit einer eutektischen Paste 354 gebracht. Über den Chiplötstellen 322 des keramischen Substrates wird ein no-clean (nicht zu reinigendes, reinigungsfreies) Flußmittel 318 aufgebracht. In einem bevorzugten Ausführungsbeispiel sind die Chiplötstellen 322 als Nickel-Goldlegierung ausgebildet. Die Benutzung eines no-clean Flußmittels ist anders als beim Stand der Technik. Insbesondere erfordert die Benutzung von traditionellen Flußmitteln nach dem Stand der Technik, die nicht unerhebliche Überreste hinterlassen, einen weiteren Säuberungs- oder Reinigungsprozeß, um Verunreinigungen zu entfernen und die Oberflächen, die in den folgenden Prozeßschritte benötigt werden, vorzubereiten. Insbesondere weist das no-clean Flußmittel in einer bevorzugten Ausführung unter Benutzung eines Niedrigtemperaturaufschmelzungsprozesses Eigenschaften auf, die es erlauben, jeden verbleidenden Überrest von dem no-clean Flußmittel, derart zu minimieren, dass keine Zuverlässigkeitsprobleme für den folgenden Unterfüllungsprozeß entstehen. Danach wird ein Halbleitersubstrat 312 mit Lötbumpstrukturen 314 in Kontakt mit dem no- clean Flußmittel und den Chiplötstellen 320 gebracht 404. Die BGA-Kugeln, das keramische Substrat und das Halbleitersubstrat werden dadurch relativ zu der gewünschten Endbaugruppenstrukturposition ausgerichtet.
  • Der Chipwürfel (DIE) und die Kugelkombination werden mit einem Aufschmelzprozeß 406 verschmolzen. In einem bevorzugten Ausführungsbeispiel ist der Aufschmelzprozeß ein Niedrigtemperaturaufschmelzprozeß. Um das Aufschmelzen wenigstens an der Stelle der Lötbumpstrukturen 314 zu ermöglichen, beträgt die Temperatur ungefähr 220ºC während des Aufschmelzprozesses von Schritt 406, so dass die Lötbumpstruktur an der Chiplötstelle 322 befestigt wird und gleichzeitig die Aufschmelzpaste 354 und ein Teil der Kugeln 352 an den BGA-Lötstellen 334 befestigt werden. In einem bevorzugten Ausführungsbeispiel ist der Aufschmelzprozeß ein Niedrigtemperaturprozeß, wobei während des Schrittes des gleichzeitigen Aufschmelzens die Halbleiferbaugruppe und die Verbindungsstrukturen nur Temperaturen von weniger als 250ºC ausgesetzt werden. In einem bevorzugten Ausführungsbeispiel ist die Lötbumpstruktur 314 als E3-Struktur ausgebildet. Der Vorteil eines E3-Typ-Struktur ist, dass nur die Oberfläche der E3-Struktur wirklich eine eutektische Verbindung mit der Lötstelle 322 bildet, so dass die dadurch gebildete Lötbumpstrukturbaugruppe eine minimale Empfindlichkeit für weitere Temperaturbelastungen während des Herstellungsprozesses aufweist. In einem weiteren Ausführungsbeispiel, bei dem ein eutektischer Bump 314 benutzt wird, wird die Verbindung auch während des Niedrigtemperaturaufschmelzens gebildet, wobei dieser aber nicht so vorteilhaft ist, wie der E3-Bump, da ausschließlich eutektische Bumps bezüglich der Zuverlässigkeit empfindlicher sind, die von einer Ausdehnung bei weiteren Prozeßschritten beeinträchtigt wird.
  • Als nächstes wird in Schritt 408 ein Kugelreinigungsschritt durchgeführt, um die Kugelgitterarraybaugruppe für einen die BGA-Baugruppe verwendenden nachfolgenden Prozeßschritt vorzubereiten. Der Kugelreinigungsschritt wird aufeinanderfolgend mit dem Plazierungsschritt und Aufschmelzschritt 400-406 durchgeführt. Das ist ein Vorteil gegenüber dem Stand der Technik, da der Chargenreinigungsschritt 204 entfällt. Als nächstes, in Schritt 410, wird der Unterfüllprozeß durchgeführt, bei dem ein Unterfüllmaterial, bspw. ein Harz, zwischen dem Halbleitersubstrat 312 und dem keramischen Anteil des keramischen Substrats 320 eingefügt wird. Als nächstes bei Schritt 412 wird ein letzter Unterfüllaushärtungsschritt durchgeführt. Dadurch wird ein CBGA 360 mit Verbindungsstrukturen 344 und 362 gebildet.
  • Durch die Benutzung einer Halbleiterbaugruppe 310 mit Lötbumpstrukturen und in einem bevorzugten Ausführungsbeispiel Niedrigtemperaturlötstrukturen, die nicht nur mit den keramischen Strukturen 320, sondern auch mit BGA-Kugeln 352 in Verbindung gebracht sind, erfordert das Aufschmelzen zur Montage des gesamten CBGA nur einen einzigen Schritt, insbesondere einen einzigen Durchgang zur Aufschmelzung 406. Entgegen dem Stand der Technik, bei dem die Halbleiterbaugruppe und das keramische Substrat bei hohen Temperaturen in einem separaten Schritt, die gleichzeitig spezielles Prozeßequipment erfordern, aufgeschmolzen werden, wird das CBGA der vorliegenden Erfindung mittels eines einzigen Durchgangs zum Aufschmelzen 406 fertigmontiert.
  • Mittels der vorliegenden Erfindung wird erreicht, dass die Kosten durch Wegfall der Mehrfachplazierungen der Baugruppen und der Aufschmelzprozessapparaturen und der Aufschmelzschritte, wie durch die fehlenden mehrfachen Reinigungsschritte reduziert werden. Z. B. wird beim Schritt 204 des Chargenreinigungsprozesses nach dem Stand der Technik ein großer Anteil von Zeit benötigt, um die Integrität der Oberflächen zwischen dem Halbleitersubstrat und dem keramischen Substrat zu garantieren, hingegen ermöglicht die vorliegende Erfindung die Eliminierung des kompletten Schrittes durch die Benutzung eines no-clean Flußmittels als Resultat eines Niedrigtemperaturaufschmelzprozesses.
  • Fig. 5 zeigt ein Flußablaufdiagramm für ein Verfahren zur Implementierung eines CBGA-Prozesses entsprechend einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. In Schritt 501 wird eine Halbleiterbaugruppe mit Lötbumpstrukturen bereitgestellt. Als nächster Schritt 502 wird ein Kugelhalterungsboot mit Lötkugeln bereitgestellt. Bei Schritt 503 wird ein keramisches Substrat mit metallischen Lötstellen bereitgestellt. Als nächstes wird bei Schritt 504 mittels Siebdruck die Lötpaste auf die Lötkugeln aufgebracht. Als nächstes, bei Schritt 505, wird das keramische Substrat auf dem Kugelhalterungsboot plaziert. Als nächstes, bei Schritt 506, wird ein Flußmittel über den Lötstellen des keramischen Substrats verteilt. Als nächstes, bei Schritt 507, wird das Halbleiterbauelement auf den Lötstellen des keramischen Substrats plaziert. Als nächstes, bei Schritt 508, werden die montierten Teile gleichzeitig in einem einzigen Durchgang aufgeschmolzen. Als nächstes wird in Schritt 509 die Zusammensetzung gereinigt.
  • Während die vorliegende Erfindung mit Hinblick auf ein spezielles Ausführungsbeispiel diskutiert wurde, ist es verständlich, dass andere spezielle Ausführungsbeispiele möglich sind. Z. B. ist die Benutzung von anderen Strukturen statt der BGA-Kugeln möglich. In einem alternativen bevorzugten Ausführungsbeispiel können andere Typen von Lötmassen neben der speziellen Zinn-Blei Lötmasse, wie es in dieser Anwendung diskutiert wurde, verwendet werden. In einem bevorzugten Ausführungsbeispiel kann insbesondere die Paste 354 eine Hochtemperaturpaste oder ein Lötmaterial zur Verbindung einer BGA-Kugel mit einer BGA-Lötstelle sein, so dass ein Hochtemperaturaufschmelzprozeß unter Benutzung einer C4-Halbleiterbaugruppe benutzt werden kann, um eine CBGA-Zusammensetzung der vorliegenden Erfindung in einem einzelnen Aufschmelzprozeß herzustellen. Während die Erfindung im Hinblick auf die bevorzugten Ausführungsbeispiele beschrieben wurde, ist es dem Fachmann offensichtlich, dass die vorliegende Erfindung in unterschiedlicher Weise modifiziert werden kann und viele Ausführungsbeispiele, anders als das angeführte und oben beschriebene, angenommen werden können. Diesbezüglich wird unterstellt, dass die folgenden Ansprüche alle Modifikationen der Erfindung abdecken, die in den Bereich der Erfindung fallen.

Claims (8)

1. Verfahren zum Zusammenfügen eines integrierten Schaltkreises das Verfahren umfaßt die Schritte:
- Bereitstellung eines verbindenden Substrates (320) mit einer Ober- und einer Unterseite mit einer ersten Mehrzahl von metallisierten Lötstellen (322) auf der Oberseite und einer zweiten Mehrzahl von metallisierten Lötstellen (334), die in einem ersten Muster auf der Oberseite angeordnet sind;
- die Bereitstellung einer Halbleiterbaugruppe (312) mit einer Mehrzahl von an dieser befestigten aufschmelzbaren Verbindungsstrukturen;
- das ausgerichtete Kontaktieren einer aufschmelzbaren Verbindungsstruktur mit der ersten Mehrzahl der metallisierten Lötstellen (322);
- das Bereitstellen eines Bootes (350) zur Halterung der Lötbälle, die in einem ersten Muster angeordnet sind;
- das Anordnen der Lötbälle (352) in dem Boot;
- das Ausrichten der Lötbälle und Kontaktieren der Lötbälle an der zweiten Mehrzahl metallisierter Lötstellen (334) und
- das gleichzeitige Aufschmelzen der aufschmelzbaren Verbindungsstrukturen (314) und der Lötbälle (352), so dass die Halbleiterbaugruppe und die Lötbälle elektrisch und mechanisch mit der ersten und der zweiten Mehrzahl von metallisierten Lötstellen des verbindenden Substrates verbunden sind.
2. Das Verfahren nach Anspruch 1, bei dem das Substrat keramisch ist.
3. Das Verfahren nach Anspruch 1, bei dem der Schritt des gleichzeitigen Aufschmelzens bei einer Temperatur von weniger als 250ºC auftritt.
4. Das Verfahren nach Anspruch 1 oder 3, weiter enthaltend den Schritt:
- Aufbringen eines leitenden Verbindungsmaterials auf der Oberfläche der Lötbälle.
5. Das Verfahren nach Anspruch 4, bei dem das leitende Verbindungsmaterial eine Lötpaste ist.
6. Das Verfahren nach Anspruch 5, beidem die aufschmelzbare Verbindungsstruktur eine bedampfte, erweitert eutektische Struktur (E3) ist.
7. Das Verfahren nach Anspruch 6, bei dem die aufschmelzbare Verbindungsstruktur durch Überziehen gebildet wird.
8. Das Verfahren nach Anspruch 6, bei dem die aufschmelzbare Verbindungsstruktur durch Siebdruck gebildet wird.
DE69711014T 1997-01-03 1997-12-22 Verfahren zum gleichzeitigen Bonden einer Mehrzahl von Lötballen an ein Substrat während der Montage einer integrierten Schaltungspackung Expired - Fee Related DE69711014T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/775,981 US6117759A (en) 1997-01-03 1997-01-03 Method for multiplexed joining of solder bumps to various substrates during assembly of an integrated circuit package

Publications (2)

Publication Number Publication Date
DE69711014D1 DE69711014D1 (de) 2002-04-18
DE69711014T2 true DE69711014T2 (de) 2002-07-18

Family

ID=25106114

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69711014T Expired - Fee Related DE69711014T2 (de) 1997-01-03 1997-12-22 Verfahren zum gleichzeitigen Bonden einer Mehrzahl von Lötballen an ein Substrat während der Montage einer integrierten Schaltungspackung

Country Status (10)

Country Link
US (1) US6117759A (de)
EP (1) EP0852395B1 (de)
JP (1) JPH10209347A (de)
KR (1) KR100470240B1 (de)
CN (1) CN1128467C (de)
BR (1) BR9706408A (de)
DE (1) DE69711014T2 (de)
MY (1) MY126386A (de)
SG (1) SG71075A1 (de)
TW (1) TW418473B (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432744B1 (en) * 1997-11-20 2002-08-13 Texas Instruments Incorporated Wafer-scale assembly of chip-size packages
JP3798569B2 (ja) * 1999-02-23 2006-07-19 ローム株式会社 半導体装置の製造方法
US6333209B1 (en) * 1999-04-29 2001-12-25 International Business Machines Corporation One step method for curing and joining BGA solder balls
US6373717B1 (en) 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6351393B1 (en) 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
JP3450236B2 (ja) * 1999-09-22 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6484927B1 (en) 1999-11-05 2002-11-26 Delaware Capital Formation Corporation Method and apparatus for balling and assembling ball grid array and chip scale array packages
US6475828B1 (en) * 1999-11-10 2002-11-05 Lsi Logic Corporation Method of using both a non-filled flux underfill and a filled flux underfill to manufacture a flip-chip
JP3619410B2 (ja) * 1999-11-18 2005-02-09 株式会社ルネサステクノロジ バンプ形成方法およびそのシステム
TW498506B (en) * 2001-04-20 2002-08-11 Advanced Semiconductor Eng Flip-chip joint structure and the processing thereof
DE10133791B4 (de) * 2001-07-16 2007-04-19 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauteils
US6930032B2 (en) * 2002-05-14 2005-08-16 Freescale Semiconductor, Inc. Under bump metallurgy structural design for high reliability bumped packages
US7035113B2 (en) 2003-01-30 2006-04-25 Endicott Interconnect Technologies, Inc. Multi-chip electronic package having laminate carrier and method of making same
CA2455024A1 (en) 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
US7023707B2 (en) 2003-01-30 2006-04-04 Endicott Interconnect Technologies, Inc. Information handling system
US20060068576A1 (en) * 2004-09-30 2006-03-30 Burdick William E Jr Lithography transfer for high density interconnect circuits
US7332818B2 (en) 2005-05-12 2008-02-19 Endicott Interconnect Technologies, Inc. Multi-chip electronic package with reduced line skew and circuitized substrate for use therein
KR101739742B1 (ko) * 2010-11-11 2017-05-25 삼성전자 주식회사 반도체 패키지 및 이를 포함하는 반도체 시스템
US8993378B2 (en) 2011-09-06 2015-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Flip-chip BGA assembly process
EP2834037A4 (de) * 2012-03-20 2016-03-16 Alpha Metals Lotvorformen und lötlegierungsmontageverfahren
US9016552B2 (en) * 2013-03-15 2015-04-28 Sanmina Corporation Method for forming interposers and stacked memory devices
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4750665A (en) * 1986-11-21 1988-06-14 Indium Corporation Of America Method of producing a combination cover
FR2646558B1 (fr) * 1989-04-26 1994-04-01 Commissariat A Energie Atomique Procede et machine d'interconnexion de composants electriques par elements de soudure
US5188280A (en) * 1989-04-28 1993-02-23 Hitachi Ltd. Method of bonding metals, and method and apparatus for producing semiconductor integrated circuit device using said method of bonding metals
US5313366A (en) * 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
CA2135508C (en) * 1994-11-09 1998-11-03 Robert J. Lyn Method for forming solder balls on a semiconductor substrate
JP3563170B2 (ja) * 1995-09-08 2004-09-08 シチズン時計株式会社 半導体装置の製造方法
US5729896A (en) * 1996-10-31 1998-03-24 International Business Machines Corporation Method for attaching a flip chip on flexible circuit carrier using chip with metallic cap on solder

Also Published As

Publication number Publication date
MX9710068A (es) 1998-10-31
MY126386A (en) 2006-09-29
DE69711014D1 (de) 2002-04-18
KR19980070272A (ko) 1998-10-26
EP0852395A3 (de) 1998-07-15
US6117759A (en) 2000-09-12
CN1187030A (zh) 1998-07-08
CN1128467C (zh) 2003-11-19
JPH10209347A (ja) 1998-08-07
EP0852395B1 (de) 2002-03-13
SG71075A1 (en) 2000-03-21
EP0852395A2 (de) 1998-07-08
BR9706408A (pt) 1999-08-03
TW418473B (en) 2001-01-11
KR100470240B1 (ko) 2005-05-17

Similar Documents

Publication Publication Date Title
DE69711014T2 (de) Verfahren zum gleichzeitigen Bonden einer Mehrzahl von Lötballen an ein Substrat während der Montage einer integrierten Schaltungspackung
DE69024669T2 (de) Elektrische Verbinderstruktur und Verfahren, einen elektrischen Verbindungsaufbau zu erhalten
US6574859B2 (en) Interconnection process for module assembly and rework
DE69309197T3 (de) Methode und Apparat zur Montage von Multichip-Modulen
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE69005104T2 (de) Verfahren zum löten ohne flussmittel.
US5147084A (en) Interconnection structure and test method
DE60125999T2 (de) Verfahren zur flip-chip-Montage von Halbleitervorrichtungen mit Klebstoffen
DE69503824T2 (de) Verfahren von Ternär-C4 Typ bei niedriger Temperatur
DE69401108T2 (de) Oberflächenmontierte Lötanordnung von integrierten Schaltungspackungen ohne Drahtanschlüsse
DE69534543T2 (de) Halbleiteranordnung, Montagesubstrat für die Halbleiteranordnung und Verfahren zum Ersetzen der Halbleiteranordnung
DE4110373C2 (de) Elektronische Schaltungsanordnung und Verfahren zum Herstellen derselben
DE69432010T2 (de) Mit Lötkugeln Verbindensverfahren damit versehen
DE69113187T2 (de) Verfahren zur Herstellung einer elektronische Dünnschichtanordnung.
DE69900894T2 (de) Gegen Ermüdung widerstandsfähige, bleifreie Legierung
DE69518935T2 (de) Halbleiterpackung
DE19524739A1 (de) Kernmetall-Lothöcker für die Flip-Chip-Technik
DE112010000715B4 (de) Bauteilanordnung und Verfahren zu dessen Herstellung
DE69519812T2 (de) Weichlotpastemischung
DE102006051151A1 (de) Verfahren zum Bilden von Mehrschicht-Bumps auf einem Substrat
DE69131068T2 (de) Verbindungsverfahren und Anordnung zur elektrischen Verbindung kleiner Teile
JP3849842B2 (ja) はんだ付け用フラックス、はんだぺ一スト、電子部品装置、電子回路モジュール、電子回路装置、及び、はんだ付け方法
DE60300669T2 (de) Bleifreie Weichlötlegierung
DE102021131417A1 (de) Montage eines chips an ein substrat
EP0850490B1 (de) Verfahren und vorrichtung zum testen eines chips

Legal Events

Date Code Title Description
8328 Change in the person/name/address of the agent

Free format text: SCHUMACHER & WILLSAU, PATENTANWALTSSOZIETAET, 80335 MUENCHEN

8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: FREESCALE SEMICONDUCTOR, INC., AUSTIN, TEX., US

8339 Ceased/non-payment of the annual fee