DE1956460A1 - Datenverarbeitungsanlage mit Assoziativspeichern - Google Patents

Datenverarbeitungsanlage mit Assoziativspeichern

Info

Publication number
DE1956460A1
DE1956460A1 DE19691956460 DE1956460A DE1956460A1 DE 1956460 A1 DE1956460 A1 DE 1956460A1 DE 19691956460 DE19691956460 DE 19691956460 DE 1956460 A DE1956460 A DE 1956460A DE 1956460 A1 DE1956460 A1 DE 1956460A1
Authority
DE
Germany
Prior art keywords
memory
address
data
register
associative
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691956460
Other languages
English (en)
Other versions
DE1956460B2 (de
DE1956460C3 (de
Inventor
Minschull John Francis
Llewelyn Roger James
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1956460A1 publication Critical patent/DE1956460A1/de
Publication of DE1956460B2 publication Critical patent/DE1956460B2/de
Application granted granted Critical
Publication of DE1956460C3 publication Critical patent/DE1956460C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
    • G06F12/0848—Partitioned cache, e.g. separate instruction and operand caches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Description

IBM DBUtBChland Internationale Büro-Maschinen GetelUchaft mbH
Böblingen, 8. November 1969 ru-rz
Anmelderin: International Business Machines Corporation, Armonk, N.Y. 10 504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: Docket UK 968 012
Datenverarbeitungsanlage mit Assoziativspeichern
Die Erfindung bezieht sich auf eine elektronische Datenverarbeitungsanlage« deren Speicher zu» Teil als Assoziativspeicher ausgeführt sind» insbesondere mit eine» nichtassoziativen Hauptoder Datenspeicher und einem Assoziativspeicher als Arbeitsspeicher, der mit einem Steuerspeicher verbunden ist·
Bei herkömmlichen elektronischen Datenverarbeitungsanlagen werden häufig Steuerspeicher zum Speichern von MikroinstruktionsfοIgen oder ähnlichen Steuerinformationen benützt, mit denen das Datenverarbeitungssystem verschiedene Funktionen ausführt (Steinbuch, Taschenbuch der Nachrichtenverarbeitung 1967, Seite 1005). Üblicherweise ist der Steuerspeicher ein Festwertspeicher, dessen Inhalt naturgemäß nur gelesen werden kann. Der Umfang und die Flexibilität der Antwort des Speichers beim Abfragen und
009836/1776
19564GO
der Vorgang, der von den ausgelesenen Steuerwörtern ausgelöst wird« ist daher begrenzt· Man kann auch Steuerspeicher mit veränderlichem Informationsinhalt verwenden, wobei jedoch bei den heutigen Systemsteuertechniken der Datenwechsel Schwierigkeiten bereitet und die Anwendung dieser Möglichkeit auf genau definierte Fälle, wie die Einführung einer neuen Art des Befehlswortes in das System oder das Anlaufen, beschränkt ist. Ein veränderlicher Steuerspeicher wird häufig auch lediglich als Hilfsspeicher für einen Festwertspeicher verwendet. Es ist jedoch außerdem schon vorgeschlagen worden, für den Steuerspeicher einen Assoziativspeicher oder kennwortadressierten Speicher zu verwenden. Dieser Steuerspeicher besteht aus einem Arbeitsspeiche rkennzeichnungs feld und einem steuerspeicheridentifizierenden Kennzeichnungsfeld, das mit dem Arbeitsspeicher-Kennzeichen über Sammelleitung verbunden ist. Eine gegenseitige Adressierung und Zuordnung der Speicherstellen ist damit möglich, woraus sich gegenüber der erstgenannten Art, nämlich der Verwendung von Speichern mit veränderlichem Informationsinhalt oder bei Verwendung von Festwertspeichern, eine wesentlich größere Flexibilität und eine Einsparung an Operationszeit innerhalb des Datenverarbeitungssystems ergibt. Außerdem besteht ein derartiges Datenverarbeitungssystem weitgehend aus im Aufbau weitgehend identischen Speichern, woraus sich bei der Herstellung von Datenverarbeitungsanlagen große technologische Vorteile ergeben.
Der Erfindung liegt die Aufgabe zugrunde, ein derartiges Datenverarbeitungssystem mit Assoziativspeichern dahingehend
0098 3 6/17 76 Docket UK 968 012
zu verbessern* daß die Adressenrechnung, -abrufung und -decodierung parallel mit der Befehlsausführung ablaufen kann.
Die erfindungsgemäße Lösung der Aufgabe besteht darin, daß den Datenspeicher ein Assoziativadressspeicher zugeordnet ist, der vom Steuerspeicher über Leitungen und dem Funktionstabellen enthaltenden Arbeitsspeicher zur Durchführung von Adressoperationen, insbesondere zur Adressierung des Datenspeichers gesteuert wird, wobei die Operationen im Arbeits- und im Adresspeicher simultan ablaufen.
Durch die angegebene Verbindung des assoziativen Adresspeichers mit dem Steuerspeicher und den anderen im System vorhandenen Speichern wird die Ausführungszeit der Operationen bis zu 501 gesenkt, obwohl die Erhöhung des technischen Aufwandes durch Einführung des getrennten Adresspeichers in assoziativer Form nur ca. 10t beträgt. Die angegebene Steuerschaltung für die Speicher kann in einer Datenverarbeitungsanlage ein Grundmodul darstellen, das sowohl als zentrale Verarbeitungseinheit, als Kanal sowie als Ein- und Ausgabe-Steuereinheit verwendet werden kann. Durch den gleichmäßigen technischen Aufbau aller Einheiten eines großen Datenverarbeitungssystems ergibt sich neben den fertigungstechnischen Vorteilen vor allem eine wesentlich einfachere technische Wartung.
Die Erfindung wird nun anhand von in den Zeichnungen dargestellten Ausführungsbeispielen beschrieben*
0X39836/1 776
«i iH ou BA0
- 4 - 1356'rGO
In den Zeichnungen bedeuten:
Fig. 1 ein Blockschaltbild;/
Fig. 2 ein zum Betrieb der Anlage gemäß Fig. 1 geeignetes Befehlsformat;
Fign. 3+4 Funktionstabellen, die im Adresspeicher enthalten sind und
Fig. 5 ein Diagramm, das mehrere Operationen zeigt, die während einer Befehlsausführung im Datenverarbeitungssystem gemäß Fig. 1 ausgeführt werden.
Das in Fig. 1 gezeigte Datenverarbeitungssystem besteht aus einem assoziativen Steuerspeicher 1, einem assoziativen Arbeitsspeicher 2, einem assoziativen Lokalspeicher 3, einem assoziativen Adresspeicher 4 und einem nichtassoziativen Datenspeicher 5, der mit einen Speicheradressregister 6 und einem Speicherdatenregister 7 verbunden ist.
Das Speicheradressregister 6 dient zur Aufnahme der Informationen, die eine Adresse im Speicher 5 darstellen. Die Information im Register 6 wird durch nichtgezeigte Steuerschaltkreise decodiert, um Zugriff zu einem bestimmten Speicherplatz, der durch die Adresse spezifiziert ist, zu haben und um den Datentransport zwischen dem Speicherdatenregister 7 und den durch
009836/1776 Docket UK 968 012
BAD (DfHGJNAl.
mSm 1955^60
die Adresse bestimmten Speicherplatz zu bewerkstelligen. Die technische Ausführung des Datenspeichers 5 kann sowohl als magnetischer Dünnfilmspeicher, als Ferritkernspeicher oder als monolithischer Speicher ausgeführt sein, weil die technische Ausführung eines Speichers auf die vorliegende Erfindung keinen Einfluß hat.
Die Speicher 1 bis 5 sind untereinander über Leitungen verbunden, die den Datenaustausch und den Befehlsaustausch zwischen den nichtgezeigten Eingangs- Ausgangsregistern der assoziativen Speicher 1-4 und dem Speicheradressregister 6 sowie dem Speicherdatenregister 7 des Datenspeichers 5 ermöglichen. Die Bitübertragungsbreite der einzelnen Leitungen hängt von dem jeweiligen System, in dem die erfindungsgemäße Speicherschaltung verwendet wird ab. Sie kann ohne weiteres den jeweiligen Bedingungen angepasst werden, ohne daß erfinderische Schritte hierzu erforderlich sind.
Im vorliegenden Ausführungsbeispiel wird angenommen, daß die Arithmetik byteorganisiert ist, d.h., daß jeder Operand in einer arithmetischen oder logischen Operation aus 8 Bits umfassenden Bytes besteht. Die Steuerspeicherwortregister enthalten ein Arbeitsspeicherkennseichenfeld von 4 Bits, ein Lokalspeicherkennzeichenfeld von 4 Bits und ein Adresspeicherkennzeichenfeld von ebenfalls 4 Bits. Die Kennzeichenfelder des Steuerspeichereingangs-/Ausgangsregisters sind mit den Konnzeichenfeldern der Eingangs-/Ausgangsregister der entsprechen-Dock.t UK 968 012 009836/1776
BADG
- 6 - 1956'fGG
den Speicher über Leitungen 8,9 und 10 verbunden. Das Speicherdatenregister 7 hat eine Kapazität von 2 Bytes und ist mit den 2 Bytesdaten-1-Feldern des Lokal- und des Arbeitsspeichers 3 bzw. 2 über die Leitung 11, die ebenfalls 2 Bytes übertragen kann, verbunden. Das Speicheradressregister 6 hat eine Kapazität von 3 Bytes und ist mit dem 3 Bytes breiten Adressfeld des Eingangsregisters des Adresspeichers über die Leitung 12 verbunden. Die Datenfelder 2 der Eingangsregister des Adress-, Lokal- und Arbeitsspeichers sind untereinander durch die Leitung 13 verbunden.
Im nachfolgenden wird nun anhand einer Ausführung einer typischen Makro-Instruktion die Operation gemäß der Erfindung und die Bedeutung des Adresspeichers erklärt. Als Beispiel wird eine Instruktion des IBM-Systems /360 verwendet, die als RXAdd-Instruktion bezeichnet ist und in Fig. 2 zu sehen ist, verwendet. Die RXAdd-Instruktion ist eine Festkomma-Instruktion. Die Instruktion ist 32 Bit lang, d.h. zwei Halbwörter des Datenspeichers 5. Die Bits 0 bis 7 sind das Operationscodefeld und zeigen nicht nur die Operation, die auszuführen ist an, sondern auch welches Format die Instruktion einnimmt, z.B. die Interpretation des Operationscodes bestimmt, daß die Instruktion eine RX-Instruktion ist. Die Bits 8-11, das RI-FeId, gibt die Adresse eines von 16 Registern, die den ersten Operanden enthalten, an. Die Bits 12 bis 15, das X -Feld, gibt die Adresse
2 eines Index-Registers an. Die Bits 16 bis 19, das B -Feld,
2 gibt die Adresse eines Registers an und die Bits 20 bis 31,
Docket UK 968 012 009836/1776
.7. 1956+60
das D -Feld, sind Primzahlen, die keine Adressbedeutung haben.
2
Die effektive Adresse des 2. Operanden wird durch Summierung
des Inhaltes des D -»Feldes und der niedrigsten 24 Bits, die
2
in den Registern durch die Inhalte von X und G -Feldern
2 2 spezifiziert werden, gebildet.
Die 3-Bytes-Befehlsadressen werden vom Befehlszähler in einer kurzen Tabelle im Speicher 4 eingenommen. Das laufende Setzen des InstruktionsZählers bzw. Instruktionszählwertes wird über das Speicheradressregister 6 und die Leitung 12 ausgeführt und das erste Halbwort des Befehls wird in das Speicherdatenregister 7 gelesen. Der Betrieb mit verschlüsselten Instruktionen wird im Arbeitsspeicher 2 interpretiert und verwendet, um das auszuführende Mikroprogramm auszuwählen und Zugriff zu den durch die RX-Instruktion definierten Operanden zu gelangen. Inzwischen wird der Instruktionszählwert im Adressenspeicher um 2 erhöht, um die Adresse des nächsten Befehlshalbworts im Datenspeicher zu erhalten. Der Lokalspeicher 3 enthält 16 allgemeine Register, wovon jedes aus 4 Wortregister oder 4 Zeilen eines Speichers zur Aufnahme eines einzigen Datenbytes besteht. Zur ersten und letzten Zeile eines Registers besteht ein assoziativer Zugriff, währenddem zu den dazwischenliegenden Zeilen nur Zugriff über die erste Leitung und Ausführung der nächsten Operation besteht. Hat die Operationscodedecodierung angezeigt, daß es sich um eine RX-Instruktion handelt, dann wird das erhöhte Instruktionszählfeld benutzt, um das zweite Befehlshalbwort zu dem Lokal- und Artbeitsspeicher zu bringen. Zur Vereinfachung Docket UK 968 012 009836/1776
1956i 6
wird angenommen, daß der Index O ist, so daß die effektive
Adresse lediglich aus der Summe des Wertes D und des Inhalts
2 des Register, das durch das Feld B angegeben ist, byteweise
2
gebildet wird·
Jedes gebildete Summenbyte wird vom Arbeitsspeicher zum Adressspeicher Über die Leitung 13 gegeben und der Adresspeicher verschiebt das Byte zum Adressfeld.
Die Verschiebung wird durch die in Fig. 3 gezeigte Tabelle bewerkstelligt, die 4 Bytes breit ist und 32 Zeilen lang ist. Jede Zeile der Tabelle ist ein Teil eines Wortregisters und Fig. 3 zeigt die Datenzellen, die in den Ein-Zustand zu setzen sind. Die übrigen Zellen werden in den X-Zustand gesetzt, wodurch eine 0 zu dem Eingangs-Musgangsregister gegeben wird. Die Operation, definiert in der Tabelle, ist Auswählen, Maske 1, Lesen, Maske 2, d.h. vergleiche den Inhalt des Eingangs-/Ausgangsregisters mit den Tabelleneintragungen über die Feldmaske 1, die rechten 3 Bytes von der Tabelle; wenn ein Eingang mit einer Zeile der Tabelle übereinstimmt, setze den Auswahltrigger auf die nächste Zeile; und schließlich, lese das Feld, das durch Maske 2 dieser Leitungen mit gesetzten Auswahl-Triggern definiert ist, in das Eingangs-Musgangsregister. Die Maske 2, die über die linken 3 Bytes der Tabelle reicht ist angeordnet, um mit dem Adressenfeld des AdresSpeichers 4 zusammenzufallen. Die Daten werden bytesweise über Leitung 13 eingetragen, d.h. in das Datenfeld 2 des Adressregisters. In Fig. 3 sind drei Anwendungen
009836/17 76 Docket UK 968 012
1356460
A, B, C der Tabelle gezeigt. Die ersten Bytes-Obereinstimmungszeilen 9, 13, 17 und 29 der Tabelle verursachen die Auswahl der Zeilen 10, 14, 18 und 30 zum Auslesen und zur Ausführung einer Verschiebung um 1 Byte des Eingangs. Sind die Masken 1 und 2 überlappt, dann ist der Ausgang der ersten Operation ein Eingang von B mit einem neuen Byte im Datenfeld 2.
Die anschließende Adresse des 2. Operanden wird zum Speicheradressregister und den ersten 2 Bytes des Speicherdatenregisters gegeben. Die Bytes werden zu den korrespondierenden Bytes des Registers, das durch das RI-FeId definiert ist nacheinander addiert und währenddem wird die zweite Operandenadresse modifiziert, d.h. erniedrigt, um die Adresse der zweiten 2 Bytes des zweiten Operanden zu definieren. Zu einer bestimmten Zeit wird diese Adresse zum Speicheradressregister gegeben und die zweiten 2 Bytes des zweiten Operanden werden in das Speicherdatenregister gelesen. Die Bytes werden mit dem Inhalt des Registers, das durch das RI-FeId definiert wurde, summiert, während inzwischen die Adresspeichererhöhung des Befehlszählwertes durchgeführt wird,um zum nächsten ersten Instruktionshalbwort Zugriff zu haben.
Es ist möglich, daß hervorgerufen durch die Programmierung oder durch einen anderen Fehler eine falsche Adresse während einer Instruktionsausführung generiert werden kann. Normal bestehen Einschränkungen hinsichtlich der Groß· und der Speicher· platze von denen Operandendaten entnommen werden können.
Docket UK 968 012 009836/17 76
ORIGINAL INSPECTED;
1 9 5 6 -i 0 G
Weitere Einschränkungen hängen von der verwendeten Type der Adressierung ab. Als Beispiel für die erste Type der Einschränkung sei angenommen, daß in einer gültigen Adresse es erforderlich ist, daß das dritte und höchststellige Byte O ist. Als Beispiel für die zweite Type der Einschränkung sei aufgeführt, daß jede Speicherposition im Datenspeicher nur ein einziges Byte enthält und daß der geringste Umfang der für eine Festkommaoperation benötigt wird, eine bestimmte Anzahl von Halbworten benötigen kann, von denen jedes zwei Bytes enthält. Eine gültige Operandenadresse kann in diesem Fall, wenn es erforderlich ist, eine gerade Binärzahl aufweisen, d.h. das niedrigsteilige Bit der Adresse muß O sein.
Zur Erkennung von gültigen Speicheradressen können zwei weitere alternative Methoden verwendet werden. Das Adressfeld kann auf die Tabelle in Fig. 4 angewendet werden, wie die Anwesenheit von 1-Bits in der höchsten Bytestelle oder in der niedrigsten Bitstelle anzeigt. Wenn ein 1-Bit erkannt ist, dann wird eine der Zeilen der Tabelle ausgewählt und das Fehlerbit E darauffolgend. Alternativ könnten die Fehlerbits zu den Zeilen in der Verschiebetabelle nach Fig. 3 hinzugefügt werden. Die Tabellenbreite könnte um zwei Bitpositionen erweitert werden. In einer dieser zugefügten Positionen ist ein Fehlerbit zur Zeile 30 der Tabelle hinzugefügt. In der anderen Position sind Fehlerbits zu den Zeilen 2, 6, 10, 14, 18, 22, 26 und 30 hinzugefügt. Wenn dies 1-Bit in der niedrigsten Bitstelle des Bytes ist, dann wird die Zeile 30 ausge- »ck.tK.MI0» .009838/1778
ORIGINAL INSPECTED
wählt· Wenn die Zeile 30 ausgewählt wurde, durch die erste Verwendung der Tabelle, Zyklus A, dann bedeutet dies, daß das niedrigststellige Bit der Adresse nicht 0 ist· Die Fehleranzeige von dieser Bitposition kann während des zweiten und dritten Zyklus ignoriert werden. Die anderen Fehlerbits zeigen die Nicht-O-Bits im Byte und ihre Erkennung während des dritten Zykluses zeigt eine gültige Adresse an. Die Fehleranzeige von dieser Bitposition kann während des ersten und des zweiten Zyklus ignoriert werden.
Die Ausführung einer RX-Add-Festkommainstruktion ist in der Tabelle nach Fig. 5 dargestellt, die die einzelnen durchzuführenden Mikrooperationen in jedem Speicher während jedes Zyklus des Systems zeigt. Nachfolgend werden die in Fig. 5 verwendeten Begriffe näher erläutert.
IC steht für Instruktionszählwert; jede Instruktion ist bis zu zwei Bytes lang, der Instruktionszählwert kann im Adressspeicher während der Ausführung einer Instruktion um zwei erhöht werden. "Erhalten" bedeutet, daß die beiden in einem Wortregister kurzzeitig zur weiteren Verwendung abgespeichert werden. Im Gegensatz dazu bedeutet "Speichere" eine größere Permanenz des Speicherzustands. Der OP-Code wird so lange erhalten, bis alle Informationen, die zu einer Ausführung ©iner Instruktion erforderlich sind, während die Resultate der Addition gespeichert werden. ERH bedeutet, bewahre die Inhalte der Leitungen unverändert für den nächsten Zyklus
009836/1776
eket UK 968 012 ..-■■■
- 12 - 195616
auf. "Übertrage" ist eine Mikroinstruktion, die die Daten von einem Teil des Eingangs/Ausgangsregisters zu einem anderen Teil verschiebt· Sie wird bei den geraden Operanden verwendet. Es soll erwähnt sein, daß eine Stufe des Adresspeichers erforderlich ist» um ein 1-Bit in Bit 30 der effektiven Adresse einzufügen. Dies ist zur Definition der Adresse des niedrigststelligen Halbworts eines RX-Operanden. Die effektive Adresse für eine RX-Instruktion ist die Adresse des höchststelligen Bytes eines 8-Bytes-Operanden, d.h. daß die Adresse immer mit zwei binären Nullen endet. Wenn es halbwortsweise abgerufen wird, ist es erforderlich, zur effektiven Adresse 2 hinzuzuaddieren, um die Adresse des niedrigstelligen Halbwortes zu erhalten. Es soll noch ausgeführt werden, daß später die effektive Adresse wieder um 2 erniedrigt wird, um die Adresse der höchsteHigeη zwei Bytes oder des Halbwortes zu erlangen. Obwohl die Erfindung anhand einer /360-Instruktion erklärt worden ist, ist es ohne weiteres möglich Instruktionen auch anderer Systeme zu verwenden, ohne daß erfinderische Schritte dazu erforderlich sind.
Docket UK 968 012 009836/1776
ORIGINAL

Claims (1)

195 6^60
PATENTANSPRÜCHE
U Elektronische Datenverarbeitungsanlage, deren Speicher als assoziative Speicher ausgeführt sind, insbesondere mit einem nichtassoziativen Haupt- oder Datenspeicher und einem Assoziativspeicher als Arbeitsspeicher, der mit einem Steuerspeicher verbunden ist, dadurch gekennzeichnet, daß dem Datenspeicher (5) ein assoziativer I Adresspeicher (4) zugeordnet ist, der vom Steuerspeicher (1) über eine Leitung (TO) und dem.Funktionstabellen enthaltenden Arbeitsspeicher (2) zur Durchführung von Adressoperationen, insbesondere zur Adressierung des Datenspeichers (5) gesteuert wird, wobei die Operationen im Arbeits- und im Adresspeicher (2 bzw. 4) simultan ablaufen.
2. Elektronische Datenverarbeitungsanlage nach Anspruch 1,
dadurch gekennzeichnet, daß die Wortregister des Steuer- i
Speichers (1) jeweils ein Wort nebst Arbeite- und Adressspeicherkennzeichen aufnehmen und daß die Arbeite- und Adresspeicherkennzeichen gleichzeitig in die Arbeitsund Adresspeicher übertragen werden, wobei eine gleichzeitige Operationsausführung in dem Arbeite- und Adressentpeicher {2 brw. 4) erfolgt·
3« Elektronisch· Datenverarbeitungsanlage nach den Ansprüchen 1 und 2, dadurch gekennzeichnet» daß das Suchargument
Decket Uf Ml 012 009838/ 1776
ORlOlNAL IMSFBOTEO
1 3 ΰ 6 'r 6
zum Tabellensuchen im Adresspeicher (4) das vom Steuerspeicher (1) gelieferte Adressenspeicherkennzeichen umfaßt» das Daten zur Kennzeichnung der jeweils zu verwendenden Suchtabelle enthält, sowie ein in Abhängigkeit vom Steuerspeicher (1) arbeitendes Teil, das Daten zur Kennzeichnung der zu entnehmenden Werte enthält»
Elektronisches Datenverarbeitungssystem, nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß der Datenspeicher (5) ein Speicheradressregister (6) umfaßt, das mit dem Adressenspeicher (4) zur Übertragung von Adressdaten aus dem Adresspeicher (4) in das Speicheradressregister (6) über Leitungen (12) verbunden ist, währenddem das Speicherdatenregister (7), das ebenfalls dem Datenspeicher (5) zugeordnet ist, über Leitungen (11) mit dem lokalen Speicher (3) und dem Arbeitsspeicher (2) zur Übertragung von Daten in beiden Richtungen verbunden ist·
Dock.t UK 96. 012 0Q9836/1776
ORIGINAL INSPECTED
DE1956460A 1968-11-12 1969-11-10 Datenverarbeitungsanlage mit Assoziativspeichern Expired DE1956460C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB5351768 1968-11-12

Publications (3)

Publication Number Publication Date
DE1956460A1 true DE1956460A1 (de) 1970-09-03
DE1956460B2 DE1956460B2 (de) 1979-02-08
DE1956460C3 DE1956460C3 (de) 1979-10-04

Family

ID=10468092

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1956460A Expired DE1956460C3 (de) 1968-11-12 1969-11-10 Datenverarbeitungsanlage mit Assoziativspeichern

Country Status (7)

Country Link
US (1) US3623158A (de)
JP (1) JPS5029776B1 (de)
BE (1) BE740523A (de)
CA (1) CA935940A (de)
DE (1) DE1956460C3 (de)
FR (1) FR2023028A6 (de)
GB (1) GB1234484A (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761881A (en) * 1971-06-30 1973-09-25 Ibm Translation storage scheme for virtual memory system
BE788028A (fr) * 1971-08-25 1973-02-26 Siemens Ag Memoire associative
US3775756A (en) * 1972-04-20 1973-11-27 Gen Electric Programmable special purpose processor having simultaneous execution and instruction and data access
US3800293A (en) * 1972-12-26 1974-03-26 Ibm Microprogram control subsystem
US5812882A (en) * 1994-10-18 1998-09-22 Lanier Worldwide, Inc. Digital dictation system having a central station that includes component cards for interfacing to dictation stations and transcription stations and for processing and storing digitized dictation segments
JPH08263438A (ja) * 1994-11-23 1996-10-11 Xerox Corp ディジタルワークの配給及び使用制御システム並びにディジタルワークへのアクセス制御方法
US8379538B2 (en) * 2005-06-22 2013-02-19 Hewlett-Packard Development Company, L.P. Model-driven monitoring architecture
US7251588B2 (en) * 2005-06-22 2007-07-31 Hewlett-Packard Development Company, L.P. System for metric introspection in monitoring sources
US20070003023A1 (en) * 2005-06-22 2007-01-04 Jerome Rolia System and method for autonomously configuring a reporting network
CN114500468A (zh) * 2021-12-31 2022-05-13 宁波三星智能电气有限公司 一种解决表号冲突的缩位搜表方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE26171E (en) * 1962-03-02 1967-03-07 Multiprocessing computer system
US3388381A (en) * 1962-12-31 1968-06-11 Navy Usa Data processing means
US3290656A (en) * 1963-06-28 1966-12-06 Ibm Associative memory for subroutines
US3290659A (en) * 1963-12-30 1966-12-06 Bunker Ramo Content addressable memory apparatus
US3320594A (en) * 1964-03-10 1967-05-16 Trw Inc Associative computer
US3391390A (en) * 1964-09-09 1968-07-02 Bell Telephone Labor Inc Information storage and processing system utilizing associative memory

Also Published As

Publication number Publication date
FR2023028A6 (de) 1970-08-07
CA935940A (en) 1973-10-23
JPS5029776B1 (de) 1975-09-26
GB1234484A (de) 1971-06-03
BE740523A (de) 1970-04-01
DE1956460B2 (de) 1979-02-08
US3623158A (en) 1971-11-23
DE1956460C3 (de) 1979-10-04

Similar Documents

Publication Publication Date Title
DE2725718C2 (de) Datenverarbeitungsanordnung zum Übersetzen von virtuellen Adressen
DE1146290B (de) Elektronisches Datenverarbeitungssystem
DE2521436B2 (de) Informationswiedergewinnungsanordnung
DE2130299A1 (de) Eingabe/Ausgabe-Kanal fuer Datenverarbeitungsanlagen
DE2910839A1 (de) Einrichtung zur ausfuehrung einer speziellen verzweigungsinstruktion
DE1931966A1 (de) Elektronische Datenverarbeitungsanlage
DE1269393B (de) Mikroprogramm-Steuerwerk
DE1499182A1 (de) Elektrische Datenverarbeitungsanlage
DE1774870C3 (de) Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer Datenverarbeitungsanlage
EP0010186B1 (de) Vorrichtung zum Bearbeiten bezeichneter Hinweise
DE2718110A1 (de) Datenverarbeitungseinheit
DE1197650B (de) Parallel-Addierer
DE1956460A1 (de) Datenverarbeitungsanlage mit Assoziativspeichern
DE2221442A1 (de) Assoziativspeicher
DE2458286A1 (de) Datenverarbeitungssystem zum verschieben von datenfeldern mit verschiedenen strukturen
DE2357654C2 (de) Assoziativspeicher
DE2233193A1 (de) Stapel-speichersystem
DE2311503A1 (de) Datenverarbeitungsanlage mit mehreren zentraleinheiten
CH495584A (de) Datenverarbeitungsanlage
DE2217565A1 (de) Steuerteil eines Rechenautomaten, der die relative Basisadresse von Befehlen bildet
DE2057587A1 (de) Inhaltsadressierter Speicher
DE1449584A1 (de) Anordnung zur UEbertragung von Daten einer Loch- oder Magnetkarte in eine Datenverarbeitungsanlage oder umgekehrt
DE2649147A1 (de) Assoziativspeicher
DE2000608A1 (de) Schaltungsanordnung fuer eine Nachrichtenverarbeitungs-,insbesondere fuer eine Nachrichtenvermittlungsanlage
DE3340078A1 (de) Prozessor-zelle zur verwendung in einer aus derartigen zellen gebildeten anordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee