DE19529237C1 - Schaltungsanordnung - Google Patents

Schaltungsanordnung

Info

Publication number
DE19529237C1
DE19529237C1 DE19529237A DE19529237A DE19529237C1 DE 19529237 C1 DE19529237 C1 DE 19529237C1 DE 19529237 A DE19529237 A DE 19529237A DE 19529237 A DE19529237 A DE 19529237A DE 19529237 C1 DE19529237 C1 DE 19529237C1
Authority
DE
Germany
Prior art keywords
contact surfaces
connections
pressure
pressure pad
circuit arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19529237A
Other languages
English (en)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron Elektronik GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE19529237A priority Critical patent/DE19529237C1/de
Application granted granted Critical
Publication of DE19529237C1 publication Critical patent/DE19529237C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85191—Translational movements connecting first both on and outside the semiconductor or solid-state body, i.e. regular and reverse stitches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

Die Erfindung betrifft eine Schaltungsanordnung der Leistungselektronik nach den Merkmalen des Oberbegriffes des Anspruches 1. Solche Schaltungsanordnungen sind mehrfach aus der Literatur bekannt. Bei der weiteren Erhöhung der Zuverlässigkeit, der Lebensdauer und Leistungsdichte von Schaltungsanordnungen sind veränderte neue Methoden des Zusammenfügens der einzelnen Aufbauteile zu einer Einheit erforderliche Voraussetzung.
Sehr vorteilhaft haben sich in jüngerer Zeit Aufbauten mit Druckkontakten erwiesen, da sich gezeigt hatte, daß insbesondere großflächige Lötverbindungen nur sehr schwierig qualitätsgerecht beherrscht werden können und die Zuverlässigkeit und Lebensdauer nur eingeschränkt gegeben sind.
GB 2 167 228 A beschreibt eine Schaltungsanordnung mit einem Zweiteiligen Gehäuse, in welchem ein Wafer sowie weitere Schaltungselemente vorgesehen sind. Der Wafer wird mittels eines ringförmigen Dichtungsorgans gegen das Gehäuseunterteil gedrückt. Zu diesem Zweck ist der Dichtungsring zwischen dem Wafer und dem Gehäuseoberteil eingeklemmt. Die Klemmwirkung des ringförmigen Dichtungselementes ist dort also durch die starren Verbindungselemente bestimmt und begrenzt. Parallel wird vorgestellt, daß eine elektrische Kontaktierung des Wafers direkt mittels des gleichen Druckkontaktes zwischen seinen Kontaktstellen und äußeren Verbindungsstellen über Kontaktelemente erfolgt.
EP 0 340 959 A2 offenbart eine Schaltungsanordnung mit einer Trägerplatte, auf der mindestens ein zu kühlendes chipförmiges Bauelement und Kontaktflächen angeordnet sind. Das mindestens eine chipförmige Bauelement ist zwischen der Trägerplatte und dem oberseitigen Kühlbauteil mittels Polsterelement festgelegt. Eine gute Genauigkeit der Justage ist hier nicht erreichbar.
DE-PS 14 89 097 beschreibt ein formstabiles Gehäuse, in welches zwischen Kontaktscheiben eine Siliziumscheibe angeordnet ist. Die Siliziumscheibe wird mittels eines formstabilen Stempels zwischen den Kontaktscheiben eingeklemmt. Ein Formkörper aus elastisch nachgiebigem Material füllt den Innenraum des topfförmigen Gehäuses aus.
Eigene frühere Anmeldungen erweitern die Druckkontaktierung auf Schaltungsanordnungen der Leistungsklasse. DE 36 28 556 C1 beschreibt eine Druckkontaktierung, bei der eine Kontaktplatte mit Leiterbahnen (Leiterplatte) direkt auf die Kontaktstellen der gebondeten Chips drückt und elektrisch kontaktiert.
DE 36 43 288 A1 beschreibt ein Halbleiterbauelement in Modulbauweise, bei dem das Modulplättchen an mindestens einem freien Abschnitt der Kontaktmetallschicht durch Stromanschlußelemente gegen den Trägerkörper gedrückt wird und gleichzeitig ein elektrischer Kontakt hergestellt wird. Die einzelnen Chips sind elektrisch durch Bonden auf beispielhaft einer DCB-Keramik verbunden.
In DE 41 11 247 A1 wird eine Andrückvorrichtung mit einem wärme- und formstabilen Montageelement beschrieben, das über ein Kissenelement als dynamische und dauerstabile Druckeinrichtung dient und zerstörungsfrei demontierbar die zu kühlenden Trägerplatte gegen ein Kühlbauteil drückt. Hier werden Federelemente eingesetzt, die teilweise direkt auf die Chips drücken, jedoch ist eine elektrische Wirkung dort nicht beschrieben.
Einige vorgenannte Veröffentlichungen gehen davon aus, daß die Einzelzellen der Schaltungsanordnungen, die eigentlichen Halbbrücken mit den Halbleiterbauelementen, wie IGBT oder MOSFET, und FLD konventionell auf DCB-Keramiken durch Löten und/oder Bonden eine Vorfertigung erfahren haben (Modulplättchenvorfertigung). Der Druckkontakt als Verbindungstechnik des Zusammenfügens zu Anordnungen hat sich in der Praxis als Qualitätsprinzip durchgesetzt und ist der Löttechnik in der Leistungsanwendung in vielen Fällen überlegen.
Beim isolierten Aufbau von Schaltungsanordnungen mittels kupferbeschichteten Keramiken werden die aktiven Bauelemente gelötet, diese stoffschlüssige Verbindung gewährleistet einen guten Wärmeabtransport und eine gut justierte Lage der Einzelelemente in der Anordnung Nachteilig wirken sich insbesondere im Wechsellastbetrieb die ohmschen Verbindungen aus, denn die Übergangswiderstände können sich durch "Altern" der Lotverbindung verändern. Hier wird verschiedentlich die stoffschlüssige Verbindung (Löten) durch eine stoffbündige Druckkontaktierung (Kleben oder Leitpastenfixierung) ersetzt, wie das neben anderen Veröffentlichungen in DE 41 32 947 A1 offengelegt ist. Ebenda wird weiterhin offengelegt, daß einzelne Bauelemente ein- oder beidseitig mittels flexibler Leiterplatten kontaktiert werden.
Die mehrfach aus der Literatur erwähnten Bondverbindungen auf der strukturiertem Bauelementeseite sind im Vergleich mit Lötverbindungen mit einer mindestens gleich großen Unzuverlässigkeit bezüglich des sicheren und qualitätsgerechten dauerlastbeständigen ohmschen Kontaktes behaftet. Versuche, auch die Strukturseite der Bauelemente mittels Druckkontakten elektrisch zu verbinden, sind aus der Literatur gleichfalls bekannt. Bei Bauelementen kleiner und mittlerer Leistung sind sehr praktikable Lösungen beschrieben.
US 4,180,828 beschreibt eine direkte Kontaktierung der Chipkontaktflächen mit den Kupferleitbahnen von flexiblen Leiterplatten. Ohne Bonden als Zwischenverbindung wird hier die flexible Polyimidfolie als Verbinder vom Chip zu der beispielhaft genannten DCB-Keramik beschrieben. US 4,251,852 nennt eine Verbindungstechnik von Bauelementen mittels metallisierten Polyimidfolien beim Aufbau und der Verdrahtung von mehreren integrierten Halbleiterbauelementen in sog. Hybridtechnik.
DE 38 29 538 A1 stellt ein Verfahren zur Herstellung kleinflächiger beidseitiger Kontakte für Halbleiterbauelemente vor, die alternativ druckkontaktiert hergestellt wurden. Dazu werden höckerförmige Aufbauten auf der zu kontaktierenden Oberfläche ausgebildet, die aus einem duktilen Material bestehen.
Der aufgeführte Stand der Technik ist nicht dazu geeignet, die strukturierten Kontaktflächen der Laststromanschlüsse von Transistoren, wie IGBT oder MOSFET, über Druckkontakte galvanisch mit den sekundären Verbindungselementen der Schaltungsanordnung zu verschalten.
In EP 03 81 849 A1 wird eine strukturierte direkte Kontaktierung von Halbleiterbauelementen der Leistungsklasse vorgestellt, hier ist die Möglichkeit von Druckkontakten mit der Formulierung: "bevorzugt über eine Lötverbindung . . . ist aber auch durch eine reine Druckbelastung möglich" eingeschlossen. In dieser Veröffentlichung wird erstmals die Herstellung einer kompletten Halbbrücke einer Schaltungsanordnung mit strukturierten Kontaktflächen der Leistungshalbleiterbauelemente ohne Bondverbindungen vorgestellt.
Die Herstellung von Verbindungen der Halbleiterbauelemente und deren Freilaufdioden in Kommutierungskreisen bei Schaltungsanordnungen der Uniform- und Ansteuertechnik ist bisher üblicherweise der Bondtechnik überlassen, da die relativ feine Strukturierung der Chipkontakt­ flächen bisher keine alternative Kontaktierung zuließen. Es werden beispielhaft bis zu 330 µm dicke Aluminiumdrähte mittels Ultraschall als Verbindungen zwischen den Chipkontaktstellen und den sekundären Verbindungselementen auf der DCB stoffschlüssig in mehrfach paralleler Weise mittels Ultraschall gebondet. Der Draht erhält beim Bonden durch den Ultraschall und den Druck des Bondmeißels bedingt eine Gefügeveränderung, die für die Stabilität im Langzeitbetrieb von Nachteil ist. Die wünschenswerte optimale Qualität kann mit dieser Technik noch nicht erreicht werden. Frühzeitig zeigen die Aluminiumdrähte an den Stellen der Bondung Risse im Gefüge, was bis zur Öffnung der Verbindung Chipkontaktfläche/Aluminiumdrahtverbindung führt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung der genannten Art vorzustellen, die einen Druckkontaktaufbau hat und bei der die elektrischen Kontakte auf den Kontaktstellen der Halbleiterbauelemente kombiniert durch Bonden und Druckkontakt ausgeführt sind, wodurch die Zuverlässigkeit im Leistungsbetrieb und die Lebensdauer erhöht werden.
Die Aufgabe wird bei einer solchen Schaltungsanordnung durch die Maßnahmen des kennzeichnenden Teiles des Anspruches 1 gelöst.
Weitere vorteilhafte Ausbildungen sind in den Unteransprüchen genannt.
Bei der Realisierung von Schaltungsanordnungen mit insbesondere hoher Leistungsdichte ist bei der Wahl der Methoden des Zusammenbaus besonders die Isolationsfestigkeit zu gewährleisten.
Alle vergleichbaren konventionellen Aufbauten von Schaftungsanordnungen benutzen zur Isolation der Einzelkontakte auf den Chips eine Abdeckung, beispielhaft bestehend aus Silicongummi, da bei hohen Arbeitsspannungen der einzelnen Chips die erforderlichen Isolationsstrecken mit Luftzwischenräumen, also ohne zusätzlich eingebauten Isolationsmassen nicht zu erreichen sind.
Die vorliegende Erfindung beschreibt einen Weg, wie beide Probleme, nämlich die Erzielung der erforderlichen Isolation und die Langzeitlebensdauer der Chipkontakte erreicht werden kann.
Dazu werden die nachfolgenden Erläuterungen auf der Grundlage der Fig. 1 gegeben.
In Fig. 1 ist ein Ausschnitt eines kontaktierten Halbleiterbauelementes (4) im Querschnitt skizziert. Auf der in der Skizze unteren Kontaktfläche ist durch Löten, alternativ mittels leitfähigem Kleber oder siebgedruckter Paste, ein ohmscher Kontakt zu der auf einem Isolierträger befindlichen Leiterstruktur (2) hergestellt. Die in der Skizze obere Kontaktfläche des Halbleiterbauelementes wurde in einem ersten technologischen Bearbeitungsschritt gebondet, das nach dem Stand der Technik mittels Aluminiumdrähten (6) durch Ultraschallkontaktierung realisiert wird. Aluminiumdrähte werden ihrerseits schaltungsgerecht mit anderen Leiterbahnen (2) der Isolierkeramik (3) oder mit Kontaktflächen anderer Bauelemente (beispielhaft Freilaufdioden) durch Bonden nach dem Stand der Technik kontaktiert.
Diese Verbindungen des Drahtes mit den Kontaktflächen der Schalterbauelemente (4) und/oder mit den Kontaktflächen der Freilaufdioden haben im Einsatzfall in den Schaltungsanordnungen die höchsten Qualitätsanforderungen zu erfüllen. Die Streßsituationen bei Arbeitsbelastung dieser Verbindungen zeigen gegenüber allen anderen Bauteilen die frühesten Alterungserscheinungen.
Setzt man diese Stellen des Schaltungsaufbaues unter einen mechanischen Druck, dann ist die Beanspruchung der Bondverbindungsstellen gemindert und dadurch bedingt ist die Frühalterung aufgehoben, zumindest ist eine wesentlich höhere Lebenserwartung dieser Verbindungsstellen bei Dauerlast der Schaltungsanordnung gewährleistet.
Der mechanische Druck kann sehr einfach bei Aufbauten in Druckkontaktierung durch den Einsatz eines Druckkissens (1) erfolgen. Das Druckkissen ist geometrisch so vorgeformt, daß es sich auch unter Druck lediglich innerhalb der Oberfläche der Halbleiterbauelemente (4) ausdehnen kann, also nicht über die Chipkanten ragt, da hierdurch Abscherungen der gebondeten Drähte oder Abplatzungen der Chipkanten möglich wären.
Wird der Druck auf das Druckkissen (1) über ein nach dem Stand der Technik aufgebautes Brückenelement aufgebaut, wie beispielhaft in DE 41 22 428 A1 beschrieben, dann drückt das Druckkissen (1) die gebondeten Aluminiumdrähte (6) zusätzlich zum Bonden auf die Oberfläche der Halbleiterbauelemente (4). Das Druckkissen (1) ist so geometrisch geformt, daß nach dem Beaufschlagen mit Druck der für die Isolationsfestigkeit erforderliche "Bondverguß" eingefüllt werden kann, so daß alle Isolationswerte zwischen den schaltungsgerecht angeordneten Verbindungen erreicht werden.
Eine alternative Aufbauweise ergibt sich dadurch, daß nach dem Bonden ein Bondverguß über alle gebondeten Drähte vorgesehen wird und danach der weitere Aufbau der Schaltungsanordnung mit dem Druckkissen (1) erfolgt. Diese technologische Kettung des Aufbauens macht sich insbesondere dort notwendig, wo durch sehr defizile Struktur des Druckkissens (1) das Verlaufen eines nachträglich eingefüllten Weichvergusses nicht genügend Gewähr für eine vollständige Verteilung an allen erforderlichen Isolationsstellen bietet.
Das Druckkissen (1) besitzt eine stabilisierende Wirkung auf alle Bondverbindungen, insbesondere auf die Bondverbindungen der Leistungsanschlüsse. Bei Vollastbetrieb werden nämlich diese Verbindungen den höchsten mechanischen Kräften ausgesetzt, denn durch die ständigen Erwärmungen und Abkühlungen ergeben sich ständig wiederkehrende Scherkräfte für jeden einzelnen gebondeten Draht. Der nach dem Stand der Technik übliche Weichverguß, beispielhaft siliziumorganische Verbindungen, verfügt nicht über die erforderliche Wärmeaufnahme- und -transportfähigkeit, um die Temperaturdifferenzen in genügendem Maße zu verkleinern.
Die Erhitzung der Aluminiumdrähte bedingt eine schlechtere elektrische Leitfähigkeit, wodurch wiederum die Erwärmung fortschreitet. In dem Teil der durch das Bonden vorbelasteten Stellen ergibt sich die höchste Temperaturbelastung und damit gegenüber den Ausdehnungszug- und -drückkräften labilste Stelle des Aluminiumdrahtes, was bis zum Öffnen der Verbindung führt. Wird an diesen Stellen der mechanische Druck mittels eines dafür geeigneten Druckkissens aufgebaut, dann ist eine Zwangslage für den Bonddraht gebildet worden. Bei der Wahl des Materials des Druckkissens ist insbesondere von dessen Härte auszugehen. Drückt das Gummikissen (1) mit solch einer Kraft und besitzt es die entsprechender Härte, dann umschließt es völlig die gesamte Drahtoberfläche. So bildet das Druckkissen eine Form für den Aluminiumdraht, der dadurch nicht in der durch thermische Ausdehnung bedingten veränderten Lage verharren kann, sondern in die Ausgangsform zurückgeführt wird. Selbst abgescherte Drähte behalten durch das Druckkissen (1) bedingt den elektrischen Kontakt in der Schaltungsanordnung.

Claims (6)

1. Schaltungsanordnung für Halbleiterbauelemente hoher Packungsdichte mit einem Kühlbauteil, mit mindestens einem elektrisch isolierenden Substrat (3), das auf dem Kühlbauteil angeordnet ist und an dem Kontaktflächen (2) vorgesehen sind, auf denen zu kühlende Bauelemente (4) fixiert sind, und mit einer Andrückvorrichtung zum Andrücken des/jedes Substrates gegen das Kühlbauteil, sowie von starren Verbindungselementen gegen Kontaktflächen zum Herstellen von elektrischen Verbindungen, wobei die Andrückvorrichtung aus mindestens einem formstabilen Montageelement, einem formstabilen Brückenelement und einem dazwischen angeordneten nachgiebigen Kissenelement besteht, dadurch gekennzeichnet, daß die Bauelemente (4) auf ihrer unteren Seite durch Löten oder mittels Druckkontakt elektrisch und thermisch mit den Kontaktflächen (2) des Substrates (3) verbunden sind, auf ihrer oberen Seite mittels Draht-Bonden (5) alle schaltungsgerechten Verbindungen hergestellt sind und mindestens eine Bondverbindung (5) mittels Druckkissen (1) gegen die Chipkontaktfläche gedrückt wird.
2. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Druckkissen (1) auf der den Chipkontaktflächen der Bauelemente (4) zugewandten Seite strukturiert ist, wodurch die gewählte mechanische Belastung auf die Bondverbindungen (5) eingestellt wird und Aussparungen in dem Druckkissen eingearbeitet sind, die ein Vergießen aller Hohlräume mit einem isolierenden Verguß ermöglichen.
3. Halbleiterschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Druckkissen (1) durch einen vorher aufgebrachten sogenannten Bondverguß hindurch die Bonddrähte (6) gegen die Kontaktflächen des Halbleiterbauelementes (4) drückt.
4. Halbleiterschaltungsanordnung nach den Ansprüchen 2 oder 3, dadurch gekennzeichnet, daß die dem Bauelement (4) zugewandte Seite der Struktur der Druckkissen (1) so gewählt wurde, daß bei Druckbeaufschlagung nur die gebondeten Kontaktflächen der zu drückenden Bondverbindungen (5) unter Druck gesetzt werden.
5. Halbleiterschaltungsanordnung nach den Ansprüchen 2 oder 3, dadurch gekennzeichnet, daß die Härte des Druckkissens (1) so eingestellt ist, daß dieses im gedrückten Zustand den Bondraht (6) auf den Chipkontaktflächen (2) umschließt.
6. Halbleiterschaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Bauelementeoberfläche durch eine Maske aus isolierendem Kunststoff abgedeckt ist, wobei für die Chipkontaktflächen (2) Fenster freigelassen sind, so daß der gebondete Draht durch das Druckkissen (1) angedrückt werden kann und eine gute Isolation zu anderen Schaltungsanschlüssen gegeben ist.
DE19529237A 1995-08-09 1995-08-09 Schaltungsanordnung Expired - Fee Related DE19529237C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19529237A DE19529237C1 (de) 1995-08-09 1995-08-09 Schaltungsanordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19529237A DE19529237C1 (de) 1995-08-09 1995-08-09 Schaltungsanordnung

Publications (1)

Publication Number Publication Date
DE19529237C1 true DE19529237C1 (de) 1996-08-29

Family

ID=7769055

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19529237A Expired - Fee Related DE19529237C1 (de) 1995-08-09 1995-08-09 Schaltungsanordnung

Country Status (1)

Country Link
DE (1) DE19529237C1 (de)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19703329A1 (de) * 1997-01-30 1998-08-06 Asea Brown Boveri Leistungshalbleitermodul
DE19942770A1 (de) * 1999-09-08 2001-03-15 Ixys Semiconductor Gmbh Leistungshalbleiter-Modul
EP1351302A2 (de) * 2002-03-27 2003-10-08 Semikron Elektronik GmbH Patentabteilung Leistungshalbleitermodul
EP1650800A2 (de) 2004-10-20 2006-04-26 Semikron Elektronik GmbH & Co. KG Patentabteilung Leistungshalbleitermodul mit Druckkontakteinrichtung
DE102007045261A1 (de) * 2007-09-21 2009-04-23 Continental Automotive Gmbh Elektrisches Gerät, insbesondere Steuergerät für ein Kraftfahrzeug
US7808100B2 (en) 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
DE102009002191A1 (de) * 2009-04-03 2010-10-07 Infineon Technologies Ag Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1489097C (de) * 1971-05-27 Licentia Patent Verwaltungs GmbH 6000 Frankfurt Halbleiter Gleichnchterzelle
US4180828A (en) * 1977-02-05 1979-12-25 U.S. Philips Corporation Hybrid circuit having a semiconductor circuit
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
GB2167228A (en) * 1984-10-11 1986-05-21 Sinclair Res Ltd Integrated circuit package
DE3628556C1 (en) * 1986-08-22 1988-04-14 Semikron Elektronik Gmbh Semiconductor device
DE3643288A1 (de) * 1986-12-18 1988-06-30 Semikron Elektronik Gmbh Halbleiterbaueinheit
EP0340959A2 (de) * 1988-05-06 1989-11-08 Digital Equipment Corporation Schaltungschipspackung zum Schützen gegen elektromagnetische Interferenzen, elektrostatische Entladungen und thermische und mechanische Spannungen
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat
EP0381849A1 (de) * 1989-02-07 1990-08-16 Asea Brown Boveri Ag Schnelle Leistungshalbleiterschaltung
DE4111247A1 (de) * 1991-04-08 1992-10-22 Export Contor Aussenhandel Schaltungsanordnung
DE4132947A1 (de) * 1991-10-04 1993-04-08 Export Contor Aussenhandel Elektronische schaltungsanordnung

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1489097C (de) * 1971-05-27 Licentia Patent Verwaltungs GmbH 6000 Frankfurt Halbleiter Gleichnchterzelle
US4180828A (en) * 1977-02-05 1979-12-25 U.S. Philips Corporation Hybrid circuit having a semiconductor circuit
US4251852A (en) * 1979-06-18 1981-02-17 International Business Machines Corporation Integrated circuit package
GB2167228A (en) * 1984-10-11 1986-05-21 Sinclair Res Ltd Integrated circuit package
DE3628556C1 (en) * 1986-08-22 1988-04-14 Semikron Elektronik Gmbh Semiconductor device
DE3643288A1 (de) * 1986-12-18 1988-06-30 Semikron Elektronik Gmbh Halbleiterbaueinheit
EP0340959A2 (de) * 1988-05-06 1989-11-08 Digital Equipment Corporation Schaltungschipspackung zum Schützen gegen elektromagnetische Interferenzen, elektrostatische Entladungen und thermische und mechanische Spannungen
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat
EP0381849A1 (de) * 1989-02-07 1990-08-16 Asea Brown Boveri Ag Schnelle Leistungshalbleiterschaltung
DE4111247A1 (de) * 1991-04-08 1992-10-22 Export Contor Aussenhandel Schaltungsanordnung
DE4122428A1 (de) * 1991-04-08 1993-01-28 Export Contor Aussenhandel Schaltungsanordnung
DE4132947A1 (de) * 1991-10-04 1993-04-08 Export Contor Aussenhandel Elektronische schaltungsanordnung

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19703329A1 (de) * 1997-01-30 1998-08-06 Asea Brown Boveri Leistungshalbleitermodul
DE19942770A1 (de) * 1999-09-08 2001-03-15 Ixys Semiconductor Gmbh Leistungshalbleiter-Modul
EP1351302A3 (de) * 2002-03-27 2006-06-21 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul
EP1351302A2 (de) * 2002-03-27 2003-10-08 Semikron Elektronik GmbH Patentabteilung Leistungshalbleitermodul
EP1351302B1 (de) 2002-03-27 2016-02-24 SEMIKRON Elektronik GmbH & Co. KG Leistungshalbleitermodul
DE102004051039B4 (de) * 2004-10-20 2008-06-26 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Druckkontakteinrichtung
DE102004051039A1 (de) * 2004-10-20 2006-05-04 Semikron Elektronik Gmbh & Co. Kg Leistungshalbleitermodul mit Druckkontakteinrichtung
EP1650800A2 (de) 2004-10-20 2006-04-26 Semikron Elektronik GmbH & Co. KG Patentabteilung Leistungshalbleitermodul mit Druckkontakteinrichtung
DE102007045261A1 (de) * 2007-09-21 2009-04-23 Continental Automotive Gmbh Elektrisches Gerät, insbesondere Steuergerät für ein Kraftfahrzeug
US7808100B2 (en) 2008-04-21 2010-10-05 Infineon Technologies Ag Power semiconductor module with pressure element and method for fabricating a power semiconductor module with a pressure element
DE102009002191A1 (de) * 2009-04-03 2010-10-07 Infineon Technologies Ag Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE102009002191B4 (de) * 2009-04-03 2012-07-12 Infineon Technologies Ag Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
US8319335B2 (en) 2009-04-03 2012-11-27 Infineon Technologies Ag Power semiconductor module, power semiconductor module assembly and method for fabricating a power semiconductor module assembly

Similar Documents

Publication Publication Date Title
DE102009002191B4 (de) Leistungshalbleitermodul, Leistungshalbleitermodulanordnung und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
EP1255299B1 (de) Leistungshalbleitermodul in Druckkontaktierung
DE102008036112B4 (de) Leistungshalbleitermodul, leistungshalbleiteranordnung und verfahren zum herstellen eines leistungshalbleitermoduls
DE102004018476B4 (de) Leistungshalbleiteranordnung mit kontaktierender Folie und Anpressvorrichtung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
EP1351302B1 (de) Leistungshalbleitermodul
DE102004018469B3 (de) Leistungshalbleiterschaltung
DE102009046858B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
DE10102621B4 (de) Leistungsmodul
EP0805494A2 (de) Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
DE10393437T5 (de) Halbleiterbauelementbaugruppe
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102012200863A1 (de) Halbleitervorrichtung mit Grundplatte
DE112020003763T5 (de) Halbleiterbauteil
DE4132947C2 (de) Elektronische Schaltungsanordnung
DE19529237C1 (de) Schaltungsanordnung
WO2005106954A2 (de) Leistungshalbleiterschaltung und verfahren zum herstellen einer leistungshalbleiterschaltung
EP2195832A1 (de) Verfahren zur herstellung und kontaktierung von elektronischen bauelementen mittels einer substratplatte, insbesondere dcb-keramik-substratplatte
DE10157362B4 (de) Leistungsmodul und Verfahren zu seiner Herstellung
DE112021001391T5 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE10196942B4 (de) Halbleiter-Leistungsmodul
EP1429384A1 (de) Schaltungsanordnung für Halbleiterbauelemente und Verfahren zur Herstellung
WO2018037047A1 (de) Leistungsmodul, verfahren zur herstellung und leistungselektronikschaltung
EP2887392A2 (de) Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SEMIKRON ELEKTRONIK GMBH & CO. KG, 90431 NUERNBERG,

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110301