DE1949153B2 - Circuit arrangement for receiving binary direct current signals, which are transmitted with a low transmission voltage via galvanically connected lines - Google Patents
Circuit arrangement for receiving binary direct current signals, which are transmitted with a low transmission voltage via galvanically connected linesInfo
- Publication number
- DE1949153B2 DE1949153B2 DE19691949153 DE1949153A DE1949153B2 DE 1949153 B2 DE1949153 B2 DE 1949153B2 DE 19691949153 DE19691949153 DE 19691949153 DE 1949153 A DE1949153 A DE 1949153A DE 1949153 B2 DE1949153 B2 DE 1949153B2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- operational amplifier
- input
- resistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Amplifiers (AREA)
Description
1 21 2
Gegenstand der Erfindung ist eine Schaltungs- rationsverstärker, der eine hohe Verstärkung besitzt anordnung zum Empfang von binären Gleichstrom- und driftarm ist. Die beiden Spannungsschwellen zeichen, die mit niedriger Sendespannung über galva- können auf einfache Weise eingestellt werden, ohne nisch durchgeschaltete Leitungen übertragen werden. daß dabei die Schaltungssymmetrie verändert wird.The invention relates to a circuit amplifier which has a high gain arrangement for receiving binary direct current and low drift. The two voltage thresholds Characters that have a low transmission voltage via galva- can easily be set without nically switched lines can be transmitted. that the circuit symmetry is changed.
Für die Datenübertragung über galvanisch durch- 5 Bei einer Sendespannung von beispielsweise ± 0,4 V geschaltete Leitungen ist die Gleichstromtelegrafie ist die Empfangsschaltung in der Lage, eine Empbekannt. Dabei werden hohe Leitungsströme und f angsspannung von ± 0,04 bis ± 0,4 V zu verarbeiten. Sendespannungen benutzt, beispielsweise Einfach- Aus Gründen der Störsicherheit wird der Spannungsstrom 40 mA bei 120 V oder Doppelstrom ± 20 mA wert 0 V weder übertragen noch bewertet. Die Schalbei 60 V Sendespannung. Die Übertragungsgeschwin- io tung besitzt eine große Unempfindlichkeit gegenüber digkeit dieses bekannten Systems ist jedoch mit Störungen und ermöglicht den Empfang von Daten-200 Bd begrenzt. Signalen, die mit höchsten Ubertragungsgeschwindig-For data transmission via galvanic 5 With a transmission voltage of, for example, ± 0.4 V switched lines is the direct current telegraphy, the receiving circuit is able to receive an In doing so, high line currents and starting voltages of ± 0.04 to ± 0.4 V can be processed. Transmitting voltages used, for example single- For reasons of interference immunity, the voltage current 40 mA at 120 V or double current ± 20 mA value 0 V is neither transmitted nor evaluated. The shawl 60 V transmission voltage. The transmission speed is very insensitive to this This known system is, however, troublesome and enables the reception of data 200 Bd limited. Signals that are transmitted at the highest transmission speed
Es ist bereits ein Gleichstrom-Datenübertragungs- keiten, beispielsweise 4800 Bd, übertragen werden, system bekannt, das eine verzerrungsarme und gegen Der Eingangswiderstand der Empfangsschaltung ist Störspannungen unempfindliche Übertragung mit 15 gering. Die Empfangsschaltung kann auf einfache einer Schrittgeschwindigkeit bis zu 4800 Bd über gal- Weise neutral gestellt werden, d. h. beim Empfang vanisch durchgeschaltete Leitungen ermöglicht (deut- von 1:1-Wechseln des binären Gleichspannungssches Patent 1251798). Dieses Gleichstrom-Daten- signals entsteht keine einseitige Verzerrung. Eine einübertragungssystem arbeitet mit einer Sendespannung, seitige Verzerrung entsteht dann, wenn die Gleichdie unter ± 0,5 V liegt. 20 stromzeichen nicht in der Mitte der SchrittflankenA direct current data transmission rate, for example 4800 Bd, is already being transmitted, system known, which is a low-distortion and against the input resistance of the receiving circuit Interference voltages insensitive transmission with 15 low. The receiving circuit can be simple a walking speed of up to 4800 Bd via gal-way can be neutralized, d. H. at the reception vanically through-connected lines enables (German from 1: 1 change of the binary DC voltage scheme Patent 1251798). There is no one-sided distortion in this DC data signal. A broadcast system works with a transmission voltage, lateral distortion occurs when the same is below ± 0.5 V. 20 current characters not in the middle of the step edges
Für den Empfang dieser niedrigen Spannung ist abgetastet werden. Die Empfangsschaltung regenedaher ein hochempfindlicher Verstärker erforderlich, riert die Datenzeichen zu rechteckförmigen Zeichen, * der die verschiedenen binären Gleichstromzeichen zu wobei in einem großen Temperaturbereich ausgezeich- " rechteckförmigen Datenzeichen regeneriert und mit nete Ergebnisse gewährleistet sind. Ein Diodennetzausreichender Sicherheit die Datenzeichen von Stör- 25 werk am Ausgang des Operationsverstärkers sorgt für spannungen unterscheidet. Aus Gründen der Stör- gleiche Anstiegs- und Abfallflanken der Gleichstromsicherheit besitzen derartige Empfangsschaltungen zeichen und spart damit weitere aktive Bauelemente eine Hysterese. Darunter versteht man, daß der Ver- ein.The reception of this low voltage must be scanned. The receiving circuit therefore requires a highly sensitive amplifier, converts the data characters into rectangular characters, * which regenerates the various binary direct current characters, with excellent rectangular data characters being regenerated over a wide temperature range and guaranteed with good results at the output of the operational amplifier ensures different voltages.For reasons of the same interference rising and falling edges of the direct current safety, such receiving circuits have a hysteresis and thus save additional active components.
stärker erst beim Überschreiten eines bestimmten Einzelheiten der Erfindung werden an Hand einesstronger only when a certain detail of the invention is exceeded on the basis of one
positiven Spannungswertes in die Sättigung gelangt 30 vorteilhaften Ausführungsbeispiels, das in den Figuren
und ein erstes Ausgangssignal abgibt. Dieses erste dargestellt ist, erläutert.
Ausgangssignal wird so lange abgegeben, bis ein be- Fig. 1 zeigt die neue Empfangsschaltung;positive voltage value reaches the saturation 30 advantageous embodiment, which in the figures and emits a first output signal. This first illustrated is explained.
The output signal is emitted until a signal in FIG. 1 shows the new receiving circuit;
stimmter negativer Spannungswert unterschritten wird. F i g. 2 zeigt ein Widerstandsnetzwerk, das einethe correct negative voltage value is not reached. F i g. 2 shows a resistor network, the one
Nun gelangt eine andere Stufe des Verstärkers in . einfache Neutralstellung der Empfangsschaltung erSättigung, und am Ausgang entsteht ein zweites Aus- 35 möglicht;Now another stage of the amplifier comes in. simple neutral position of the receiving circuit saturation, and at the exit a second exit is possible;
gangssignal. Das zweite Signal wird so lange ab- F i g. 3 zeigt ein zusätzliches Diodennetzwerk füroutput signal. The second signal is played for so long. 3 shows an additional diode network for
gegeben, bis das Eingangssignal den positiven Span- die Empfangsschaltung.given until the input signal has the positive span- the receiving circuit.
nungswert überschreitet. Der Verstärker gibt ledig- Der Grundgedanke der Erfindung liegt darin, einenvalue exceeds. The amplifier only gives the basic idea of the invention is to provide a
lieh die beiden Spannungswerte abhängig vom Über- Operationsverstärker für den Empfang der niedrigen schreiten der oberen und vom Unterschreiten der 40 Gleichspannungssignale zu verwenden und diesen auf unteren Spannungsschwelle am Ausgang ab. Die Re- einfache Weise so abzuändern, daß die für derartige alisierung einer derartigen Empfangsschaltung ist Empfänger geforderten Bedingungen, nämlich hohe schwierig und mit großem Aufwand verbunden. Mei- Verstärkung, Störsicherheit, Hysterese, Temperaturstens sind drei Stufen, nämlich ein hochverstärkender konstanz und Driftarmut erfüllt sind. Der verwendete ύ Eingangsverstärker, eine Stufe, die eine doppelseitige 45 Operationsverstärker besitzt einen Differenzverstärker Hysteresewirkung besitzt, und ein Nachverstärker, am Eingang und eine Emitterfolgerstufe am Ausgang, der eine Anpassung an die nachgeschaltete Auswerte- Aus dem Inneren des Operationsverstärkers sind zuschaltung ermöglicht, erforderlich. sätzlich zwei Anschlüsse herausgeführt, an denen dasborrowed the two voltage values depending on the over-operational amplifier for the reception of the lower steps of the upper and of the undercutting of the 40 DC voltage signals to use and this down to the lower voltage threshold at the output. The simple way to change so that the conditions required for such a realization of such a receiving circuit is receiver, namely high difficult and associated with great effort. Mei gain, interference immunity, hysteresis, temperature are three stages, namely a high gain constant and low drift are met. The ύ input amplifier used, a stage that has a double-sided 45 operational amplifier, a differential amplifier has a hysteresis effect, and a post-amplifier at the input and an emitter follower stage at the output, which enables an adaptation to the downstream evaluation. In addition, two connections are brought out to which the
Aufgabe der Erfindung ist es, eine Empfangsschal- verstärkte Signal gegenphasig abgenommen werden
tung aufzuzeigen, die die obengenannten Vorausset-. 50 kann. Derartige Operationsverstärker sind als intezungen
erfüllt und einen einfachen, raumsparenden grierte Baustufen kostengünstig im Handel erhältlich.
Aufbau ermöglicht. Die Lösung der Aufgabe besteht Von den beiden gegenphasigen Ausgängen wird über
darin, daß aus dem Empfangssignal zwei gegen Erde Widerstände an die Eingangsklemmen positiv rücksymmetrische
Spannungen gebildet werden, daß die. gekoppelt und damit die Hysterese eingestellt,
beiden Spannungen an den Eingängen des Differenz- 55 In F i g. 1 ist die neue Empfangsschaltung darverstärkers
eines Operationsverstärkers anliegen, daß gestellt. Der Operationsverstärker DV besitzt zwei
der Operationsverstärker zwei gegenphasige Aus- Eingangsklemmen El und E2, an denen gegen Erde
gänge besitzt, deren Ausgangsspannungen über Wi- das Eingangssignal anliegt. An den beiden Ausgangsderstände
an die zugehörigen Eingänge des Differenz- klemmen A1 und A 2 entstehen die gegenphasigen
Verstärkers rückgekoppelt sind, und daß am Diffe- 60 Signale. Das Differenzsignal des Operationsverstärrenzsignalausgang
des Operationsverstärkers das re- kers entsteht am Ausgang A 3. Am Belastungswidergenerierte
binäre Datensignal entsteht. stand R 4 entsteht das regenerierte binäre Gleichspan-The object of the invention is to show a receiving switch-amplified signal to be picked up in phase opposition that meets the above-mentioned prerequisites. 50 can. Such operational amplifiers are fulfilled as intezungen and a simple, space-saving grated construction stages are inexpensive commercially available. Construction allows. The solution to the problem consists of the two antiphase outputs that are formed from the received signal with two resistances to earth at the input terminals that are positive back symmetrical. coupled and thus the hysteresis set,
two voltages at the inputs of the differential 55 In F i g. 1 is the new receiving circuit dar amplifier of an operational amplifier that is placed. The operational amplifier DV has two of the operational amplifiers two out of phase input terminals El and E2, on which has gears against earth, the output voltages of which are applied to the input signal via Wi-. The amplifiers in antiphase are fed back at the two output resistors at the associated inputs of the differential terminals A 1 and A 2, and signals are fed back to the differential. The difference signal of the operational amplifier signal output of the operational amplifier das reker is produced at output A 3. The binary data signal generated by the load is produced. stand R 4, the regenerated binary DC voltage is created
Die Erfindung besitzt den Vorteil, daß ein sehr nungssignal E/2, das zu einer Auswerteschaltung weiraumsparender Aufbau mit einer geringen Anzahl tergeleitet wird. Die Ausgänge A1 und A 2 sind jevon Bauelementen gegeben ist. Dabei werden inte- 65 weils über die Widerstände Rl rückgekoppelt, die grierte Baustufen, die preisgünstig im Handel erhält- beide den gleichen Widerstandswert besitzen. Das lieh sind, verwendet. Die Empfangsschaltung besitzt Empfangssignal Ul liegt an einem Widerstandsnetzein einziges aktives Bauelement, nämlich einen Ope- werk, das aus den WiderständenR2 und R3 besteht.The invention has the advantage that a very voltage signal E / 2, which is passed on to an evaluation circuit which saves space and has a small number. The outputs A 1 and A 2 are given by each component. In doing so, they are internally fed back via the resistors R1 , the integrated construction stages, which are inexpensive on the market - both have the same resistance value. The borrowed are used. The receiving circuit has received signal Ul is located on a Widerstandsnetzein sole active component, namely a factory OPE, which consists of the resistors R2 and R3.
Claims (4)
sung ist die Tatsache, daß dadurch die Symmetrie der Die Empfangsschaltung eignet sich allgemein zur Eingangsschaltung des Operationsverstärkers nicht Regenerierung von binären Gleichspannungssignalen, erhalten bleibt.One possibility provides that one of the two diodes can be saved. For reasons of temperature resistance 2 replaced by a rheostat, 5 ° temperature synchronization of both flanks is advantageous. With the rheostat either U n can ± way to turn two diodes. At the same time, or U n 2 , depending on which branch of the control so that the operational amplifier resistance is switched on, are compensated for in a changed manner. The values for the resistors R 10 will be. The rheostat is changed for so long, and RH are chosen so that for different operational amplifiers up to the variable threshold in terms of amount equal to 55 operational amplifiers, a good transmission ratio is a fixed threshold. Unsatisfactory at this soldering, ie low distortion occurs,
The solution is the fact that in this way the symmetry of the The receiving circuit is generally suitable for the input circuit of the operational amplifier, not regeneration of binary DC voltage signals, is retained.
der die Symmetrie der Eingangsschaltung des Operationsverstärkers DV erhalten bleibt, zeigt die F ig. 2. 1. Schaltungsanordnung zum Empfang von Das Widerstandsnetzwerk wird an die Eingangsklem- binären Gleichstromzeichen, die mit niedriger men El und EZ des Operationsverstärkers DV an- Sendespannung über galvanisch durchgeschaltete geschlossen. Die beiden Eingänge El und E 2 erhal- 65 Leitungen übertragen werden, dadurch geten von außen über einen Spannungsteiler, bestehend kennzeichnet, daß aus dem Empfangssignal aus den WiderständenR5, R6, Rl, R8 und R9, zwei gegen Erde symmetrische Spannungen gebildasselbe Gleichspannungspotential, das von der det werden, daß die beiden Spannungen an denThe other possibility of the neutral position, with 6 ° patent claims:
which maintains the symmetry of the input circuit of the operational amplifier DV , shows the Fig. 2. 1. Circuit arrangement for receiving the resistor network is connected to the input terminal binary direct current characters, the lower men El and EZ of the operational amplifier DV an- transmission voltage via galvanically connected. The two inputs El and E 2 received 65 lines are transmitted, characterized by the fact that the received signal from the resistors R5, R6, Rl, R8 and R9, two voltages symmetrical to earth formed the same direct voltage potential, that of the det that the two tensions on the
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
BE756798D BE756798A (en) | 1969-09-29 | INSTALLATION OF CIRCUITS FOR THE RECEPTION OF BINARY DIRECT CURRENT SIGNALS TRANSMITTED WITH LOW TRANSMISSION VOLTAGE ON GALVANICALLY CONNECTED LINES | |
DE19691949153 DE1949153C2 (en) | 1969-09-29 | 1969-09-29 | Circuit arrangement for receiving binary direct current characters which are transmitted with a low transmission voltage via galvanically connected lines |
NL7013858A NL159840B (en) | 1969-09-29 | 1970-09-18 | SWITCHING DEVICE FOR THE RECEPTION OF A LOW VOLTAGE TRANSFERRED BINARY INPUT SIGNAL AND FOR THE OUTPUT OF A GENERATED BINARY OUTPUT SIGNAL. |
LU61749D LU61749A1 (en) | 1969-09-29 | 1970-09-24 | |
CA094207A CA926307A (en) | 1969-09-29 | 1970-09-28 | Circuit for the reception of binary dc signals transmitted at low transmission voltage over galvanically-connected circuits |
SE1313070A SE353431B (en) | 1969-09-29 | 1970-09-28 | |
DK494170A DK142690B (en) | 1969-09-29 | 1970-09-28 | Coupling for receiving binary DC signals transmitted over galvanically wired wires. |
FR7035186A FR2064838A5 (en) | 1969-09-29 | 1970-09-29 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691949153 DE1949153C2 (en) | 1969-09-29 | 1969-09-29 | Circuit arrangement for receiving binary direct current characters which are transmitted with a low transmission voltage via galvanically connected lines |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1949153A1 DE1949153A1 (en) | 1971-01-07 |
DE1949153B2 true DE1949153B2 (en) | 1971-01-07 |
DE1949153C2 DE1949153C2 (en) | 1974-07-11 |
Family
ID=5746827
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691949153 Expired DE1949153C2 (en) | 1969-09-29 | 1969-09-29 | Circuit arrangement for receiving binary direct current characters which are transmitted with a low transmission voltage via galvanically connected lines |
Country Status (8)
Country | Link |
---|---|
BE (1) | BE756798A (en) |
CA (1) | CA926307A (en) |
DE (1) | DE1949153C2 (en) |
DK (1) | DK142690B (en) |
FR (1) | FR2064838A5 (en) |
LU (1) | LU61749A1 (en) |
NL (1) | NL159840B (en) |
SE (1) | SE353431B (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0003754A1 (en) * | 1978-02-17 | 1979-09-05 | Siemens Aktiengesellschaft | Receiver set for data signals without direct current component |
FR2533383A1 (en) * | 1982-09-17 | 1984-03-23 | Prigent Jean Pierre | Improvement to the repeater for a symmetric pair line. |
-
0
- BE BE756798D patent/BE756798A/en unknown
-
1969
- 1969-09-29 DE DE19691949153 patent/DE1949153C2/en not_active Expired
-
1970
- 1970-09-18 NL NL7013858A patent/NL159840B/en not_active IP Right Cessation
- 1970-09-24 LU LU61749D patent/LU61749A1/xx unknown
- 1970-09-28 CA CA094207A patent/CA926307A/en not_active Expired
- 1970-09-28 DK DK494170A patent/DK142690B/en unknown
- 1970-09-28 SE SE1313070A patent/SE353431B/xx unknown
- 1970-09-29 FR FR7035186A patent/FR2064838A5/fr not_active Expired
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0003754A1 (en) * | 1978-02-17 | 1979-09-05 | Siemens Aktiengesellschaft | Receiver set for data signals without direct current component |
FR2533383A1 (en) * | 1982-09-17 | 1984-03-23 | Prigent Jean Pierre | Improvement to the repeater for a symmetric pair line. |
Also Published As
Publication number | Publication date |
---|---|
DE1949153C2 (en) | 1974-07-11 |
NL159840B (en) | 1979-03-15 |
CA926307A (en) | 1973-05-15 |
LU61749A1 (en) | 1971-07-22 |
BE756798A (en) | 1971-03-29 |
NL7013858A (en) | 1971-03-31 |
DE1949153A1 (en) | 1971-01-07 |
SE353431B (en) | 1973-01-29 |
DK142690B (en) | 1980-12-15 |
DK142690C (en) | 1981-10-05 |
FR2064838A5 (en) | 1971-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2416534C3 (en) | Transistor circuit for reversing the direction of current in a consumer | |
DE3125825C2 (en) | Circuit arrangement for demodulating FM signals | |
DE3032703C2 (en) | Feedback amplifier or threshold switch for a current-fed differential stage | |
DE1949153B2 (en) | Circuit arrangement for receiving binary direct current signals, which are transmitted with a low transmission voltage via galvanically connected lines | |
DE2409929B2 (en) | Low-distortion, low-frequency push-pull power amplifier | |
DE3013678C2 (en) | Electronic circuit arrangement for generating regulated rise and fall times of a sine-square signal | |
DE1138819B (en) | Circuit arrangement for converting amplitude values of a message into a pulse sequence corresponding to a binary permutation code | |
DE3430338C2 (en) | Transmitter circuit for signal transmission systems | |
DE2142817B2 (en) | DC-COUPLED AMPLIFIER | |
DE2831278A1 (en) | CIRCUIT ARRANGEMENT FOR LIMITING THE OUTPUT VOLTAGE OF AN AMPLIFIER | |
DE1964286C3 (en) | Circuit arrangement for converting electrical signals into unipolar signals | |
DE4410498A1 (en) | Power amplifier | |
DE2415629B2 (en) | Circuit arrangement for the temporary blocking of a current branch depending on the size of the variable operating voltage | |
DE19608861A1 (en) | Circuit arrangement with a logarithmic transfer function | |
DE2637500C2 (en) | Power amplifier for amplifying electrical voltages | |
DE2441033C3 (en) | Circuit arrangement for the suppression of extraneous or interference pulses | |
DE1537557B2 (en) | BINARY CODING LEVEL FOR A STAGE ENCODER | |
DE2035625C3 (en) | Circuit arrangement for the transmission of pulses | |
DE967390C (en) | Control arrangement with symmetrical transistors | |
DE1537557C (en) | Binary coding level for a level encoder | |
DE2840937C2 (en) | Integrated negative feedback amplifier | |
EP0003754B1 (en) | Receiver set for data signals without direct current component | |
DE1222973B (en) | Multi-stage pulse amplifier | |
DE1541762B2 (en) | CIRCUIT ARRANGEMENT FOR DETERMINING THE MAXIMUM AMPLITUDE OF A PULSE | |
DE2543141C2 (en) | Schmitt trigger for high switching speeds |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |