DE1941239B2 - Process for alloying semiconductor crystals on a gold layer with a thickness of at most 20 micrometers and applied to a carrier made of insulating material - Google Patents

Process for alloying semiconductor crystals on a gold layer with a thickness of at most 20 micrometers and applied to a carrier made of insulating material

Info

Publication number
DE1941239B2
DE1941239B2 DE19691941239 DE1941239A DE1941239B2 DE 1941239 B2 DE1941239 B2 DE 1941239B2 DE 19691941239 DE19691941239 DE 19691941239 DE 1941239 A DE1941239 A DE 1941239A DE 1941239 B2 DE1941239 B2 DE 1941239B2
Authority
DE
Germany
Prior art keywords
gold layer
resistance
heating
insulating material
semiconductor crystals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19691941239
Other languages
German (de)
Other versions
DE1941239C3 (en
DE1941239A1 (en
Inventor
Hans Dr. 8012 Ottobrunn Delfs
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohde and Schwarz GmbH and Co KG
Original Assignee
Rohde and Schwarz GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohde and Schwarz GmbH and Co KG filed Critical Rohde and Schwarz GmbH and Co KG
Priority to DE19691941239 priority Critical patent/DE1941239C3/en
Priority claimed from DE19691941239 external-priority patent/DE1941239C3/en
Publication of DE1941239A1 publication Critical patent/DE1941239A1/en
Publication of DE1941239B2 publication Critical patent/DE1941239B2/en
Application granted granted Critical
Publication of DE1941239C3 publication Critical patent/DE1941239C3/en
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Thin Film Transistor (AREA)

Description

Bei elektronischen Mikroschaltungen wie Dünnichicht- oder Dickschicht-Hybridschaltungen bzw. sogenannten Multichip-Schaltungen werden die einzelnen Halbleiterelemente wie Dioden oder Transistoren meist auf eine dünne Goldschicht auflegiert. Dabei wird die Goldschicht, auf welche die beispielsweise nur 0,3 χ 0,3 χ 0,08 mm großen Halbleiterkristalle aufgelegt werden, bis über die eutektische Temperatur der Legierung zwischen dem Halbleitermaterial und dem Gold erhitzt. Die eutektische Temperatur von Gold-Germanium liegt etwa bei 356° C und die von GoId-SiIicium bei etwa 37O°C. Sobald diese Temperatur überschritten wird, entsteht an der Grenzschicht die eutektische Legierung, die nach Abkühlung eine gute leitfähige Befestigung des Halbleiterkristalls gewährleistet. Diese Erhitzung soll aber nur sehr kurzzeitig sein und nur wenige Sekunden andauern, andernfalls werden die Halbleiterkristalle beschädigt. Zum Auflegiern von mehreren eventuell sogar unterschiedlichen Halbleiterkristallen auf einer gemeinsamen Goldschicht wird aus diesem Grunde eine örtliche Erhitzung jedes einzelnen Halbleiterkristalls vorgenommen, da beim gleichzeitigen Auflegieren sämtlicher Kristalle durch Erhitzen des gesamten Trägers dieses Erhitzen über die Legierungstemperatur zu lange erfolgen müßte, wodurch Beschädigungen der Halbleiterkristalle zu befürchten sind. Die bisher üblichen Auflegierverfahren hierfür sind deshalb relativ kompliziert.With electronic microcircuits such as thin non- or thick-film hybrid circuits or so-called multichip circuits are the individual Semiconductor elements such as diodes or transistors are usually alloyed onto a thin layer of gold. It will the gold layer on which the for example only 0.3 χ 0.3 χ 0.08 mm large semiconductor crystals are placed until the eutectic temperature of the Alloy heated between the semiconductor material and the gold. The eutectic temperature of gold germanium is around 356 ° C and that of Gold-SiIicium at about 370 ° C. As soon as this temperature is exceeded the eutectic alloy is created at the boundary layer, which is a good conductive one after cooling Securing the semiconductor crystal guaranteed. However, this heating should only be very brief and only last a few seconds, otherwise the semiconductor crystals will be damaged. For placing several possibly even different semiconductor crystals on a common gold layer is made from For this reason, a local heating of each individual semiconductor crystal is carried out, since at the same time Alloying of all the crystals by heating the entire carrier, this heating above the alloy temperature would have to take place for too long, causing damage of semiconductor crystals are to be feared. The previously customary Auflegierverfahren for this are therefore relatively complicated.

Es ist daher Aufgabe der Erfindung, ein einfaches Verfahren zum Auflegieren von Halbleiterkristallen auf einer höchstens 20 μιη dünnen Goldschicht, die auf einem Träger aus Isoliermaterial aufgebracht ist, aufzuzeigen, mit dem das Erhitzen der einzelnen Halbleiterkristalle über die Legierungstemperatur selbsttätig auf einen vorbestimmten Temperaturwert begrenzt wird und bei welchem dieses Erwärmen auf nur wenige Sekünden beschränkt werden kann.It is therefore the object of the invention to provide a simple method for alloying semiconductor crystals a gold layer that is at most 20 μm thin, which is based on a carrier made of insulating material is applied to show, with which the heating of the individual semiconductor crystals is automatically limited to a predetermined temperature value via the alloy temperature and in which this heating can be limited to only a few seconds.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Goldschicht durch elektrische Widerstandserwärmung erhitzt wird und daß die dafür verwendete Stromquelle einen Innenwiderstand hat, der klein ist gegenüber dem elektrischen Widerstand der Goldschicht zwischen den Erwärmungselektroden. Vorzugsweise wird dabei eine Stromquelle verwendet.According to the invention, this object is achieved in that the gold layer is heated by electrical resistance is heated and that the power source used for this has an internal resistance that is small compared to the electrical resistance of the gold layer between the heating electrodes. A power source is preferably used in this case.

ΙΓΟη·ίΓ Anwendung der Widerstandserwärmung zum ZweckeTs Verbfndens von Metallteilen mit Ha.bleiz.w,e " ict an eich bekannt In einem Fall wird fB eiS s reirÄm ein Halbleiter«.ement unfer Druck aufgelötet werden soll auf einen durch Wider™andserwärmung erhitzten H e.zbugel aufgelegt ml PS 63 579). In einem anderen Fall wird em Anohinßdraht an die auf einem Halbleiter^ -ent angefiäfcÄicbt dadurch befestigt, daß der AnscSdraht mittels zweier Erwärmungse-.ektroden durch Widerstandserwärmung zum Schmelzen gebS« wird DT-AS 11 90 107). Auch das Aufleg.eren eines Halbleiterkristalls auf einer Goldsch.cht, die auf e im gut wärmeleitenden Metallträger, ζ. B. aus Kovar aufgebracht ist, durch Widerstandserwarmung ist M bekannt (OE-PS 2 28 271). Hierbei werden an den Mefaliträger zwei Erwärmungselektroden angelegt und dadurch die Goldschicht indirekt erhitzt. Das,Problem der Zerstörung der Goldschicht bzw. der Halbleiternstalle beim Auflegiervorgang besteht wegen des gut Ie.-tenden Metallträgers bei diesem bekannten Verfahren nicht Auch die Größe des Innenwiderstandes der fur die Widerstandserwärmung verwendeten Stromque e spielt bei all diesen bekannten Verfahren keine Rolle und auch das eingangs geschilderte Problem ist bei die- »o sen bekannten Verfahren nicht gegeben. ΙΓΟ η · ίΓ application of resistance heating to ZweckeTs Verbfndens of metal parts with Ha.bleiz.w, e "ict in custody in a case known f T he S s reirÄm a semiconductor" .ement Unfer pressure is to be soldered to a by resisting ™ In another case, a connecting wire is attached to the attached to a semiconductor element by melting the connecting wire by means of two heating electrodes by means of resistance heating. AS 11 90 107). The Aufleg.eren of a semiconductor crystal on a gold sheet, which is applied to a highly thermally conductive metal carrier, e.g. from Kovar, by resistance heating is known to M (OE-PS 2 28 271). Here, two heating electrodes are applied to the metal carrier and the gold layer is indirectly heated as a result not with this known method. The size of the internal resistance of the current source used for the resistance heating does not play a role in any of these known methods, and the problem described at the beginning does not exist with these known methods.

Durch die Anwendung dieser an sich bekannten W,derstandserwärmung der Goldschicht zum Auflegieren von Halbleiterkristailen auf einer höchstens 20 μηι dünnen und auf einem Träger aus Isoliermaterial aufge- « brachten Goldschicht kann die Erhitzung der einzelnen Halbleiterkristalle über die Legierungstemperatur auf nur wenige Sekunden beschränkt werden und ein ortlr ches Erhitzen der Goldschicht nur in diesem Bereich zwischen den beispielsweise jeweils unmittelbar zu bei- A0 den Seiten des einzelnen aufzuleg.erenden Halbleiterkristalls angelegten Elektroden erreicht werden ohne daß hierbei die anderen benachbarten auf der Goldschicht aufgelegten Halbleiterkristalle gleichze.t.g m.terh.tzt werden. Der Anschluß der Erwärmungselektro- « den an eine Stromquelle mit einem Innenwiderstand, der kleiner ist als der Widerstand der Goldschicht zw,-schen den Erwärmungselektroden, wird gleichzeitig eine automatische Temperaturregelung erreicht Die Stärke der Goldschicht, die beispielsweise nur 1 bis so 20 um dick ist und im Vakuumbedampfungs- oder Zerstäubungsverfahren, durch Siebdruck oder durch ein chemisches bzw. galvanisches Verfahren auf den Trager aus Isoliermaterial, beispielsweise aus Glas oder Keramik, aufgebracht ist. ist verteilt über die Fläche ss des Trägers nicht immer exakt gleichbleibend herstellbar Auch die Leitfähigkeit dieser Goldschicht ist deshalb über die gesamte Oberfläche des Trägers unterschiedlich. Außerdem kann nicht damit gerechnet werden daß die Übergangswiderstände der auf die GoId-6o schicht aufgesetzten und mit der Stromquelle zur Widerstandserwärmung verbundenen Elektroden immer gleich sind. Bei einer Widerstandserwärmung aus einer relativ hochohmigen Stromquelle, wie sie bisher für solche Zwecke angeboten werden und üblich sind, 65 würde dies zu Änderungen in der umgesetzten elektrischen Leistung und damit zu unterschiedlicher Erwärmung der Goldschicht führen. Es könnte bei einer bestimmten Einstellung der Stromquelle passieren, daß anBy using this per se known heating of the gold layer for alloying semiconductor crystals on a gold layer that is at most 20 μm thin and applied to a carrier made of insulating material, the heating of the individual semiconductor crystals above the alloy temperature can be limited to just a few seconds and a ortlr ches heating the gold layer only be achieved in this region between the, for example, in each case directly applied to the sides of the individual examples A0 aufzuleg.erenden semiconductor crystal electrodes without affecting the other adjacent laid up on the gold layer of semiconductor crystals are gleichze.tg m.terh.tzt . The connection of the heating electrodes to a current source with an internal resistance which is smaller than the resistance of the gold layer between the heating electrodes, automatic temperature control is achieved at the same time and is applied to the carrier made of insulating material, for example made of glass or ceramic, by vacuum vapor deposition or sputtering, by screen printing or by a chemical or galvanic process. cannot always be produced in an exactly constant manner distributed over the surface ss of the carrier. The conductivity of this gold layer is therefore also different over the entire surface of the carrier. In addition, it cannot be expected that the contact resistances of the electrodes placed on the gold layer and connected to the power source for resistance heating are always the same. In the case of resistance heating from a relatively high-resistance current source, as has been offered and customary so far for such purposes, 65 this would lead to changes in the electrical power converted and thus to different heating of the gold layer. It could happen with a certain setting of the power source that on

einer Stelle der Goldschicht die nötige Temperatur zur Bildung des Eutektikums Oberhaupt nicht erreicht wird lind bei der gleichen Einstellung an einer anderen Stelle der Goldschicht die Temperatur des Eutektikums so weit übersehritten wird, daß der Halbleiterkristall beschädigt wird. Bei Silicium-Transistoren sollte z. B. eine Temperatur von 4500C auf keinen Fall auch nicht kurzzeitig überschritten werden. Germanium-Transistoren sind diesbezüglich noch empfindlicher. Durch die erfindungsgemäße Anwendung einer sehr niederohmigen Stromquelle wird erreicht, daß die umgesetzte elektrische Leistung abnimmt, sobald der elektrische Widerstand der zu erhitzenden Goldschicht zunimmt Damit ist eine automatische Temperaturregelung möglich, die darauf zurückzuführen ist, daß sich bei Ausbildung des Eutektikums ein Teil der Goldschicht verbraucht Die verbrauchte Goldmenge ist sogar relativ hoch, denn die in Frage kommenden Eutektika enthalten zwischen 86 und 93% Gold. Da die Leitfähigkeit der Eutektika um Größenordnungen geringer ist als die des reinen Goldes, wirkt dieser Goldverbrauch bei der Bildung des Eutektikums erhöhend auf den elektrischen Widerstand der Goldschicht und es nimmt bei Erreichen der zum Legieren erforderlichen Temperatur die umgesetzte elektrische Leistung automatisch ab. Je stärker die eutektische Temperatur anfänglich überschritten wird um so stärker setzt die Legierungsbildung ein und um so mehr wird die Leistung gedrosselt Auf diese Weise entsteht eine wirksame Temperaturregelung, deren Kriterium die Bildung der angestrebten eutektischen Legierungszone ist Bei Anwendung des erfindungsgemäßen Verfahrens ist es also nur nötig, die Spannung der Stromquelle für die Widerstandserwärmung zwischen den auf die Goldschicht aufgesetzten Elektroden so einzustellen, daß die eutektische Temperatui mit Sicherheit überschritten wird. Diese Temperatur wird dann automatisch eingehalten und eine Erhitzung auf Temperaturwerte, bei denen eine Zerstörung der Kristalle zu befürchten ist wird mit Sicherheit vermiedeaAt one point of the gold layer the temperature required for the formation of the eutectic is not reached at all, and with the same setting at another point of the gold layer, the temperature of the eutectic is exceeded to such an extent that the semiconductor crystal is damaged. In silicon transistors, for. B. a temperature of 450 0 C is not exceeded under any circumstances, even for a short time. Germanium transistors are even more sensitive in this regard. By using a very low-resistance power source according to the invention, it is achieved that the converted electrical power decreases as soon as the electrical resistance of the gold layer to be heated increases The amount of gold consumed is actually relatively high, because the eutectics in question contain between 86 and 93% gold. Since the conductivity of the eutectic is orders of magnitude lower than that of pure gold, this gold consumption increases the electrical resistance of the gold layer during the formation of the eutectic and the converted electrical power automatically decreases when the temperature required for alloying is reached. The more the eutectic temperature is initially exceeded, the more the alloy is formed and the more the power is throttled.In this way, an effective temperature control is created, the criterion of which is the formation of the desired eutectic alloy zone to adjust the voltage of the power source for the resistance heating between the electrodes placed on the gold layer so that the eutectic temperature is surely exceeded. This temperature is then automatically maintained and heating to temperature values at which destruction of the crystals is to be feared is definitely avoided

Wenn die Schwankungen der Goldschichtdicke zu is groß sein sollten, um aHein durch Anwendung des erfindungsgemäßen Verfahrens ausgeregelt werden zu können, kann der die Goldschicht aufnehmende Träger auch auf eine Anfangstemperatur von beispielsweise 250° erwärmt werden, die zwar nicht zur Legierungsbildung ausreicht, die aber noch sicher über längere Zeit von den Halbleiterkristallen ohne Schaden ausgehalten wird. Durch die erfindungsgemäße Widerstandserwärmung braucht dann nur noch eine kleine Temperaturdifferenz bis zum eutektischen Punkt aufgebracht zu werden und die Abweichungen von der gewünschten Endtemperatur werden entsprechend geringer.If the fluctuations in the gold layer thickness should be too great to be avoided by using the invention To be able to be regulated by the method, the carrier receiving the gold layer can can also be heated to an initial temperature of, for example, 250 °, although this does not lead to the formation of an alloy sufficient, but which the semiconductor crystals can withstand for a long time without damage will. The resistance heating according to the invention then only requires a small temperature difference to be applied to the eutectic point and the deviations from the desired one The final temperature will be correspondingly lower.

Claims (2)

deren Patentansprüche: iderstand mindestens fünfmal, vorzugs- »«^nzigmal kleiner ist als der Wider-K zwischen den Erwärmungse.ek-whose patent claims: resistance is at least five times, preferably "" ^ ninety times smaller than the cons-K between the warming se.ek- 1. Verfahren zum Auflegieren von Halblei terkri-Etallen auf einer auf einem Träger aus Isoliermaterial aufgebrachten höchstens 20μπι dicken Goldschicht, dadurch gekennzeichnet, daß die Goldschicht durch elektrische Widerstandserwärmung erhitzt wird und daß die dafür verwendete Stromquelle einen Innenwiderstand hat, der klein ist gegenüber dem elektrischen Widerstand der GoId-Sv hicht zwischen den Erwärmungselektroden.1. Process for alloying semiconductor terkri-Etallen on a gold layer at most 20μπι thick applied to a carrier made of insulating material, characterized in that the gold layer is heated by electrical resistance is heated and that the power source used for this has an internal resistance that is small compared to the electrical resistance of the GoId-Sv hight between the heating electrodes. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Stromquelle verwendet wird, deren Innenwiderstand mindestens fünfmal kleiner als der Widerstand der Goldschicht zwischen den Erwärmungselektroden ist.2. The method according to claim 1, characterized in that a power source is used, whose Internal resistance at least five times smaller than the resistance of the gold layer between the heating electrodes is. iook
DE19691941239 1969-08-13 Process for alloying semiconductor crystals on a gold layer with a thickness of at most 20 micrometers and applied to a carrier made of insulating material Expired DE1941239C3 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19691941239 DE1941239C3 (en) 1969-08-13 Process for alloying semiconductor crystals on a gold layer with a thickness of at most 20 micrometers and applied to a carrier made of insulating material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691941239 DE1941239C3 (en) 1969-08-13 Process for alloying semiconductor crystals on a gold layer with a thickness of at most 20 micrometers and applied to a carrier made of insulating material

Publications (3)

Publication Number Publication Date
DE1941239A1 DE1941239A1 (en) 1971-02-25
DE1941239B2 true DE1941239B2 (en) 1975-06-19
DE1941239C3 DE1941239C3 (en) 1976-01-29

Family

ID=

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2909445A1 (en) * 1978-03-16 1979-09-20 Chevron Res POLYCRYSTALLINE THIN-FILM PHOTOELEMENT AND METHOD OF ITS MANUFACTURING

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2909445A1 (en) * 1978-03-16 1979-09-20 Chevron Res POLYCRYSTALLINE THIN-FILM PHOTOELEMENT AND METHOD OF ITS MANUFACTURING

Also Published As

Publication number Publication date
DE1941239A1 (en) 1971-02-25

Similar Documents

Publication Publication Date Title
DE10208635B4 (en) Diffusion soldering station, composite of two parts connected via a diffusion soldering station and method for producing the diffusion soldering station
DE1766528B1 (en) ELECTRIC MODULAR COMPONENT
DE102008057817A1 (en) Device and method with a soldering process
DE102013101258A1 (en) Semiconductor device using diffusion soldering
DE1024640B (en) Process for the production of crystallodes
DE976348C (en) Process for the production of semiconductor components with pn junctions and components produced according to this process
DE2324780B2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
DE1167452C2 (en) Method for producing an electrical connection on a semiconductor wafer
DE102014115588A1 (en) Safety device and method for producing a safety device
DE102013217801B4 (en) SEMICONDUCTOR ARRANGEMENT, METHOD FOR PRODUCING A NUMBER OF CHIP ASSEMBLIES, METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT, AND METHOD FOR OPERATING A SEMICONDUCTOR ARRANGEMENT
DE102013217802B4 (en) SEMICONDUCTOR ARRANGEMENT, METHOD FOR PRODUCING A SEMICONDUCTOR ARRANGEMENT AND METHOD FOR OPERATING A SEMICONDUCTOR ARRANGEMENT
DE1052572B (en) Electrode system which contains a semiconducting single crystal with at least two parts of different types of conduction, e.g. B. crystal diode or transistor
DE1236660B (en) SEMI-CONDUCTOR ARRANGEMENT WITH A PLATE-SHAPED, BASICALLY SINGLE-CRYSTALLINE SEMICONDUCTOR BODY
DE1639262A1 (en) Semiconductor component with a large area electrode
DE1178519B (en) Process for the production of semiconductor components by melting a small amount of electrode material onto a semiconducting body
DE1941239B2 (en) Process for alloying semiconductor crystals on a gold layer with a thickness of at most 20 micrometers and applied to a carrier made of insulating material
DE1236081B (en) Process for the production of ohmic contacts on semiconductor components
DE1941239C3 (en) Process for alloying semiconductor crystals on a gold layer with a thickness of at most 20 micrometers and applied to a carrier made of insulating material
DE2340423A1 (en) Soft solder contacts for integrated circuits - chips coated with aluminium, then electroless nickel plated and solder-dipped
DE1952221A1 (en) MIS field effect transistor
DE2100731A1 (en) Doped metallic, electrical thin-film connection conductor for microelectromic configurations, in particular for silicon planar diodes, transistors and monolithic integrated circuits
DE3616185A1 (en) SEMICONDUCTOR COMPONENT
DE1163977B (en) Barrier-free contact on a zone of the semiconductor body of a semiconductor component
DE1766528C (en) Electrical modular component
DE112016005718B4 (en) CARRIER FOR AN OPTOELECTRONIC DEVICE, METHOD FOR MANUFACTURING A CARRIER FOR AN OPTOELECTRONIC DEVICE, WAFER AND SOLDERING METHOD

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)