DE1926502B2 - Codeumsetzer mit selbstueberwachung - Google Patents
Codeumsetzer mit selbstueberwachungInfo
- Publication number
- DE1926502B2 DE1926502B2 DE19691926502 DE1926502A DE1926502B2 DE 1926502 B2 DE1926502 B2 DE 1926502B2 DE 19691926502 DE19691926502 DE 19691926502 DE 1926502 A DE1926502 A DE 1926502A DE 1926502 B2 DE1926502 B2 DE 1926502B2
- Authority
- DE
- Germany
- Prior art keywords
- parity
- code
- bit
- output
- code converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
gangssignal jeweils zugeführt wird. Diese Anordnung ist dadurch gekennzeichnet, daß der am Codehilfsumsetzer
angeschlossene Paritätsprüfer für das ihm zugeführte Ausgangssignal des Codehilfsumsetzers
das noch erforderliche Paritätsbit für dessen Paritätsstelle liefert, daß der am Ausgang des erstgenannten
Codeumsetzers angeschlossene Paritätsprüfer auch an den Ausgang des anderen Paritätsprüfers angeschlossen
ist und die Parität des durch das gelieferte Paritätsbit ergänzten digitalen Ausgangssignals des erstgenannten
Codeumsetzers prüft und bei falscher Parität ein Alarmsignal liefert.
Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Beim erfindungsgemäßen Codeumsetzer sind nur Einrichtungen zur eigentlichen Codeumsetzung und
damit für die eine Funktion und Einrichtungen zur Paritätsprüfung erforderlich, die Einrichtungen für
die einzige andere Funktion sind. Ein Vergleicher ist nicht erforderlich. Paritätsprüfer sind bereits in vielen
Varianten bekannt (siehe z. B. deutsche Auslegeschriften 1105 206, 1 225 899, 1263 360, 1 272 595;
USA.-Patentschriften 3122630, 3149307, 3011073,
3150 350; Speiser: »Digitale Rechenanlagen«, 1965, S. 250/251; »Electronics«, Juni 1955, S. 134/
136). Dazu gehören auch Einrichtungen, die recht einfach aufgebaut sind. Eine derartige Einrichtung
liefert bei Zuführung binärer Zeichen als Prüfergebnis eine Ja-Nein-Aussage darüber, ob die z. B. durch
Einzelpotentiale verkörperten binären Zeichen gerade oder ungerade Anzahl haben. Diese Ja-Nein-Aussage
kann ihrerseits als das noch erforderliche Paritätsbit für die Paritätsstelle ausgenutzt werden. Eine derartige
als Paritätsprüfer arbeitende Einrichtung kann auch ohne Änderung ihrer inneren Funktion dazu
ausgenutzt werden, die Parität des durch das gelieferte Paritätsbit ergänzten Signals zu prüfen und
bei falscher Parität ein Alarmsignal zu liefern. Ein derartiges Alarmsignal ist nichts anderes als ein Paritätsbit,
das statt zur Ergänzung des geprüften Signals zur Alarmierung ausgenutzt ist. In jedem Fall wirkt
die fragliche Einrichtung als Paritätsprüfer. Sie kann auch als Paritätsbitgenerator bezeichnet werden.
Vorteilhafterweise läßt sich der erfindungsgemäße Codeumsetzer auch dazu ausnutzen, jeweils ein zur
Umsetzung angeliefertes Eingangssignal zu überprüfen, sofern es selber bereits mit einer Paritätsstelle
versehen ist, wie noch im einzelnen erläutert wird. Dies ist auch der Fall, wenn als Umsetzfunktion die
1-Addition durchgeführt wird.
An Hand der F i g. 1 wird ein Ausführungsbeispiel der Erfindung im einzelnen erläutert.
Die F i g. 2 zeigt ein Beispiel dafür, welcher Aufbau für einen Codeumsetzer vorzusehen ist, wenn als
Umsetzfunktion die 1-Addition durchgeführt ist.
Der in Fi g. 1 gezeigte Codeumsetzer E/l ist durch den Codehilfsumsetzer U 2 ergänzt, der die gleiche
Codeumsetzung wie der Codeumsetzer Ul durchführt. Das digitale Eingangssignal wird von der Einrichtung
K geliefert und jeweils beiden Codeumsetzern 171 und U 2 zugeführt. Das digitale Ausgangssignal
des Codehilfsumsetzers U 2 wird dem ersten Paritätsprüfer P1 zugeführt, der das noch erforderliche
Paritätsbit für die Paritätsstelle liefert. Das erwähnte digitale Eingangssignal hat also selber noch
keine Paritätsstelle. Es ist nun noch der zweite Paritätsprüfer P 2 vorgesehen, der gemeinsam an den
Ausgang des ersten Codeumsetzers Ul und an den Ausgang des ersten Paritätsprüfers P1 angeschlossen
ist. In die hierfür vorgesehenen Verbindungen ist bei der Anordnung gemäß F i g. 1 noch die Einrichtung K
und die Einrichtung B eingefügt, von denen die Einrichtung K vorher das Eingangssignal geliefert hat.
Es ist ihr nun inzwischen das Ausgangssignal des Codeumsetzers Ul zugeführt worden, was zur Folge
hat, daß das vorher erwähnte Eingangssignal nicht mehr ansteht. Über die Einrichtungen K und B werden
das Ausgangssignal des Codeumsetzers Ul und das vom Paritätsprüfer P1 gelieferte Paritätsbit gemeinsam
dem Paritätsprüfer P2 zugeliefert. In die
von der Einrichtung K abgehenden Leitungen sind Schaltstellenil, s2 und s3 eingefügt, mit deren
Hilfe in der vorbeschriebenen Weise die Weitergabe von Signalen steuerbar ist. Dem Paritätsprüfer P 2
wird offensichtlich bei richtiger Arbeitsweise des Codeumsetzers Ul und der anderen beteiligten Einrichtungen ein Signal mit richtiger Parität geliefert.
Ist dessen Parität dagegen falsch, so muß ein Fehler vorliegen. In diesem Falle liefert der Paritätsprüfer
P 2 ein Alarmsignal. Das Ergebnis der Codeumsetzung ist in der Einrichtung K für seine weitere Ausnutzung
bereitgestellt.
Der Codeumsetzer arbeitet sehr sicher, da im Zuge
der Selbstüberwachung eine zweifache Codeumsetzung und eine zweifache Paritätsprüfung ausgenutzt
werden, wobei weitgehend eine gegenseitige Selbstkontrolle dieser Funktionen stattfindet.
Die Einrichtungen K und B dienen hier noch zur Aufnahme von zur Umsetzung angelieferten Eingangssignalen.
Sind diese Eingangssignale selbst bereits mit einer Paritätsstelle versehen, so wird das zugeordnete
Paritätsbit der Einrichtung B zugeführt. Es kann dann der zweite Paritätsprüfer P 2 bereits vor
einer Codeumsetzung dazu mitausgenutzt werden, das zur Umsetzung angelieferte Eingangssignal zu
überprüfen. Hierfür wird dieses gemeinsam mit seinem Paritätsbit von den Einrichtungen K und B dem
Paritätsprüfer P 2 über die dorthin führenden Leitungen zugeführt. Falls ein erkennbarer Fehler auftritt,
so liefert der Paritätsprüfer P 2 ein Alarmsignal. Hierbei wird zugleich die Funktionsfähigkeit des
Paritätsprüfers P 2 mitüberwacht.
.45 Es sei noch bemerkt, daß bei den Leitungen, die die in Fig. 1 gezeigten Einrichtungen verbinden,
Hinweise angeschrieben sind, die angeben, wieviel. Bits jeweils über diese Leitungen zu übertragen sind.
So bedeutet die Angabe »1«, daß über die betreffenden Leitungen ein Bit zu übertragen ist, das jeweils
ein Paritätsbit darstellt. Die Angabe »n« bedeutet, daß η Bits zu Überträgen sind, die zu einem Eingangssignal
oder zu einem Ausgangssignal gehören.
Wie bereits erwähnt, kann unter anderem als Umsetzfunktion
auch die 1-Addition durchgeführt werden. Ein Eingangssignal tritt dann jeweils in Form
einer Binärzahl auf, deren Wert durch die 1-Addition, sofern es sich um die Addition einer positiven 1
handelt, um 1 erhöht wird oder, falls es sich um eine
negative 1 handelt, um 1 erniedrigt wird. Wird dem Codeumsetzer im Zuge aufeinanderfolgender Codeumsetzungen
dann das jeweilige Ausgangssignal als Eingangssignal wieder zugeführt, so arbeitet er als
Zählschaltung. Die in Fig. 1 gezeigte Anordnung kann in dieser Weise arbeiten, da hierfür alle erforderlichen
Einrichtungen vorgesehen sind. Sie stellt dann eine sich selbst überwachende Zählschaltung
dar, die dementsprechend eine besonders sichere Ar-
beitsweise hat. Es kann dabei jeweils von einem zur Umsetzung angelieferten Eingangssignal ausgegangen
werden, das von einer nicht dargestellten Einrichtung angeliefert wird. Dies ist in der Fig. 1 auch
durch zur Anordnung hinführende zusätzliche Leitungen E angedeutet. Eine derartige Zählschaltung
kann z.B. auch in einer programmgesteuerten Datenverarbeitungsanlage
benutzt werden, die ein Programmleitwerk aufweist, von der Befehle geliefert
werden, bei denen zumindestens ein Teil wie eine binäre Zahl zu behandeln ist, die im Zuge aufeinanderfolgender
Programmschritte jeweils um den Wert 1 zu erhöhen oder zu erniedrigen ist.
In der Fig. 2 ist ein Beispiel dafür gezeigt, wie ein
jeweils die 1-Addition durchführender Codeumsetzer aufgebaut' Werden kann. Von einem derartigen
1-Addierer, der den Wert einer Binärzahl jeweils um 1 erhöht, ist in der F ig. 2 nur eine Additionsstufe gezeigt. Die vorhergehenden und die anschließenden
Additionsstufen sind in der gleichen Weise aufgebaut. Ihr Vorhandensein ist lediglich durch
Punkte angedeutet. Die wesentlichen Bestandteile dieser Additionsstufe sind an den Teil Kx der Einrichtung
K angeschlossen. Der Teil Kx ist hier eine bistabile Kippstufe, die als Zwischenspeicher für eine
einem Bit entsprechende Stelle eines Signals dient. Sie speichert jeweils dementsprechend das zugeordnete
Eingangssignalbit. Von der rechts benachbarten nicht dargestellten Additionsstufe wird das Übertragsbit
der vorhergehenden Additionsstufe geliefert. An die ebenfalls nicht dargestellte linke benachbarte
Additionsstufe wird das Übertragsbit für die nächste Additionsstufe von der im einzelnen in F i g. 2 gezeigten
Additionsstufe geliefert. Die gezeigte Additionsstufe weist nun zunächst die beiden UND-Glieder
Ul und Ul mit je zwei Eingängen auf, deren
Ausgänge individuell an die beiden Eingänge des NOR-Gliedes N angeschlossen sind. Das dieser Stufe
zugeordnete Eingangssignalbit R wird einem Eingang des ersten UND-Gliedes Ul und in negierter Form
als Eingangssignalbit ~R~ einem Eingang des zweiten
UND-Gliedes Ul zugeführt. Das Ubertragsbit UEK
der vorhergehenden Additionsstufe wird dem anderen Eingang des ersten UND-Gliedes Ul und negiert
dem anderen Eingang des zweiten UND-Gliedes Ul zugeführt. Es wird selber bereits in negierter Form
angeliefert. Mit Hilfe des Negators G 3 wird seine nicht negierte Form gewonnen. Vom Ausgang des
NOR-Gliedes N wird das Summenbit 5 geliefert. Wie
es der Kippstufe Kx zugeführt wird, wird noch erläutert. An die beiden Eingänge des ersten UND-Gliedes
UX sind noch die beiden Eingänge des NAND-Gliedes G 2 angeschlossen, dessen Ausgang das Übertragsbit
UEG in negierter Form für die nächste Additionsstufe liefert.
Um die Verknüpfungsfunktion der erwähnten Verknüpfungsglieder deutlich zu machen, sind noch an
verschiedenen Stellen der Anordnung Vierergruppen der Zeichen 0 und L angeschrieben, die auf die verschiedenen
Betriebsfälle hinweisen. Zur Verknüpfung angeliefert werden jeweils ein Eingangssignalbit
R, ein negiertes Eingangssignalbit R~ und ein negiertes
Übertragsbit TJEK. Auf die Additionsstufe wirken demgemäß z. B. gleichzeitig die Bits R = O,
Ή. = L und UEK = L. Beim darauffolgenden Funktionsbeispiel
wirken die Bits R=L, R~=0 und UEK = L usw. Insgesamt sind in dieser Weise vier
Funktionsbeispiele durch die erwähnten Vierergruppen von Zeichen aus 0 und L angegeben, die den vier
ίο überhaupt möglichen verschiedenen Betriebsfällen
entsprechen. An verschiedenen interessierenden Stellen sind andere Vierergruppen solcher Zeichen
angegeben, die die Auswirkung der zugeführten Bits angeben. Von besonderer Bedeutung ist die Vierergruppe
OLLO am Ausgang des NOR-Gliedes N, aus
der sich ergibt, daß dort tatsächlich jeweils das Summenbit S geliefert wird, daß also dort ein mit 0 zu
bezeichnendes Bit nur auftritt, wenn das Eingangssignalbit R und das Übertragsbit UEK gleichzeitig
mit L oder gleichzeitig mit 0 zu bezeichnen sind. Von besonderem Interesse ist ferner noch die Vierergruppe
LLL 0 für negierte Ubertragsbits UEG, die
am Ausgang des NAND-Gliedes G 2 angeschrieben ist und aus der sich ergibt, daß das einem L entsprechende
Übertragsbit UEG nur dann entstehen kann, wenn sowohl das Eingangssignalbit R als auch das
von der vorhergehenden Stufe zugeführte Übertragsbit UEK mit L zu bezeichnen sind. Dementsprechend
steht für diesen Fall am Ausgang des NAND-Gliedes G 2 eine 0, da hier das Übertragsbit UEG in negierter
Form geliefert wird. Die in F i g. 2 gezeigte Additionsstufe arbeitet also in der vorgeschriebenen
Weise.
Vom Ausgang des NOR-Gliedes N gelieferte Summenbits
S werden über das kombinierte Verknüpfungsglied Gl der Kippschaltung Kx zu dessen Einstellung
weitergegeben, wobei jeweils noch der Negator G 4 mitwirkt. Das kombinierte Verknüpfungsglied
Gl besteht aus zwei UND-Gliedern und einem NOR-Glied. Diese Verknüpfungsglieder sind in der
gleichen Weise miteinander verbunden wie die Verknüpfungsglieder Ul, Ul und N. Die Weitergabe des
Summenbits S wird noch durch ein Freigabesignal beeinflußt, das über den Eingang ti dem Verknüpfungsglied
G1 gegebenenfalls zuzuführen ist. Man erkennt,
daß hierbei aus dem Summenbit S ein negiertes SummenbitS zustande kommt, worauf auch die
beim Hinweiszeichens angeschriebene Vierergruppe LOOL aus den Zeichen 0 und L hinweist. Über das
kombinierte Verknüpfungsglied G1 kann auch das dieser Stufe zugeordnete Eingangssignalbit eines zur
Umsetzung angelieferten Eingangssignals zugeführt werden, wozu der Eingang V dieses Verknüpfungsgliedes vorgesehen ist. Über den Eingang i3 ist hier-
bei zusätzlich ein mitwirkendes Freigabesignal zuzuführen. Um die Arbeitsweise der Kippschaltung Kx
zu sichern, ist noch dort der Takteingang ti vorgesehen, dem ein Taktsignal zuzuführen ist, wenn die
Kippschaltung das anstehende Signal übernehmen soll, z. B. das Summensignal.
Claims (4)
1. Codeumsetzer mit Selbstüberwachung, an mer abzuleiten haben. Ferner gehören dazu Codierden
ein Paritätsprüfer angeschlossen ist und 5 einrichtungen, die Eingangssignale nach dem Code 1
der durch einen Codehilfsumsetzer für gleiche von η in Ausgangssignale mit einem anderen Code
Codeumsetzung ergänzt ist, an den ein weiterer umzusetzen haben. Auch Einrichtungen, die ein Ein-Paritätsprüfer
angeschlossen ist und dem wie dem gangssignal in Form einer Binärzahl in ein Auserstgenannten
Codeumsetzer das digitale Ein- gangssignal in Form einer um einen bestimmten Wert
gangssignal jeweils zugeführt wird, dadurch io erhöhten Binärzahl umzusetzen haben, sind hier von
gekennzeichnet, daß der am Codehilfs- Interesse. Von besonders großer praktischer Bedeuumsetzer({72)
angeschlossene Paritätsprüfer (Pl) tung sind solche Einrichtungen, die eine 1-Addition
für das ihm zugeführte Ausgangssignal des Code- durchführen. Bekanntlich werden Einrichtungen, die
hilfsumsetzers (U2) das noch erforderliche Pari- in dieser Weise aus digitalen Eingangssignalen antätsbit
für dessen Paritätsstelle liefert, daß der am 15 dere digitale Ausgangssignale herstellen, Code-Ausgang
des erstgenannten Codeumsetzers (Ul) umsetzer genannt (s. DIN 19 226).
angeschlossene Paritätsprüfer (P 2) auch an den Es sind nun auch bereits Einrichtungen dieser Art
Ausgang des anderen Paritätsprüfers (P 1) ange- bekannt, bei denen außer der Umsetzfunktion zuschlossen
ist und die Parität des durch das ge- gleich auch eine Selbstüberwachung dieser Funktion
lieferte Paritätsbit ergänzten digitalen Ausgangs- 20 vorgesehen ist (siehe z. B. deutsche Patentschrift
signals des erstgenannten Codeumsetzers (Ul) 1061834). Demgemäß werden Eingangssignale in
prüft und bei falscher Parität ein Alarmsignal unterschiedlicher Weise umgesetzt, und es wird daliefert.
nach ein Vergleich der Umsetzergebnisse nach ,be-
2. Codeumsetzer nach Anspruch 1, dadurch stimmten Regeln vorgenommen. Hierzu sind mehgekennzeichnet,
daß als Umsetzfunktion die 25 rere Einrichtungen erforderlich, die sich alle vonein-1-Addition
durchgeführt wird. ander unterscheiden, nämlich eine Einrichtung für
3. Codeumsetzer nach Anspruch 2, dadurch eine Umsetzung gemäß der einen Art, eine Einrichgekennzeichnet,
daß ihm als Zählschaltung im tung für eine Umsetzung gemäß der anderen Art und Zuge aufeinanderfolgender Codeumsetzungen das eine Einrichtung für den Vergleich.
jeweilige Ausgangssignal als Eingangssignal 30 Die Erfindung zeigt nun einen Weg, wie bei dem
wieder zugeführt wird. Codeumsetzer die Selbstüberwachung in anderer
4. Codeumsetzer nach Anspruch 2 oder 3, da- Weise vorgenommen werden kann, wobei einerseits
durch gekennzeichnet, daß zur 1-Addition jeweils die Verschiedenheit der benötigten Einrichtungen
ein 1-Addierer benutzt wird, bei dem eine Addi- verringert wird und wobei auch vermieden wird, daß
tionsstufe jeweils in folgender Weise aufgebaut 35 ein Vergleicher benötigt wird, der insbesondere beim
ist und betrieben wird: Es sind zwei UND-Glie- Auftreten von umfangreichen Signalen ebenfalls recht
der (C/1, U2) mit je zwei Eingängen vorgesehen, umfangreich wird, da er jeweils doppelt soviel Einderen
Ausgänge individuell an die beiden Ein- gänge haben muß, als ein einzelnes Signal für sich
gänge eines NOR-Gliedes (N) angeschlossen Zeichenelemente aufweist. Der erfindungsgemäße
sind; das zugeordnete Eingangssignalbit (R) wird 40 Codeumsetzer mit Selbstüberwachung arbeitet in
einem Eingang des ersten UND-Gliedes (UT) und völlig anderer Weise wie vergleichbare bekannte Einnegiert
einem Eingang des zweiten UND-Gliedes richtungen.
(U2) zugeführt; das Ubertragsbit (UEK) der vor- Es ist zwar bereits auch eine Schaltungsanordnung
hergehenden Additionsstufe wird dem anderen zur Auswahl des wahrscheinlich richtigen Infor-Eingang
des ersten UND-Gliedes (U 1) und ne- 45 mationswortes bei einer Schaltungsanordnung zur
giert dem anderen Eingang des zweiten UND- Fehlererkennung in duplizierten Netzwerken zur bes-Gliedes
(i/2) zugeführt; vom Ausgang des NOR- seren Verarbeitung der gleichen Information beGliedes
(N) wird das Summenbit (S) geliefert; kannt, bei denen ein fehlerhaftes Netzwerk durch
an die beiden Eingänge des ersten UND-Gliedes bitweisen Vergleich der Ausgangsinformationen bei-
(Ul) sind noch die beiden Eingänge eines NAND- 50 der Netzwerke und durch Paritätsprüfung der AusGliedes
(G2) angeschlossen, dessen Ausgang das gangsinformation jedes Netzwerks ermittelt wird
negierte Übertragsbit (UEG) für die nächste (vgl. deutsche Auslegeschrift 1 292 892). Diese Schal-Additionsstufe
liefert. tungsanordnung ist zu benutzen, wenn beide Ergeb-5. Codeumsetzer nach einem der vorhergehen- nisse der Paritätsprüfung stimmen, aber der bitweise
den Ansprüche, dadurch gekennzeichnet, daß der 55 Vergleich einen Unterschied der beiden Informationsam
erstgenannten Codeumsetzer (Ul) ange- worte anzeigt. Für die hierzu benötigte Vergleichsschlossene
Paritätsprüfer (P 2) dazu mitausgenutzt schaltung werden unter anderem zwei UND-Schalist,
jeweils ein zur Umsetzung angeliefertes Ein- tungen und zwei bistabile Kippschaltungen benötigt,
gangssignal zu überprüfen, das selber bereits mit Da bei der Erfindung kein Vergleicher benötigt
einer Paritätsstelle versehen ist. 60 wird, wird bei ihr dieser Aufwand vermieden. Sie
enthält aber wie diese bekannte Schaltungsanordnung
; zwei Codeumsetzer und zwei Paritätsprüfer.
Die Erfindug betrifft also einen Codeumsetzer mit Selbstüberwachung, an den ein Paritätsprüfer angeln
der Fernmeldetechnik werden für verschiedene 65 schlossen ist und der durch einen Codehilfsumsetzer
Zwecke Einrichtungen verwendet, denen digitale Ein- für gleiche Codeumsetzung ergänzt ist, an den ein
gangssignale zugeführt werden und die daraufhin weiterer Paritätsprüfer angeschlossen ist und dem wie
andere digitale Ausgangssignale zu liefern haben. dem erstgenannten Codeumsetzer das digitale Ein-
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691926502 DE1926502B2 (de) | 1969-05-23 | 1969-05-23 | Codeumsetzer mit selbstueberwachung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19691926502 DE1926502B2 (de) | 1969-05-23 | 1969-05-23 | Codeumsetzer mit selbstueberwachung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1926502A1 DE1926502A1 (de) | 1970-12-03 |
DE1926502B2 true DE1926502B2 (de) | 1972-04-13 |
Family
ID=5735069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19691926502 Withdrawn DE1926502B2 (de) | 1969-05-23 | 1969-05-23 | Codeumsetzer mit selbstueberwachung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1926502B2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3938084A (en) * | 1974-12-24 | 1976-02-10 | Honeywell Information Systems, Inc. | Error detection apparatus for verifying binary coded constants |
-
1969
- 1969-05-23 DE DE19691926502 patent/DE1926502B2/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
DE1926502A1 (de) | 1970-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1193996B (de) | Schiebespeicher mit Steuervorrichtung | |
DE1280591B (de) | Datenverarbeitungssystem mit Unterbrechungseinrichtung | |
DE2608435A1 (de) | Vorrichtung zur fehlererkennung und fehlerkorrektur in digitalen datenverarbeitungsanlagen | |
DE1185404B (de) | Fehlerermittlungsanlage | |
DE1271433B (de) | Adressiereinrichtung fuer einen Tabellenwertspeicher | |
DE1424752B2 (de) | Schaltungsanordnung zur Paritätsprüfung alphanumerischer Information | |
DE3329023A1 (de) | Einrichtung zum pruefen logischer schaltwerke | |
DE1926502C (de) | Codeumsetzer mit Selbstuberwachung | |
DE1926502B2 (de) | Codeumsetzer mit selbstueberwachung | |
DE1211687B (de) | System zur linearen systematischen Kodierung | |
WO1990002994A1 (de) | Schaltungsanordnung zur addition oder subtraktion von im bcd-code oder dual-code codierten operanden | |
DE1499955A1 (de) | Schaltungsanordnung zum Einschalten eines elektrischen Stromkreises mit Hilfe eines Befehlswortes | |
DE1240928B (de) | Gleichstromgekoppelter elektronischer Binaerzaehler | |
DE3543976C2 (de) | ||
DE1172453B (de) | Codewandler zur Umsetzung von Informationszeichen binaer-dezimaler Darstellung in Informationszeichen binaerer Darstellung | |
DE1146912B (de) | Verfahren zur Fehlererkennung von blockweise uebertragenen Telegrafienachrichten | |
DE1194608B (de) | Paritaetsschaltung fuer eine Datenverarbeitungs-anlage | |
DE1562051C (de) | Schaltungsanordnung zur Erzeugung einer eindeutigen Gruppe von (m χ n) Bits | |
DE2239737B1 (de) | Elektronische vorrichtung zur verfuenffachung einer im 8-4-2-1-kode binaer kodierten dezimalzahl | |
CH662682A5 (de) | Einrichtung zur ueberwachung von thyristoren eines hochspannungsventils. | |
DE1287636C2 (de) | Dynamisches rueckgekoppeltes schieberegister | |
DE1524147C (de) | Schaltungsanordnung zur Betnebsbe reitschaftskontrolle der Prufschaltungen fur das Addierwerk einer programmgesteuer ten Datenverarbeitungsanlage | |
DE884513C (de) | Vergleichsanordnung elektrischer Groessen | |
DE1151961B (de) | Schaltungsanordnung zum Vergleichen von Dezimalzahlen | |
DE1424752C (de) | Schaltungsanordnung zur Paritätsprüfung alphanumerischer Information |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
E77 | Valid patent as to the heymanns-index 1977 | ||
8339 | Ceased/non-payment of the annual fee |