DE1925915A1 - Umsetzer - Google Patents
UmsetzerInfo
- Publication number
- DE1925915A1 DE1925915A1 DE19691925915 DE1925915A DE1925915A1 DE 1925915 A1 DE1925915 A1 DE 1925915A1 DE 19691925915 DE19691925915 DE 19691925915 DE 1925915 A DE1925915 A DE 1925915A DE 1925915 A1 DE1925915 A1 DE 1925915A1
- Authority
- DE
- Germany
- Prior art keywords
- counter
- pulse
- output
- frequency
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
- H03M1/181—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values
- H03M1/182—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging in feedback mode, i.e. by determining the range to be selected from one or more previous digital output values the feedback signal controlling the reference levels of the analogue/digital converter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
33/74 19.5.1969
P A T E N T Λ N V/ Ä L T E
DR.-ING. v/OlFF, H. BARTELS, „ .,„ 1910,ς
DR. BRANDES, DR.-ING. HELD Reg.-.Ir. 121 045
STUTTGAPJ-N, LANGE STRASSE 51
I.IPE^IAL CHr1ICAL INDUSTiIIES LIlITClJ, London
(Großbritannien)
Umsetzer
Die Erfindung betrifft einen Umsetzer zur Erzeugung
standig zur Verfügung stehender Ausgangssignala ir.
digitaler Form aufgrund von Eingangsgrö3sen in Fora von Frequenzen. Umsetzer dieser Art werden beispielsweise
als Dateneingabeeinrichtungen in direkt an eine Datenverarbeitungsanlage angeschlossenen digitalen
Computer-Steuerungssystemenverwendet. Eine der Aufgaben dieser Einrichtungen besteht darin, ständig
verfügbare, eindeutige digitale Angaben zu liefern, die jederzeit abgefragt werden können.
Um eine schnelle, richtige Antwort auf ein Abfragesignal
liefern zu können, müssen solche Einrichtungen
die Eingabedaten in einen progressiven Kode umsetzen, welcher keine willkürlichen Uberjangszustände durchläuft,
wahrend sich die Vierte ändern. Der einfachste Kode dieser Art ist der progressive Binärkode, aucn
Graycode genannte.
909846/1128
BAD ORIGINAL
In verschiedenen bekannten Typen von Umsetzern, die analoge Grossen in digitale Grossen oder Frequenzen
in digitale Grossen umsetzen, wird das Prinzip der kontinuierlichen Rückkopplung angewendet. Das britische
Patent 1 071 491 offenbart beispielsweise einen Frequenzmesser mit einem solchen Umsetzer. Diese bekannten
digitalen Konverter verwenden jedoch reine Binärkode oder Binär-Dezimalkode zum Zwecke des Zählens, weshalb
sie weitgestreut liegende übergangszustände durchlaufen, welche Fehler in der Ausgangsgröße verursachen
können, wenn während der Abfragung eine Wertänderung erfolgt. Wenn die Ausgangsgröße« solcher Umsetzer
lediglich der visuellen Darstellung dient, wie sum Beispiel in einem digitalen Voltmeter, sind dies« nur
kurzzeitig auftretenden Fehler unbedeutend und würden von der Bedienungsperson wahrscheinlich nicht wahrgenommen. Wenn jedoch die Ausgangsgröße durch einen
Computer abgefragt wird, würden die speziellen Sicherheitsmaßnahmen, dl· notwendig wären, um ein· fehlerhaft· Ablesung su verhindern, zu einer erheblichen
Ka*i>Usi«rung des Uasetters und su einer verzögerung
bei der Abfrage führen.
Der Erfindung liegt die Aufgabe su Grunde, einon Umsetzer zu schaffen, der zu keinem Zeitpunkt eine falsche
Ausgabegrösse liefert, also ohne Verzögerung die Ausgangsgrösse abgibt, trotzdem aber einfach im Aufbau
ist. E lese Aufgabe ist erfindungsgeraäö gelöst durch
a) einan ersten Impulszähler, der mehrere bistabile Bauelemente in einer din Ausgangsgrösse ira Graykode abgebenden Schaltung besitzt, wobei die bistabilen Bauelemente zur Umsetzung der Ausgangsgröße voiti Jraykode in einen Binärkode mit mehreren.
Exklusiv-OJEPv-VerknüpfurijsQliedern verbunueh sind,
909846/1-1 28
BAD ORIGINAL
sowie eine Einrichtung zur Erzeugung eines Paritätssignals auf Grund der Ausgangsgröße
im Binärkode und eine Einrichtung zur Zuführung
des Paritätssignals zu den bistabilen Dauelementen aufweist,
b) eine binäre Lnpulsfrequenz-Multiplizierschaltung,
die direkt mit dem ersten Impulszähler gekoppelt ist und mehrere bistabile Bauelemente besitzt, die
zu einem zweiten, die Ausgangsgröße im Graykode abgebenden Impulszähler zusammengeschaltet sind,
sowie eine Einrichtung, durch welche die an den Eingängen dieser bistabilen Bauelemente ankommen·*
den Impulse zu einer gemeinsamen Auegangslmpulsleitung über einzelne, zugeordnete Impulsfrequenz*·
auswähltorschaltungen zugeleitet werden, wobei die
Erregung der entsprechenden Auβwihltorschaltungen
eine Ausgungsimpul«folge auf der Ausgangsirapulsleitung erzeugt, daran mittler· Impulsfrequenz
aln gewählter Bruchteil der mittleren Impulsfolge-•frequenz der Übet eine Eingangsimpulsleitung dem Λ
c) ein Frequenzkoraterator, der/Cingangsfrequenζsignale sowie Ruckkopplungssignale in Impulsform
von der Multiplizierschaltung empfängt und Ausgangssignale an den ersten Zähler liefert, wobei
die Folgefrequenz der Ruckkopplungsignale der Frequenz der Ausgangsgrößen im Graykode des ersten
Zählers proportional ist, so daß die Ausgangsgröße des ersten Zählers in Graykode cia Ausgangsgröße des Umsetzers in digitaler Form bildet.
909846/1128
BAD ORiQfNAL
Vorzugsweise enthält der erste Zähler eine Einrichtung
zur richtungssteuerung, welche mittels eines Steuersignals zur Umkehrung des Paritätssignals steuerbar ist,
wodurch eine Umkehrung der Zählrichtung des Zählers erzielt werden kann. Vorzugsweise werden die bistabilen
üauelemente durch Flip-Flops gebildet, die zu einer Kaskade
zusammengeschaltet sind.
Übergangsfehler sind bei den Zählern durch die Verwendung
des Graykodes beseitigt, bei dem während des Übergangs von irgendeiner Zahl zur nächsten nur ein einziges bistabiles
bauelement des Zählers seinen Zustand wechselt.
Die Einrichtung zur Umkehrung des Paritätssignals kann ein Nicht-Äquivalenz -Verknüpfungselement oder ein
weiteres Exklusiv-ODER-Verknüpfungselement aufweisen.
Die nicht-Äquivalenü-Verknüpfungsglieder oder die
Exklusiv-ODER-VerknUpfungsglieder können aus NICHT-UliD-Tor
schaltungen, auch NAND-Torschaltungen genannt,
aufgebaut sein. Die verwendeten Flip-Flops sind zweckmäßigerweise vom Haupt-Hilfs-Typ, um die Änderung im
Ausgangszustand des Elementes zu verzögern, bis der die Änderung auslösende Eingangsirapuls zu Ende ist.
Auf diese V/eiso wird verhindert, daß irgend ein Eingangsimpuls mehr als eine Änderung im Zustand des Zählerausganj3
hervorruft.
Jer erpte Zähler kann so ausgebildet sein, daß kein
Überlaufen in irgendeiner Richtung erfolgen kann, wenn
additive Impulse, deren Zahl über die maximale Kapazität des Zählers hinausgeht, empfangen werden, oder wenn
subtraktive Impulse empfangen werden, die einen Wert unter Hull ergeben würden.
909346/1128
BAD ORIGINAL
Dieses Überlaufen wird durch die Paritätssteuerung der
Torschaltungen verhindert.
Der Zähler kann aber auch so ausgebildet sein, daß er ein überlaufen und infolgedessen ein kontinuierliches
Zählen gestattet. Dieses Merkmal kann mit Hilfe eines zusätzlichen bistabilen Bauelementes erreicht werden,
das ein Signal zu übertragen vermag, welches eine Umkehrung der Arbeitsweise des Zählers bev/irkt. Der Zähler
kann dann so geschaltet werden, daß er kontinuierlich Eingangsimpulse addiert, bis der volle Zustand erreicht
ist und dann die Eingangsimpulse subtrahiert, bis der
leere Zustand erreicht ist. Porner kann, wenn dies erwUnscht
ist, das Maß der Füllung und/oder Leerung in
Abhängigkeit von der Steuerung einer äußeren Einrichtung gleich oder verschieden sein.
Abhängigkeit von der Steuerung einer äußeren Einrichtung gleich oder verschieden sein.
Der Aufbau des Graykodes und des üblichen Binärkodes
geht aus Tabelle I hervor, in der die den dezimalen
Zahlen von 0 bis 16 entsprechenden Zahlen Im Graykode und im gewöhnlichen Binärkode dargestellt sind, wobei die Spalten a. und a, die am wenigsten bedeutenden
Stellen im Binärkode bzw. Graykode kennzeichnen.
geht aus Tabelle I hervor, in der die den dezimalen
Zahlen von 0 bis 16 entsprechenden Zahlen Im Graykode und im gewöhnlichen Binärkode dargestellt sind, wobei die Spalten a. und a, die am wenigsten bedeutenden
Stellen im Binärkode bzw. Graykode kennzeichnen.
909846/1128
BAD ORlGfNAL
4.5
•Η U f'J
α, ι
U O
4) Ό O O
ί»
C) f.
(U
ο υ
ο | tJ | OJ | U) | C) | <y | <y | «υ | O | OJ | β) | (U | τ» | IU | (U | OJ | |
CO | T! | ■ο | XJ | -j | TJ | X) | 'Ö | 13 | OJ | Ό | -a | ■ϋ | ||||
CJ | {-: | Oj | ίΐ! | tt( | a | r.t | ? | αϊ | es | ei | U | GJ | CJ | al | ||
"5 | ■δ | U | t. | f, | ti | ^ | {■Λ | 'n | U | <ί) | t. | |||||
rf | ω | ω | O | O | ω | QJ | •υ | ■1) | <υ | Q; | fcO | (U | ω | |||
%< | ω | to | f.r> | ω | ω | ΊΟ | C | U) | hi; | to | ||||||
ω | U | t: | C | t: | 3 | |||||||||||
:i | -j | 3 | 3 | |||||||||||||
CNJ
γ,Ι
OJ O
CNJ
Γ-» x-i
OOOOOOOOOOOOOOOO
- (Tj
.a
"3
ΟΟΟΟΟΟΟΟτ-triTiTH^HrHi-lt-iO
O π
on
.η O r— ω c\ O η oj
r-t vH τΗ
909846/1128 BAD ORlQfNAl.
Die Parität einer Zahl Jbn Graykode ist damit definiert,
ob in dieser Zahl eine ungerade oder eine gerade Zahl (einschließlich 0) der Ziffern "1" enthalten ist. Wenn
die Parität einer Zahl ira Graykode gerade ist, ist deshalb dia a:n vrenigsten bedeutende Stelle der äquivalenten
binären Zahl eine Q, und wenn die Parität einer Zahl ira Graykode ungerade ist, ist die am wenigstens bedeutende Stelle
der äquivalenten binären Zahl eine 1.
Die Parität einer Zahl ira Graykode kann deshalb durch eine übersetzung der Graykode-Zahi in eine Binärkode-Zahl
und die Prüfung des Zustandes der am wenigsten bedeutenden Stelle des binären Kodes bestimmt werden.
Die übersetzung van Graykode in den Binärkode kann dadurch erfolgen, daß man die bedeutenste Stelle im Binärkode
gleich der bedeutensten Stelle ini Graykode aetzt und
dann die nächste Stelle im Binärkode durch Addition der nächsten Stelle ira Graykode mit der bedeutensten Stelle
im Binärkode ermittelt. Die neue binäre Stelle, die auf
diese Weise gebildet worden ist, wird dann zu der nächst niedrigeren Stelle des Binärkodes addiert, um die nächst
niedrigere Stelle Im Binärkode zu bilden, wobei die üblichen
Regeln für die Addition binärer Zahlen angewendet werden, jedoch Übertragungen außer Betracht lassen werden,
wie dies das folgende Beispiel für die aus der Tabelle I eatno-Tunene dezimale Zahl 15 zeigt:
Graykoüe | 0 | d2 - ^i |
C2 /€) |
b2 ,Q / / / |
a2 ^) -Dezimal 15 |
Binärkode | el |
/' /
Y |
σ | / ν- x bl |
/ 1 t ai |
SO 9 8
BAD |
k 6 / 1 1 2
ORIGINAL |
8 |
In einen Kreis für die übersetzung einer Zahl vom Graykode
in äen Binärkode können Nicht-Äquivalenz-Verknüpfungsglieder
oder Exklus.tv-ODER-Verknüpfungsglieder verwendet
werden, an die notwendige Addition ohne Ubertragungsoperationen
ausführen zu können.
Sine Prüfung der Zahlen im Craykode in der Tabelle I zeigt,
daß bei eine.n Zählvorgang mit zunehmenden» Zahlenwert eine gerade Paritätsbedingung immer einer Änderung des Zustandes
der am wenigsten bedeutenden Stelle a_ vorausgeht. Umgekehrt
geht bei einem Zählvorgant, mit abnehmendem Zahlenwert immer
eine ungerade Paritätrbedingung einer Änderung in der letzten Stelle a2 voraus. Änderungen des Zustandas aller höheren
Stellen geht eine ungerade Paritätsbedingung bei steigendem
Zählvorgang und eine gerade Paritätsbedingung bei fallendem Zählvorgang voraus. Eine Umkehr des Paritätssignals stellte
daher ein Mittel zur Umkehrung der Zählrichtung dar. Dl© allgemeine P-.'äingung für eine Änderung doe Zustande« der
höheren Stellen im Graykode ist, daß die nächst niedrigere
Stelle im Zustand "1" und alle noch niedrigeren Stellen im "O"-Zustand sind.
Dies läßt sich durch die Verwendung von Zwischenverknüpfungsglieder
erreichen, die zwischen die aufeinanderfolgenden bistabilen Elemente geschaltet sind, um eine Änderung des Zu~
Standes festzustellen.
Die Zwischenverknüpfungsglieder könren beispielsweise aus
NAito-Torschaltungen oder HICHT-ODER-Torschaltungen rauch
WOR-Torschaltungen genannt /aufgebaut sein. Auch andere
Zusammenstellungen von Verknüpfungsgliedern können verwendet werden, um die notwendigen Sehaltbcdingungen, wie
eic oben erwähnt wurden, festzustellen.
4 6/1120
BAD ORIGINAL
Verschiedene bekannte binäre Impulsfrequenz-Multiplizierschaltungen
verwenden binäre Zähler, die eine Kaskade aus bistabilen Bauelementen oder Flip-Flcps besitzen, wobei
die Ausgangsgrösse jedes Bauelements mit Ausnahme des letzten die Eingangsgrosse des foljenden Elanentes ergibt.
Dia zwei stabilen Zustände jedes dieser bistabilen Bauelemente sind normalerweise als "O^-Zustand und Mlrt-Zustand
bezeichnet, wobei der"O"-Zustand die "Aus"-Bedingung
und der "1H-Zustand die "Ein"-Bedingung repräsentiert. In
einem solchen Zähler bewirkt die Ankunft eines Eingangsimpulses die Änderung von "O"-Zustand in den "1"-Zustand
in nur einer einzigen Zählerstufe, v/o hingegen eine Änderung
vom "1"-Zustand in den MO"-Zustand gleichzeitig in mehreren
Stufen erfolgen kann. Diese übergänge von "O" nach "1"
werden als Micht-Ubertragungs-Bedingungen und die übergänge
von "1" nach "O" als Übertragungs-Bedingungen bezeichnet.
Die Impulse v/erden von den übergängen von "0M nach "1"
abgeleitet und können, da sie zu verschiedenen Zeiten erfolgen, zu einer einzigen Ausgangsfolge ohne die Gefahr
einer Koinzidenz kombiniert werden. Eine Differenzierung
der Ausgangszustände des binären Zählers kann einen positiven Impuls für jeden übergang von "O" nach "1" und einen
negativen Impuls für jeden übergang von "1H nach "O" ergeben.
Die negativen Impulse der Differenzierschaltung können unterdrückt und die positiven Impulse zu rechteckigen
Impulsen umgeformt warden. Da diese Inpulsa zeitlicht nicht zusammenfallen, können die Ausgangsimpulsfolgen
selektiv kombiniert werden, um Ausgangsimpulsfolgen zu erhalten, deren mittlere Folgefrequenz irgendein Bruchteil
der Folgefrequenz der Eingangsimpulse ist.
909846/1128
SAD ORiQiNAt
In den bekannten binären Cnpulsf requenz-Multipiizierschaltungen
dieser \rt sind jedoch sehr genaue lethoden erforderlich, um
sicherzustellen, daß die Impulsfolgen jeder binären Zählerstufe aus Impulsen gleicher Länge und gleicher Amplitude bestehen.
Im Gegensatz hierzu ist die bei dam erfindungsgemäßen
Umsetzer verwendete .lultiplizierschaltung mit diesen
Nachteilen nicht behaftet. Dies rührt daher, daÖ- diese Multiplisierschaltung
auf einer nodifiziarten Version eines mit
Torschaltungen versehenen Graykode-Impulszählers basiert·
Oie Kopplung zwischen den bistabilen Elementen kann mittels
;lehrf ach-lJICHT-UND-Torschaltungen, auch ilehrf ach-£IAUD-Torschaltungen
genannt, gesteuert sein. Die Kopplung zwischen den bistabilen Bauelementen kann aber auch mittels Verknüpfungsgliedern
gesteuert sein, die dieselben logischen Entscheidungen treffen können, beispielsweise iJICHT-ODER-Torschaltungen,
auch NOR-Torschaltungen genannt, oder
diskrete Kombinationen von UND-ODER-Torschaltungen und
HICIIT-Torschaltungen. Die Tor schaltungen zwischen der
tmpulseingangsleitung und den Eingängen der einzelnen bistabilen Bauelemente mit Ausnahme dee ersten, werden durch
die Zustände aller vorhergehenden bistabilen Bauelemente
gesteuert.
Vorzugsweise sind die verwendeten bistabilen Bauelemente
vom Haupt-Hilfs-Typ oder JK-Typ, da solche Elemente eine
Änderung Im Zustand der Ausgangsgrösse verzögern, bis der
die änderung veranlassende Impuls zu Ende ist. Auf diese
.feise ist verhindert, daß irgendeiner der Eingangsimpulse
mehr als eine Änderung des Zustandes der Zählerausgangsgrösse herbeiführt.
909841/1128
SAD ORIGINAL
- li -
Die Betriebspreise der Impulsfrequsnz-Multiplizierschaltung
und Verwendung der Torschältungen ermöglicht es bei der Verwendung
zusammen ;nit einem mehrphasigen Impulsgenerator, beispielsweise
einoTi Taktgeber, mehrphasige Ausgangsgrössen zu
erzeugen, die indiviuuell gesteuerte Frequenzen besitzen.
Ein Tiehrfachar Taktgebor kann verwendet werden, es ist jedoch
nicht notwendig, eine exakte Steuerung zu haben, vorausgesetzt, daß die verschiedenen Phasen zeitlich nicht zusammenfallen.
Eine der Phasen bewirkt dlQTätigkeit des Zählers und erzeugt Ausgangsimpulsfolgen in derselben Weise wie
bei einer einphasigen Multiplizlerschaltung. Jede der übrigen
Phasen wird einen getrennten, zusätzlichen Satz von Torschaltungen zugeflhrt, die auch mittels derselben Schaltsignale
wie diejenigen Torschaltungen gesteuert werden, welchen die Ausgangsgrössen der zugeordneten bistabilen
Bauelemente direkt zugeleitet werdenα Diese Torschaltungen
sind aber nicht mit der Zählerimpulsleitung verbunden. Jede dieser zusatzlichen Torschaltungen ergibt eine weitere binäre
^tisgangsimpulsfolge für jede Stufe dee Zählers, welche
in Phase mit der entsprechenden zue&tzlichen Phase liegt.
Versieht man diese zusätzlichen Testschaltungen je mit einer besonderen Eingangsklenrae^ so können sie auch ale tnpulsfrequenzausvähltorschaltungen
zur Erzeugung kombinierter Ausgangsgrössen für die zugehörige Phase verwendet werden.
In einer Rechenanlage kann diese Ilultipli zier schaltung auch
als Dividier schaltung verwendet werden, weil die Division einer Grosse A durch eine Grosse B nur die Multiplikation,
der Grosso Ä. mit: dem reziproken Wert der- Grosse ß ist.
S 0 S 8 4 C / 1 1 2 I!
BAD ORIGINAL
Der Graykode ist, wie'bereits erwähnt, ein progressiver
Kods, in dem nur ein einziges Element seinen Zustand für
jedes Inkienent ändert. Alle Übergänge sind daher nicht
koinzident. üie allgemeine Bedingung für eine Änderung
des Zustandos einer höheren Stelle im Graykode besteht darin, daß sich die nächst niedrigere Stelle im "1"-Zustand
und alle noch niedrigeren Stellen im nO"-*Zustand
befinden. Wenn die Torschaltungen die Erzeugung eines Impulses am zugehörigen Ausgang zulassen, ändert jedesmal
eines der Elemente seinen Zustand von "0" nach "1" oder von "1" nach 11O". Ein Zählvorgang von "0" bis "15" bewirkt
deshalb acht Ausgangsimpulse in der der Spalte a~ entsprechenden Stelle, vier Ausgangsirapulse in der der
• Spalte b_ entsprechenden Stelle, zwei Ausgangsimpulse in der der Spalte c» entsprechenden Stelle und einen Ausgangsimpuls
in der der Spalte d2 der Tabelle 1 entsprechenden
Stelle. Die Impulse, die von den Torschaltungen verarbeitet werden, sind jene Eingangsimpulse, welche eine Zustandsänderung
des Elementes bewirken.
Wie ferner der Tabelle. I zu entnehmen ist, treten bei einem
Zählvorgang von 0 bis 15 acht NICHT-Ubcrtragungs-Bedingungen
in der der Spalte a. entsprechenden Stelle, vier in der der Spalte b^ entsprechendenStelle, zwei in der der Spalte c^
entsprechenden Stelle und eine in der der Spalte d. entsprechenden
Stelle auf. Die Impulse, die der Graykode-Zähler
liefert, treten in denselben Intervallen auf wie jene, die von den übergängen von 0 nach 1 bei den verschiedenen bekannten
binären Impulsfrequenz-Multiplizierschaltungen
abgeleitet werden.
909846/1128
BAD ORIGINAL
Das Eingangsfrequenzsignal kann mit zwei oder mehr Hückkopplungsfrequenzsignalen
in Komperator verglichen werden/
wodurch man ein jederzeit zur Verfügung stehendes Ausgangsfrequenzsignal vom Koiiperator erhält, das In einem
vorbesti-iuaten Bereich zwischen 0 und einem Maiximalwert
liegt und dem ersten Zähler zugeleitet wird, wobei das Ausgangsfrequenzsignal des Komperators, das der mit ΰ
bezeichneten Ausgangsgrösse am ersten Zähler entspricht,
einen endlichen Wert besitzt.
Der erste Zähler und/oder die Multiplizierschaltung können noch verschiedene andere, bisher nicht erwähnte Merkmale
aufweisen.
Einer oder mehrere der erfindungsgemäßen Umsetzer können
in einem digitalen Computer-Steuerungssystem als asynchrone
Dateneingabeeinrichtungen für dieses System verwendet werden.
Die Multiplizierschaltung ist vorzugsweise aus Widerständen, Halbleiterdioden und Transistoren aufgebaut»
Ln folgenden ist die Erfindung anhand verschiedener auf
der Zeichnung dargestellter Ausführungsbaispiala erläutert,
wobei sich entsprechende Teil® mit gleichen 3azugszahlen
gekennzeichnet sind.
Es zeigen;
Es zeigen;
Fig.l ein Schaltbild eines einfachen Zählers mit
einer Ausgabe im Binär ode,
Fig. 2 ein Schaltplan der log sehen Elemente eines
siebenstufi-jcn Zählers fdr eine Ausführungsform
des erfindungsgenäOen Umsetzers,
iO984S/1128
BAD ORIGINAL
BAD ORIGINAL
Fig. 3 und 4 logische Schaltkreise,
Fig. 5 ein Schaltbild eines Zählers, der ein überlaufen
gestattet,
Fig. 6 ein Schaltbild eines Zählers, der eine Synchronisation ermöglicht,
Fig. 7 ein Schaltbild der logischen Elenente einer
siebenstufigen binären Impulsfrequenz-ilulti- '
plizierschaltung für einphasige Impulse,
Fig. 8 ein Schaltbild entsprechend Fig. 7 einer
vierstufigen binären Impulsfrequenz-.'lultiplizierschaltung
tu* zweiphasige Impulse,
Fig. 9 ein Schaltbild gemäß Fig. 7 einer Abwandun-j
der Multiplizierschaltung gemäß Fig. 8,
Fig.10 ein Blockschaltbild ainer Ausführungsform
eines erfindungsgemäßen Unisetzers,
Fig. 11 ein Schaltbild einer Fraquenz-aessar-PhaEenverriegelung,
wie sie In den* umsetzer gemäß
Fig. 10 verwendet ist,
Fig. 12 ein Schaltbild eines Frequenzkornparätors
und einee digitalen Filters, wie sie in der
Ausführungsform des Umsetzers gemäß Fig.10
verwendet sind,
Fig. 13 eine abgewandelte Ausführungsforni des Umsetzers
gatmß Fig.10 für eine zweiphasigs Eingangogrösse,
Fig*14 ein Blockschaltbild eines digitalen Computer-Vielfachleitumjssystems
mit einen crflndungsge,näßen
Umsetzers,
Ein in Fig. 1 dargestellter, bekannter Pulsationszähler
besitzt eine Kaskade aus fünf bistabilen Bauelementen Λ1
bis Λ5 , die i."n Ausf Qhrungsbeispiel als Flip-Flops ausgebildet
sind. Dia binäre Ausganjsgrössa der fünf Elemente
steht an Ausgangsklemmen" a bis e zur Verfügung, Die* Aus-
9098Α6/Ί128
BAD
gangsgrösse jedes Elementes mit Ausnahme des letzten
bildet die Eingangsgrösse für das folgende Element. In der Kaskade der bistabilen Elemente ist an der Ausgangskle-onie
a der Wert der ara wenigsten bedeutenden Stalle und an der Ausgang ski entne e der tfert der bedeutensten Stelle
der digitalen Grosse abnehmbar. Die Zustände der Flip-Flops
repräsentieren also die binäre Zahl, welche der Gesar.tzahl
der den Zähler zugeführten Impulse entspricht. Jeder
weitere Impuls, der den Zähler erreicht, nuß die Zustände so vieler der Flip-Flops ändern, als dies zur Einstellung
auf die entsprechende neue binäre Zahl erforderlich ist. Wenn beispielsweise 15 Impulse im Zähler gespeichert sind
und ein 16. Impuls empfangen wird, müssen die Zustände des Zählers von der binären Zahl 0.1111 (dezimal 15) zu der
binären Zahl 1.0300 (dezimal lx>)/. Bei diesem Beispiel,
in dem fünf Flip-Flops nacheinander ihren Zustand ändern müssen, ehe der der neuen Zahl entsprechende bistabile Zustand
des Zählers erreicht ist, durchläuft der Zähler verschiedene binäre Zustände swischan OQOOO und 10000 während
«der Übergangsperiode. Es würden deshalb schwerwiegende Fehler auftreten, wenn der Zähler während der Übergangsperiode
abgefragt werden würde.
Flg. 2 zeigt einen Zähler mit sieben als Flip-Flops ausgebildeten
bistabilen Bauelementen Fa bis Fg, welche mittels Mahrfach-KAND-Torschaltungen & miteinander verbunden sind.
Jede iJAND-Torschaltung S erzeugt die logische Ausgangsgrösse
"0", wenn alle Eingangsgrössen "1" sind, und die logische Ausgangsgrösse "1" bei allen anderen Eingangsbedinyungen.
Jedes bistabile Element Fa bis Fb bildet zusammen
mit der zugeordneten NAND-Torschaltung & eine
Stufe des Zählers,und alle Stufen mit Ausnahme der ersten
und dor letzten sind identisch ausgebildet, so daß der Zähler auf jede gewünschte ZaIiI von Stufen erv/aitert werdon
kann, v.*eim dies orvranccht i;/t.
009846/1128
BAD ORIGINAL
BAD ORIGINAL
Die bistabilen Elemente Fa bis Fg erzeugen Ausgangsgrößen
an den zugeordneten Ausgangsklemmen a~ bis g2 im Graykodef
also einem progressiven Binärkode. Die Ausgangsgrösse im
Graykode wird in eine Ausgangsgrösse im Binärkode umgesetzt, welche an den Ausgangsklanmen a.. bis g. abnehmbar
ist. Für diese umsetzung ist jeder Stufe ein Nicht -A'quivalenz-Verknüpfungsglied
oder Exklusiv-ODER-Verknüpfungsglied
ψ zugeordnet. Jedes Wicht -Äquivalenz-Verknüpfungsglied
ψ besitzt, wie Fig. 3 zeigt, zwei Eingangsklemmen χ unü y und eine Ausgangsklemme S. Wie Fig. 3 ferr.er zeigt,
kann ein solches Verknüpfungsglied aus mehreren liAWD-Torschaltungen
& aufgebaut sein.
Von der au v/enigsten bedeutenden Stelle der Ausgangsgrösse
im Binärkode erhält man ein Paritätssignal für die Ausgangsgrösse
JLn Graykode, wie dies oben beschrieben worden
ist. Dieses Paritätssignal wird der einen Einjangsklemme
eines weiteren Nicht -Äquivaienz-Verknüpfungsgliedes ψ zugeführt.
Zu der anderen Eingangsklemme dieses NichtÄquivalenz-Verknüpfungsgliedes
gelangt ein Steuersignal. Die Ausgangsgrösse dieses Verknüpfunjsgliedes wird den
bistabilen Bauelementen Fa bis Fg zugeführt. Die Ausgangsgrösses dieses Nicht-Xquivläenz-Verknüpfungsgliedes % kann
mittels des diesem Verknüpfungsglied zugeführten Steuersignals umgekehrt werden, welches die Zählrichtung des
Zählers steuert.
.3ie erste Stufe, die das bistabile Bauelement Fa enthält„
wird nur durch den Paritätszustand und die Eingangsinipulse gesteuert, üie höheren Stufen, welche das bistabile 3auelenent
Fe bis Fg enthalten, v/erden alle durch da* Paritätszustand,
die Eingangsimpulse und den Zustand aller vorhergehenden Stufen gesteuert. Zu addierende Impulse
und zu subtrahierende Impulse, werden, wann die maxiuale
9 0 9 8 4 G / 1 1 2 8
BAD QRfGiNAI.
BAD QRfGiNAI.
925915
Kapazität des Zählers bzw. s'sin iiullzustand erreicht sind,
durch die Paritätssteuerung der Torschaltungan gesperrt,
uirt ein überlaufen des Sählars in beiden Richtungen zu verhindern.
Die bistabilen Bauelement Fa bis Fg sind vom Haupt-Hilfa-Typ,
auch JK-Typ genannt, weshalb sie eine Änderung ira
Zustand ihrer Ausgangsgrösse verzögern, bis der die Änderung
bewirkende Impuls su Ende ist= Dadurch wird verhindert, daß ein Eingangsimpuls mehr als eine Änderung im Zustand
des Zählers bewirkt»
Fig» 5 zeigt ein Blockschaltbild aines Wählers für den erfindungsgemäßen
U.nsetzer, der jedoch ein Überlaufen zuläßtaDieser
Zähler besitst drei als Flip-Flops ausgebildete bistabile Bauelemente Fa f Fb und Fc, awischengeschaltete
Verknüpfungsglieder Al und A2 sowie di^ übersetzung vom Graykode in den Binärkode ermöglichende Verknüpfungsglieder
*ße welche ähnlich den zum selben Zwecks
vorgesehenen Verknüpfungsgliedern der AusfUhrungsfonn
gemäß FIg0 2 sind0 ILLn ein überlauf aß su gestatten j unterschoidefc
sich dar Zähler gemäß FIg0 5 von demjenigen gemäß FIg0 1 daririi, daß ein susätslishes Zwischanverknüpfungsglied
A3 rait dem Verknüpfungsglied A2 und der ElngangsiajpülslQitung
verbunden ist und daß lim ein zusätzliches
bistabiies Bauelement FK nachgeschsltafc iste Die Ausgangsgrüsson
dieses bistabilen Bauelemönts FS wardan einem
ersten Eingang und das Paritätssigruil PAR eint»m äwstten
Ijin-j:iti:j einer Richtungasheuerung^s-üinheic LCU zugeführt.
9090 46/ 111«
BAD ORIGINAl. . ,
BAD ORIGINAl. . ,
Fig. 6 zeigt das Blockschaltbild eines Ilauptzählers MG
und zweier Hilfszähler SCl und SC2, Der Hauptsähler KC
enthält ein zusätzliches bistabiles, als Zwischenverknüpfung dienendes Bauelement FX entsprechend dem Bauelement FX des Zählers gemäß Pig. 5, Im übrigen ist der
Hauptzähler in derselben Waise ausgebildet wie derjenige gemäß Fig. 2« Das Richtungssteuerungssignal, welches
von dem Bauelement FX kommt, wird dam Hauptzähler MC und den Hilfszählern SCl und SC2 zugeführt, die parallel
geschaltet sind und auch die auf der Eingangsimpulsleitun.j
ankommenden Eingangaimpülse erhalten»
Ein solches System hält alle Zähler, also dan Hauptzähler
und die Hilfazähler in Synchronismus, wann daa zusätzliche
bistabile Bauelement FX, das dam liauptzähl@? nachgeschaltet
ist, eine zweite Umkehrung erzeugt hat odarf. in anderen
Porten ausgedrückt/ das Richtungssteuerungssignal det&
Zustand geändert hat«
Ein System e wia es in Figs β dargestellt iat, kann für·
ains periodische Fernmessung verwandet «®rd®n und Kann di®
Basis für ein-s periodische arbeit an da Abtasteinrichtung tils
dia übertragung von Signalen übar @ine sirs^ig® Sigsial™
lei'cung und Ssstraktion der Signale^ v;ie und nann &%"■
forderlich, bildete
Die Schaltung der oben beschriebenen Zähler kann unter
Verwenciun-j von miniaturisierten und integrierten Bauteilen in Form von Baugruppen auf j»jbaut sein» Der Zähler
gemäß Fig» 1 kann in einer binären yreTU-anz-ilviitipliziarschalturi'j
verwendet werden, die Impulsfolgen λ;it ainer ge-
909346/Ί123
BAD
BAD
wissen Folgefrequenz empfängt und die Elngangsimpulse
mit den binären Faktoren 2,4,8,16 usw. dividiert. Dadurch
erzeugt die -iultiplizierschaltung getrennte, nicht
koinzidente Lapalsfolgen, deren Folgefrequenzen im Verhältnis
der Binärzahlen stehen. Da diesa Ausgangsimpulsfolgen
Inkoinzident sind, können sie einzeln zu einer AusgangsLapulsfolge kombiniert werden, deren mittlere
Folgefrequenz ein Bruchteil der Folgefrequenz der Einyan-jsimpulse
ist« Beispielswaise können bei einer Eingabe von X Impulsen pro Sekunde die Ausgangsgrössen mit den
Folgefrequenzen X/2 und X/8 ausgewählt und zu einer Ausgang sJbipulsf ο Ige kombiniert werden, die eine Frequenz von
5 X/8 Impulse pro Sekunde besitzt. Dieser Vorgang stellt
das logische Äquivalent der Multiplikation der Grosse X
mit der binären Sahl O.IOIO dar« Die Einrichtung arbeitet
also als Multiplizierschaltung»
Wie Fig„ 7 zeigt, besitzt die dessrfe dargestellt β Multiplizierschaltung
sieben Stufen, von denen alle mit Ausnahme
der ersten und der lets ten identisch ausgebildet
sind, uto Multiplizierschaltung kann deshalb auf jede
gewünschte Zahl ψοη Stuten erweitert werden* Di@ Kopplung
zwischen. d«.n Flip-Flops Fx und Pa bis Ff ist je durch
Mshrfach-NICIIT-UNS-Torschaltungen I, auch NAND-Torschaltuagen
genannt, gesteuert. Jede HÄND-Torschaltung
a liefert-die logische Äusgangsgrösse B0K t wenn alle
Eingänge auf "ln stehen, und dia logische Ausgangsgrösse
nl" unter jeder anderen Eingangsbedingung.
Alle Hingangsimpulse, die eine mittlere Folgefrequenz
f ergeben, werden deira Flip-Flop Fx zugeführt t das deshalb
seinen Zustand nach Beendigung jedes Impulses ändert.
309846/1128
BAD ORIGINAL·
BAD ORIGINAL·
Die Torschaltungen & zwischen der Eingangslmpulsloitung
und dem Eingang des Flip-Flop Fa werden durch den Zustand
des Flip-Flops Fx gesteuert, was es gestattet, dem Flip-Flop Fa wechselnde Eingangslnpulse zuzuführen. Die Torschaltungcn
& zwischen der Impulseingangsleitung und den Eingängen aller anderen Flip-Flops Fb bis Ff werden
durch die Zustände aller vorhergehenden Flip-Flops gesteuert. Außerdem sind sie so ausgebildet, daß die Flip-Flops
Fa, Fb usw. als ein Graykode-Zähler arbeiten. Es gelangt deshalb nur jeder vierte Impuls an den Eingang
des Flip-Flops Fb, jeder achte Impuls an den Eingang des Flip-Flops Fc usw. wobei die Zahl der zu den folgenden
Flip-Flops gelangenden Impulse entsprechend den Binärzahlen
abnimmt.
Die L-npulse, die den Eingängen der Flip-Flops Fa, Fb usw.
des Graykode-Zählers zugeführt werden, könnten auch Über
einzelne Ittpulsfrequenz-Auswähltorschaltungen einer gemeinsamen
Ausgangsimpulsleitung zugeführt werden. Durch eine Erregung der entsprechenden Irapulefraquenz-Auawähltorschaltungen
Gl bis G7 kann eine Ausgangsimpulefolge
erzeugt werden, deren mittler« Folgefrequenz ein Bruchteil der Folgefrequenz der Eingangsimpulse ist, wobei
dieser Bruchteil bei einem siebenstufigen Zähler zwischen
0 und 127/128 liegt.
Führt man dem Zähler eine kontinuierliche Folge von Eingangslnpulsen
zu, so arbeitet er, als ob er die ersten Stufen eines Zählers mit unendlich vielen Stufen bilden
würde. Der siebenstufige Zähler gemäß Fig. 7 kann für je 123 auf der Impulseingangsleitung zugeführten Eingangsimpulse
maximal 127 Ausgangsitipulse abgeben. Das Maximum
909846/1128
BAD ORIQfNAL
BAD ORIQfNAL
des Verhältnisses ve η Ausgangsimpulsen zu Eingangsimpulsen
beträgt deshalb 127/128 entsprechend der Summe der Reihe. 1/2 + 1/4 + 1/b + 1/16 + 1/32 + 1/64 + 1/128. Jeweils einer
von je 128 Eingangsi:atjulsen würde zu der nächsten Stufe gelangen,
wenn der Zähler langer wäre. Die Anfügung einer geeigneten
Torschaltung am Ende des Zählers erlaubt es, diese Impulse zu sammeln und einen Markierimpuls am Ende jeder
vollständigen Gruppe von O bis 127 Ausgangsimpulsen zu erzeugen.
Fig. 8 zeigt eine abgewandelte Ausführungsform eines Zählers gemäß Fig. 7 für die Speisung mit zweiphasigen
Takt impulsen. Diese Takt In pulse werden einen Flip-Flop
Ft zugeführt, wodurch dieses am Ende jedes Impulses seinen Zustand umkehrt. An die beiden Ausgänge des Flip-Flops
Ft ist je eine Torschaltung ϊ angeschlossen, deren zweiter Eingang vttlt dem Eingang des Flip-Flops Ft verbunden ist.
Dadurch werden die ankommenden Eingangsimpulse abwechselnd einer ersten und einer zweiten Leitung zugeführt. Die eine
raktphase, im Ausführungsbelepiel die Phase l,die dieselbe
Folgefrequenz f Iesitzt wie die Phase 2, wird dem Zähler
zugeführt und erzeugt in diesem Auegangsimpulsfolgen, die
mittels Impulsfrequenz-Auswähltorschaltungen Gl bis G4 in derselben Weise wie bei einem Zähler für einphasige
Einjangsirapulse kombiniert werden können, was bereits im
Zusammenhang mit der Ausführungsform gemäß Fig. 7 beschrieben worden ist. Jie andere Phase wird einem zusätzlichen
Satz von Torschaltungen A, bis A, zugeführt, die
auch durch dieselben statischen Schaltsignale gesteuert werden wie die Torschaltungen, die direkt von den Flip-Flops
Fx, Fa, Fb und Fc gespeist werden. Die Torschaltungen
A, bis A^. aind jedoch nicht mit der ZählerJLmpuleleitung
verbunden. Sie erzeugen eine zweite binäre Impulsfrequenzausgangsgrösse
für jede Stufe der Multiplizier schaltung.,
909846/1128
BAD ORJGINAL
welche in Phase mit der zugeflhrten zweiten Phase der
Eingangssignale sind. Sieht man an diesen zusätzlichen Tor Schaltungen Λ1 bis A4 je eine besondere Eingang sklennn θ
vor, so können diese Torschaltungen auch als Impulsfrequenzauswähltorschaltungen für die Erzeugung kombinierter Ausgang
simpulsfolgen verwendet werden, wie dies Fig. 8 zeigt.
Die Schaltung gemäß Fig. 8 kann leicht auf jede gewünschte
Zahl von Ausgangsphasen mit einzeln gesteuerten Frequenzen
erweitert werden. Beispielswaise könnten die beiden getrennten Taktphasen der Ausführung3form gemäß Fig. 8 jeweils
in zwei Phasen geteilt werden, wodurch man vier getrennte Phasen erhalten würde. Der Zähler würde dann drei
zusätzliche Sätze von Torschaltungen steuern,um insgesamt
vier individuell steuerbare Gruppen von Impulsfolgen zur Verfügung zu haben. 3a die Ausgangsgrößen in diesem Falle
von verschiedenen Phasen desselben Taktinipulsgenerators abgeleitet sind, können die Impulse nicht zeitlich zusammenfallen,
weshalb die Ausgangegrossen kombiniert wer
den können, wenn dies gewünscht wird.
Fig. 9 zeigt eine Abwandlung der Schaltung gemäß Fly. 8,
bei welcher die zweite Phase nicht den zusätzlichen NAHD-Torschaltungen
Al bis A4 zugeführt wird, sondern zwei zusätzlichen NANL-Torschaltungen Sl und S2. Die Torschaltungen
Al bis A4 werden von denselben statischen Schaltsignalen gesteuert wie die Torschaltungen, welche direkt von den
Flip-Flops Fx bzw. Fa bzw. Fb bzw. Fc gespeist werden.
DLe Impulsfrequenz-Auswählsignale für die zweite Phase
werden an die Torschaltungen Al bis A4 angefegt, so daß
die Ausgangsgrössen dieser Torschaltungen als statische
logische Signale kombiniert werden. Jas Signal der zweiten Taktphase wird dann mittels der Torschaltungen Sl und
909846/1 128
BAD ORIGINAL
S2 den kombinierten statischen logischen Signalen der Torschaltungen Λ1 bis A4 hinzugefügt,
Jei der Schaltung gemäß Fig. 9 können die Torschaltungen
Al bis A4 je als dreistellige NAND-Torsehaltung anstelle
einer vierstelligen NAND-Torschaltung ausgebildet sein,
was die Kosten für die liultlpiizier schaltung vermindert.
Die Schaltung gemäß Fig. 5 kann ebenfalls für jede gewünschte Zahl von Phasen erweitert werden.
Bei der Ausführungstorni gemäß Pig. 10 wird einem eine Eingangsgrösse in Form einer Frequenz in eine digitale
Ausgangsgrösse umwandelnden Umsetzer eine Eingangsfrequenz
als die eine Eingangsgröße zugeführt, und zwar
über eine Phasenverriegelungseinrichtung PL, welche eine Ausjangsgrösse Pl als die eine Eingangsgrösse für
einen Frequenzkomparator und ein digitales Filter FC liefert. Eine binäre Impulsfrequenz-rtultiplizierschaltung B
erzeugt Rückkopplungsimpulse P2 und Rückstellimpulse R als
weitere EingangsgrössenfUr den Frequenzkoraperator und das
mit ihm verbundene digitale Filter FC. Ferner liefert diese Multiplizier schaltung die Rücket el lirapul se R und Taktik
pul se C1 als weitere Eingangsgrössen an die Phasenverriegelungseinrichtung
PL» Ein Impulszähler A mit umkehrbarer Zählrichtung und Ausgabe sowohl in Graykodc als
auch im Binärkode, wie er im Zusammenhang mit den Fig.2 bis 6 bereits erläutert worden ist, und eine im Zusammenhang
mit den Fig. 7 bis 9 bereits erläuterte binäre Impulsfre'iuenz-iiultiplizierschaltung
B sind direkt miteinander verbunden, so daß die Rückkopplungsfrequenz P2 iituier proportional
der kodierten Ausgangsgrösse des Zählers ~Λ 1st.
Der Zähler A besitzt einen Graykode-Zählerteil GCl und
einon den Graykode in den Binärkode ausätzenden
909846/1128
BAD OBIQINAU-.
teil 3J. Die Multiplizierschaltung B besitzt einen Graykode-Zähler-Impulsgener*tor-reil
GC2.
Der im einzelnen in Fig. 12 dargestellte Frequenzkanpsrator
FC erzeugt als Ausgangsgröße eine Differenzfrequenz (P. - P2) und ein lUchtungssignal "0" oder'*l"
für die Vorwärtszählweise bzw. Riickwrätszählweise
des Zählers A.
Die Phasenverriegelungseinrichtung PL, die im einzelnen
in Fig. 11 dargestellt ist, hat die Aufgabe, zu verhindern, daß die Eingangsimpulse und die Rückkopplungsimpulse gleichzeitig
am Frequenzkomperator FC ankommen. Diese Phasenverriegelungseinrichtung^wird
von den Takt impulsen Cl gesteuert, die von der binären Frequenz-Ailtiplizierschaltung
3 abgeleitet v/erden und eine Frequenz 2f besitzen welche zweimal so groß ist wie die höchste Eingangsimpulsfrequenz.
Eingang6Impulse, die an der Phasenverriegelungsainrichtung
PL ankommen, wenn kein Taktimpuls C, vorhanden ist, werden sofort in einem Phasenverriegelungs-Flip-Flop
(Fig.11) gespeichert. Hingegen werden Eingangβ impulse,
die eintreffen, während ein Taktimpuls C, anliegt» bis zum Ende dieses iaktimpulses C, gespeichert. Serpeicherte
Taktimpulse C^ werden vom nächsten Taktimpuls C, freigegeben.
Eine Sperre L in der Phasenverriegelungseinrichtung PL verhindert, daß ein Eingangslnpuls grosser Länge
mehr als einen einzigen Ausgangsimpuls erzeugt·
Mindestens zwei aufeinandarfolgsnde Impulse auf der gleichen
Eingangsimpulsleitung Pl oder P2 zum Frequenzkomparator FC und kein Impuls aaf der anderen Eingangsimpulsleitung sind
erforderlich, um einen Ausgangsimpuls (Pl - P2) zu erzeu-
909846/1128
gen und dem Zähler Λ zuzuführen. Impulse, die mit derselben
Frequenz wechselweise auf den beiden Impulsleitungen Pl und P2 des Frequenzkomp iators FC ankommen,
werden deshalb unwirksam gedacht und bewirken daher kein
Zittern des Zählers Λ nach oben und unten.
Die Rückkopplungsimpulse von der Multiplizierschaltung
B werden für die meisten Frequenzen aus einer Folge von Impulsen P2 mit .ungleichmäßigen Abständen bestehen, welche
aber die gewünschte Folgefraquenz besitzen, wenn der Mittel·
wert über einen vollständigen Zyklus der .iultipljLzierschaltung
U genommen wird. Da zwei aufeinanderfolgende Impulse
Pl oder P2 am Frequenzkoroperator FC notwendig sind, um eine Ausgangsgrosse (Pl - P2) zu erzeugen, wird kein
Zittern des Zählers A hervorgerufen, auch wenn die Ungleichmäßigkeit der Abstände der Impulse P, durch das
Fehlen einzelner Impulse in der Rückkopplungsimpulsfolge bedingt ist. Ein in" Zähler A durch das Fehlen von
zwei oder mehr aufeinanderfolgenden Impulsen P2 bedingtes Zittern kann durch die Hinzufügung besonderer Stufen an
den Eingang des Frequenzkoroperators FC beseitigt werden, da hierdurch eine zusätzlich« digitale Filterung erreicht
wird. Da das Zittern im Zähler A normalerweise auf die am wenigsten bedeutende Stelle beschränkt ist, ist jedoch
das Zittern bei einer Abfragung durch einen Computer verhältnismäßig unbedeutend. Die zusätzliche Filterung
wäre deshalb nur gerechtfertigt, wenn auch eine visuelle
Darstellung verlangt wird.
Jer vSraykode-Zähler A-und die binäre Frequenz-Multipliziarschaltung
B können nur in Schritten entsprechend eine.* 3it der unbedeutendsten Stelle verstellt werden, aber die Ein-
909846/1120
BAD ORIGINAU
BAD ORIGINAU
gangsfrequenz ara Umsetzer kann kontinuierlich variieren.
IUn Zwischenwert der Eingangsfrequenz könnte deshalb eine Minderung des Zählers zwischen zwei definierten Werten über
und unter dem tatsächlichen 'Jert der Eingangsfrequenz hervorrufen, wenn der Jert nicht abgerundet würde. Dieser Abrundung
sprozeß wird mittels eines ilückstellimpulses Λ
durchgeführt, der am Ende jedes vollständigen,Zyklusses der Multiplizierschaltung 3 erzeugt wird und welcher dazu verwendet wird, die Phasenverrisgelungseinrichtung PL·
und den Frequenzko-a^arator FC auf die gleichen Anfangsbedingungen
zurückzustellen. Frequenzen mit Zwischenwerten werden deshalb im Zähler wie definierte Werte
unter den tatsächlichen .fert gespeichert.
Die Phasenverriegelungseinrichtung PL und der Frequenzkcraperator
FC bilden zusanraen die Frequenzein-rangseinheit
C.
Der Abrundungsprozeß und die digitale Filterung führen,
wenn sie In Kombination angewendet werden, zu einem Fehler
von einen einzigen Bit, der auf das untere Ende der Skala
beschränkt ist. 3er Fehler beeinflußt also η irgendwie
Genauigkeit. Der Fehler entsteht, weil dann, wenn ein
einzelnes Bit In Zähler A gespeichert ist, die .-IuItI-plizierschaltung'
B nur einen einzigen Rückkopplungsimpuls an das digitale Filter abgeben kann, ehe es zurückgestellt
wird. Dieser einzelne Impuls reicht nicht aus, die Ausgabe einer Ausgangsgrösse art Frequenzkomperat or FC zu erzeugen»
Der Zähler kann deshalb nicht auf O zurückkehren und ist
deshalb auf einen Minimalwert* von einen 3it begrenzt» Oa
die meisten Wandler, die ein Frequenzausgangssignal er« zeujen, wie dies beispielsweise bei Laufradströmungsinessemder
Fall ist, nicht bis zur Frequenz O heruntergehen, ist diese Begrenzung des Zählers norvnalervseiae ohne» Folgen.
909840/1123
8AD ORfGiNAL
8AD ORfGiNAL
Fig. 13 zeigt einen Frequenzwerte in digitale 'Werte urawandlenden
Umsetzer für eine zweiphasige Eingangsgrösse. Jiese Ausführungsform stellt eine Abwandlung der Ausfuhrungsform
ge:näß Fig. 10 dar. Getrennte Sätze von Torschaltungen PSl und PS2 für die Auswahl und Kaabi- ,
nation von Impulsfolgen sind hier in der binären Irapulsfrequenz-Multiplizierschaltung
D für zwei Phasen vorgesehen. Die Signale von diesen beiden Torschaltungssätzen
PSl und PS2 werden als Eingangsgrössen dem Frequenzkomparator
und dem digitalen Filter FC eingegeben. Die zweiphasige .lultipllzierschaltung B wurde 1λ einzelnen
im Zusammenhang mit den Fig. 7 bis 9 beschrieben. Sie kann für jede gewünschte Zahl von Phasen erweitert werden.
Die Schaltung gemäß Fig. 13 kann auch zum Eichen oder
Einstellen einer O-Skala der Ausgangsgrösse im Gvaykode
für einen Computer verwendet werden. Zu diesem Zwacke
kann der Frequenzmesser, der Multiplizier schaltung B so
ausgebildet sein, daß er erhöhte O-Signale aus eines
Frequenzbereich von beispielsweise 5 000 bis 6 000 Zyklen aufnimmt und eine entsprechende Ausgangsgrösse im Graykode
erzeugt, deren Skala beispielsweise von 0 bis 1 000 erreicht. Man erreicht dies durch die Verwendung der
mehrphasigen Einrichtung, die durch die zweite und die folgenden Phasen zur Verfügung steht, weiche von der
Multiplizierschaltung B erhältlich sind. Mit anderen Worten gesagt wird ein O-Erhöhungs- oder Bezucrssiqnal,bei dem es
sich im ein nicht koinzidantes Signal handelt, von der
zweiten oder folgenden Phase der mehrphasigen Einrichtung
in die Rückkopplungsimpulsleitung der ersten Phase oder Uauptphase von den zugeordneten Torschaltungen zur Iinpuisfrequenzauswahl
und Kombination als Eingangsgrösse in cnn
909846/1128
BAD ORIGfÄ-· ": :<X*
Frejuenzkomparator und das digitale Filter eingespeist.
Der Umsetzer ge;näß den Fig. 10 bis 13 kann für die Umsetzung
analoger Spannungssignale in digitale Signale durch eine
erste Umsetzung der analogen SpannungsSignaIe in Frequenzsignale
mittels bekannter Einrichtungen angepaßt werden,
die Frequenzsignale werden dann mit einer Au3führungsform
des Umsetzters gemäß den Tig. 10 bis 13 in digitale Signale
umgewandelt.
Der Umsetzer gemäß den Fig. 10 bis 13 kann,wie Fig. 14
zeigt, dazu verv/endet werden, verschiedene gemessene
variable Grossen H in parallele digitale Signale im Graykode umzusetzen . Solche Umsetzer können durch
schaltende Verknüpfungstorschaltungen parallel zu einer gemeinsamen Adresse CA und einer Datenvielfachleitung DH
(Eingang und Ausgang) eines Computers geschaltet verden. Jie schaltenden Verknüpfung3torschaltungen bilden die Umsetzerwähler
JU und verbinden den Ausgang der zugeordneten
Eingangs- oder Ausgangseinrichtung IJ bzw. OD mit der Datenvielfachleitung
auf Grund des Empfangs einer Adresse auf der Adressenvielfachleitung AH, wie 3ies Fig. 14 zeigt.
Der Computer kann deshalb jeden beliebigen dieser Umsetzer
auf Befehl abfragen, in-dem die zugeordnete Adress erzeugt und über die Adressen-Vielfachleitung AK in derselben
ifeise übertragen wird,in der interne Computerspeicherstellen
adressiert und abgefragt werden.
-4ethode der Kopplung des Computers mit einer iJetriebs
anlage mittels asynchroner üateneinjangseinrichtungen überwindet
die den üblichen .lethoden eigenen Synchronisationsprobleme und ergibt eine flexible Installationstechnik.
Außerdem vereinfacht sie sowohl die Bauelemente als auch die Projrammierungsarfordsrnissc.
909846/1128
Claims (20)
- PatentansprücheUmsetzer zur Erzeugung ständig zur Verfügung stehender Ausgangssignale in digitaler Form aufgrund von Eingangsgrößen in Form von Frequenzen, gekennzeichnet durcha) einen ersten Impulszähler (A, Fig. 2, Fig. 5), der mehrere bistabile Bauelemente (Fx, Fa bis Fg) in einer die Ausgangsgröße im Graykode abgebenden Schaltung besitzt, wobei die bistabilen Bauelemente zur Umsetzung der Eingangsgröße vom Graykode in einen Binärkode mit Exclusiv-ODER -Verknüpfungsgliedern (ji) verbunden sind, sowie eine Einrichtung zur Erzeugung eines Paritätssignals (PAR) aufgrund der Ausgangsgröße im Binärkode und eine Einrichtung zur Zuführung des Paritätssignals zu den bistabilen Bauelementen aufweist,b) eine binäre Impulsfrequenz-Multiplizierschaltung (B, Fig. 7 bis 9), die direkt mit dem ersten Impulszähler (A) gekoppelt ist und mehrere bistabile Bauelemente (Fx, Fa bis Fc) besitzt» die zu einem zweiten, die Ausgangsgröße im Graykode abgehenden Impulszähler zusammengeschaltet sind, sowie eine Einrichtung (G1 bis G7), durch welche die an den Eingängen dieser bistabilen Bauelemente (Fa bis Ff) ankommenden Impulse zu einer gemeinsamen Ausgangsimpulsleitung über einzelne,zugeordnete Impulsfrequenzauswähltorschaltunfien (Gj bis G7) zugeleitet werden, wobei die Erregung der entsprechenden Auswähltorschaltungen eine Ausgangs impuls folge auf der Ausgangsimpulsleitung erzeugt, deren mittlere Impulsfolgefrequenz ein gewählter Bruchteil der mittleren Irapulsfolgefrequenz der über eine Eingangsinpulsleitung dem zweiten Zähler zugeführten Eingangsimpulse ist.909846/1128BAD ORIGINALc) einen Frequenzkomparator CC), der die dem Umsetzer zugeführten Eingangsfrequcnzsignale sowie Rüclckopplungssignale in Impulsform von der Multiplizierschal tun β (B) empfängt und Ausgangssignale an den ersten Zähler (A) liefert, wobei die Folgefrequenz der Rückkopplungssignale der Frequenz der Ausgangsgrößen im Graykode des ersten Zählers (Λ) proportional ist, so daß die Ausgangsgröße des ersten Zählers (A) im. Graykode die Ausgangsgröße des Umsetzers (A, B, C) in digitaler Form bildet.
- 2) Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß das Eingangsfrequenzsignal im Komparator (C) mit zwei oder mehr Rückkopplungsfrequenzsignalen verglichen wird, um ein ständig zur Verfügung stehendes Ausgangsfrequenzsignal des Komparators in einen bestimmten Bereich zwischen den Werten O und einem Maximalwert für die Speisung des ersten Zählers (A) zu erzeugen, wobei das Ausgangsfrequenzsignal des Komparators entsprechend der mit O bezeichneten Ausgangsgröße des ersten Zählers einen endlichen Wert besitzt.
- 3) Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Rückkopplungsfrequenz und eventuell vorhandene weitere Rückkopplungsfrequensen von einer mehrphasigen Multiplizierschaltung (Fig. 8 und 9) abgeleitet sind.
- 4) Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß die zweite Rückkopplungsfrequenz und eventuell vorhandene weitere Rückkopplungsfrequenzen von einer äußeren Quelle abgeleitet sind«909846/1128BAD ORIQiNAl,
- 5) Unisetzer nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die bistabilen Bauelemente (Fx, Fa bis Ff) jedes Zählers (A, P, S-) zu einer Kaskade zusammen^eschaltet sind,
- G) Umsetzer nach Anspruch 5, dadurch gekennzeichnet, daß jeder Zähler (A1 P, S-) mehrere Stufen besitzt^ von denen jede ein bistabiles Bauelement aufweist und mit der nächsten Stufe durch eine Ionische Verknüpfungsschaltunn (& , Α., A2) verbunden ist, wobei jede Verknüpfungsschaltung mit der geneinsamen Impuls le it ung und mit den übrigen Verknüpf ungsschaltungen über eine Richtungssteuerungsleitung verbunden ist.
- 7) Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß die logischen Verknüpfungsschaltungen (& , A-, A2) die logische Ausgangsgröße "0", wenn alle Eingangsgrößen "1" sind, und die logische Ausgangsgröße "1" unter allen anderen Ausgangsbedingungen erzeugen.
- 8) Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß jede logische Verknüpfungsschaltung (& , A-, A-) NAND-Torschaltungen oder NOR-Torschaltungen aufweist.
- 9) Umsetzer nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die zweite Stufe (Fa) und alle folgenden einschließlich der vorletzten Stufe identisch ausgebildet sind.
- 10) Umsetzer nach Anspruch 9, dadurch gekennzeichnet, daß das bistabile Bauelement (Fx) in'der ersten Stufe des ersten Zählers (A) durch den Paritätszustand und die Eingangsimpulse gesteuert wird und die bistabilen Bauelemente in909846/1128
BAD ORIGINAL =.der zweiten und allen folgenden Stufen je durch den Paritätszustand, die Eingangsinpulse und den Zustand aller vorhergehenden Stufen gesteuert sind. - 11) Umsetzer nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die bistabilen Bauelemente (Fx, Fa bis Ff) jedes Zählers (A, B) von einer eine Änderung im Aus gangszustand bis zur Beendigung des die Änderung bewirkenden Impulses verzögernden Ilaupt-IIilfs-Type sind.
- 12) Umsetzer nach Anspruch 11, gekennzeichnet durch eine ein Überlaufen durch Addition von Impulsen über eine maximale Zahl hinaus und Subtraktion von Impulsen unter 0 verhindernde Paritätssteucrung durch Torschaltungen (DCU) im ersten Zähler (A),
- 13) Umsetzer nach Anspruch 11, gekennzeichnet durch ein ein Oberlaufen und kontinuierliches Zählen im ersten Zähler (A) erlaubendes zusätzliches bistabiles Bauelement (FX), das ein Signal überträgt, welches eine Umkehrung der Arbeitsweise des ersten Zählers bewirkt.
- 14) Umsetzer nach Anspruch 13, dadurch gekennzeichnet, daß das zusätzliche bistabile Bauelement (FX) mit einer zusätzlichen logischen Verknüpfungsschaltung (A3) zusammengeschaltet ist, welche Eingangssignale von der gemeinsamen Impulsleitung so\*ie der logischen Verknüpfungsschaltung (A2) der vorhergehenden Stufe empfängt, wobei die Ausgangsgröße des zusätzlichen bistabilen Bauelementes (FX) ein Richtuntrssteuerungssignal ist, das mit der Richtungssteuerungsleitung über eine Richtungssteuerungseinheit (DCU) verbunden ist, welche auch das Paritätssignal (PAR) von der Ausgangsgröße im Binärkode empfängt.909846/1128 BAD ORfQINAt.
- 15) Umsetzer nach Anspruch 14, dadurch gekennzeichnet, daß' der erste Zähler (MC) mit einem oder mehreren ähnlichen, zusätzlichen Zählern (SC*t SC^) zusammengeschaltet ist und das Richtungssteuerungssignal vom zusätzlichen bistabilen Bauelement (FX) des ersten Zählers (MC) auch den zusätzlichen Zählern zugeführt wird, welche parallel geschaltet sind und Signale von der Eingangsimpulsleitung erhalten.
- 16) Umsetzer nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß die Torschaltunpen (&) zwischen der Eingangsimpulsleitung und dem Eingang der einzelnen bistabilen Bauelemente (Fa bis Ff) des zweiten Zählers(B) mit Ausnahme des ersten bistabilen Bauelementes (Fx) durch die Zustände aller vorhergehenden bistabilen Bauelemente des zweiten Zählers gesteuert sind,
- 17) Umsetzer nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß die Multiplizierschaltung (B, Fig. 8 und 9) an einen mehrphasigen Taktimpuls generator anschließbar ist und daß die eine Taktphase den zweiten Zähler speist und in derselben Weise wie bei einer einphasigen Multiplizierschaltung Ausgangsimpulsfolgen erzeugt, wohingegen jede zusätzliche Taktphase einem zusätzlichen Satz von Torschaltungen (A.. bis A,) zugeführt wird, die auch durch dieselben Schaltsignale wie die direkt von den Ausgangsgrößen der zugeordneten bistabilen Bauelemente gespeisten Torschaltungen (G1 bis G.) gesteuert werden, jedoch nicht mit der Zählerinpulsleitung verbunden sind, so daß jede der zusätzlichen Torschaltungcn eine weitere binäre Inpulsausgangsgröße für jede Stufe des zweiten Zählers erzeugt, die in Phase909846/1128
BAD ORIGINALmit der zupehörigen zusätzlichen Taktphase liegen, wodurch die MuItipIiζ verschaltung mehrphasige Ausgangsgrößen nit individuell steuerbaren Frequenzen besitzt. - 18} Unsetzcr nach Anspruch 17, dadurch gekennzeichnet, daß die zusätzlichen Torschaltunren (G- bis G7) je eine besondere, eine Verwendung als Impulsfrequenzausv.-ähltorschaltung gestattende Eingangsklorame aufweisen. '"
- 19) Umsetzer nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Multiplizierschaltung aus 'widerständen, Halbleiterdioden und Transistoren aufgebaut ist.
- 20) Umsetzer nach einen der Ansprüche 1 bis 19, dadurch gekennzeichnet, daß er in einen Analog/Digital-Unisetzer einen Analog/Frequenz-Umsetzer als Frequenz/Digital-Umsetzer nachgeschaltet ist.909846/1128 BAD ORJQlNALLeerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB24418/68A GB1271936A (en) | 1968-05-22 | 1968-05-22 | Improvements in or relating to devices for producing output signals in digital form |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1925915A1 true DE1925915A1 (de) | 1969-11-13 |
DE1925915B2 DE1925915B2 (de) | 1978-06-22 |
DE1925915C3 DE1925915C3 (de) | 1979-02-15 |
Family
ID=10211428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1925915A Expired DE1925915C3 (de) | 1968-05-22 | 1969-05-21 | Umsetzer |
Country Status (4)
Country | Link |
---|---|
US (1) | US3609756A (de) |
DE (1) | DE1925915C3 (de) |
FR (1) | FR2009134A1 (de) |
GB (1) | GB1271936A (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2435346B2 (de) * | 1974-07-23 | 1980-08-14 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltung für ein elektronisches Tastenmusikinstrument |
US4251869A (en) * | 1979-05-14 | 1981-02-17 | Fischer & Porter Company | Frequency-to-binary converter |
US6177901B1 (en) * | 1999-02-03 | 2001-01-23 | Li Pan | High accuracy, high speed, low power analog-to-digital conversion method and circuit |
CN111224662A (zh) * | 2019-12-27 | 2020-06-02 | 河源广工大协同创新研究院 | 一种脉冲神经网络编码转换电路 |
-
1968
- 1968-05-22 GB GB24418/68A patent/GB1271936A/en not_active Expired
-
1969
- 1969-05-19 US US825633A patent/US3609756A/en not_active Expired - Lifetime
- 1969-05-21 DE DE1925915A patent/DE1925915C3/de not_active Expired
- 1969-05-22 FR FR6916718A patent/FR2009134A1/fr not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
FR2009134A1 (de) | 1970-01-30 |
US3609756A (en) | 1971-09-28 |
DE1925915C3 (de) | 1979-02-15 |
GB1271936A (en) | 1972-04-26 |
DE1925915B2 (de) | 1978-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2162486A1 (de) | Digital gesteuerter Impulsgenerator | |
DE2514388C3 (de) | Schaltungsanordnung für einen Digital-Analog-Umsetzer | |
DE2648869B2 (de) | Modulator für differentiell phasencodierte Digitaldaten | |
DE2262355C2 (de) | Prozeßregeleinrichtung | |
DE1925915A1 (de) | Umsetzer | |
DE1212142B (de) | Schaltungsanordnung zur Erzeugung mehrerer phasenverschobener Impulszuege | |
DE9212302U1 (de) | Schnittstelle zu Absolutmessgeber für die Wandlung seines Ausgangssignales | |
DE1183723B (de) | Elektronischer Schluesselgenerator | |
DE2337132B2 (de) | Schaltungsanordnung zur Anzeige der Überschreitung wenigstens eines Grenzwertes durch ein digitales, binär codiertes Meßsignal | |
DE1763932B2 (de) | Vorrichtung für eine numerisch arbeitende Programmsteuerung | |
DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
DE2461576A1 (de) | Analog-digital-konverter | |
AT247647B (de) | Zählkette aus elektronischen Schalteinheiten | |
DE1282785B (de) | Phasenmesseinrichtung mit numerischer Messwertverschluesselung | |
DE4136980A1 (de) | Vorrichtung zur veraenderung des tastverhaeltnisses oder der pulszahldichte einer signalfolge | |
EP1612689A1 (de) | Steckplatzerkennung in einem Bussystem | |
DE1163905B (de) | Logische Folgeschaltung aus getakteten bilateralen logischen Vorrichtungen | |
DE1524263B2 (de) | Schaltung zum pruefen eines binaerzaehlers | |
DE2841709C2 (de) | Schaltungsanordnung für aus gleichartigen Kettengliedern modulartig aufgebaute binäre Zähler oder Frequenzteiler für impulsförmige Signale der Nachrichtentechnik | |
DE2410633A1 (de) | Schaltungsanordnung zur umsetzung einer analogen eingangsspannung in einen digitalen ausgangswert | |
DE1524263C (de) | Schaltung zum Prüfen eines Binarzah lers | |
DE2408126B2 (de) | Schnellcodiersystem | |
AT234404B (de) | Verfahren zur Analog-Digital-Umwandlung von Meßwerten | |
DE1231751B (de) | Analog-Digital-Umsetzer | |
EP0737865A2 (de) | Schaltungsanordnung zur digitalen Phasendifferenzmessung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |