DE1800207A1 - Logic circuit with a pair of transistors in a power take-off circuit - Google Patents
Logic circuit with a pair of transistors in a power take-off circuitInfo
- Publication number
- DE1800207A1 DE1800207A1 DE19681800207 DE1800207A DE1800207A1 DE 1800207 A1 DE1800207 A1 DE 1800207A1 DE 19681800207 DE19681800207 DE 19681800207 DE 1800207 A DE1800207 A DE 1800207A DE 1800207 A1 DE1800207 A1 DE 1800207A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- supply voltage
- voltage source
- collector
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
ogische Schaltung mit einem Paar von Transistoren in Stromübernahmeschaltung Die Erfindung betrifft eine logische Schaltung mit einem Paar von Transformatoren, deren emitter über eine gemeinsame Stromeinprägeschaltung mit einem Pol der Versorgungsspannungsquelle verbunden sind, deren Kollektoren über getrennte Kollektorwiderstände mit dem anderen Pol der Versorgunsspanungsquelle verbunden sind, und die je ac den Spannungen an ihren Basen einander entgegengesetzte Schaltzustände einnehmen, wobei das Ausgangssignal an den Kollektoren abgenommen wirde Sind die Kollektorwiderstände nicht genau gleich groß, so sind infolge der verschiedenen Spannungsabfälle an ihnen auch die Kollektorspannungen der Dransistoren in jeweils leitendem Zustand verschieden. Ein derartiger, nicht zu vernachlässigender Unterschied der Kollektorwiderstände ist bei Aufbau der geschilderten logischen Schaltung als integrierter Schalt-!res. Ãnur unter großen Schwierigkeiten zu vermeiden. Es var daher Aufgabe der Erfindung, eine Schaltungsanordnung anzugeben, bei der der Einfluß unterschiedlicher Kollektorwiderstände auf die Ausgangsspannungen sehr stark verringert wird. die erfindung besteht darin, daß die Stromeinprägeschaltung steuerbar ist, und daß eine Vergleichsschaltung vorgesehen ist, die mit den Kollektoren des Paares verbunden ist und die Stromeinprägeschaltung so steuert, daß der Betrag des Unterschiedes der Kollektorspannungen unabhängig vom Schaltzustand ist. ogische circuit with a pair of transistors in current transfer circuit The invention relates to a logic circuit with a pair of transformers, their emitter via a common current injection circuit with one pole of the supply voltage source are connected, the collectors of which are connected to the other via separate collector resistors Pole of the supply voltage source are connected, and the voltages per ac their bases assume mutually opposite switching states, the output signal The collector resistances are not exactly the same large, so are the collector voltages due to the various voltage drops across them of the transistors in each conductive state different. One of those, no The difference between the collector resistances is negligible when building the one described logic circuit as an integrated circuit! Only with great difficulty to avoid. It is therefore the object of the invention to specify a circuit arrangement, where the influence of different collector resistances on the output voltages is reduced very much. The invention consists in that the current injection circuit controllable is, and that a comparison circuit is provided which is connected to the collectors of the Pair is connected and the current injection circuit controls so that the amount of The difference in the collector voltages is independent of the switching state.
Die Erfindung wird im folgenden anhand der Zeichnung, die eine Ausführungsform der Lrfindung zeigt, erläutert.The invention is illustrated below with reference to the drawing, which shows an embodiment the Lrfindung shows explained.
Die Emitter zweier Transistoren 1 und 2 sind über eine gemeinsame Stromeinprägeschaltung, die durch die Eoll2ktoremitterstrecke eines Transistors 3 und dessen Emitterwiderstand 4 gebildet wird, mit dem negativen Pol einer Versorgungsspannungsquelle UB verbunden. Die Kollektoren der Transistoren 1 und 2 sind über Kollektorwiderstände 5 und 6 mit~dem positiven Pol der Versorgungsspannungsquelle verbunden. zingangssignale A bzw. B werden den Basen der Transistoren 1 bzw. 2 zugeführt; die Ausgangssignale C und C stehen an deren hollektoren zur Verfügung. ns ist eine Vergleichs schaltung 7 vorgesehen, deren Aufbau und Verbindung mit der logischen Schaltung im folgenden erläutert wird. Der Kollektor des Transistors 1 ist mit der Basis eines Transistors 8,der Kollektor des Transistors 2 mit der Basis eines Transistors 9 verbunden.The emitters of two transistors 1 and 2 are shared across one Current injection circuit through the Eoll2ktoremitterverbindungen of a transistor 3 and its emitter resistor 4 is formed, with the negative pole of a supply voltage source UB connected. The collectors of transistors 1 and 2 are via collector resistors 5 and 6 connected to ~ the positive pole of the supply voltage source. z input signals A and B are applied to the bases of transistors 1 and 2, respectively; the output signals C and C are available at their collectors. ns is a comparison circuit 7 provided, their structure and connection with the logic circuit in the following is explained. The collector of transistor 1 is connected to the base of a transistor 8, the collector of transistor 2 connected to the base of a transistor 9.
bie Emitter der Transistoren 8 und 9 sind über gleich große Emitterwiderstände 10 und 11 mit dem negativen Pol der Versorgungsspannungsquelle verbunden, gleichzeitig sind die filter der Transistoren 8 und 9 über die Serienschaltung zweier gleich großer Widerstände 12 und 13 miteinander verbunden; die Verbindungsstelle M der Widerstände 12 und 13 ist rAt der Basis des Transistors 3 verbunden. Jie zollektoren der Transistoren 8 und 9 sind zum positiven Pol der Versorgungsspannungsquelle geführt. Über einen Widerstand 14 ist die Basis des Transistors 3 mit dem negativen Pol der Versorgungsspannungsquelle verbunden.The emitters of the transistors 8 and 9 have emitter resistances of the same size 10 and 11 connected to the negative pole of the supply voltage source, simultaneously the filters of the transistors 8 and 9 are the same via the series connection of two large resistors 12 and 13 connected together; the junction M the Resistors 12 and 13 rAt is connected to the base of transistor 3. The collectors of the transistors 8 and 9 are connected to the positive pole of the supply voltage source guided. The base of the transistor 3 is connected to the negative via a resistor 14 Pole of the supply voltage source connected.
Bei den ransistoren 1 und 2 ist das Kollektorpotential des jeweils nicht leitenden Transistors gleich de: des positiven Pols der Versorgungsspannungsquelle. das Kollektorpotential des jeweils leitenden Transistors ist demegegenüber um den Spannungsabfall im entsprechenden Kollektorwiderstand geringer. Am Punkt M wird durch die Transistoren 8 und 9 eine Spannung erzeugt, die (unter Vernachlässigung des Spannungsabfalles an den Basisemitterstrecken der Transistoren 8 und 9) bleich dem arithmetischen Mittel der Kollektorspannungen der Transistoren 1 und 2 ist. Der Punkt M ist, falls erforderlich, unter Zwischenschaltung einer oder mehrerer nicht eingezeichneter Dioden zur Spannungsabsenkung mit der Basis des Transistors 3 verbunden. Die Vergleichsschaltung 7 ist so dimensioniert, daß dann, wenn der Kollektorwiderstand, zum Beispiel 5, des jeweils leitenden Transistors, zum Beispiel 1, seinen Sollwert hat, der Kollektorstrom des ransistors 3 ebenfalls seinen Soilwert hat, so daß art Kollektor des leitenden Dransistors das Ausgangssignal den gewünschten regel hat. Ist infolge Fertigungstoleranzen der Widerstand 5 z.B. zu groß, so ist der Spannungsabfall an ihm zu groß, der Pegel des Signals ar Kollektor des Transistors 1 ist zu niedrig und die Spannung am Punkt M ist ebenfalls niedriger als der Sollwert; dadurch wird der Strom im Transistor 3 verringert und der Spannungsabfall im Widerstand 5 nähert sich dem Sollwert. In analoger Weise wird dann, wenn der-.iollektorwiderstand 5 zu niedrig ist, durch die Vergleichsschaltung 7 der Kollektorstrom des Transistors 3 erhöht.The collector potential of the transistors 1 and 2 is respectively non-conductive transistor equal to de: the positive pole of the supply voltage source. the collector potential of the respective conductive transistor is opposite to the The voltage drop in the corresponding collector resistor is lower. At point M becomes generated by the transistors 8 and 9 a voltage which (neglecting the voltage drop across the base-emitter lines of transistors 8 and 9) is pale is the arithmetic mean of the collector voltages of transistors 1 and 2. The point M is, if necessary, with the interposition of one or more Diodes not shown to lower the voltage with the base of the transistor 3 connected. The comparison circuit 7 is dimensioned so that when the Collector resistance, for example 5, of the respective conducting transistor, for example 1, has its nominal value, the collector current of transistor 3 also has its soil value has, so that kind of collector of the conductive transistor, the output signal is the desired rule has. If the resistance 5 is too large due to manufacturing tolerances, for example the voltage drop across it too great, the level of the signal ar collector of the transistor 1 is too low and the voltage at point M is also lower than the setpoint; this reduces the current in transistor 3 and the voltage drop in resistor 5 approaches the target value. In an analogous manner, if the collector resistance 5 is too low, the collector current of the transistor through the comparison circuit 7 3 increased.
s ist leicht einzusehen, daß die Vergleichsschaltung 7 sowohl dann, wenn nur einer der Kollektorwiderstände 5 oder 6 vom Sollwert abweicht, als auch dann, wenn beide Widerstände vom Sollwert abweichen, den Transistor 3 so steuert, daß Unterschiede in der Kollektorspannung der Jeweils leitenden Transistoren 1 und 2 vermindert weraen.It is easy to see that the comparison circuit 7 both then if only one of the collector resistances 5 or 6 deviates from the setpoint, as well as then, when both resistors deviate from the nominal value, the transistor 3 controls so, that differences in the collector voltage of the respective conductive transistors 1 and 2 are reduced.
auch unterschiedliche Kollektorspannungen, die von unterschiedlichen Eigenschaften der Transistoren 1 und 2 oder von einer unterschiedlichen Belastung der Signalausgänge C und C herrühren, werden durch die erfindungsgemäße Anordnung einander angeglichen.also different collector voltages by different ones Properties of transistors 1 and 2 or from a different load of the signal outputs C and C are caused by the arrangement according to the invention aligned with each other.
Zweckmäßigerweise wird die Vergleichsschaltung 7 als integrierte Schaltung aufgebaut. In diesem Fall werden die Schalteler;icnt- der Vergleichsschaltung 7 ähnliche toleranzen aufweisen wie die logische Schaltung, deren Toleranzen kompensiert werden solien. Dadurch wird Kompensationseffekt zwar etwas verringert, jedoch nicht aufgehoben.The comparison circuit 7 is expediently an integrated circuit built up. In this case, the switches; icnt- of the comparison circuit 7 have similar tolerances as the logic circuit, whose tolerances are compensated should be. This reduces the compensation effect somewhat, but not canceled.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681800207 DE1800207A1 (en) | 1968-10-01 | 1968-10-01 | Logic circuit with a pair of transistors in a power take-off circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19681800207 DE1800207A1 (en) | 1968-10-01 | 1968-10-01 | Logic circuit with a pair of transistors in a power take-off circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1800207A1 true DE1800207A1 (en) | 1970-05-14 |
Family
ID=5709154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19681800207 Pending DE1800207A1 (en) | 1968-10-01 | 1968-10-01 | Logic circuit with a pair of transistors in a power take-off circuit |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE1800207A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0583688A1 (en) * | 1992-08-18 | 1994-02-23 | Siemens Aktiengesellschaft | Digital current switch |
-
1968
- 1968-10-01 DE DE19681800207 patent/DE1800207A1/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0583688A1 (en) * | 1992-08-18 | 1994-02-23 | Siemens Aktiengesellschaft | Digital current switch |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3713376A1 (en) | COMPARATOR WITH EXTENDED INPUT CURRENT VOLTAGE RANGE | |
DE1487340B2 (en) | AS INVERTER ACTING TRANSISTOR AMPLIFIER WITH DEGREE OF AMPLIFICATION INDEPENDENT OF TEMPERATURE AND SUPPLY VOLTAGE FLUCTUATIONS | |
DE2416534C3 (en) | Transistor circuit for reversing the direction of current in a consumer | |
DE1907669B2 (en) | Temperature-compensated emitter-coupled circuit arrangement | |
DE2924171C2 (en) | ||
EP0119655B1 (en) | Level adaptation circuit | |
DE1800207A1 (en) | Logic circuit with a pair of transistors in a power take-off circuit | |
DE2230751A1 (en) | DIGITAL CIRCUIT | |
DE3712998C2 (en) | ||
DE3801530C2 (en) | ||
DE2903659A1 (en) | MONOLITHICALLY INTEGRATED LOGIC CIRCUIT | |
EP0029480A1 (en) | Emitter follower logic circuit | |
DE1246027B (en) | Logical circuit made up of two transistors connected in a power takeover circuit | |
DE2363735A1 (en) | Driver for logic switching cct. - sender and receiver gates are connected to data collecting line | |
EP0848499B1 (en) | Circuit arrangement for a memory cell in a D/A converter | |
DE3418191C2 (en) | ||
DE1904788C3 (en) | Electrical circuit arrangement with at least two signal outputs | |
EP0343719B1 (en) | Signal-generating circuit | |
DE1135040B (en) | Transistor switch with several transistors in series | |
DE1139546B (en) | Relayless delay circuit with transistors | |
DE1946520C3 (en) | Circuit arrangement for dynamic horizontal and vertical green and red convergence correction | |
AT203059B (en) | Electronic switch | |
DE2019375C3 (en) | Arrangement for correcting the temperature response of varactor diode circuits, especially in the case of key circuits for programmed frequency selection in radio and television sets | |
DE1904650B2 (en) | Logic level matching cct with complementary outputs - has two extra matching transistors cross-coupled, collector to base | |
EP0357815A1 (en) | Switchable constant current source for I2L gates |