DE1799012C3 - Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner - Google Patents
Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen RechnerInfo
- Publication number
- DE1799012C3 DE1799012C3 DE1799012A DE1799012A DE1799012C3 DE 1799012 C3 DE1799012 C3 DE 1799012C3 DE 1799012 A DE1799012 A DE 1799012A DE 1799012 A DE1799012 A DE 1799012A DE 1799012 C3 DE1799012 C3 DE 1799012C3
- Authority
- DE
- Germany
- Prior art keywords
- program
- flip
- flops
- partial
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/22—Static coding
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318522—Test of Sequential circuits
- G01R31/318525—Test of flip-flops or latches
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/32—Monitoring with visual or acoustical indication of the functioning of the machine
- G06F11/324—Display of status information
- G06F11/325—Display of status information by lamps or LED's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/02—Digital computers in general; Data processing equipment in general manually operated with input through keyboard and computation using a built-in program, e.g. pocket calculators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/02—Input arrangements using manually operated switches, e.g. using keyboards or dials
- G06F3/0227—Cooperation and interconnection of the input arrangement with other functional units of a computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
- G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
- G06F9/4482—Procedural
- G06F9/4484—Executing subprograms
- G06F9/4486—Formation of subprogram jump address
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
- G09G1/14—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible
- G09G1/18—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows the beam tracing a pattern independent of the information to be displayed, this latter determining the parts of the pattern rendered respectively visible and invisible a small local pattern covering only a single character, and stepping to a position for the following character, e.g. in rectangular or polar co-ordinates, or in the form of a framed star
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/084—Diode-transistor logic
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Quality & Reliability (AREA)
- Human Computer Interaction (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Calculators And Similar Devices (AREA)
- Input From Keyboards Or The Like (AREA)
- Electronic Switches (AREA)
- Storage Device Security (AREA)
- Power Sources (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung betrifft eine Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und
Teilprogramm-Schritten in einem elektronischen Rechner mit einem Ein- und Ausgabegerät, einem Speicher
und einem Prozessor, wobei der Prozessor ein Steuerwerk und ein Rechenwerk mit Registereinrichtung
besitzt, so daß verschiedene Berechnungen in Form von Teilprogrammen und eine Vielzahl verschiedener
Befehle als Teilprogramm-Schritte ausgeführt werden können.
Aus dem Buch ^Digitale Rechenanlagen« von Speiser, zweite Auflage 1965, Seiten 242 bis 245,
insbesondere Figur 201, Springer Verlag, ist ein Operationssteuerwerk bekannt, bei welchem der jeweils
in einem Register R gespeicherte Befehl in einer Entschlüsselungsschaltung decodiert wird zur Steuerung
einer Matrix A aus ODER-Gattern, weiche ein Rechenwerk entsprechend steuert. In Abhängigkeit von
den Befehlen der Entschlüsselungsschaltung, des Rechenwerks und einer zweiten Matrix B aus GDER-Gattern
wird über eine Verzögerungseinrichtung, welche die Verai beitungsgeschwindigkeit der von der Matrix A
abgegebenen Befehle berücksichtigt, ein neuer Befehl in das Register R eingespeichert, so daß ein neuer
Steuerungszyklus eingeleitet wird. Nachteilig ist bei diesem Operationssteuerwerk, daß die Anzahl der
Ausgänge des Entschlüßlers recht hoch ist, nämlich gleich der Anzahl von Mikrobefehlsschritten, die in allen
Maschinenbefehlen zusammen vorkommen, vgl. 243 unten.
Der Erfindung liegt die Aufgabe zugrunde, die Registereinrichtung eines derartigen Rechners so zu
strukturieren, daß der Befehlssatz und die Logikschaltung zu dessen Verarbeitung vereinfacht werden.
Ausgehend von einer Registereinrichtung der genannten Art wird diese Aufgabe erfindungsgemäß
dadurch gelöst, daß die Registereinrichtung einen ersten Satz von Flipflops enthält zur Speicherung einer ein
bestimmtes auszuführendes Teilprogramm bezeichnenden Binärkombination, welche am Ende eines Teilprogramms
geändert wird bei einem Signal vom Steuerwerk und in Abhängigkeit von Befehlen von anderen
Funktionseinheiten des Prozessors oder des Eingabegeräts, wenn ein anderes Teilprogramm bezeichnet wird,
das ausgeführt werden soll, und die Registereinrichtung einen zweiten Satz von Flipflops enthält zur Speicherung
einer einen bestimmten auszuführenden Teilprogrammschritt bezeichnenden Binärkombination, die
geändert wird, bei dem Signal vom Steuerwerk und in Abhängigkeit von Befehlen von anderen Funktionseinheiten
des Prozessors oder des Gingabegeräts, wenn ein anderer zu durchlaufender Teilprogrammschritt bezeichnet
wird. Durch die intensive Strukturierung der Registereinrichtung und den Aufbau aller Befehle aus
einem relativ kleinen Satz von Grundbefehlen werden jeweils nur die Logikgatter aktiviert, welche zu einem
einzigen der Vielzahl von Teilprogrammen gehören, und zwar nur insoweit, als diese energieverzehrenden
Gatter zur Ausführung eines bestimmten Teilprogrammschrittes innerhalb des ausgewählten Teilprogramms
erforderlich sind. Es werden also nicht einfach
alle Zustände aller Teilprogramme gleichartig codiert, sondern einerseits Logikelemente zur Bezeichnung der
Teilprogramme und andererseits diesen untergeordnete Logikelemente zur Bezeichnung der verschiedenen
Betriebszustände innerhalb jedes Teilprogramms vorgesehen. Diese Strukturierung der Registereinrichtung
ergibt eine entsprechende Unterteilung des Informationsflusses, wodurch die Codewörter und die für diese
benötigte Anzahl von Speicher- und Verbindungselementen wesentlich kleiner werden. Würde demgegenüber
jeder Befehl jedes Teilprogramms aus einem Festwertspeicher entnommen, so würde dieses zu einer
unnötigen Aufblähung der Schaltungsanordnung führen, wobei große Teile der Befehle identisch wären.
Das Konzept der zweistufigen Befehlsstruktur läßt sich vorteilhaft gemäß den Ansprüchen 2 und 3
weiterentwickeln zur Vereinfachung der Codes, welche für mehrere Teilprogramme gemeinsame Unterprogramme
aufrufen und die Rückkehr in die gewünschten Programmzustände beim Anschluß des gemeinsamen
Unterprogramms bewirken. Gegenüber der Gesamtzahl der Logikzustände, in welche das Programm nach
Ausführung eines für mehrere Teilprogramme gemeinsamen Unterprogramms zurückkehren könnte, wird
also durch den Aufbau der Registereinrichtung nur eine begrenzte Anzahl von Rückkehrstellen zugelassen,
wodurch ein vereinfachter Rückkehrcode verwendet werden kann.
Die Erfindung wird anhand eines bevorzugten Ausführungsbeispiels unter Bezugnahme auf die 21eichnung
erläutert. Es stellen dar:
F i g. 1 ein Übersichtsblockdiagramm, aus welchem der allgemeine Aufbau eines Rechners mit einer
Registereinrichtung gemäß der Erfindung hervorgeht;
F i g. 2 eine Schaltungsanordnung, welche die Strukturierung des Rechenwerks in Verknüpfungsglieder zur
Bezeichnung von Teilprogrammen und Verknüpfungsglieder zur Bezeichnung von Zuständen innerhalb eines
Teilprogramms zeigt.
Die Eingabe von Information in den Rechner erfolgt ausschließlich über von Hand betätigbare Datentasten.
Jeder Taste ist eine spezielle, aus fünf Bits bestehende Codekombination zugeordnet, die durch eine Dioden-Codiermatrix
erzeugt wird. Ein Teilprogramm wird durch eine Folge von Flipflop-Zuständen gesteuert, die
einen gewünschten Funktionsablauf bewirken, z. B. eine algebraische Addition oder Subtraktion, Komplementbildung,
Multiplikation, Division, Dateneingabe, Anzeige, Normierung usw. Diese Teilprogramme entsprechen
Mikroprogrammen bei digitalen Großrechnern.
Aufbau
Der in F i g. 1 schematisch dargestellte elektronische Teil des Rechners enthält ein Steuerwerk V, einen
Teilprogrammdecodierer U, eine Teilprogramm-Schrittschaltung W, einen Speicher X mit wahlfreiem
Zugriff, Flipflop-Register Z, Eingangsleitungen und Ausgangsleitungen.
Die logischen Operationen werden in dem Rechner dadurch ausgeführt, daß Flipflop-Eingangsleitungen M
in geeigneter Reihenfolge durch die Teilprogramm-Schrittschaltung W gesteuert werden. Diese hat zwei
Aufgaben:
Sie bestimmt erstens die interne Aufeinanderfolge der Vorgänge durch Steuerung einer Gruppe von acht
Adressen-Flipflops, nämlich einem ersten Satz PFFvon
Flipflops F03, F02, FGl und FOO und einem zweiten Satz SFF von Flipflops F13, F12, FIl und FlO. Die
Teilprogramm-Schrittschaltung W steuert die übrigen Flipflops entweder direkt, also über deren Eingangsleitungen,
oder indirekt über solche Befehle, welche ihrerseits durch logische Verknüpfung von Befehlen der
Teilprogramm-Schrittschaltung mit Befehlen von anderen Funktionseinheiten entstehen (vergl. Seite 5, letzter
Absatz). Die Befehle, die mit anderen Befehlen zusammenhängen, müssen schließlich zu einem Befehl
führen, der Flipflop-Eingänge steuert
Vier der Flipflops, die den internen Ablauf steuern, dienen als Eingänge für den Teilprogramm-Decodierer
mit dessen Treiberstufen. Die 16 möglichen Kombinationen der Zustände dieser vier Flipflops F03 bis FOO
werden decodiert, und die zugehörige Treiberstufe (siehe Fig.2) adressiert eine von 16 Teilprogramm-Treiberleitungen
50000 bis 51111. Die adressierte Treiberleitung wird an den positiven Pol der Betriebsspannungsquelle
angeschlossen. Die übrigen 15 Teilprogramm-Treiberleitungen
befinden sich dagegen auf einem Potential in der Nähe von null Volt Eine typische
Teilprogrammdecodier- und Treiberstufe A ist in F i g. 2 dargestellt. Die Treiberstufe wird durch ein Signal
YLCY freigegeben, das aus dem Steuerwerk stammt Wenn das Signal YLCY den Wert Null (»falsch«) hat,
werden alle Tulprogramm-Treiberleitungen abgeschaltet Die Buchstaben F oder ffvor der Ordnungszahl der
Flipflops bezeichnen das I- bzw. O-Ausgangssignal des
betreffenden Flipflops.
Die Ausgangssignale der übrigen Flipflops (F 13, F12,
FIl, FlO), die den internen Funktionsablauf innerhalb
eines Teilprogramms bestimmen, werden in Freigabegattern decodiert, die dazu dienen, die von den
Teilprogramm-Treiberleitungen über die Widerstände B in F i g. 2 kommenden Signale zu klemmen, also auf
einem bestimmten Wert zu halten. Es sind 80 Freigabegatter vorgesehen, die Flipflop-Ausgangssignale
F13, F12, F11 und F10 verknüpfen. Ein typisches
Freigabegatter G0210 ist in dem in Fig.2 mit C
bezeichneten, gestrichelten Rechteck dargestellt. Solche Gatter, auf die noch näher eingegangen wird,
werden in dem Rechner häufig verwendet. Der größte Teil des Funktionsablaufes eines Teilprogramms wird
direkt durch die Teilprogramm-Treiberstufen und die Verknüpfung der Signale F13, F12, FIl und FlO durch
die Freigabegatter bewirkt. Es wird später noch gezeigt werden, wie die Zustände der übrigen Flipflops für
andere Freigabegatter verwendet werden, die in Kombination mit den Freigabegattern für die Signale
F13, F12, FIl und FlO den internen Funktionsablauf bestimmen.
Die zweite Aufgabe der Teilprogramm-Schrittschaltung besteht darin, die verbleibenden Flipflops entweder
direkt über deren Eingänge, oder indirekt über Befehle zu steuern. Anhand von F i g. 2 sei erläutert, wie
ein typischer Befehl ausgeführt wird. Angenommen die Treiberleitung 50101 und das Freigabegatter G 0210
seien adressiert. Der auch den Widerstand B durchfließende Strom fließt dann zur ßpfehlstreiberstufe D.
Dementsprechend wird eine IESF-Befehlstreiberleitung
(IESF = Instruction Exchange Sign and Fifty) an +15 V angeschlossen, und es fließt Strom durch die Widerstände
2E. Die Logik für diesen Befehl bewirkt dann, daß die Inhalte ejnes Flipflops F50 und eines Flipflops F24
gegeneinander ausgetauscht werden.
Jede der Flipflop-J-K-Eingangsleitungen oder jeder
der Befehle kann an eine Teilprogramm-Treiberleitung
I·· r |
1799 | 5 | Zuordnung und hauptsächlicher Verwendungs | Finsneichern des auf F20 austretenrlen | 5 | 012 1 |
angeschlossen und ausgeführt werden, wenn die | zweck der Flipflops | Bits in F50. | 6 I | |||
§ | Freigabebedingungen erfüllt sind. | ziffer gemäß der folgenden Konvention I | ||||
K | Auf diese Weise ist jederzeit eine vollständige | Erster Satz von Hipflops (PFF) zur Identifi | ICAL — Aufruf eines Teilprogrammes. Der Befehl | geändert wird: t | ||
I'- | Steuerung des Rechners möglich. | zierung von Teilprogrammen | ICAL bewirkt, daß folgende Vorgänge | 10 | I | |
Eine kurze Beschreibung aller Flipflops, Befehle und | gleichzeitig ablaufen: | FlO =1 FlO = 0 I | ||||
Freigabegatter folgt. | Zweiter Satz von Flipflops (SFF) zur Identifi | a. 1111 -SFF | Do -D9 Do-El f | |||
I | zierung von Zuständen innerhalb der Teilpro | b. (SFF) - BFF | D9 -Do El-Do § | |||
·> | gramme | c. 110-F43, F42, F41 | 15 | Eo -El D9 -Eo I | ||
ΐ | d. 1200 - CFF (1,0,0) - /33, /"33, F3Q | El-Eo Eo -D9 '" | ||||
S | Bit-Flipflops (BFF), die als Datenregister ver | e. ISTO | k | |||
ψ; ■■
I- * |
00 | wendet werden, um Information im Kernspei | ICCF - BewirktdaßiCTFOvonderhöchstenStelle | Der Befehl ICCF bewirkt praktisch, daß 1 | ||
i | 01 | cher zu speichern oder aus diesem herauszu | AiSD oder niedrigsten Stelle LSD der Man | in F30, F31, immer und in F32, wenn FlO = 0 4 | ||
U λ 03 |
lesen | tisse oder des Exponenten bzw. der Kenn- | 20 | ist, die Komplemente gebildet werden. i | ||
10 | 5./C40 - Komplementbildung in F40. | | |||||
1 1 | Zeichen-Flipflops (CFF) zur Angabe von Zei | 6./C41 — Komplementbildung in F41. | | ||||
12 | chenadressen im Kernspeicher | 7. IDBF - Dekrementierung von BFF, 8-4-2-1 Binär- f | ||||
13 | 25 | zyklus, d.h. 17S—O8 zyklisch. J | ||||
i! | 20 | 8. IDCF — Dekrementierung von CFF im binärem 1 | ||||
21 | Zyklus, I | |||||
I | 22 | Wort-Flipflops (WFF) zur Angabe der Wörter | 9. IDDL - Anzeigedecodierung - linke Hälfte des | | |||
I | 23 | von Registern des Kernspeichers | 30 | E-Musters. | | ||
"i ? |
24 | 10. IDDR - Anzeigedecodierung - rechte Hälfte des | | ||||
30 | Zwischen-Flipflops (TFF), die als Pufferspei | Ε-Musters. | | ||||
31 | cher zur zeitweiligen Aufnahme von Informa tion, z.B. von Übertragsbits während einer Addition, dienen |
11. IDHD - Untere Spur in der Kathodenstrahlröhre. | | ||||
32 | Speicher-Flipflops (MFF), die den Kernspei- | 12. IDHL — Spur links in der Kathodenstrahlröhre. | | ||||
t | 33 •χ λ |
cherzyklus bestimmen. | 35 | 13. IDRD - Wiederherstellen der unteren Spur in der sj | ||
J 4 | Kathodenstrahlröhre. | | |||||
I | 40 | 40 | 14. IDRL - Wiederherstellen der linken Spur in der | | |||
• 41 | Befehle | Kathodenstrahlröhre. | | ||||
- | 4 L | 15. IDRR — Wiederherstellen der rechten Spur in der I | ||||
50 | IACE - Strahl (Spur) der Kathodenstrahlröhre | Kathodenstrahlröhre. | | ||||
rf ΐ |
51 | »ein«. | 45 | 16. IESF - Austausch zwischen F50 und F24. I | ||
60 | 17. HBF - Erhöhung (Increment) von BFF, Zählung f 0-9 in 8-4-2-1 zyklisch. 1 - F50, wenn von | 9 nach 0 gezählt, d. h. ein Übertrag bei der | |
|||||
61 | 2. IBRS - Verschieben der Information in den Bit- Flipflops BFF um eine Stelle nach rechts, dabei Einschieben einer Null in F2A und |
Addition verwendet wird. f | ||||
62 | 18. HCF - Erhöhung von CFF. Zählung 0-178 zy- I | |||||
* | 63 | klisch. 1 | ||||
50 | 19. IJBF - 1111 - F23, FIl, FIl, FlQ. \ | |||||
3. | 20. IKBF - 0000 - F23, F22, F21, F20. | | |||||
1. | 21. IRDR - Speicher in SFFLesen und Wiederherstel- I | |||||
55 | len. I | |||||
22. IRTN - Dient zur Rückkehr von einem befohle- 1 nen Teilprogramm zu befehlenden Teil- | |
||||||
programm. Der Befehl IRTW bewirkt, daß fs die folgenden Operationen gleichzeitig | durchgeführt werden: fi |
||||||
a. \Wi-tft i | ||||||
60 | b. 1200 - CFF(IOO) - F33, F31, F30 | | |||||
4. | c. 1111-5FF I | |||||
d. 110-F43, F42, F41 % | ||||||
e. IRDR : | ||||||
65 | ||||||
23. ISTO - Inhalt von SFFin Kernspeicher speichern. ί | ||||||
24. ITBS - (BFF) - SFF. I | ||||||
25. ITKB - Tastencodes - Bit-Flipflops. | | ||||||
26. LTRA - Transfer zwischen Teilprogrammen. | | ||||||
27. ITSB - (SFF) - BFF, FlA ungeändert. | | ||||||
28. LTVF - Transfer Vektor-Decodierung (F24 =1). \ | ||||||
29. ITVE - Transfer Vektor-Decodierung (F25 = 0). 5 | ||||||
Freigabegatter
Bei der vorliegenden Maschine werden 80 Freigabegatter verwendet, die durch ternäre Zahlen von GOOOO
bis G 2221 durchnumeriert sind. Die ternäre Ziffer 0 bedeutet, daß ein Eingangssignal dem 0- oder E-Zustand
eines Flipflops entspricht, während die Ziffer »1« den 1 oder F-Zustand des Flipflops angibt. Die Ziffer 2
bedeutet, daß das der betreffenden Ziffernstelle entsprechende Flipflop für das betreffende Gatter nicht
verwendet wird. Die Ziffern bezeichnen, beginnend mit der höchsten Stelle, die Eingangssignale von den
Flipflops 13, 12, 11 und 10. Das Gatter C 0210 ist dementsprechend an die Leitungen £13, FIl und £10
angeschlossen. Die Gatter sind durch die unten angegebenen logischen Gleichungen definiert. Für das
Gatter G 0210 lautet diese Gleichung:
G0210 = £13 · FIl · £10
Das Gatter Cin F i g. 2 zeigt, wie das Gatter G 0210 in der Praxis verdrahtet ist.
Außer den erwähnten 80 Freigabegattern werden noch die folgenden speziellen Freigabegatter verwendet:
Spezielle Freigabegalter
1. YBFN - (BIT) = 9,„ d.h. 2 100 1
2. YBFU - (BFF) -- /,„ d.h. 2 0 0 0 1
3. YBFZ - (BFF) = 0 d. h. 2 0 0 0 0
4. YDNE - (CEF) = A,
5. YEOD - Ende der Anzeige
6. YEZR - (CFF) = En
7. YKDN - Taste gedruckt
8. NKDN - Taste nicht gedruckt
9. YLSD - (CFF) = Eo oder Do
10. YLCY - logischen Zyklus durchführen
W. YMOD - Multiplikation- oder Divisionstaste gedruckt
12. NMOD - Multiplikation*- oder Divisionstaste nicht
gedrückt
Nulltasle nicht gedruckt
13. YNZE ■
14. N(J 24
bis
bis
18./V(J20
19. Y(JAA
20. YRDM
21. YRL1S
22. KS'4 V
23. >.V/.\
24. YSSR
25. YSSS
26. YSST
27. YUTM
28. YMED
Fünf Pegel zur Codierung von Tastenfeldzusländcn
Speziell, YQAA FlA ■ FIX - G'0001
Speicher abfragen
Speicher abfragen
Leseverstärker »ein«.
{(■/■/·) As oder/\
Finstufenlesesehalter »ein« (Prüfgerät)
{(■/■/·) As oder/\
Finstufenlesesehalter »ein« (Prüfgerät)
F.instufcnspeicherschalter »ein« (Prüfgerät)
F.inslufcnschaller »ein« (Prüfgerät)
Speichern im Speicher
(CFF) E1 oder £>.,
Speichern im Speicher
(CFF) E1 oder £>.,
Logische Gleichungen
Die Schaltung dieses Rechners wird durch logische Gleichungen und nicht durch Schakbilder beschrieben.
Die logischen Gleichungen sind Schaltungsanordnungen äquivalent, und eine Ausführungsform des vorliegenden
Rechners wurde in der Praxis auf Grund der logischen Gleichungen gebaut, ohne den Zwischenschritt
über komplizierte Schaltbilder zu gehen. Die logischen Gleichungen sind in der Form X=Y-Z
geschrieben, wobei die Tenne X, Yund Z elektrische Klemmen angeben, die miteinander z. B. so verbunden
sind, daß an der Klemme Λ'nur dann ein Signal auftritt,
ίο wenn die Klemmen Yund Zgleichzeitig Signale liefern.
Das Multiplikationszeichen zwischen den Termen auf der rechten Seite der Gleichung bedeuten, daß alle auf
der rechten Seite der Gleichung aufgeführten Vorgänge gleichzeitig auftreten müssen, wenn der auf der linken
Seite der Gleichung angegebene Vorgang auftreten soll. Die elektrischen Klemmen, die durch die Tenne der
logischen Gleichungen angegeben werden, sind 1.) die elektrischen Klemmen bestimmter mechanischer Schalter,
z. B. Tastenschalter, 2.) die elektrischen Klemmen von Flipflops, 3.) Befehlstreiberleitungen usw. und 4.)
bestimmte elektrische Klemmen, die mit »Gatter« bezeichnet werden.
Befehlstreiberleitungen werden in den Termen der Gleichung durch eine aus vier Buchstaben bestehende
Codegruppe bezeichnet, die mit / beginnt, siehe die vorstehende Tabelle »Befehle«.
Die Teile der in Fig. 2 dargestellten Schaltungsanordnung
werden durch folgende logische Gleichungen definiert:
SOlOl = £03 F02 £01 · FOO · YLCY
G0210 = £13 FIl £10
IESF = SOlOl · G 0210
A'24 = IESF- £50
/24 = IESF- F50
K 50 = IESF ■ K 24
/50 = IESF- F24
Man beachte, daß die transistorbestückte Treiberstu-
4(i fe D in der Gleichung für IESF nicht besonders
erscheint. Der Rechner ist so entworfen, daß der Leistungsverbrauch möglichst gering ist, und die
transistorbestückten Treiberstufen, z. B. die Treiberstufe
D in Fi g. 2. die mit den verschiedenen Teilprogramm-Treiberleitungen
verbunden sind, werden daher gesperrt, solange die zugehörige Treiberleitung nicht in
Betrieb ist. Es wird daher nur für diejenigen Treiberleitungen Leistung verbraucht, die tatsächlich zu
dem betreffenden Zeitpunkt Nutzarbeit leisten, wodurch die vom Rechner verbrauchte Gesamtleistung
erheblich herabgesetzt wird. Durch das Sperren der Treiberstufen, z. B. der Treiberstufe D, wird außerdem
der eine logische Signalpege! erzeugt, der sonst durch
zusätzliche Bauteile eingestellt werden müßte, wodurch der Leistungsverbrauch ebenfalls herabgesetzt wird.
Die Treiberstufen machen die Schaltung außerdem gegen Störungen unempfindlich, da die gesteuerte
Spannung, die bei D und G mit 22 V angegeben ist.
einen gesteuerten Schwellwert erzeugt, den die Signale
Mi überschreiten müssen, um die Treiberstufe aufzutasten.
Die Eingangsspannung an der Basis des Transistors G muß also 2.2 V übersteigen, bevor dieser Transistor
einschaltet, so daß Störungen, deren Amplitude unter
2.2 V liegt, ohne Wirkung bleiben. Die letzten vier der
b5 obigen Gleichungen geben die Verbindungen an, mittels
derer die IESF-Befehlstreibersfufe die vorgesehene
Funktion ausübt, nämlich die Inhalte der Flipflops 24 und 50 zu vertauschen.
Die tatsächliche Zusammensetzung der speziellen Freigabegatter kann nun mit Hilfe von logischen
Gleichungen beschrieben werden. Ein Teil der speziellen Freigabegatter oder -einrichtungen sind von Hand
betätigbare Schalter, deren Schaltung aus der Definition der betreffenden Freigabeeinrichtung hervorgeht. Die
übrigen Freigabegatter sind elektronische Gatter, die durch Zusammenschalten von Flipflopklemmen und
anderen Gattern gebildet werden. Die Schaltung dieser Freigabegatter geht aus den folgenden logischen
Gleichungen hervor:
15
20
25
YBFN = | F23 ■ £22 · £21 · | £20 |
YBFU = | £23 ■ £22 ■ £21 · | £20 |
YBFZ = | £23 · £22 ■ £21 · | £20 |
YDNE = | YMSD ■ £32 | |
YEOD = | YSlN- £32 ■ £40 | ■ £51 |
YEZR = | YLSD ■ £32 | |
YLSD = | £33 · £31 · £30 | |
YLCY = | £60 · £61 ■ £62 · | £63 |
YQAA = | £24 · £21 · GOOOl | |
YRDM = | £60 · £63 | |
YSAN = | £61 · £62 · £63 | |
YSIN = | £33 · £31 ■ £30 | |
YWTM = | £61 ■ £63 | |
YMSD = | £33 · £31 · £30 |
Teilprogramm-Leitungen
Außer den Flipflops, Befehlsschaltungen und Freigabegattern enthält der Rechner sechzehn Teilprogramm-Befehlsleitungen,
die aus Verbindungen von Flipflops PFF bestehen. Die sechzehn Teilprogramm-Befehle
sind in binärer Notierung mit 50000 bis 51111 bezeichnet. Jede Ziffernstelle gibt an, ob das Eingangssigna!
dem 1- oder dem 0-Zustand eines Flipflops entspricht. Die Stellen entsprechen, beginnend in der
höchsten Stelle und endend in der niedrigsten Stelle, den Zuständen der Flipflops 03, 02, 01 bzw. 00. Zu jedem
Befehl gehört ein fünfter Eingang von einem Gatter YLCY im Steuerwerk. Der Widerstand in den
verschiedenen Befehlsschaltungen führt zur Betriebsspannungsquelle. Der Befehl SOlOl hat also die
folgende Form:
SOlOl = £03 · F02 · £01 · £00 · YLCY
Es gibt eine Äquivalenz im System. Diese besteht darin, daß der Befehl ISTO äquivalent zu /63 ist, d. h.
beides entspricht dem gleichen Signal.
Steuerwerk
Das Steuerwerk enthält vier Flipflops £63, £62, £61,
£60 und die zugehörige Verdrahtung.
Angenommen der Ein-Aus-Schalter befindet sich in der Stellung »Ein« (YRUN=X) und C£63, £62, £61,
£60) = (0, 0, 0, 1), so liefert das Steuerwerk das Freigabesignal YLCY. Dieses Signal bewirkt die
Ansteuerung einer der Teilprograrnrn-Treiberleistungen, so daß ein Logikzyklus abläuft. Am Ende des
laufenden Uhrimpulses sind alle Befehle, die durch Teilprogrammschritt-Schaltung W gesteuert werden,
ausgeführt. Wenn weder der Befehl IRDR (Herauslesen und Rückspeichern), noch der Befehl ISTO (Einspeichern)
aufgetreten ist, gibt das Steuerwerk ein neues Signal YLL Yab, und ein neuer Logikzyklus beginn t.
Wenn die Befehle IRDR oder /STO von der Teilprogrammschritt-Schaltung gegeben werden, übernimmt
das Steuerwerk V deren Steuerung und unterbricht solange die Abgabe von Taktsignalen, weil
die Ausführung dieser beiden Befehle mehrere Taktintervalle beansprucht.
Wenn ein IRDR-Befehl auftritt, werden die Bit-Flipflops
£24 und £20 durch die Befehle IKBF und K 24 zurückgestellt und die in den Kernen gespeicherte
Information in £24 bis £20 gespeichert wird. Die Information wird dann wieder rückgespeichert, ohne
dabei in den Flipflops gelöscht zu werden.
Die in den anderen Teilen des Rechners verwendeten Schaltungsanordnungen sind durch die unten folgenden
logischen Gleichungen definiert:
Logische Gleichungen der Befehle
K 24 | = IBRS |
J13 | = £24 ■ IBRS |
K13 | = £24 ■ IBRS |
JIl | = £23 ■ IBRS |
KIl | = £23 · IBRS |
ITSB | = ICAL |
ISTO | = ICAL |
/13 | = ICAL |
JU | = ICAL |
JU | = ICAL |
JlQ | = ICAL |
743 | = ICAL |
J41 | = ICAL |
K 41 | = ICAL |
/33 | = ICAL |
Ä"31 | = ICAL |
= ICAL |
JIl | = FIl-IBRS |
KU | = £22 · IBRS |
JlO | = £21 · IBRS |
K 20 | = £21 · IBRS |
750 | = £20 · IBRS |
K 50 | = £20 · IBRS |
723 | = £22 · £21 · £20 ■ IDBF |
KVi | = £22 ■ £21 - £20 - IDBF |
JIl | = £21 · £20 · IDBF |
KIl | = £21 · £20 - IDBF |
JIl | = £20 - IDBF |
KH | = £20 ■ IDBF |
720 | = IDBF |
KW | = IDBF |
733 | = £32 ■ £31 - K30 · IDCF |
A'33 | = £32 · £31 · £30 - IDCF |
732 | = £31 ■ £30 · IDCF |
A'32 | = £31 ■ £30 - IDCF |
./32 | = ElO-ICCF | 731 | = £30 · IDCF |
ΑΓ32 | = ElO-ICCF | A31 | = £30 ■ IDCF |
./3I | = ICCF | 730 | = IDCF |
AT3I | = ICCF | A 30 | = IDCF |
./30 | = ICCF | ||
A 30 | = ICCF | 723 | = YBFU IDDL |
723 | = £22 ■ £21 · £20 · IDDL | ||
740 | = /C40 | 723 | = £22 ■ £21 · £20 · IDDL |
A 40 | = /C40 | A 23 | = £20 · IDDL |
741 | = /Γ41 | 722 | = £22 · IDDL |
Κ4Ϊ | = /C41 | A 22 | = Pll ■ £20 · IDDL |
JlX | = £23 · £22 · IDDL | A 22 | = £21 · £20 · UBF |
KIl | = £22 · 'DDL | 721 | = £23 ■ £20 · UBF |
KU | = ElO- IDDL | A 21 | = £20 ■ UBF |
JlO | = Ell- FlO- IDDL | 720 | ·■= UBF |
KlO | = FIl Ell- IDDL | A 20 | = UBI- . |
KlO | = £23 IDDL | 751 | = BIZ ■UBF |
J 50 | = YBFU ■ IDDL | ||
750 | = £22 £20 ■ IDDL | 733 | = £32 /31 £30 ■ IICF |
A 33 | = £32 · £31 ■ £30 ■ IICF | ||
723 | = IDDR | 732 | = £31 · £30 · //C£ |
722 | = £21 · £20 IDDR | A 23 | = £31 · £30 · IICF |
K 22 | = IDDR | 731 | = £30 ■ HCF |
721 | = IDDR | A31 | = £30 · IICF |
720 | = £22 ■ £21 · IDDR | 730 | = IICF |
λ'20 | = £21 IDDR | A 30 | = IICF |
A'20 | = £22 · IDDR | ||
750 | = //)£>/? | .'/23 | = /7ߣ |
J 22 | = IJBF | ||
750 | - £24 · /£S£ | 721 | = ///?£ |
A'50 | = £24 ■ /£5£ | 720 | = /7ߣ |
724 | = £50 ■ /£S£ | ||
K14 | = £50·IESF | A20 | = IKBF |
A 21 | = IKBF | ||
723 | = £22 · £21 · £20 - UBF | A 22 | = /Aߣ |
K 23 | = £20 - UBF | A 23 | = HKBF |
722 | = £21 £20 ■ UBF | ||
762 | = IRDR | A 21 | = EiI-ITSB |
763 | = IRDR | 720 | = £10 · /7S£ |
K 24 | = IRDR | A 20 | = £10 · /7$ß |
713 | = £23 - ITBS | A 03 | = GWSl-ITVE |
K13 | = £23 · ITBS | A 03 | = £12 ■ /ΓΚ£ |
JIl | = £22 · ITBS | 702 | = EXl-ITVE |
K12 | = £22 ■ ITBS | 702 | = £11 · /7V£ |
711 | = £21 · ITBS | 701 | = £11 · ITVE |
JCIl | = £21 · FTBS | 700 | = GUOl-ITVE |
710 | = £20 · /7AS | 713 | = £12 ■ /ΓΚ£ |
£10 | = £20 ■ /7BS | A" 13 | = G1021 ■ /7"Κ£ |
AT 13 | = G1012-/7Tf | ||
*T24 | = NQ24-ITKB | 712 | = £10 ITVE |
j: 23 | = NO 23 ■ LTKB | A'12 | = G0200-/7T£ |
ΛΓ22 | = M222 ■ /7XS | A'12 | = GIlOl-ITVE |
JT21 | = NQ1\ ■ ITKB | 711 | = G0120/7T£ |
13
Λ'20 =
14
JVQ 20 · ITKB ITRA = G2011 · FIl ■ FIi
■■
Α23 --
JIl -
KIl -■
JlX --
70ΐ =
=
JOO =
J13 =
=
ΑΊ3 =
A'13 =
=
j η --
κ η --
JU --
Λ' 11 =
=
VlO =
./1O =
AlO =
AlO =
=
A 02 =
AOl -
AOO = IRDR- -
FU ■ITSB EU ■ ITSB FIl · ITSB
EU ■ ITSB EU -ITSB GQOIi ■ IWF
GIlU- ITVF GlUO-ITVF
FiO-ITVF FU ■ ITVF G2000 ■ ITVF
G2U0-ITVF EU- ITVF G 111\- ITVF
EU ITVF EiO-ITVF G 2110·ITVF
FU ■ ITVF FU ■ ITVF FU ■ ITVF G0201 · ITVF G2001 ■ITVF
IRTN IRTN IRTN IRTN IRTN IRTN
KU | = EU- IWE |
710 | = F12 · ITVE |
710 | = FU ■ ITVE |
AlO | = GlOIl- IWE |
A 03 | = EU- ITVF |
A 03 | = ZTlO · ITVF |
A 03 | = EU-ITVF |
701 | = G0001-ITVF |
712 | = IRTN |
711 | = /RTN |
710 | = IRTN |
743 | = IRTN |
742 | = IRTN |
K 41 | = IRTN |
J33 | = IRTN |
A~31 | = IRTN |
A" 30 | = IRTN |
740 | = FlO · IRTN |
A 40 | = E,Q-/RTN |
Logische Gleichungen liir Tcilprogramm .SOOOO | 60221 -SOOOl) | 701 = | »Akkumulieren« |
713 = | σ 1021 soooo | 702 = | G0102-SOOOO |
A 13 = | 0"2100SOOOO | A 23 = | G1020 SOOOO |
A13 = | 01111 /-4I · YDNE■ SOOO(I | 724 = | G2010-SOOOO |
A 13 = | O0021 SOOOO | 724 = | G1022 SOOO(I |
712 = | Ο'1202-S0000 | 732 = | G0220· SO(IOO |
712 = | O 1100 SOO(IO | 740 = | G 1012 SO(IOO |
A 12 = | G'U02-/"41 · YMSD-Si)OOO | 740 = | GOlOO SOOOO |
A 12 = | O0020 -S(IOOO | 743 = | GH)Ol S(K)OO |
711 = | 0 0220SOOOO | 750 = | G2002 · SOOOO |
All = | G 0021 ■ YIiF/. -S(IOO(I | A 24 = | G1020 SOOOO |
All = | G 2210 - ) IiZR SOOO(I | A 32 | GOl 12 SOOOO |
710 = | 00(112SOOO(I | A 40 = | G0201 SOOOO |
AlO - | 0'222O- YHl-Z-Si)Oi)O | A 51 = | G2011 SOOOO |
711 | 0002SOO(H) | IRDR | 01012SOO(I(I |
713 | 00102SOO(IO | IRDR ~- | G 2011 SOOOO |
ICAI. | O 1020 SOO(IO | ISTO | G1121 /"4I S(I(K)O |
ICAI. | O Π 21 ■/50 · SOOO(I | ITRA ■-■ | SOOOO |
/C 40 | G1221 SOOOO | IKI)F | G2122- G0211 SO(K)O |
/( 41 | G(K)(M S(K)OO |
17 | = G1120· SOOOO | 99 012 | = G1201· 50001 | yio = | = 62220-S0010 | 700 = | 702 = | 16 | |
15 | = G0012· 50000 | = GlIlO-50001 | KIO = | = 62220 - £50 £51 ■ SOOlO 702 = | SOOlO 724 = | G0020-SOOOO | |||
IDBF | = G1210- 50000 | 723 = | = GOlOO-50001 | IJBF = | = G1102-SOOlO | 743 = | |||
IDCF | = G 0211· 50000 | = GlIlO -50001 | 701 = | = 60122 £41 · YMSD- | 750 = | ||||
IDCF | = G1121· £41 -50000 | = G1122- 50001 | yo2 = | = 61212 SOOlO | A'50 = | ||||
JhSF | = GlOlO-50000 | = G0121- 50001 | 724 = | = 62122 SOOlO | IRDR = | ||||
UCF | = G1020· 50001 | 724 = | = £50 SOOlO | IRDR - | |||||
700 | = G2010-SOOOl | 740 = | = 61002-50010 | IR 7/V = | »Multiplizieren« | ||||
Logische Gleichungen für Teilprogramm 50001 | = (71111 - £40 -50001 | 741 = | = 60022 SOOlO | ISTO = | C0112-50001 | ||||
ICAL | = (70211-S0001 | 741 = | (/1210 · £51 SOOlO | ISTO = | G 0221 · 50001 | ||||
ICAL | = G2000- 50001 | 743 = | ' 61121 SOI)K) | IICF = | G1200 ■ SOOOl | ||||
ICCF | = G2110· 50001 | 743 = | = 62101 SOOlO | GlIlO-50001 | |||||
ICCF | = G0120 · SOOOl | 743 = | = (/1102SO(IIO | G1201-SOOOl | |||||
/C40 | = G2100· SOOOl | 750 = | G1021 SOOOl | ||||||
7C41 | = G1020· YBFZ- SOOOl | 751 = | G 0210· £50 SOOOl | ||||||
IDBF | = (72111· £40- YDNE- | SOOOl IKBF = | G0120-SOOOl | ||||||
IDCF | = G0202-50001 | K 24 = | C1200- SOOOl | ||||||
HCF | = G1212-SOOOl | ITRA = | G0022 · SOOOl | ||||||
IESF | = YLSD SOOOl | IRDR = | G0202 - SOOOl | ||||||
HBF | = G0120- SOOOl | IRDR = | G1022-50001 | ||||||
HCF | = GOl 12- SOOOl | ISTO = | G2010 · YLSD ■ SOOOl | ||||||
/13 | = G 0201 £51 S0001 | K 51 = | SOOOl | ||||||
K 13 | = G0120-S0031 | G2001- 50001 | |||||||
KM | = G1021 SOOOl | G0210-SOOOl | |||||||
K13 | Logische Gleichungen für Teilprogramm 50010 | G0210-£50 SOOOl | |||||||
/12 | K 13 | G20U · £22 · £23 · SOOOl | |||||||
/12 | ΑΊ3 | G0122-50001 | |||||||
/12 | KU | G2111 £40 SOOOl | |||||||
KU | 711 | SOOOl | |||||||
KU | K11 | 62011 SOOOl | |||||||
KU | ./10 | ||||||||
/11 | JXO | ||||||||
KIl | A 10 | »Summieren« | |||||||
ICM. | 60001 · SOOlO | ||||||||
ICCF | 60000-50010 | ||||||||
k40 | 60012-50010 | ||||||||
/C41 | 60022 SOOlO | ||||||||
IFSF | 60100 SOOlO | ||||||||
61001 £24 SOOlO | |||||||||
61001 £24 SOOlO | |||||||||
61122 SOOlO | |||||||||
62101 £41 SOOlO | |||||||||
60112 SOOlO | |||||||||
(/2122 £50 £51 SOOlO | |||||||||
(/0201 ■ 50010 | |||||||||
(/0102· /41 SOOlO |
Logische Gleichungen für Teilprogramm 50011 »Addieren«
713 = G2000-SOOIl
K13 = G2000· 50011
712 = G2000-SOOIl
KU = G0200· 50011
AlO = G0221-S0011 ΑΊ0 - G1201 SOOIl
ΑΊ0 = G1211 SOOlI /Γ41 = G1120S0011
17 18
/11 = G0200· SOOIl /DCF= G1211 SOOIl
/11 = G2000· SOOIl HBF = G1002-SOOIl
XIl = G2210-SOOIl HBF = G 0221 SOOIl
/10 = G2210· SOOIl HBF = G0210· SOOIl
/10 = (70102 SOOIl HBF = GOlOl- SOOIl
/10 = G1002· SOOIl HBF = G1201 ■ F5\ - SOOIl
/7CF = G1110S0011 ESl = G1211· SOOIl
/41 = G1211· SOOIl IRDR= G1120 · SOOIl
/51 = G1102· SOOIl ISTO = GOOOl SOOIl
X51 = GIlOO SOOIl ITBS = GIlOO SOOIl
Ä"51 = G1102 -YBFN-SOOU [RTN= GOOOO · YMSD ■ SOOIl
Logische Gleichungen für Teilprogramm SlOOO »Transfer-Vektor«
ITBS = SlOOO
ITVF = SlOOO · F24
ITVE = SlOOO ■ £24
ITVF = SlOOO · F24
ITVE = SlOOO ■ £24
Transfer-Vektoren
Damit ein gemeinsames Teilprogramm durch mehrere andere Teile der Anlage benutzt werden kann, muß
Information (die im folgenden als »Transfer-Vektor«
bezeichnet werden soll) zur Programmsteuerung nach dem Austritt aus dem gemeinsamen Teilprogramm
erzeugt und vor dem Eintreten in das gemeinsame Teilprogramm in einen Speicherbereich gebracht
werden. Die Steuerung kann dann auf das gemeinsame Tcilprogramm übergehen. Nach dessen Beendigung
wird der Transfer-Vektor wieder aus dem Speicher herausgelesen und decodiert, um die Steuerung zu der
vorgeschriebenen Stelle zu leiten.
In einem Allzweck-Computer enthält der Transfer-Vektor erstens genügend Binärziffern, um jeden
möglichen Speicherplatz in der Maschine zu bezeichnen, oder genügend Bits zur Bezeichnung einer großen
Anzahl von Speicherplätzen, so daß man bei der Lenkung der Steuerung auf einen der möglichen
Speicherplätze mit indirekter Adressierung arbeiten kann. Die in dem vorliegenden Rechner verwendete
Technik unterscheidet sich von den vorstehend erwähnten Verfahren darin, daß die Anzahl der Bits im
Transfer-Vektor nur so groß zu sein braucht, wie der Logarithmus zur Basis 2 (oder die nächst größere ganze
Zahl, wenn dieser Logarithmus nicht ganzzahlig ist) der Anzahl der verschiedenen Transfer-Vektoren. Der beim
Eintritt in ein gemeinsames Teilprogramm gespeicherte Transfer-Vektor ist also eine codierte Binärzahl, und
wenn das gemeinsame Teilprogramm beendet ist, wird die codierte Binärzahl aus dem Speicher herausgelesen,
decodiert und zur Steuerung des nächsten Teilprogramms verwendet.
Wie der Transfer-Vektor in diesem Rechner verwendet wird, läßt sich anhand der nachstehenden Folge von
Verfahrensschritten erkennen:
A. Die verschiedenen Transfer-Vektoren werden durch Setzen der Bit-Flipflops BFFm verschiedene
Zustände erzeugt.
B. Vor der Übertragung der Steuerung auf ein gemeinsames Teilprogramm wird der Transfer-Vektor
in einem sofort zugreifbaren Speicherplatz, der diesem Teilprogramm zugeordnet ist, gespeichert.
C. Die Steuerung wird dann an das gemeinsame Teilprogramm gegeben. Nach dessen Beendigung
wird der Transfer-Vektor aus dem zugehörigen, sofort zugreifbaren Speicherplatz herausgelesen
und in den Bit-Flipflops SFFgespeichert.
D. Der Transfer-Vektor wird dann durch die Befehle IRTN und ITVE oder ITVF zu der Adresse
erweitert, auf welche die Steuerung gerichtet werden soll.
Hierzu 1 Blatt Zeichnungen
Claims (3)
1. Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten
in einem elektronischen Rechner mit einem Ein- und Ausgabegerät, einem Speicher und einem
Prozessor, wobei der Prozessor ein Steuerwerk und ein Rechenwerk mit Registereinrichtung besitzt, so
daß verschiedene Berechnungen in Form von Teilprogrammen und eine Vielzahl verschiedener
Befehle als Teilprogramm-Schritte ausgeführt werden können, dadurch gekennzeichnet, daß
a) die P^egistereinnchtung (Z) einen ersten Satz
von Flipflops (PFF) enthält zur Speicherung einer ein bestimmtes auszuführendes Teilprogramm
(SOOO, Sill) bezeichnenden Binärkombination,
welche am Ende eines Teilprogramms geändert wird bei einem Signal (YLCY) vom
Steuerwerk (V) und in Abhängigkeit von Befehlen (ICAL, IRTN, ITRA) von anderen
Funktionseinheiten (W, Z) des Prozessors oder des Eingabegeräts, wenn ein anderes Teilprogramm
bezeichnet wird, das ausgeführt werden soll, und
b) die Registereinrichtung (Z) einen zweiten Satz von Flipflops (SFF) enthält zur Speicherung
einer einen bestimmten auszuführenden Teilprogrammschritt bezeichnenden Binärkombination,
die geändert wird, bei dem Signal (YLCY) vom Steuerwerk (V) und in Abhängigkeit
von Befehlen (IRTN, ITBS, ICAL, Ausgangssignale von PFF, SFF) von anderen
Funktionseinheiten (U, W, Z) des Prozessors oder des Eingabegeräts, wenn ein anderer zu
durchlaufender Teilprogramm-Schritt bezeichnet wird.
2. Registereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß mit ihrer Hilfe der Prozessor
(U, V, W, ZJTeilprogramme mit einem gemeinsamen Teilprogramm ausführen kann, indem
a) der Prozessor auf eine bestimmte Binärkombination des zweiten Satzes von Flipflops (SFF)
anspricht, die angibt, daß ein ein Teilprogramm aufrufender Befehl ausgeführt werden soll,
b) der Prozessor den Rückkehrcode, welcher das nächste auszuführende Teilprogramm sowie
dessen nächsten auszuführenden Teilprogramm-Schritt nach Abschluß des gemeinsamen
Teilprogramms bezeichnet, im Speicher (X) abspeichert,
c) der Prozessor im ersten Satz von Flipflops (PFF) eine Binärkombination abspeichert, die
das aufzurufende, gemeinsame Teilprogramm angibt, und
d) nach Abschluß des gemeinsamen Teilprogramms des Prozessors folgende Tätigkeiten
ausführt:
— er liest den Rückkehrcode aus dem Speicher und decodiert die ausgelesene Information,
— er versieht den ersten bzw. den zweiten Satz von Flipflops (PFFbzw. SFF) mit Binärkombinationen,
die das nächste auszuführende Teilprogramm bzw. den nachfolgenden Teilprogramm-Schritt in diesem bezeichnen.
3. Registereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der im Speicher (X) abgespeicherte
und aus diesem ausgelesene Rückkehrcode die Binärkombination aus dem zweiten Satz von
Flipflops (SFF) enthält
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1799012A DE1799012C3 (de) | 1966-06-23 | 1967-06-22 | Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US55988766A | 1966-06-23 | 1966-06-23 | |
DE1799012A DE1799012C3 (de) | 1966-06-23 | 1967-06-22 | Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner |
Publications (2)
Publication Number | Publication Date |
---|---|
DE1799012B1 DE1799012B1 (de) | 1981-01-29 |
DE1799012C3 true DE1799012C3 (de) | 1981-10-15 |
Family
ID=24235467
Family Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1774988A Expired DE1774988C3 (de) | 1966-06-23 | 1967-06-22 | Prüfvorrichtung für einen elektronischen Rechner |
DE1774987A Expired DE1774987C3 (de) | 1966-06-23 | 1967-06-22 | Elektronische Rechenmaschine |
DE1774986A Granted DE1774986B2 (de) | 1966-06-23 | 1967-06-22 | Schaltungsanordnung zur Eingabe von Daten in eine Rechenmaschine. Ausscheidung aus: 1549455 |
DE19671549455 Pending DE1549455A1 (de) | 1966-06-23 | 1967-06-22 | Rechenmaschine |
DE1799012A Expired DE1799012C3 (de) | 1966-06-23 | 1967-06-22 | Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner |
Family Applications Before (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1774988A Expired DE1774988C3 (de) | 1966-06-23 | 1967-06-22 | Prüfvorrichtung für einen elektronischen Rechner |
DE1774987A Expired DE1774987C3 (de) | 1966-06-23 | 1967-06-22 | Elektronische Rechenmaschine |
DE1774986A Granted DE1774986B2 (de) | 1966-06-23 | 1967-06-22 | Schaltungsanordnung zur Eingabe von Daten in eine Rechenmaschine. Ausscheidung aus: 1549455 |
DE19671549455 Pending DE1549455A1 (de) | 1966-06-23 | 1967-06-22 | Rechenmaschine |
Country Status (6)
Country | Link |
---|---|
US (1) | US3566160A (de) |
JP (1) | JPS544218B1 (de) |
CA (1) | CA919305A (de) |
DE (5) | DE1774988C3 (de) |
FR (1) | FR1529144A (de) |
GB (1) | GB1197291A (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3631403A (en) * | 1969-09-08 | 1971-12-28 | Singer Co | Retail sales transaction terminal |
DE2202658C2 (de) * | 1972-01-20 | 1985-05-15 | Allen Organ Co., 18062 Macungie, Pa. | Elektronisches Musikinstrument |
DE2814124C2 (de) * | 1978-04-01 | 1987-03-26 | Robert Bosch Gmbh, 7000 Stuttgart | Einrichtung zur Dateneingabe in Mikroprozessoren |
DE2815234A1 (de) * | 1978-04-08 | 1979-10-18 | Bosch Gmbh Robert | Schaltungsanordnung zur eingabe von informationen in eine mikroprozessorschaltung |
DE2839359C2 (de) * | 1978-09-09 | 1987-02-05 | Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover | Codiermatrix zum Codieren von 1-aus-n-Code in einen binären Code |
DE2911998C2 (de) * | 1979-03-27 | 1985-11-07 | Robert Bosch Gmbh, 7000 Stuttgart | Stromversorgung für einen Mikroprozessor, der elektrische Einrichtungen, insbesondere eines Kraftfahrzeuges steuert |
DE3242952A1 (de) * | 1982-11-20 | 1984-05-24 | SWF-Spezialfabrik für Autozubehör Gustav Rau GmbH, 7120 Bietigheim-Bissingen | Rechner, insbesondere bordrechner fuer kraftfahrzeuge |
US4644352A (en) * | 1984-03-30 | 1987-02-17 | Casio Computer Co., Ltd. | Radio wave data transmission watch device |
DE3444253A1 (de) * | 1984-12-05 | 1986-06-05 | Telefunken Fernseh Und Rundfunk Gmbh, 3000 Hannover | Bedienungseinrichtung fuer datensysteme |
JPS621265U (de) * | 1985-06-17 | 1987-01-07 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3045128A (en) * | 1958-07-01 | 1962-07-17 | Ibm | Bistable multivibrator |
US3100848A (en) * | 1959-06-25 | 1963-08-13 | Ibm | High speed multivibrator having cross coupling circuitry |
US3102208A (en) * | 1960-02-17 | 1963-08-27 | Honeywell Regulator Co | Race-preventing flip-flop switches by trailing edge of clock pulse applied through charged series capacitor |
US3046413A (en) * | 1960-12-16 | 1962-07-24 | Ibm | Transistor multiple count trigger with stepwave generator gates |
US3294980A (en) * | 1963-02-27 | 1966-12-27 | Pacific Ind Inc | High speed binary |
US3351778A (en) * | 1964-10-08 | 1967-11-07 | Motorola Inc | Trailing edge j-k flip-flop |
US3334249A (en) * | 1965-03-05 | 1967-08-01 | Digital Equipment Corp | Diode-capacitor gate having additional shunting capacitor reducing recovery time |
US3369130A (en) * | 1966-08-31 | 1968-02-13 | Indiana Instr Inc | Gating circuit for setting, resetting, and changing the state of a transistor flip-flop for voltage level input changes |
-
1966
- 1966-06-23 US US559887A patent/US3566160A/en not_active Expired - Lifetime
-
1967
- 1967-06-14 CA CA992961A patent/CA919305A/en not_active Expired
- 1967-06-21 GB GB28709/67A patent/GB1197291A/en not_active Expired
- 1967-06-22 DE DE1774988A patent/DE1774988C3/de not_active Expired
- 1967-06-22 DE DE1774987A patent/DE1774987C3/de not_active Expired
- 1967-06-22 DE DE1774986A patent/DE1774986B2/de active Granted
- 1967-06-22 DE DE19671549455 patent/DE1549455A1/de active Pending
- 1967-06-22 DE DE1799012A patent/DE1799012C3/de not_active Expired
- 1967-06-23 FR FR111774A patent/FR1529144A/fr not_active Expired
-
1977
- 1977-06-22 JP JP7774290A patent/JPS544218B1/ja active Pending
Non-Patent Citations (2)
Title |
---|
In Betracht gezogene ältere Patente: DE-PS 15 24 209 * |
Speiser: Digitale Rechenanlagen, 2. Aufl., Berlin, Heidelberg, New York 1965, S. 242-245 * |
Also Published As
Publication number | Publication date |
---|---|
CA919305A (en) | 1973-01-16 |
JPS544218B1 (de) | 1979-03-03 |
DE1799012B1 (de) | 1981-01-29 |
DE1774988B2 (de) | 1978-09-14 |
DE1549455A1 (de) | 1971-02-18 |
DE1774986A1 (de) | 1973-08-09 |
DE1774987A1 (de) | 1973-07-05 |
DE1774988A1 (de) | 1973-07-05 |
DE1774986C3 (de) | 1975-02-06 |
DE1774987B2 (de) | 1974-06-27 |
US3566160A (en) | 1971-02-23 |
GB1197291A (en) | 1970-07-01 |
DE1774987C3 (de) | 1975-02-13 |
DE1774986B2 (de) | 1974-06-12 |
FR1529144A (fr) | 1968-06-14 |
DE1774988C3 (de) | 1979-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2504627C2 (de) | Autonomes Datenverarbeitungsgerät | |
DE2743060C2 (de) | Digitalrechner mit Ein-Bit-Verarbeitungseinheit | |
DE2715497A1 (de) | Multiprozessorsystem fuer die steuerung des arbeitszyklusses einer maschine | |
DE1499722B1 (de) | Einrichtung zur modifizierung von informationswoertern | |
DE2748991A1 (de) | Einrichtung zur umsetzung von datenformaten | |
DE3047251A1 (de) | Rechner | |
DE2824913A1 (de) | Einrichtung zur eingabe alphanumerischer daten fuer ein geraet geringen volumens | |
DE1178623B (de) | Programmgesteuerte datenverarbeitende Maschine | |
DE2318069A1 (de) | Rechnersteuersystem unter verwendung von mikroprogrammierung und statisch/dynamischer erweiterung von steuerfunktionen mittels festverdrahteter logischer matrix | |
DE2747146A1 (de) | Datenverarbeitungsanlage | |
DE3719181A1 (de) | Finite zustandsmaschine | |
DE1799012C3 (de) | Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner | |
DE2420058A1 (de) | Elektronischer computer mit tastatur | |
DE1806535A1 (de) | Digitale Rechenanlage | |
DE3586709T2 (de) | Informationsverarbeitungseinheit. | |
DE2603555C2 (de) | Informationsverarbeitungssystem | |
DE2801853A1 (de) | Integrierte digitale datenverarbeitungseinrichtung | |
DE1774675A1 (de) | Elektronisches Rechengeraet | |
DE2235883C3 (de) | Datenverarbeitungseinrichtung | |
DE2265696C2 (de) | Rechenanordnung | |
DE2440390A1 (de) | Elektronischer rechner | |
DE1549422B2 (de) | Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge | |
DE2713068A1 (de) | Sequentielle datenverarbeitungsanlage | |
DE2264184B2 (de) | Elektrischer tischrechner | |
DE1806464A1 (de) | Adressengenerator fuer einen Digitalrechner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |