DE1774870B2 - Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer Datenverarbeitungsanlage - Google Patents
Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer DatenverarbeitungsanlageInfo
- Publication number
- DE1774870B2 DE1774870B2 DE1774870A DE1774870A DE1774870B2 DE 1774870 B2 DE1774870 B2 DE 1774870B2 DE 1774870 A DE1774870 A DE 1774870A DE 1774870 A DE1774870 A DE 1774870A DE 1774870 B2 DE1774870 B2 DE 1774870B2
- Authority
- DE
- Germany
- Prior art keywords
- address
- memory
- word
- information
- index value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 65
- 238000000034 method Methods 0.000 claims description 6
- 230000000717 retained effect Effects 0.000 claims description 2
- 238000006467 substitution reaction Methods 0.000 claims 2
- 241000512613 Liasis Species 0.000 claims 1
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 claims 1
- 230000007246 mechanism Effects 0.000 claims 1
- 230000002093 peripheral effect Effects 0.000 claims 1
- 241001465754 Metazoa Species 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 241000272525 Anas platyrhynchos Species 0.000 description 1
- 208000037516 chromosome inversion disease Diseases 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 210000003296 saliva Anatomy 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/355—Indexed addressing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Storage Device Security (AREA)
- Memory System (AREA)
- Executing Machine-Instructions (AREA)
- Static Random-Access Memory (AREA)
Description
774 87Ü
besseren Übersicht hai die /ellenreihe die Form eines
rechteckigen liloekes 4 mit sich über die Breite des
Rechteckes erstreckenden Speicher/eilen 5 und h. Die
Speicherzellen liegen in der Zellenreihe übereinander, »Kinn angedeutet ist, dall die /eilen aiiieinandei iolgendc
Speicheradressen besitzen. Hin /elknadicßwon
I, das die Zelle 5 in dem Speicher bezeichnet, umfaßt
ein erstes I eld 7 mit einem Basis-'ulrcssweri, ein /wei-
|es I eld 8 mil einer Indevwertangabe und ein drittes
leid 9 mit einer Aussage über die An der Angabe im
/weilen Feld 8. Der Basis-Adreßwen des /el'cnadreßv.ones
2 stellt die Speicheradresse der /eile f>
dar. J. h. tier /eile an der unteren Gren/e der /ellenreihe 4.
Weiler lsi die Indexweitangabe des /elknadreßwortes
2 gleich der Anzahl der /eilen von Zelle 5 bis /eile 6. ι?
Dementsprechend ist die absolute Adresse der /eile 5 in dem Speicher gleich der Summe aus dem Basis-Adresswert
und der Indexwertangabe. Das dritte Feld 9 enihä.1' eine einzige Indifikatonsbitstelle, in die eine
»I« eingeschrieben ist, um an/u/eigen, daß in dem -o
/weiten Feld 8 eine Indexwertangabe enthalten ist.
Km Reihen-Adreßwort 1. das die gesamte /ellenreihe
4 bezeichnet, umfaßt ein erstes Feld iO nut e.Miem
Basis Adreßwert,ein /weites I eld 11 um ener l.ängennenaiigabe
und ein drittes Feld 12 mti einer Aussige -5 über die Art der Angabe im /weiten I eld 11. Hie Felder
10. 11 und 12 belegen die gleichen Bitstellen in dem
Reihen Adreßwort 3 wie die entsprechenden leider 7. 8 lind 9 in dem /cllenadreßwort 2. Der Basis-Adreßwen
im ersten Feld 10 ist gleich der Speichel adresse der Jc
/elk· 6. d. h. der Zelle an der unteren Gren/e der /ellenreihe 4. Die Längenwertangabe im /weiten Feld Il
ist gleich der Anzahl der Speicher/eilen in der /eilen reihe 4. Daher bestimmen die Felder 10 und 11 den
Umfang der gesamten /ellenreihe. In die Indentifika- ';
tionsbitst.elle des dritten Feldes 12 ist bei dem Reihen-Adreßwort
eine »0« eingeschrieben, um anzugeben, daß in dem /weiten Feld 11 eine Längenwertangabe
enthalten ist.
Die ScLiltung gemäß F' i g. 1 dient /ur Adressierung -ίο
einer Speicherzelle aus einer /ellenreihe eines adressierbaren Rechenspeichers mit Hilfe der Adreßwörter
aus F i g. 2. Diese Einrichtung arbeitet i:i Verbindung mn einer Datenverarbeitungsanlage, die den adressierbaren
Rechenspeicher 20 sowie ein Rechenwerk 21 enthalt. Im Rechenspeicher 20 ist ein Zwischenspeicher
für Adreßwörler, Operanden und andere Informationen enthalten, die wahrend des Arbeitsablauls des
Rechners benutzt werden. Dieser Zwischenspeicher enthalt den Adrcßwort-Vorral in Form eines Stapels, m so
welchem die einzelnen Wörter übereinander gespeichert s'md und bei der Entnahme jeweils das an der
obersten Stelle stehende Wort entnommen wird. Da dieser den Adreßwort-Vorrat enthaltende Stapel ein
Teil iles Rechenspciehcrs ist. ist er als Stapelspeicher 22 ?i
in F i g. I gesondert angegeben, wahrend der Rest lies
Rechenspeichers 20. abgesehen von einigen Steuer schaltungen, als Hauptspeicher 23 ai:sgew iesen ist.
Die Adressenwörter in dem Stapelspeicher 27 bezeichnen
Speichersiellen sowie /cllenrcihcn in dem '10
Hauptspeicher 23. Unter den Begriff »Speicherzelle«' oder einfach »Zelle« werden eine oiler mehrere Bitsiellen
in dem Hauptspeicher verstanden die ein /eichen ein Wort, od. dgl. bilden: dagegen bedeutet der Ausdruck
»Zellcnreihc« eine Gruppe von /eilen mit auf- (l5
einanderfolgendcn \dressen im Speicher. Für den Zugriff zu einer /eile ir· dem Hauptspeicher 2 3 wird eine
Srieiiiieradresse. die die Stelle der /eile in dem Hauptspeicher
2) he/eiehnei, aiii ein I hiiipi-Speiclieradrellregistei
24 gegeben. Dann iindei ein liifurm.ilionsaiis
lausch /wischen der be/eichneien Speicherzelle in dem
Hauptspeicher 21 und dem Rechenwerk 21 über ι·ιη Speicherinlorniationsregisier 25 inner Steuerung einer
l.ese/Schreibsteuerschi-.liung 31 stall. Ein Stapelspeicher-Adreßregister
26 einhalt jeweils die Adresse der obersten Stelle des Stapels in dem Speicher 22. Wenn
ein Won ans dem Stapelspeicher 22 ausgelesen wurde, u ird der Adreßwen in dem Register 2h um einen erniedrigt;
wenn ein Wort in den Stapel eingeschrieben wurde, wird der Adrellweri in dem Register 26 um einen
erhöht. Die Register 27 und 28 werden in Verbindung mit dem Stapelspeicher 22 benutzt. Die Flip-Flop 29
und 10 zeigen an, ob die Register 27 oder 28 besetzt sind. d. h. aufzubewahrende Information enthalten.
Wenn das Register 27 oder 28 besetzt ist. wird am »I« Ausgang des zugehörigen Flip-Flops 29 oder 30 ein
Signal auftreten. Wenn dagegen am »Ou-Ausgang des Fhp-Flops 29 bzw. 30 ein Signal auftritt, ist das zugehörige
Register 27 bzw. 28 unbesetzt.
Wahrend des Arbeusablaufs de- Rechenwerkes werden
Befehle aus dem Rechenwerk 31 in ein Befehlsregister
40 übertragen. Wenn das Befehlsregister 40 einen Befehl fur den Zugriff /u dem Hauptspeicher 21. /.. B.
tür eine Lese- oder Schreiboperation, erhalt, wird ein
Slar: .ignal erzeugt und über die Leitung 41 auf eine
^chriitsteuerschaliung 42 gegeben. Diese Sehrittsieuerschaltung
42 hat viele Ausgangsleiiungen. die in Sequen/
in /eiiiniervailen aktiviert werden, die durch den
llaupttakt der Datenverarbeitungsanlage bestimmt
werden können.
Auf das Startsignal auf der Leitung 41 hin wird die Leitung IO aktiviert. Die Leitung PO und die »O«-Ausgange
der Flip-Flops 29 und 30 sind mit den Eingängen
eines I IN D-Tores 3i verbunden, dessen Ausgang an
der l.ese/Sehreibsieiiereinheit 12 für den Stapelspeicher
22 liegt. Wenn die beiden Register 27 und 28 bei aktivierter Leitung A) imbesetzt sii.d. wird der Ausgang
des UND-Tores 11 aktiviert, si/ daß die
I.ese/Schreib-Steuereinheit 12 betätigt wird. Daraufhin
wird das Adreßwort an der obersten Steile des Stapelspeichers
22 in das Register 27 übertragen und der in dem Register 26 gespeicherte Adreßwert wird um
einen herabgesetzt. Gleichzeitig wird das Flip-Flop 29 gesetzt, so daß es das Beset/.lsein des Registers 27 anzeigt.
Dann wird die I.eilung Pl aktiviert. Die Leitung l'\
und der »(!«-Ausgang des Flip-Flops 10 sind mit den Hingangen eines UND-Tores 45 verbunden. Wenn das
Register 28 bei aktivierter Leitung /1 unbesetzt ist. wird das ganze Adreßwort in dem Register 27 über ein
i .'ND-Tor 46 in das Register 28 gegeben, das Füp-Fiop
10 M> gesetzt, daß es das Register 28 als besetzt anzeigt,
und das Flip flop 29 wird sodann /in iickgesetzt, um
das Leersein lies Registers 27 anzuzeigen.
Hierauf 'viril die Leitung f2 aktiviert. Die Ziffernstelle
im Register 28. welche den inhalt des dritten Feldes des Adußwor'.es enthält, ist durch eine Leitung 50
duck! mit einem F'ingang eines I IN D-Tores 47 über
eine Umkehrstufe mit dem Hingang eines UND-Tores 49 verbunden. Die Leitung P2 ist mit eier anderen Eingangen
der IIND- Tore 47 und 49 verbunden. Wenn bei
Aktivierung der Leitung 11 der Inhalt der /ifferiistelle
»I« ist. kommt Spannung auf die Leitung 50 und das UND-Tor 47 leitet den zur Aktivierung der Leitung /Ί
iuh'cnden Vorgang ein. Halls der Inhalt der /iffernsiel-Ie
bei Aktivierung der Leitung ΙΊ »0« isi. gelangt keine
Spannung auf die I .ellung 50 und das MNI)IfM' -44 Ieι
IeI eine Operationsfolge ein. in deren Verlauf die I .ei
tiingen I'X /'4'. /V und /TV nacheinander aktiviert wer
den.
Wenn die Leitung /'5 nach der I .eilung i'2 aktiviert
wird, besel/l ein Zellcnadrcßworl das Register 2H Daher
wird bei Aktivierung der Leitung /'3 der IS.isis-Adreßwecl
des Zellcnadreßwories dureh eine Leitung 60 und ein UND-for 61 an den einen Lingang eines
Addierers 62 gegeben, und die Indexwertangahe ties i'1
Zellenadreliwortes gelangt über eine l.eiiung hl \\ηΛ
dureh ein UND-(or f>4 an ocn anderen Lingang des
Addierers 62. Der Addierer 62 erzeugt eine absolute Adresse, die eine Speiclterstclle im Hauptspeicher 25
angibt. Diese absolute Adresse wird auf das Haupt-Speicheradreßregister
24 gegeben, und /wischen dem Rechenwerk 21 und dem adressierten Platz im Haupt
speicher 23 werden Informationen ausgetauscht.
Wenn die Leitung Pi' nach tier Leitung 11 aktiviert
wird, besetzt ein Rcihen-AdreßwoiI das Register 28.
Die Informationen sind im Stapelspeicher 22 derart angeordnet, daß ein AdreBwori mit einer Intlexwertanga
be stets direkt unter einem Reihen-Adreßwort liegt.
Daher betätigt bei Aktivierung der Leitung Pi' ein UND-Tor 65 eine Lese/Sehreibsteucrschaltung 32 tier
art, dal.3 das oberste Atlrcßwort des Stapelspeichers 22
zum Register 27 übertragen wird, wenn d;is llip-llop
29 das Register 27 als unbesetzt anzeigt.
Dann wird die l.eiiung W aktiviert. Die Indexwert
angabe wird aus dem Register 27 geholt und über ein UND-Tor 66 auf einen Lingang der Vergleielisse!i:'llung
67 gegeben. Gleichzeitig wird die Längenwertangäbe
ties Reihen-Adreßwortes in dem Register 28 über
ein UND-Tor 68 auf den anderen Lingang tier Vergleichsschaltung
67 gegeben. Die Vergleichsschaltung 67 hat eine Ausgangsleiiung 69. die nur dann aktiviert
wird, wenn die über das UND-Tor 68 kommende l.ängenwcrtangabe
greller ist als die über das 11ND-Tor 66 kommende Index wert angabe.
Danach wird die Leitung /*5' aktiviert. Die Leitung
69 aus der Vergleichschaltiing 67 ist direkt mil einem Linking eines UND-Lores 70 über eine Umkehrstufe
73 mit einem Lingang eines UND-Tores 72 verbunden. Nach der Aktivierung tier Leitung /Y wird ein Unterbrechungssignal
am Ausgang des UND-Tores 72 er- 4s
zeugt, wenn die aus dem Register 27 geholte Indexwertangabe
tier Längenvvertangabe des Rcihen-Adreßworlcs
im Register 28 gleicht oder sie übersteigt. Dadurch wirtl ein Irrtum in dem Programm angezeigt, tier
vor der [ ortselzting der weiteren Programmatischrung
korngiert .verden sollte. Das Unterbreehungssignal
wird ;iu( das Rechenwerk 21 gegeben, um den λ\γ-beitsablauf
des Programms zu stoppen. Wenn die Indexwertangabe andererseits kleiner ist als die Längen
Wertangabe, wird die Indexwertangabe über da·
I IN D-Tor 70 auf die Stelle in dem Register 28 gegeben
die die l.angenwertangabe enthält, wodurch tlie Lan
genwci !angabe in dem Register 28 entfernt und. Dk
Leitung 69 ist auch mit einem Lingang eines UND-Io
res 71 verbunden, dessen Ausgang an der /ilfernslelk
im Register 28 liegt. Wenn die Indexwerlangabe an tlii
Stelle der l.angenwertangabe gesetzt wird, wird and
der Inhalt tier /iffernslcllc /u »I« durch den Ausgang
des UND lores 71 geändert. An dieser Stelle im Arbeiisablaiil
ist das Adreßwort im Register 28 im wc
seniliehen in ein Zcllenadresscnwort umgewandelt.
Danach wirtl die Leitung /fi' aktiviert. Die Leitung
lh' ist mit einem Lingang des UND-Tores 47 verbunden. Dementsprechend wirtl ein Arbeitsgang eingeleitet,
in dem die Leitung η aktiviert wird, da ein Wen
»I« an der Ziffernstelle ties Registers 28 erscheint
Wenn die Leitung Pi' aktivier! ist. findet tier oben be
schriebene. auf die Aktivierung der Leitung P3 folgen
de Arbeitsablauf stall. Mit anderen Worten, die Index
Wertangabe und der ßusis-AclrcUwcrl in dem Register
28 werden addiert und die daraus resultierende absolute Adresse wird auf das Haupt-Speichcradrcllregister
24 gegeben, um den Zugriff zu der gewünschten Speicherzelle in dem Hauptspeicher 2.3 zu ermöglichen.
D.is Vorstehende zusammengefaßt bestimmt die beschriebene
Schallung, ob ein Zellenadreßwort oder ein Reihuri-Adrcßwort das Register 28 zu einer Zeit besetzt,
bei der ein Rechnerbefehl einen Zugriff auf den Rechenspeicher erforderlich macht. Wenn ein Zellen
adreßwort das Register 28 besetzt, werden tier ISasis-Adreßweri
und die Indexwertangabe addiert und die absolute Adresse für das HauptSpcicheradrcßregister
24 erhallen. Wenn ein Rcihcn-Adrcßwort das Register
28 besetzt, wird eine Indexwertangabc geholl und mil tier l.angenwertangabe in dem Register 28 verglichen.
Wenn die geholle Indexwertangabe die l.angenwertangabe
nicht übersteigt, wird die l.angenwertangabe in dem Register 28 durch die Indexwertangabe ersetzt
und tier Inhalt des dritten leides entsprechend geändert. Da jetzt ein Zellenadreßwort das Register 28 be
setzt, wirtl der gleiche Arbeitsablauf durchgeführt, wie
in dem Lall, wenn von Anfang an ein Zellenadreßvvori
das Register 28 besetzt gehalten halte.
Statt die Adresse der Zelle an der unteren Grenze einer Zellenrcihc (eines Stapels) als Basis-Adreßvveri
/u verwenden, kann auch die Adresse der Zelle an der
oberen Grenze der Zellenrcihc (ties Stapels) benutzt werden. Mit anderen Worten, die Addition !es Basis
Adreßwertes und der Indexwertangabe wird in alge braisehem Sinne statt in arithmetischem Sinne verstanden.
Hierzu 2 Blatt Zeichnungen
Claims (1)
- Einrichtung zur Adressierung einer Speicherzelle aus einer Zellenreihe eines adressierbaieii Speiehers in einer Datenverarbeitungsanlage mit einem die ganze Reihe bezeichnenden Reihen Adreßwori aus einem Adrcßwortvorrat, das in einem ersten TeId den Basis-Adreßwert der Reihe und in einem /weilen Feld eine weitere Angabe über die Reihe enthält, dadurch gekennzeichnet, d;iß die Angabe im /weiten Feld des Reihen-Adreüwortes, wobei die Angabe im zweiten Feld mit Hilfe einer Angabe in einem dritten Feld als solche dekodierbar ist, mit einer Indexwertangabe verglichen und bei kleinerer Indexwertangabe diese Indexwertangabe in das /weite Feld bei gleichzeitiger Änderung der Aussage im dritten Feld eingeschrieben und die absolute Adresse der Zelle in bekannter Weise aus dem Basis-Adreßw en und der Indexwertangabe ge -° wonnen wird: und daß bei einer Indexwertangabe. die größer oder gleich tier Angabe im /weiten Feld ist. der Programmablauf unterbrochen wird.Die Frfindung betrifft eine Hinrichtung /ur Adressierung einer Speicher/eile aus einer /ellenreihe eines adressierbaren Speichers in einer Datenverarbeitung^ .ullage mit einer,, die ganze Reihe bezeichnenden Reihenadrel.Uvort aus einem Adreßw orivorrai. d.is in einem ersten Feld den Basis-Adrel.Uert der Reihe und in einem /weiten Feld eine wetten Angabe über die Reihe enthalt.Fm derartiges Adreßwort ist beispielsweise in der Datenverarbeitungsanlage B 5000 Teil eines größeren /ustands- oder Steuerwortes, welches Auskunft über den Speicherbereich gibt, an welchen eine Menge vom Programm aus zusammengehörender Informationen abgespeichert sind. Als weitere Angabe über die Reihe in dem /weiten Feld kann entweder eine Fndadresse des Speicherbereichs, in dem die Informationen abgespeichert sintl. oder auch eine l.ängenangabe des Speicherbereichs in Frage kommen.[Der Frfindung liegt nun die Aufgabe zugrunde, mit diesen Zustandswörlern eine bestimmte Speicherzelle aus der /ellenreihe des Speichers /u adressieren, wobei nach ausgeführter Adressierung für die Steuermechanismen der Datenverarbeitungsanlage die Zugehörig keil der adressierten Speicherzelle /11 der Zellenreihe erkennbar bleiben soll.Fs ist zwar aus der deutschen Auslegeschril't I IHt 4bl bekannt, befehlsgegebene relative Adressenangaben additiv mit einer Bczugsadressc zu einer absolinen .Speicherzellenadresse zu verknüpfen. |edoch be zieht sich dieses Verfahren auf die unmittelbare Adressengew innung. wahrend es zu einem spateren Zeitpunkt dann nicht mehr erkennbar ist. ob die fragliche Speicherzelle bereits adressiert war und zu welcher <>o /.ellenreihe sie gehörte. Ferner ist es aus der IBM-Systems Reference Library. IBM-System/360, Principles of Operation. S. 14 bekannt, in Adressenteile von Befehlen Bezugnahmen auf Register vorzusehen, die eine liasisadresse bzw. einen Indexwert enthalten. Durch ft5 Verknüpfung der beiden Registerinhalte wird die Speicherzcllenadresse erhalten. Bei dieser Finrichtung sind in den Adreßteilen der Befehle verschlüsselte "Ieilangaben enthalten, die über die in den Registern hcreiitiestellten Werievorniie zu einer Speicher/ellcnadresseliihren.In der DVA .»003. Befehlsli.ste NV lis 107/1, Mai l%j, S. J bis ϊ. ist angegeben, daß bei entsprechend gesetzter Substiiulionsstelle ein Befehl nicht mit der angegebenen Adresse ausgeführt, sondern die angegebene Adresse als Festworiadresse interpretiert und im Arbeitsspeicher angesteuert wird, um je nach Befehl aus dieser Feslworispeicherstelle eine Festwor'adresse oder Zeichenadresse oder F.ndemodusadresse herauszulesen und mit dieser neuen Adresse den betreffenden Befehl auszuführen. Die hiernach vorgeschlagene reine Adressen-Substitution kann nicht zur Lösung der vorliegenden Aufgabe führen, weil der Ersatz des Basis-Adreßwertes aus dem ersten Feld durch eine andere Adressenangabe schwerlich zum gewünschten Ziel führen würde. Schließlich ist in Speiser: Digitale Rechenanlagen. 1965. S. 260. 263 bis 265. Aw: "<:enannte O-Zeichen beschrieben, das in erster Linie bei Zahlen Betieuiuiii· hat. jedoch auch gestaltet, im ganzen Speicher zwei verschiedene Sorten von Wörtern, beispielsweise Operanden und Befehle, zu unterscheiden.Zur Lösung der genannten Aufgabe schlagt die Lr findting einen ganz anderen Weg vor, der sich dadurch auszeichnet, daß die Angabe im /weiten Feld des Reihen-Adrelhvortes. wobei die Angabe i;ii /weiten Feld mit Hilfe einer Angabe in einem dritten Feld als solche dekodierbar ist. mit einer Indexwertangabe verglichen und bei kleinerer Indexwertangabe diese Indexwertangabe in das /weite reld bei gleichzeitiger Änderung der Aussage im dritten Feld eingeschrieben, und die absolute Adresse der Zelle in bekannter Weise aus dem Basis-Adreßwert und der Indexwertangabe gewonnen wird; und daß bei einer Indexwertangabe. die größer oder bleich der Angabe im /weiten Feld ist. der Programmablauf unterbrochen wird. Die Erfindung, schafft also ein neues Zustandswor! durch Abändern des Adressenwortes derart, daß mit dem neuer Zustandswort die Adressierung der Speicher/eile in an sich bekannter Weise gelingt und gleichzeitig durch Aufbewahren der zur Bildung der Speicherzellcnadresse nötigen Finzelaiiiiaben sowohl die Tatsache der erfolgten Adressierung wie auch die Zugehörigkeit der adressierten Zelle zur größeren Zellenreihc erhalten bleibt. Darüber hinaus ergibt sich eine bequeme Möglichkeit der Fehlererkennung noch ehe der Speicher an einer nicht gewollten Stelle adressiert wird. Die Erfindung bringt ferner Vorteile bei der Ablage von Informationsmengen, die in der Zellenreihe gespeichert sind, in periphere Speicher, weil dann an den F.inzelangaben in dem neuen Zustandswort die Zugehörigkeit einer Speicherzelle zu dem Speicherbereich, aus dem abgelegt werden soll feststellbar ist.Nachfolgend wird ein Ausführungsbeispiel der Frfindung an Hand der Zeichnungen erläutert. Fs zeigti i g. I ein Blockschallbild einer Adressierschaltung gemäß einem Ausführungsbeispiel der Erfindung undF i g. 2 eine scheniaiische Darstellung der Adrcsscnwort-Felder sowie des nach der Schaltung gemäß I i g. 1 ausgeführten Adressierverfahrens.In F i g. 2 sind zwei Zustandswörler sowie eine Zellenreihe in einem adressierbaren Rechenspeicher dargestellt, ledes Zustandswort enthält als Teil ein Adressenwort, das ein eine Speicherzelle bezeichnendes ZeI-lcnadreßwort oder ein eine Speicher/eile bezeichnendes Zellenadreßwort oder ein die Zellenreihe im Ganzen bezeichnendes Rcihen-Adrcßwort sein kann. Zur
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67003167A | 1967-09-25 | 1967-09-25 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1774870A1 DE1774870A1 (de) | 1972-03-30 |
DE1774870B2 true DE1774870B2 (de) | 1974-12-12 |
DE1774870C3 DE1774870C3 (de) | 1978-09-28 |
Family
ID=24688695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1774870A Expired DE1774870C3 (de) | 1967-09-25 | 1968-09-25 | Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer Datenverarbeitungsanlage |
Country Status (5)
Country | Link |
---|---|
US (1) | US3510847A (de) |
BE (1) | BE721401A (de) |
DE (1) | DE1774870C3 (de) |
FR (1) | FR1581916A (de) |
GB (1) | GB1188435A (de) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL6806735A (de) * | 1968-05-11 | 1969-11-13 | ||
BE758815A (fr) * | 1969-11-28 | 1971-04-16 | Burroughs Corp | Systeme de traitement d'information presentant des moyens pour la preparation dynamique d'adresses de memoire |
US3624616A (en) * | 1969-12-04 | 1971-11-30 | Burroughs Corp | Dynamic allocation of multidimensional array memory space |
BE758027R (fr) * | 1970-02-16 | 1971-04-26 | Burroughs Corp | Circuit de manipulation d'adresses pour un calculateur |
US3754218A (en) * | 1970-05-29 | 1973-08-21 | Nippon Electric Co | Data handling system with relocation capability comprising operand registers adapted therefor |
US3668647A (en) * | 1970-06-12 | 1972-06-06 | Ibm | File access system |
US3731283A (en) * | 1971-04-13 | 1973-05-01 | L Carlson | Digital computer incorporating base relative addressing of instructions |
US3739352A (en) * | 1971-06-28 | 1973-06-12 | Burroughs Corp | Variable word width processor control |
US3737871A (en) * | 1971-07-28 | 1973-06-05 | Hewlett Packard Co | Stack register renamer |
US3794984A (en) * | 1971-10-14 | 1974-02-26 | Raytheon Co | Array processor for digital computers |
US3982231A (en) * | 1972-03-31 | 1976-09-21 | International Business Machines Corporation | Prefixing in a multiprocessing system |
US3942155A (en) * | 1973-12-03 | 1976-03-02 | International Business Machines Corporation | System for packing page frames with segments |
US3976978A (en) * | 1975-03-26 | 1976-08-24 | Honeywell Information Systems, Inc. | Method of generating addresses to a paged memory |
JPS6013501B2 (ja) * | 1978-09-18 | 1985-04-08 | 富士通株式会社 | 仮想計算機システムにおけるチヤネルアドレス制御方式 |
US4445170A (en) * | 1981-03-19 | 1984-04-24 | Zilog, Inc. | Computer segmented memory management technique wherein two expandable memory portions are contained within a single segment |
US4428045A (en) | 1981-09-11 | 1984-01-24 | Data General Corporation | Apparatus for specifying and resolving addresses of operands in a digital data processing system |
US4972338A (en) * | 1985-06-13 | 1990-11-20 | Intel Corporation | Memory management for microprocessor system |
US5611065A (en) * | 1994-09-14 | 1997-03-11 | Unisys Corporation | Address prediction for relative-to-absolute addressing |
US7873953B1 (en) * | 2006-01-20 | 2011-01-18 | Altera Corporation | High-level language code sequence optimization for implementing programmable chip designs |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1181461B (de) * | 1963-10-08 | 1964-11-12 | Telefunken Patent | Adressenaddierwerk einer programm-gesteuerten Rechenmaschine |
DE1269392B (de) * | 1965-04-05 | 1968-05-30 | Ibm | Einrichtung zur Division von Dezimalziffern |
US3389380A (en) * | 1965-10-05 | 1968-06-18 | Sperry Rand Corp | Signal responsive apparatus |
-
1967
- 1967-09-25 US US670031A patent/US3510847A/en not_active Expired - Lifetime
-
1968
- 1968-09-20 GB GB44739/68A patent/GB1188435A/en not_active Expired
- 1968-09-25 FR FR1581916D patent/FR1581916A/fr not_active Expired
- 1968-09-25 DE DE1774870A patent/DE1774870C3/de not_active Expired
- 1968-09-25 BE BE721401D patent/BE721401A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US3510847A (en) | 1970-05-05 |
GB1188435A (en) | 1970-04-15 |
FR1581916A (de) | 1969-09-19 |
DE1774870C3 (de) | 1978-09-28 |
DE1774870A1 (de) | 1972-03-30 |
BE721401A (de) | 1969-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1774870B2 (de) | Einrichtung zur Adressierung einer Speicherzelle eines Speichers in einer Datenverarbeitungsanlage | |
DE69803304T2 (de) | Hardwareunterstütztes verfahren zum kontextwechsel | |
DE2714805C2 (de) | ||
DE2431379C3 (de) | Datenverarbeitungseinrichtung | |
DE1774296C2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE2907181A1 (de) | Befehlssatz-modifizierregister fuer einen datenprozessor | |
DE1549523B2 (de) | Datenverarbeitungsanlage | |
DE2540975A1 (de) | Multi-mikro-prozessor-einheit | |
DE1217670B (de) | Lernfaehige Unterscheidungsmatrix fuer Gruppen von analogen Signalen | |
DE3500804A1 (de) | Unterbrechungssteuerkreis | |
DE2758023B2 (de) | Anschlußschaltung für eine Eingabe-/ Ausgabeschnittstelle einer Datenverarbeitungsanlage | |
DE1499206B2 (de) | Rechenanlage | |
DE2064473A1 (de) | ||
DE69111778T2 (de) | Verfahren und Gerät zur Erweiterung einer Rechnerarchitektur von zweiunddreissig auf vierundsechzig Bits. | |
DE2108157A1 (de) | Datenverarbeitungsanlage mit über lagertem Speicherverkehr | |
DE2221926C3 (de) | Datenverarbeitungsanlage mit wenigstens einem in Verbindung mit mehreren Peripheriegeräten stehenden Prozessor | |
DE3121046A1 (de) | Arithmetik-logikeinheit mit bit-manipulation | |
DE2015272A1 (de) | Programmleitwerk für eine digitale Datenverarbeitungsanlage | |
DE2235883C3 (de) | Datenverarbeitungseinrichtung | |
DE1806172A1 (de) | Prioritaetsschaltung | |
DE2037506C3 (de) | Programmierbare Datenverarbeitungsanlage mit einer steuerbaren Hauptsteuerung | |
DE2237427C3 (de) | Steueranordnung in einer Datenverarbeitungsanlage mit Mikroprogrammsteuerung | |
DE1774866C3 (de) | Schaltung zur Bestimmung der Adresse einer in einem Speicher einer Datenverarbeitungsanlage enthaltenen, gesuchten Information | |
DE1914576C3 (de) | Programmgesteuerte Datenverar beitungsanlage, insbesondere fur die Abwicklung von Vermittlungsvorgangen in einer Fernsprechvermittlung | |
EP0375711B1 (de) | Verfahren zum betrieb einer speicherprogrammierbaren steuerung und einrichtung zur durchführung des verfahrens |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8330 | Complete disclaimer |