DE1774507C3 - Digitalfilter - Google Patents

Description

3. Digitales Rekursivfilter, gekennzeichnet durch ein erstes Digitalfilter (30,32,34,36,38) nach einem der Ansprüche 1 oder 2, dem ein Summierer (52) nachgeschaltet ist und zwischen dessen Ausgang und zweiten Eingang ein zweites Digitalfilter (42,44,46, 48, 50) nach einem der Ansprüche I oder 2 als Rekursivfilter geschaltet ist.

4. Digitalfilter nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß der Produktgenerator Verschieberegister (58, 60) zur Verdopplung eingespeister Digitalsignale aufweist, denen Summierer (62, 68) zur Erzeugung weiterer Vielfacher der eingespeisten Digitalsignale nachgeschaltet sind.

5. Digitalfilter nach einem der Ansprüche 1,2 oder

4, dadurch gekennzeichnet, daß der Auswähler (14) für jeden Ausgangsanschluß einen mehrpoligen über den zugehörigen Steuereingang einstellbaren Umschalter aufweist, dessen Umschaltpole an verschiedene Ausgangsleitungen des zugehörigen Produktgenerators (12) angeschlossen sind, während der Schaltarm an die zugehörige Ausgangsleitung des Auswählers angeschlossen ist.

Die Erfindung betrifft ein Digitalfilter mit je einem Summierer für Glieder einer aus periodisch eingespeisten digitalen Eingangssignalen zu bildenden Produktsummenfunktion, die jeweils mit ihrem ersten Eingang an Multiplizierer, in denen das Eingangssignal um ein dem zugehörigen Glied zugeordneten Koeffizienten vervielfacht wird und mit ihrem zweiten Eingang über je einen um einen Signaltakt verzögernden Verzögerer an den Ausgang des Summierers für das nächst höhere Glied angeschlossen sind.

Bei einem bekannten Digitalfilter dieser Art ist für iedes Glied der Produktsummenfunktion ein Multipli-

507 ₂

zierer vorgesehen, in welchem das eingespeiste Digitalsignal mit dem Koeffizienten des betreffenden Gliedes multipliziert wird Verwendet man in diesem Fall Multiplizierer, die durch vervielfachte Addition multiplizieren, dann ergibt sich für das ganze Filter eine beträchtliche Anzahl erforderlicher Addierer.

Aufgabe der Erfindung ist es, den dadurch bedingten schaltungstechnischen Aufwand ai reduzieren.

Die Erfindung ist dadurch gekennzeichnet, daß als Multiplizierer ein Produktgenerator eingangsseitig vorgesehen ist, in welchem die für alle Glieder erforderlichen Signalvielfachen gebildet werden und daß die Signalvielfachen parallel an einen nachgeschalteten Auswähler, der die eingespeisten Signaivielfachen für die einzelnen Summierer auswählt und dann m der durch die Produktsummenfunktion bestimmten Zuordnung an die Summierer abgibt. Die Erfindung macht sich den Umstand zunutze, daß bei Multiplikation durch wiederholte Addition ein Produkt höherer Ordnung aus Produkten niedriger Ordnung gewonnen werden kann. Erzeugt man in dem Produktgenerator das Produkt höchster Ordnung, dann liegen zwangsläufig auch sehr viele Produkte niedrigerer Ordnung als Zwischenergebnisse vor. Dies und andere Umstände, die weiter unten noch an Hand der beigefügten Zeichnung näher erläutert werden, ermöglichen es, eine vorgegebene Produktsr.mmenfunktion mit einem Digitalfilter nach der Erfindung unter Verwendung von wesentlich weniger Addierern als bei Vorrichtungen nach dem Stande der Technik auszurechnen.

Besonders ins Gewicht fallen die mit der Erfindung e-zielbaren Vorteile, wenn man ein Digitalfilter nach der Erfindung hinsichtlich der Koeffizienten der einzelnen Produktsummenglieder umschaltbar ausgestaltet. Für Filter nach dem Stande der Technik müßte man dann für jeden einzelnen Multiplizierer genügend Addierer vorsehen, um ihn auf alle möglichen Koeffizienten umstellen zu können. Bei Digitalfiltern nach der Erfindung genügt es. wenn der Produktgenerator alle in Frage kommenden Produkte liefert, die dann von dem nachfolgenden Auswähler entsprechend ausgewählt werden können. Eine dementsprechende Weiterbildung der Erfindung ist dadurch gekennzeichnet, daß der Auswähler für jeden Summierer einen Steuereingang aufweist, über den di; Auswahl der Produktsumme für den betreffenden Summierer nach Maßgabe des Koeffizienten für das zugehörige Glied der Produktsumme einstellbar ist.

Die Erfindung ist auch anwendbar in Verbindung mit Rekursivfiltern. Ein Rekursivfilter nach der Erfindung besteht aus einem ersten Digitalfilter, das in der beschriebenen erfinderischen Weise ausgebildet ist und dem ein Summierer nachgeschaltet ist, zwischen dessen Ausgang und dessen zweiten Eingang ein zweites nach der Erfindung ausgebildetes Digitalfilter als Rekursivzweig geschaltet ist. Die mit der Erfindung angestrebten Vorteile — Verringerung der Anzahl der nötigen Addierer - sind dann sowohl in dem ersten Digitalfilter als auch in dem Rekursivzweig erzielbar.

In der Zeichnung zeigt

F i g. 1 ein bekanntes Digitalfilter,

Fig.2 ein erstes Ausführungsbeispiel nach der Erfindung,

F i g. 3 ein Rekursivfilter nach der Erfindung,

F i g. 4 die Schaltung eines Produktgenerators, wie er in Verbindung mit der Schaltung nach Fig.2 und 3 verwendbar ist und

F i g. 5 einen Umschalter für einen Auswähler, wie er

in Verbindung mit der Schaltung aus Fig.2 oder 's verwendbar ist.

Gemäß Fig-1 wird in das dargestellte Digitalfilter ein digitalisiertes Eingangssignal x(k) eingespeist. Die digitalisierten Signale folgen periodisch aufeinander und die Digitalfolge einer Datenzeitperiode reprädentien den Wert des Signals x(k) in dieser Datenzeitperiode. Das digitalisierte Eingangssignal x(k) wird mit den Faktoren au 32, ..- a«-i, «j« multipliziert. Die Multiplikationsfaktoren a\ bis a« liegen ebenfalls in binären Ziffern vor. Jeden dieser Faktoren ist ein Multiplizierer 1, 3, 5 zugeordnet Der Ausgang des Multiplizierers 1, der mit dem Faktor a« multipliziert, gelangt in einen digitalen Verzögerer 2, dessen Ausgangssignal in dem Addierer 4 mit dem Ausgangssignal des mit dem Faktor a«-i multiplizierenden Multiplizierers 3 summiert wird. Das summierte Signal gelangt in einen digitalen Verzögerer 6 und so fort, bis schließlich im Anschluß an den Verzögerer 10 das verzögerte Summensignal in den Summierer 8 mit dem Ausgangssignal des mit dem Faktor a\ multiplizierenden Multiplizierers 5 summiert wird, so daß am Ausgang des Addierers 8 das Ausgangssignal y(k) des Digitalfilters in digitaler Form vorliegt. Jeder der Verzögerer 2, 6, 10 und der übrigen nicht dargestellten Verzögerer verzögert um eine Datenzeitperiode des Eingangssignals x(k). Wenn die Eingangssignale mit einer Periodizität von 1000 pro Sekunde aufgenommen werden, dann ist also die Verzögerungszeit eines je:'en Verzögerers eine lOOOstel Sekunde. Für das Ausgangssignal y(k)gilt dann die Gleichung:

y(k)= a\ x(k)

ai x(k-\) +
asx(k- R +

-i x(k-R+2)

35

Jeder der Multiplizierer a\ bis a« besteht aus einer Vielzahl von Addierern zur Durchführung der Multiplikation nach dem Verfahren der wiederholten Addition. Wenn jeder der Multiplikationsfaktoren /j-Bits umfaßt und wenn man maximale Multiplikationsgeschwindigkeiten anstrebt, dann erfordert jeder Multiplizierer unter diesen Umständen n-1 Addierer, damit mit jedem einzelnen der Faktoren zwischen 1 und 2"-i multipliziert werden kann. Man benötigt also R(n-\) Addierer, um alle diese Multiplikationen durchzuführen. Wenn man natürlich nicht alle möglichen Multiplikanten benötigt, dann kann man auch die Zahl der Addierer reduzieren, aber in der Regel benötigt man unter diesen Umständen tatsächlich R(n- \) Addieren Diese Überlegungen zeigen, daß bei einem bekannten Digitalfilter der hier in Frage stehenden Art sehr viele Addierer benötigt werden, wobei die Zahl der benötigten Addierer von der Anzahl π der binären Digits in den Multiplikationsfaktoren und der Anzahl R der durchzuführenden Multiplikationsoperationen bestimmt wird.

Fig.2 zeigt ein Ausführungsbeispiel nach der Erfindung, bei dem nicht so viele Addierer benötigt werden. Nach F i g. 2 ist eingangsseitig ein Produktgenerator 12 vorgesehen, dem ein Auswähler 14 nachgeschaltet ist. Dem Auswähler ist eine Kette aus Verzögerern 16, 18, 20, 22 und Addierern 24, 26, 28 nachgeschaltet. Der Produktgenerator 12 nimmt das Eingangssignal x(k) des Filters auf. Der Produktgenerator hat 2"-l Ausgänge, wobei η die Zahl der binären Digits ist, die in einem der Koeffizienten ai auftreten können. An den Ausgängen des Produktgenerators 12 liegen alle in diesem Fall in Frage kommenden Vielfachen des Eingangssignals x(k) vor. Der Auswähler 14 hat zwei Gruppen von Eingängen. Die erste Gruppe umfaßt 2"-1 Leitungen die einzeln an die 2"-1 Ausgänge des Produktgenerators angeschlossen sind. Die zweite Gruppe von Eingängen umfaßt R Eingänge, die den einzelnen Koeffizienten a\ bis a« des Digitalfilters zugeordnet sind. Die Eingänge a\ bis a« steuern Tore und Schalter des Auswählers und bestimmen dadurch, welche der Vielfachen von x(k) auf die einzelnen Ausgangsleitungen des Auswählers 14 gelangen. Die R Ausgangsleitungen des Auswählers sind an die nachgeschalteten Summierer 24,26,28 bzw. den Verzögerer 16 angeschlossen, entsprechend wie dies bei F i g. 1 der Fall ist.

Damit der Produktgenerator 12 alle möglichen Produkte erzeugen kann, benötigt man insgesamt 2"-'— 1 Addierer. Die Zahl der Addierer hängt also nicht von der Zahl R der Koeffizienten des Digitalfilters ab. Der Aufbau des Auswählers 14 dagegen hängt sowohl von R als auch von π ab, aber da Tore und Schalter einfacher aufgebaut sind als Addierer, ergibt sich durch die Erfindung eine Reduktion im Gesamtaufwand für das Digitalfilter.

Gemäß F i g. 3 ist ein rekursives Digitalfilter nach der Erfindung dargestellt, bei dem der obere Teil genauso ausgebildet ist wie das Digitalfilter nach Fig.2. Der Produktgenerator 30 entspricht dem Produktgenerator 12 aus Fig. 2 und der Auswähler 32 entspricht dem Auswähler 14 aus Fig.2. Entsprechendes gilt auch für die nachgeschalteten Verzögerer, Summierer, einschließlich des Summierers 38, der dem Summierer 28 aus Fig. 2 entspricht. Zusätzlich vorgesehen ist ein zweiter Produktgenerator 42, dem ein zweiter Auswähler 44 nachgeschaltet ist und außerdem sind zusätzliche Verzögerer 46 ... 48 und zusätzliche Addierer ... 50 vorgesehen. Die Ausgänge der Addierer 38 und 50 werden in einen Addierer 52 eingespeist, dessen Ausgang der Ausgang des Digitalfilters ist, auf dem das Ausgangssignal y(k) vorliegt.

In dem Produktgenerator 42 wird das Ausgangssignal am Ausgang des Addierers 52 über eine Rückführung eingespeist. Der Produktgenerator 42 weist 2^m-1 Ausgangsleitungen auf, auf denen alle möglichen Vielfachen von y(k) vorliegen, m ist dabei die Anzahl der binären Digits, die in einem Koeffizienten bi in der Rückführungsabteilung des Filters auftreten können. Die Ausgänge des Produktgenerators 42 sind einzeln an 2^m—1 zugeordnete Eingangsleitungen des Auswählers 44 angeschlossen. Eine zweite Gruppe von Eingangsleitungen umfaßt insgesamt 5 Eingangsleitungen b\ bis bs, die einzeln den Koeffizienten der Rückführungsabteilung zugeordnet sind und Schalter und Tore innerhalb des Auswählers 44 so steuern, daß auf den Ausgangsleitungen die gewünschten Produkte vorliegen, wie in der Zeichnung angegeben. Die Anzahl 5 ist die Anzahl der Koeffizienten bi ■ m braucht nicht unbedingt mit η übereinzustimmen und 5 braucht nicht mit R übereinzustimmen. Für das Ausgangssignal des Digitalfilters gemäß Fi g. 3 gilt die Gleichung:

y(k) = a\ x(k) + · · · + anx(k-R+\)
+ b\y(k)+ ■ ■ ■ + bsyfk-S+]),

wobei x(k-i) das Eingangssignal des Digitalfilters »/« Zeitperioden vor dem gegenwärtigen Ausgangssignal ist und yfjt-^das Ausgangssignal »y< < Perioden vor dem gegenwärtigen Ausgangssignal ist.

Fig.4 zeigt ein bevorzugtes Ausführungsbeispiel eines Produktgenerators, wie er in Verbindung mit den

Schaltungen aus Fig. 2 und 3 verwendbar ist. Gemäß F i g. 4 ist der Einfachheit halber angenommen, daß alle in Frage stehenden Koeffizienten drei oder weniger als drei binäre Bits umfassen. Das bedeutet also, daß keiner der Koeffizienten einen größeren Wert als sieben hat. Die Schaltung gemäß Fig.4 nutzt den Umstand aus, daß man eine Binäre Zahl in einem Register mit zwei multiplizieren kann, indem man die ganze Zahl um eine Einheit zur höheren Ordnung hin verschiebt, oder die Ausgangsleitungen gegenüber den Eingangsleitungen entsprechend versetzt. Das Eingangssignal x(k), das aus einer drei Bit umfassenden binären Zahl besteht, gelangt gemäß Fig.4 in die Register 56, 58 und 60. Diese Register sind in bekannter Weise so ausgebildet, daß am Ausgang des Registers 56 das Signal x(k), am Ausgang des Registers 58 das Signal 2 Around am Ausgang des Registers 60 das Signal 4x(k) vorliegt. Der Ausgang des Registers 56 liegt direkt am ersten mit .v^bezeichneten Ausgang des Produktgenerators. Entsprechend liegt der Ausgang des Registers 58 an dem mit 2x(k) bezeichneten Ausgang des Produktgenerators und der Ausgang des Registers 56 am mit 4x(k)bezeichneten Ausgang des Produktgenerators. Um das Produkt 3x(k) zu erzeugen, werden die Ausgänge der Register 56 und 58 in dem Addierer 52 summiert. Die Summe gelangt über das Register 64 an den mit 3x(k) bezeichneten Ausgang des Produktgenerators und über das in der beschriebenen Weise verschiebende Register 66 multipliziert mit dem Faktor 2 an den mit 6x(k) bezeichneten Ausgang des Produktgenerators. Das Produkt 5x(k) wird aus den Registern 56 und 60 durch Summieren in dem Addierer 68 gewonnen. Das Ausgangssignal des Addierers 58 gelangt direkt an die Ausgangsleitung 5x(k) des Produktgenerators. Das Produkt 7x(k) wird gewonnen durch Aufsummieren der Ausgangswerte des Registers 58 und des Addierers 68 in dem Summierer 70 und gelangt von da an die mit 7x(k) bezeichnete Ausgangsleitung des Produktgenerators.

Innerhalb dieses verhältnismäßig einfachen Produktgenerators kann man sehr viele Variationen vornehmen, z. B. kann man das Produkt 7x(k) statt durch Addition 5x(k)+2x(k) auch durch Addition von 4x(k)+3x(k) erzeugen. Auch das Produkt 5x(k)kann man statt durch Addition von 4x(k) + x(k)erzeugen durch Addition von 3x(k) + 2x(k). Wenn man Serienarithmetik innerhalb des Produktgenerators zugrunde legt, dann kann der Produktgenerator mit Verzögerungselementen statt der erwähnten Verschiebung zur Multiplikation mit Faktor 2 ausgestattet sein. Wesentlich ist, daß der Produktgene- rator mit maximal 2"-'-1 Addierern verwirklicht werden kann, wobei η die maximale Anzahl binärer Bits eines Multiplikationsfaktors ist Im vorliegenden Fall gemäß Fig.4, ist π = 3, so daß man 2³-¹ — 1 =3 Addierer maximal benötigt, nämlich die Addierer 62,68 und 70.

Fig. 5 zeigt einen sicbenpoligen Auswahlschalter, wie er für den Auswähler in Verbindung mit dem Produktgenerator aus F i g. 4 verwendbar ist. Der Umschalter gemäß Fig.5 hat sieben Eingangsleitungen, die an die sieben Ausgangsleitungen des Produktgenerators gemäß F i g. 4 angeschlossen sind. Auf jeder der Eingangsleitungen liegt ein 6-Bit umfassender ίο binärer Wert für ein Vielfaches des Eingangssignals x(k) vor, wie in der Zeichnung angegeben. Der Umschalter wird nun so eingestellt, daß auf der einzigen Ausgangsleitung dasjenige Vielfache auftritt, das auf dieser Ausgangsleitung benötigt wird. Für jede Ausgangsleitung des Auswählers, z.B. des Auswählers 14 aus Fig. 2, ist mithin ein solcher Umschalter erforderlich, der, gesteuert durch einen zugeordneten Eingang der zweiten Eingangsgruppe, in diejenige Schaltstellung gestellt wird, die dem Koeffizienten aj entspricht. Der Schalter ist in Fig. 5 mechanisch gezeichnet, er läßt sich mit bekannten und geläufigen Mitteln elektronisch digital verwirklichen.

Man kann die beiden Produktgeneratoren 30 und 42 gemäß Fig.3 in einem einzigen Produktgenerator vereinigen. Das führt aber zu einer komplizierten Zeitsteuerung, weshalb man die getrennte Ausführung, wie in Fig. 3 angegeben, in der Regel bevorzugen dürfte.

Die Erfindung gestattet es, über die zweite Gruppe von Eingangsleitungen at bzw. bi der Auswähler 14, 32, 44 die Koeffizienten des Filters umzustellen. Die Erfindung ist aber auch anwendbar in Verbindung mit Digitalfiltern mit fest eingestellten Koeffizienten. In einem solchen Fall kann man einigen Aufwand auf Seiten des Produktgenerators und des Auswählcrs vermeiden. Wenn beispielsweise Digitalfilter mit fest eingestellten Koeffizienten 2, 3, 4 und 6 gebaut werden sollen, dann benötigt man nur einen Addierer in dem Produktgenerator, um das Produkt 3x(k) zu erzeugen.

Die Ausgangsleitungen 5x(k) und 7x(k) gemäß Fig. 4 werden dann nicht benötigt. Mithin können gemäß F i g. 4 die Addierer 68 und 70 in diesem Fall in Forlfall geraten. Auch in diesem Fall bietet die erfinderische Ausgestaltung eines Digitalfilters Vereinfachungen gegenüber dem Stande der Technik, weil man nach der Erfindung für die Koeffizienten 1,2.3,4 und 6 nach dem Stande der Technik einen Addierer für das Produkt 3A/A^und einen weiteren für das Produkt öx/Ä^benötigt.

Man kann in Abänderung der beschriebenen Ausfüh-

so rungsformen die diversen Addierer in einem Filter, also die Addierer 24, 26 und 28 gemäß Fig.2 durch einen einzigen zeitgesteuerten Addierer ersetzen.

Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Digitalfilter mit je einem Summierer für Glieder einer aus periodisch eingespeisten digitalen Eingangssignalen zu bildenden Produktsummenfunktion, die jeweils mit ihrem ersten Eingang an Multiplizierer, in denen das Eingangssignal um ein dem zugehörigen Glied zugeordneten Koeffizienten vervielfacht wird und mit ihrem zweiten Eingang über je einen um einen Signaltakt verzögernden Verzögerer an den Ausgang des Summierers für das nächst höhere Glied angeschlossen sind, dadurch gekennzeichnet, daß als Multiplizierer ein Produktgenerator (12, 30) eingangsseitig vorgesehen ist, in welchem die für alle Glieder erforderlichen Sigiialvielfachen gebildet werden und daß die Signaivielfachen parallel an einen nachgeschalteten Auswähler (14, 32) angelegt sind, der die eingespeisten Signaivielfachen für die einzelnen Summierer auswählt und dann in der durch die Produktsummenfunktion bestimmten Zuordnung an die Summierer abgibt.

2. Digitalfilter nach Anspruch 1, dadurch gekennzeichnet, daß der Auswähler (14, 32) für jeden Summierer (24, 26, 38) einen Steuereingang (a) aufweist, über den die Auswahl der Produktsumme für den betreffenden Summierer nach Maßgabe des Koeffizienten für das zugehörige Glied der Produktsumme einstellbar ist.