DE1764358B1 - PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT - Google Patents

PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT

Info

Publication number
DE1764358B1
DE1764358B1 DE19681764358 DE1764358A DE1764358B1 DE 1764358 B1 DE1764358 B1 DE 1764358B1 DE 19681764358 DE19681764358 DE 19681764358 DE 1764358 A DE1764358 A DE 1764358A DE 1764358 B1 DE1764358 B1 DE 1764358B1
Authority
DE
Germany
Prior art keywords
type
substrate
silicon
gallium
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681764358
Other languages
German (de)
Inventor
Taketoshi Kato
Masakatsu Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE1764358B1 publication Critical patent/DE1764358B1/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterbauelementes, bei dem ein Bereich vom p-Typ und ein Bereich vom n-Typ in einem Siliciumsubstrat vom n-Typ ausgebildet werden, indem selektiv Verunreinigungen, die im Siliciumsubstrat entgegengesetzte Leitfähigkeiten erzeugen, unter Verwendung von Schutzfilmen mit einer Öffnung diffundiert werden.The invention relates to a method for producing a semiconductor component, in which a p-type region and an n-type region in a silicon substrate n-type can be formed by selectively removing impurities present in the silicon substrate generate opposite conductivities by using protective films with diffused through an opening.

Beim bekanntesten Verfahren zum Herstellen von insbesondere planaren Halbleiterbauelementen, beispielsweise eines Planartransistors, wie z. B. in den F i g. 1 A bis 1 E dargestellt, wird auf der Oberfläche eines Siliciumsubstrats 1 vom n-Typ ein Siliciumdioxidfilm 2 (F i g. 1. A) ausgebildet. Der Mittelbereich des Filmes 2 auf dem Substrat 1 wird dann unter Bildung einer Öffnung 3 entfernt, so daß ein entsprechender Teil der Oberfläche des Substrats 1 (F i g. 1 B) freigelegt wird.In the best-known method for producing, in particular, planar Semiconductor components, for example a planar transistor, such as. Tie F i g. 1 A to 1 E shown is on the surface of a silicon substrate 1 of the n-type, a silicon dioxide film 2 (Fig. 1. A) is formed. The middle area the film 2 on the substrate 1 is then removed to form an opening 3, so that a corresponding part of the surface of the substrate 1 (Fig. 1B) is exposed will.

Eine Verunreinigung vom p-Typ wird dann durch die Öffnung 3 in das Substrat diffundiert, so daß sich ein Basisbereich 4 vom p-Typ im Substrat 1 bildet, ein Siliciumdioxidfilm 2' wird dann neu über dem Basisbereich 4 gebildet, um die Öffnung 3 (F i g. 1 C) zu schließen. Im anschließenden, in F i g. 1 D gezeigten Schritt wird die Mitte des Filmes 2' über dem Basisbereich entfernt, so daß sich eine Öffnung 5 bildet, durch die eine Verunreinigung vom n-Typ im Basisbereich 4 diffundiert wird, wodurch ein Emitterbereich 6 hierin gebildet wird, und damit die Bildung eines in F i g. 1 E gezeigten Planartransistors vervollständigt wird.A p-type impurity is then introduced into the Substrate diffuses so that a p-type base region 4 is formed in substrate 1, a silicon dioxide film 2 'is then newly formed over the base region 4 to provide the Close opening 3 (Fig. 1 C). In the subsequent, in F i g. 1D shown Step 2 removes the center of the film 2 'over the base area so that there is forms an opening 5 through which an n-type impurity in the base region 4 is diffused, thereby forming an emitter region 6 therein, and hence the Formation of one shown in FIG. 1 E shown planar transistor is completed.

Wird der Maskeneffekt des obengenannten Siliciumdioxids bei der Diffusion von Verunreinigungen ausgenutzt, so ist es notwendig, als Verunreinigung ein Element zu wählen, das schwierig in diesen Film eindringt; bei diesem Element ist man allein auf Bor als Verunreinigung vom p-Typ zur Bildung des Basisbereiches angewiesen. Die Verwendung von Bor als Verunreinigung vom p-Typ vermindert die Verunreinigungskonzentration im Basisbereich in der Nähe des Siliciumdioxidfilmes, da diese Verunreinigung durch den Film gegettert wird, wodurch eine Inversionsschicht in der entsprechenden Fläche des Bereiches hervorgerufen wird, die zur Ursache einer schlechten Inversionscharakteristik des Halbleiterelementes wird und einen gesteigerten Basiswiderstand und einen verminderten Verstärkungsfaktor bei hohen Frequenzen aufweist.Becomes the masking effect of the above silica upon diffusion Exploited by impurities, it is necessary to consider an element as an impurity to choose that difficult to penetrate into this film; in this element one is alone relied on boron as a p-type impurity to form the base region. The use of boron as a p-type impurity decreases the impurity concentration in the base area in the vicinity of the silicon dioxide film because of this contamination by the film is gettered, creating an inversion layer in the corresponding area of the area, which is the cause of a poor inversion characteristic of the semiconductor element and an increased base resistance and a decreased Having gain factor at high frequencies.

Erfindungsgemäß soll nun ein Verfahren der eingangs genannten Art so weitergebildet werden, daß der Defekt auf Grund der Diffusion des üblichen Verunreinigungselementes wie Bor vermieden wird. Hierbei wird auch angestrebt, gleichzeitig sowohl Bereiche vom p-Typ wie vom n-Typ zu bilden, was zweifellos von großem Vorteil wäre.According to the invention, a method of the type mentioned at the beginning be developed so that the defect is due to the diffusion of the usual impurity element how to avoid boron. The aim here is also to have both areas at the same time of p-type and n-type, which would undoubtedly be of great advantage.

Erfindungsgemäß wird dies dadurch erreicht, daß zunächst Schutzfilme sowohl aus Siliciumdioxid wenigstens in der Nachbarschaft der Öffnung als auch aus Siliciumnitrid für den verbleibenden Teil der Halbleiteroberfläche gebildet werden und daß dann Gallium sowie andere Verunreinigungen, die im Halbleitersubstrat eine Leitfähigkeit vom entgegengesetzten Typ zu dem des Galliums erzeugen, einen kleineren Diffusionskoeffizienten aus Gallium besitzen und nur langsam in den Siliciumoxidfilm auf dem Substrat eindringen, zusammen in das Siliciumsubstrat diffundiert werden, so daß gleichzeitig ein Bereich vom p-Typ in dem Substrat und ein Bereich vom n-Typ in dem Bereich vom p-Typ gebildet wird.According to the invention this is achieved in that first protective films both of silicon dioxide at least in the vicinity of the opening and of Silicon nitride can be formed for the remaining part of the semiconductor surface and that then gallium and other impurities that are present in the semiconductor substrate Generate conductivity of the opposite type to that of gallium, a smaller one Have diffusion coefficients from gallium and only slowly into the silicon oxide film penetrate on the substrate, are diffused together into the silicon substrate, so that at the same time a p-type region in the substrate and an n-type region is formed in the p-type region.

Vorzugsweise wird hierbei zunächst ein Bereich vom p-Typ direkt unterhalb der Öffnung des Schutzfilms und der Siliciumoxidfilm dann um diese öffnung herum ausgebildet.Preferably, a p-type area is initially immediately below the opening of the protective film and the silicon oxide film then around this opening educated.

Ein Bereich vom n-Typ wird also gleichzeitig mit dem Bereich vom p-Typ hergestellt. Es ist zwar bekannt, daß Siliciumnitrid in geeigneter Weise an Stelle von Siliciumdioxid als Isolierungs- und Diffusionsmaske Verwendung finden kann. Hierbei wird Siliciumnitrid allerdings nicht als Diffusionsmaske, sondern allein als isolierender Bestandteil herangezogen. Es ist also nicht möglich, Bereiche vom p-Typ und vom n-Typ in einem Schritt durch gleichzeitige Diffusion zu bilden, da das Siliciumnitrid nur dazu dient, Halbleiterbauelemente elektrisch gegeneinander zu isolieren (Electronics, Bd. 39 [1966], Heft 1, S.158). Andererseits ist es zwar bekannt, daß es dann, wenn ein Siliciumdioxidfilm, der eine Maske für Gallium nicht bilden kann, als Maske verwendet wird, es möglich wird, Arsen und Gallium durch nur eine Maske zur Bildung von zwei diffundierten Schichten zu diffundieren. Hierbei wird aber kein Siliciumnitrid angewendet, so daß die vorteilhaften Eigenschaften des erfindungsgemäß hergestellten Halbleiterbauelementes sich auch nicht zeigen werden.That is, an n-type area becomes simultaneous with the p-type area manufactured. While it is known that silicon nitride is suitably in place of silicon dioxide can be used as an insulation and diffusion mask. Here, silicon nitride is not used as a diffusion mask, but on its own used as an insulating component. So it is not possible to use areas from to form p-type and n-type in one step by simultaneous diffusion, since The silicon nitride only serves to electrically connect semiconductor components to one another to isolate (Electronics, vol. 39 [1966], issue 1, p.158). On the other hand, it is true known that if a silicon dioxide film that a mask for gallium is not can form, is used as a mask, it becomes possible through arsenic and gallium diffuse only one mask to form two diffused layers. Here but no silicon nitride is used, so that the advantageous properties of the semiconductor component produced according to the invention do not show up either will.

Die Erfindung soll nun an Hand der Zeichnungen näher erläutert werden, in denen die Fig.2A bis 2E schematisch aufeinanderfolgende Schritte bei einer Ausführungsform des Verfahrens nach der Erfindung zum Herstellen eines Planartransistors nach der Erfindung in Gegenüberstellung mit dem bekannten Verfahren (F i g. 1 A bis 1 E) zeigen; die F i g. 3 A bis 3 E zeigen schematisch aufeinanderfolgende Schritte einer anderen Ausführungsform der Erfindung zum Herstellen eines Planartransistors nach der Erfindung; die F i g. 4A bis 4E zeigen schematisch aufeinanderfolgende Schritte nach einer weiteren Ausführungsform des Verfahrens zum Herstellen eines Planartransistors nach der Erfindung, und die F i g. 5 A bis 5 E zeigen schematisch aufeinanderfolgende Schritte eines Verfahrens zum Herstellen eines siliciumgesteuerten Gleichrichters nach der Erfindung.The invention will now be explained in more detail with reference to the drawings, in which FIGS. 2A to 2E schematically show successive steps in one embodiment of the method according to the invention for producing a planar transistor according to Invention in comparison with the known method (Fig. 1 A to 1 E) demonstrate; the F i g. 3 A to 3 E schematically show successive steps of a according to another embodiment of the invention for producing a planar transistor the invention; the F i g. 4A to 4E schematically show successive steps according to a further embodiment of the method for producing a planar transistor according to the invention, and FIG. 5 A to 5 E show schematically successive Steps of a method for manufacturing a silicon controlled rectifier according to the invention.

Nach der ersten, in den F i g. 2 A bis 2 E dargestellten Ausführungsform der Erfindung wird ein Siliciumsubstrat 11 vom n-Typ in einer Atmosphäre einer gasförmigen Mischung aus Silan und Ammoniak erwärmt, um hierauf Siliciumnitridfilme 12, wie in Fig.2A dargestellt, auszubliden. Beim nächsten, in F i g. 2 B dargestellten Schritt ist einer der Siliciumnitridfilme 12, nach der Figur der obere, mit einer Öffnung oder einem Fenster 15 nach dem üblichen Photoätzverfahren ausgebildet. Anschließend wird der Basisbereich 14 vom p-Typ im Substrat 11 ausgebildet, indem ein bekanntes Verunreinigungselement vom p-Typ, wie in Fig.2C dargestellt, aufdiffundiert wird. Als Verunreinigung vom p-Typ kann Gallium genausogut wie Bor benutzt werden. Gleichzeitig mit dem Schritt der Diffusion des Verunreinigungselementes wird auch ein Siliciumoxidfilm über dem Basisbereich 14 ausgebildet. Durch Erwärmung bei diesem Diffusionsverfahren wird die freiliegende Fläche des Siliciumnitridfilmes in einen Siliciumoxidfilm übergeführt, wodurch der Siliciumnitridfilm mit dem Siliciumoxidfilm überdeckt wird. Beim nachfolgenden Schritt wird der Mittelteil des Siliciumoxidfilms 15 unter Bildung einer Öffnung 16, wie in F i g. 2 D dargestellt, photogeätzt. Schließlich werden Gallium und Phosphor gleichzeitig durch die Öffnung 16 eindiffundiert. Die Diffusion des Galliums und Phosphors kann beispielsweise im geschlossenen Rohr, das sich in einem Zweizonenofen befindet, und Erwärmen des Galliumphosphats auf etwa 1200° C und des Siliciumsubstrats auf etwa 1250° C erreicht werden. Hierbei können Gallium und Phosphor dem Galliumphosphat zugesetzt werden und in diese Mischung kann weiterhin Silicium eingebaut werden. An dieser Stelle soll darauf hingewiesen werden, daß das Siliciumoxid keinen Maskierungseffekt für Gallium, dagegen aber einen für Phosphor besitzt. Die Folge ist, daß nur Phosphor durch die Öffnung 16 diffundiert wird, wodurch ein Emitterbereich 17 vom n-Typ gebildet wird. Zu diesem Zeitpunkt dringt Gallium durch den im Basisbereich 14 vom p-Typ einzudiffundierenden Siliciumoxidfilm hindurch, wodurch die Oberflächenverunreinigungskonzentration des Basisbereiches vom p-Typ gesteigert wird. Wird Bor als die Verunreinigung vom p-Typ verwendet, so kann die Erzeugung der Inversionsschicht verhindert werden.After the first, shown in FIG. 2A to 2E, an n-type silicon substrate 11 is heated in an atmosphere of a gaseous mixture of silane and ammonia to form silicon nitride films 12 thereon as shown in FIG. 2A. The next, in Fig. In the step shown in FIG. 2B, one of the silicon nitride films 12, according to the figure the upper one, is formed with an opening or a window 15 by the usual photo-etching process. Then, the p-type base region 14 is formed in the substrate 11 by diffusing a known p-type impurity element as shown in Fig. 2C. As a p-type impurity, gallium can be used as well as boron. Simultaneously with the step of diffusing the impurity element, a silicon oxide film is also formed over the base region 14. By heating in this diffusion process, the exposed surface of the silicon nitride film is converted into a silicon oxide film, whereby the silicon nitride film is covered with the silicon oxide film. In the subsequent step, the central part of the silicon oxide film 15 is formed to form an opening 16 as shown in FIG. Shown in 2 D, photo-etched. Finally, gallium and phosphorus are diffused in through opening 16 at the same time. The diffusion of the gallium and phosphorus can be achieved, for example, in a closed tube, which is located in a two-zone furnace, and the gallium phosphate is heated to about 1200 ° C. and the silicon substrate to about 1250 ° C. Here, gallium and phosphorus can be added to the gallium phosphate and silicon can also be incorporated into this mixture. At this point it should be pointed out that silicon oxide has no masking effect for gallium, but one for phosphorus. The result is that only phosphorus is diffused through the opening 16, thereby forming an n-type emitter region 17. At this time, gallium penetrates through the silicon oxide film to be diffused in the p-type base region 14 , thereby increasing the surface impurity concentration of the p-type base region. When boron is used as the p-type impurity, the inversion layer can be prevented from being generated.

Ein weiteres Ausführungsbeispiel der Erfindung soll nun an Hand der F i g. 3 A bis 3 E beschrieben werden: hiernach wird ein Siliciumsubstrat 21 vom n-Typ auf 1100° C etwa in einer oxydierenden Atmosphäre unter Bildung von Siliciumoxidfilmen 22, wie in F i g. 3 A dargestellt, erwärmt. Der Siliciumoxidfilm ist nicht notwendigerweise erforderlich; er wird vorzugsweise dazu benutzt, um zu verhindern, daß der Siliciumnitridfilm aufreißt oder brüchig wird, wodurch das Leistungsverhalten des Produktes stabilisiert wird. Beim nachfolgenden Verfahrensschritt wird das die Siliciumoxidfilme 22 aufweisende Substrat 21 in einem Mischgas aus Silan und Ammoniak in der gleichen Weise wie bei der vorhergehenden Ausführungsform unter Bildung von Siliciumnitridfilmen 23 über Siliciumoxidfilmen 22, wie in F i g. 3 B dargestellt, erwärmt. Beim nachfolgenden Schritt wird der Mittelteil der Siliciumnitrid- und Siliciumoxidfime auf der Oberseite des Substrates entfernt, wodurch ein Fenster 24 gebildet wird, das die entsprechende Oberfläche des Substrats 21, wie in F i g. 3 C gezeigt, freilegt. Beim nächsten Schritt wird der Rest der Siliciumnitridfilme 23 sowie die Öffnung 24 mit neuen Siliciumoxidfilmen 25 überdeckt, indem man beispielsweise Tetraäthoxisilan auf das Siliciumsubstrat leitet, das auf eine erhöhte Temperatur von etwa 700° C, wie in F i g. 3 D dargestellt, gebracht wurde. Alternativ kann der Siliciumoxidfilm lediglich über der Öffnung 24 mittels einer oxydierenden Behandlung ausgebildet werden. Beim nächsten Schritt wird ein Mittelteil des neu gebildeten Siliciumoxidfilmes 25 entfernt, wodurch eine neue Öffnung gebildet wird und die entsprechende Oberfläche des Substrates 21 freigelegt wird. Hiernach werden Gallium und Arsen gleichzeitig in das Substrat 21 von oberhalb der teilweise freiliegenden Seite eindiffundiert. Das Ergebnis ist, daß sowohl der Emitterbereich 26 wie der Basisbereich 27 gleichzeitig im Substrat auf Grund der Differenz zwischen dem Verdeckungseffekt auf Grund der Kombination der Siliciumnitrid- und Siliciumoxidfilme gegen Gallium und Arsen und der Differenz zwischen den Diffusionsgeschwindigkeiten dieser Elemente ausgebildet wird. Bei einer dritten, in den Fig.4A bis 4E erläuterten Ausführungsform werden ein Siliciumdioxidfilm 31, ein Siliciumnitridfilm 32 und ein Silicumdioxidfilm 33 nacheinander über ein Siliciumsubstrat 30 vom n-Typ in üblicher Weise, wie in F i g. 4 A dargestellt, ausgebildet. Der Siliciumdioxidfilm 33 wird dann mit einer Öffnung 34 ausgebildet, die einen entsprechenden Mittelbereich des Siliciumnitridfilmes, wie in F i g. 4 B gezeigt, freilegt, indem der Siliciumdioxidfilm 33 - ausgenommen der zu entfernende Mittelteil - mit einem lichtempfindlichen Lack überdeckt wird, und das Substrat wird in eine Ätzflüssigkeit eingetaucht, die beispielsweise aus Ammoniumfluorid als Hauptkomponente besteht. Hiernach wird der freiliegende Teil des Siliciumnitridfilmes 32 entfernt, wie in F i g. 4 C dargestellt, indem eine Behandlung mit Phosphorsäure vorgenommen wird. Hiernach wird die behandelte Seite des Substrates bis auf einen Mittelteil des freiliegenden Bereiches des Siliciumdioxidfilmes 31 mit einem lichtempfindlichen Lack, wie in F i g. 4 D gezeigt, überdeckt und das Substrat in die Atzflüssigkeit von gleichem Charakter wie die vorhergehende Flüssigkeit eingetaucht, so daß der nicht überdeckte Teil des Siliciumoxidfilmes 31 entfernt und der entsprechende Teil des Substrates 30, wie in F i g. 4 E dargestellt, freigelegt wird. Durch eine Öffnung 34 wird Galliumphosphid in das Substrat 30 nach dem üblichen Verfahren eindiffundiert, wodurch gleichzeitig ein Bereich 36 vom p-Typ und ein Bereich 37 vom n-Typ, wie in F i g. 4 F gezeigt, ausgebildet werden.A further exemplary embodiment of the invention will now be described with reference to FIGS. 3A to 3E: hereinafter, an n-type silicon substrate 21 is heated to 1100 ° C. approximately in an oxidizing atmosphere to form silicon oxide films 22 as shown in FIG. 3 A shown, heated. The silicon oxide film is not necessarily required; it is preferably used to prevent the silicon nitride film from cracking or becoming brittle, thereby stabilizing the performance of the product. In the subsequent process step, the substrate 21, the silicon oxide films 22 having g is in a mixed gas of silane and ammonia in the same manner as in the previous embodiment with the formation of silicon nitride films 23 via silicon oxide films 22 as shown in F i. 3 B shown, heated. In the subsequent step, the central portion of the silicon nitride and silicon oxide films on top of the substrate is removed, thereby forming a window 24 which faces the corresponding surface of the substrate 21, as shown in FIG. 3C exposed. In the next step, the remainder of the silicon nitride films 23 and the opening 24 are covered with new silicon oxide films 25 , for example by passing tetraethoxysilane onto the silicon substrate, which is raised to an elevated temperature of about 700 ° C., as in FIG. 3 D shown, was brought. Alternatively, the silicon oxide film may be formed only over the opening 24 by means of an oxidizing treatment. In the next step, a central part of the newly formed silicon oxide film 25 is removed, whereby a new opening is formed and the corresponding surface of the substrate 21 is exposed. After this, gallium and arsenic are simultaneously diffused into the substrate 21 from above the partially exposed side. The result is that both the emitter region 26 and the base region 27 are simultaneously formed in the substrate due to the difference between the masking effect due to the combination of the silicon nitride and silicon oxide films against gallium and arsenic and the difference between the diffusion rates of these elements. In a third embodiment illustrated in FIGS. 4 A shown, formed. The silicon dioxide film 33 is then formed with an opening 34 opening a corresponding central area of the silicon nitride film, as shown in FIG. 4B, by covering the silicon dioxide film 33 with a photosensitive varnish except for the central portion to be removed, and the substrate is immersed in an etching liquid composed of, for example, ammonium fluoride as a main component. Thereafter, the exposed part of the silicon nitride film 32 is removed as shown in FIG. 4C by applying a treatment with phosphoric acid. Thereafter, the treated side of the substrate is coated with a photosensitive lacquer as shown in FIG. 4D, and the substrate is immersed in the etching liquid of the same character as the previous liquid, so that the uncovered part of the silicon oxide film 31 is removed and the corresponding part of the substrate 30, as shown in FIG. 4 E shown, is exposed. Gallium phosphide is diffused through an opening 34 into the substrate 30 by the usual method, whereby a region 36 of the p-type and an region 37 of the n-type, as shown in FIG. 4F.

Nach einem vierten, in den F i g. 5 A bis 5 E dargestellten Ausführungsbeispiel der Erfindung wird ein Siliciumsubstrat 41 vom n-Typ auf etwa 900° C in einem Mischgas aus Siliciumhydroxid und Ammoniak erwärmt, um hierauf Siliciumnitridfilme 42, wie in F i g. 5 A dargestellt, zu bilden. Im Siliziumnitridfilm 42 werden dann Ringöffnungen 43, auf beiden Seiten des Substrates 41 genau aufeinander ausgefluchtet, gebildet, indem entsprechende Teile der Filme mit erwärmtem Phosphat entfernt werden, und ein Verunreinigungselement vom p-Typ, beispielsweise Bor, wird selektiv durch die Ringöffnungen 43 in das Substrat zur Bildung eines ringförmigen Bereiches vom p-Typ diffundiert, wodurch der Bereich 41 vom n-Typ, wie in F i g. 5 B gezeigt, isoliert wird. Dann wird der untere Siliciumsubstratfilm 42 entfernt, während gleichzeitig ein Mittelteil des oberen Siliciumsubstrats 42 entfernt wird, so daß eine Mittelöffnung 45, wie in F i g. 5 C dargestellt, ausgebildet wird. Hiernach werden die Siliciumoxidfilme 46 auf freiliegenden Flächen des Substrates 41, wie in F i g. 5 D dargestellt, ausgebildet. Dies kann beispielsweise dadurch erreicht werden, daß das Siliciumsubstrat auf eine Temperatur von 1100° C 30 bis 60 Minuten lang in einer Sauerstoffatmosphäre erwärmt wird. Dann wird ein Teil des Siliciumoxidfilmes auf der Oberseite des Bereiches vom n-Typ des Substrats unter Bildung einer Öffnung 47 entfernt. Die Diffusionsbehandlung wird dann im geschlossenen Rohr durchgeführt, wobei das Siliciumsubstrat auf etwa 1250° C und Galliumarsenid auf etwa 1150° C erwärmt wird. In diesem Fall können Gallium oder Arsen dem Galliumarsenid zugesetzt werden.After a fourth, shown in FIG. In the embodiment of the invention shown in FIGS. 5A to 5E, an n-type silicon substrate 41 is heated to about 900 ° C. in a mixed gas of silicon hydroxide and ammonia to form silicon nitride films 42, as shown in FIG. 5 A shown to form. In the silicon nitride film 42 , ring openings 43, precisely aligned on both sides of the substrate 41, are then formed by removing corresponding portions of the films with heated phosphate, and a p-type impurity element such as boron is selectively introduced through the ring openings 43 into the Substrate to form a p-type annular region diffuses, thereby forming the n-type region 41 as shown in FIG. 5 B shown, is isolated. Then, the lower silicon substrate film 42 is removed while removing a central portion of the upper silicon substrate 42 so that a central opening 45 as shown in FIG. 5 C shown, is formed. Thereafter, the silicon oxide films 46 are deposited on exposed surfaces of the substrate 41 as shown in FIG. 5 D shown, formed. This can be achieved, for example, by heating the silicon substrate to a temperature of 1100 ° C. for 30 to 60 minutes in an oxygen atmosphere. Then, a portion of the silicon oxide film on top of the n-type region of the substrate is removed to form an opening 47. The diffusion treatment is then carried out in a closed tube, with the silicon substrate being heated to about 1250 ° C and gallium arsenide to about 1150 ° C. In this case, gallium or arsenic can be added to the gallium arsenide.

Da der Siliciumnitridfilm 42 einen Maskierungseffekt gegenüber Gallium und Arsen besitzt, werden Gallium und Arsen nicht diffundiert. Der Siliciumfilm 46 besitzt keinen Maskierungseffekt gegenüber Gallium, hat diesen aber gegenüber Arsen. Die Diffusionsgeschwindigkeit des Galliums ist gleich der doppelten Diffusionsgeschwindigkeit des Arsens. Somit wird ein Emitterbereich 48 vom n-Typ unter der Öffnung 47 gebildet, während der Torbereich 49 vom p-Typ unter dem Siliciumoxidfilm 46 gebildet wird. Offensichtlich werden sowohl die Bereiche vom p-Typ wie vom n-Typ gleichzeitig durch einen einzigen Diffusionsschritt gebildet.Since the silicon nitride film 42 has a masking effect against gallium and arsenic, gallium and arsenic are not diffused. The silicon film 46 does not have a masking effect against gallium, but it has a masking effect against arsenic. The rate of diffusion of gallium is twice the rate of diffusion of arsenic. Thus, an n-type emitter region 48 is formed under the opening 47, while the p-type gate region 49 is formed under the silicon oxide film 46. Obviously, both the p-type and n-type regions are formed simultaneously by a single diffusion step.

Gallium wird auch durch den unteren Siliciumoxidfilm unter Bildung des Kollektorbereiches 50 diffundiert.Gallium is also diffused through the lower silicon oxide film to form the collector region 50.

Nach dem vorstehenden Verfahren zum Herstellen eines Halbleiterelementes kann, ohne daß eine Inversionsschicht auftritt, ein Bereich vom n-Typ aus Gallium gebildet werden, so daß das erhaltene Halbleiterelement keine Defekte auf Grund der Inversionsschicht aufweist.According to the above method of manufacturing a semiconductor element can, without occurrence of an inversion layer, an n-type region made of gallium can be formed so that the obtained semiconductor element will not cause defects the inversion layer.

Claims (2)

Patentansprüche: 1. Verfahren zum Herstellen eines Halbleiterbauelementes, bei dem ein Bereich vom p-Typ und ein Bereich vom n-Typ in einem Silicium-Substrat vom n-Typ ausgebildet werden, indem selektiv Verunreinigungen, die im Siliciumsubstrat entgegengesetzte Leitfähigkeiten erzeugen, unter Verwendung von Schutzfilmen mit einer Öffnung diffundiert werden, dadurch gekennzeichnet, daß zunächst Schutzfilme sowohl aus Siliciumdioxid wenigstens in der Nachbarschaft der Öffnung als auch aus Siliciumnitrid für den verbleibenden Teil der Halbleiteroberfläche gebildet werden und daß dann Gallium sowie andere Verunreinigungen, die im Halbleitersubstrat eine Leitfähigkeit vom entgegengesetzten Typ zu dem des Galliums erzeugen, einen kleineren Diffusionskoeffizienten als Gallium besitzen und nur langsam in den Siliciumoxidfilm auf dem Substrat eindringen, zusammen in das Siliciumsubstrat diffundiert werden, so daß gleichzeitig ein Bereich vom p-Typ in dem Substrat und ein Bereich vom n-Typ in dem Bereich vom p-Typ gebildet wird. Claims: 1. A method for producing a semiconductor component, in which a p-type region and an n-type region in a silicon substrate n-type can be formed by selectively removing impurities present in the silicon substrate generate opposite conductivities by using protective films with an opening are diffused, characterized in that first protective films both of silicon dioxide at least in the vicinity of the opening and of Silicon nitride can be formed for the remaining part of the semiconductor surface and that then gallium and other impurities that are present in the semiconductor substrate Generate conductivity of the opposite type to that of gallium, a smaller one Have diffusion coefficients as gallium and slowly penetrate the silicon oxide film penetrate on the substrate, are diffused together into the silicon substrate, so that at the same time a p-type region in the substrate and an n-type region is formed in the p-type region. 2. Verfahren zum Herstellen eines Halbleiterbauelementes nach Anspruch 1, dadurch gekennzeichnet, daß zunächst ein Bereich vom p-Typ direkt unterhalb der Öffnung des Schutzfilms und der Siliciumoxidfilm dann um diese Öffnung herum ausgebildet werden.2. Method for manufacturing a semiconductor component according to claim 1, characterized in that initially a region of the p-type directly below the opening of the protective film and then the silicon oxide film around this opening be trained around.
DE19681764358 1967-05-26 1968-05-22 PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT Pending DE1764358B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3307967 1967-05-26
JP3489767 1967-06-02

Publications (1)

Publication Number Publication Date
DE1764358B1 true DE1764358B1 (en) 1971-09-30

Family

ID=26371714

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681764358 Pending DE1764358B1 (en) 1967-05-26 1968-05-22 PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT

Country Status (2)

Country Link
DE (1) DE1764358B1 (en)
NL (1) NL6807312A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2729171A1 (en) * 1976-06-28 1977-12-29 Motorola Inc METHOD OF MANUFACTURING INTEGRATED CIRCUITS

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1080697B (en) * 1957-08-07 1960-04-28 Western Electric Co Method for the production of semiconductor bodies of a semiconductor arrangement
US3203840A (en) * 1961-12-14 1965-08-31 Texas Insutruments Inc Diffusion method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1080697B (en) * 1957-08-07 1960-04-28 Western Electric Co Method for the production of semiconductor bodies of a semiconductor arrangement
US3203840A (en) * 1961-12-14 1965-08-31 Texas Insutruments Inc Diffusion method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2729171A1 (en) * 1976-06-28 1977-12-29 Motorola Inc METHOD OF MANUFACTURING INTEGRATED CIRCUITS

Also Published As

Publication number Publication date
NL6807312A (en) 1968-11-27

Similar Documents

Publication Publication Date Title
DE2620155C2 (en)
DE2615754C2 (en)
DE2423846A1 (en) METHOD FOR MANUFACTURING A SEMICONDUCTOR COMPONENT
DE2449012C2 (en) Process for the production of dielectrically isolated semiconductor areas
DE2422195A1 (en) METHOD FOR AVOIDING INTERFACE CONDITIONS IN THE PRODUCTION OF SEMICONDUCTOR ARRANGEMENTS
DE2823967A1 (en) NPN TRANSISTOR
DE2633714C2 (en) Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production
DE2617293C3 (en) Method for manufacturing a semiconductor component
DE1950069A1 (en) Method of manufacturing semiconductor devices
DE2718449A1 (en) METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT AND ARRANGEMENT PRODUCED BY THIS METHOD
DE2349951A1 (en) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICES
DE1803024A1 (en) Integrated semiconductor device and method for its manufacture
DE2560576C2 (en) Method of manufacturing an injection integrated circuit arrangement
DE2033419A1 (en) Process for the production of complementary lattice-isolated field effect transistors
EP0028786B1 (en) Ion implantations method
DE2855823A1 (en) METHOD OF MANUFACTURING SEMICONDUCTOR DEVICES
DE2148431C3 (en) Method of manufacturing a semiconductor device
DE1644028A1 (en) Method for the diffusion of interference points into a limited area of a semiconductor body
DE1764358B1 (en) PROCESS FOR PRODUCING A SEMICONDUCTOR COMPONENT
DE2107991A1 (en) High performance semiconductor component. in particular transistor, and method of making this device
DE2120832C3 (en) Method for producing a monolithic component which forms an integrated circuit and has a semiconductor body
DE2027588A1 (en) Process for the production of transistors passivated with phosphorus silicate glass
DE1464921B2 (en) METHOD OF MANUFACTURING A SEMICONDUCTOR ARRANGEMENT
DE2048201A1 (en) Semiconductor device
DE1927645A1 (en) Method of manufacturing a semiconductor element