-
Einrichtung zum Deoodieren von Datenblöcken Die Erfindung betrifft
eine Einrichtung zum Decodieren von Datenblöcken2 die aus je einem Synchronisierblock,
einem Informationsblock und einem Prüfblock bestehen und in einen Serien-Parallel--Umsetzer
eingegeben werden.
-
Es ist bekannt für die Umsetzung von Datenblöcken von der Serien-
in die Paralleldarstellung als Serien-Parallel-Umsetzer ein Schieberegister zu verwenden.
Die Anzahl der bistabilen Kippschaltungen, die das Schieberegister bilden, ist dabei
gleich der Inge des Datenblocks, Die T.änge des Datenblocks entspricht der Anzahl
der ihn bildenden Binärelemente (DAS '! 216 347).
-
Bei der Anwendung von Datenblöcken, denen ein zyklischer Code zugrunde
liegt, erfolgt die Pehlererkennung beim-Decodieren in der Weise, daß der vollständige
Datenblock gleichzeitig in einen Serien-Parallel-Umsetzer und in ein Divisionssehieberegister
einläuft.. trimmt nach Eingang des Datenblocks das Divisionsschieberegister die
Aus-Stellung ein, so erfolgt die Übernahme des Datenblocks aus dem Serien-Parallel-Umsetzer
in jeder Binestelle zugeordnete Speicherschaltungen (Voßiek "Fehlererkennende Kodes
für die Datenfernübertragung" S.F37/88).
Der Nachteil der bekannten
Verfahren besteht darin' daß zur Decodierung eines Datenblocks der länge n n bistabile
Kippsohaltungen eines Schieberegisters, welches als Serien-Parallel-Umsetzer arbeitete
erforderlich sind, Ein weiterer besonders schwerwiegender i?achteil besteht darin,
daß beim Auftreten innerer Fehler, z.B, Zeitungsbrüchen im Divisionsschieberegister,
dessen bistabile Kippschaltungen nach Eingang des Datenblocks zwar alle in Aus-Stellung
sind aber trotzdem ein oder mehrere Ubertragungsfehler vorgelegen haben können,
In diesem Fall erfolgt dann fälschlichervreise eine Umspeicherung des Informationsblocks
aus dem Serien-Parallel-Umsetzer in die jeder Binärstelle zugeordneten Speichers
chalt ungen, Der Erfindung liegt die Aufgabe zugrunde, eine Einrichtung zum Decodieren
vori Datenblöcken zu schaffen, bei der die Anzahl der bistabilen Kippschaltungen
des als Serien-Parallel-Umsetzer arbeitenden Schieberegisters verringert werden
kann und eine Überwachung der Arbeitsweise des Divisionsschieberegisters erfolgt.
-
Es ist Zweck der Erfindung die angeführten Mängel der bekannten Decodiereinrichtungen
zu beseitigen, Mit der Erfindung ist diese Aufgabe in der Weise gelöst' daB nach
dem Decodieren des Synehronisierblocks die Blockierung' eines Divisionssohieberegisters,
eines Utierwachungsregisters und eines Binärzählers in der Aus-Stellung aufgehoben
wird, die Lln-Stellung des Divisionsschieberegisters in dcr:i
Überwachungsregister
gespeichert wird und nach Eingang des Informations-und Prüfblocks in den Serien-Paxallel-Umwandler
nur dann eine Übernahme des Informationsblocks aus dem Serien-Parallel-Umsetzer
in ein zugeordnetes Speioherregister erfolgt, wenn sich das Überwachungsregister
und der Binärzähler in Ein-Stellung und das Divisionsschieberegister wieder in Aus-Stellung
befindet und beim Erreichen der Aus-Stellung des Binärzählers das Divisionsschieberegister$
das Überwachungsregister und der Binärzähler solange in der Aus-Stellung blockiert
werden, bis die Deoodierung des folgenden Synchronisierblocks erfolgt. Dabei kann
jeder bzw, nur der letzten bistabilen Kippschaltung des Divisionsschieberegisters
eine bistabile Kippschaltung des Überwachungsregisters zugeordnet werden, In zweckmäßiger
weiterer Ausbildung der Erfindung bleibt ein Informationsblock bis zur Übernahme
des folgenden aus dem Serien-Parallel-Umsetzer im Speicherregister gespeichert und
das Speicherregister wird dann gelöscht, wenn das Impuls-Pausen-Verhältnis des Taktgenerators,
der eingehenden Datenblöcke des Übernahmebefehls und/oder der Startzeichenerkennung
die vorgesehenen zulässigen Toleranzen über- bzw,unterschreitet.
-
Die Einrichtung nach der Erfindung soll anhand eines Ausführungsbeispiels
näher erläutert werden. In den zugehörigen Zeichnungen zeigen: Fig, 1: einen vollständigen
Datenblock Fig* 2: ein Blockschaltbild der erfindungsgemäßen Einrichtung, Ti;@.
3: eine abgevrandelte Schaltungseinzelheit der fig.2,
In Pig. 1
ist ein vollständiger Datenblock, bestehend aus einem Synchronisierblock s mit seohs,
einem Informationsblook m mit vier und einem Prüfblock k mit drei Binärelementen,
dargestellt. Als fehlererkennender zyklischer Code ist ein (7, 4 )-Code vorgesehen,
der es-gestattet 13 Informationen zu übertragen, In Fig. 2 versorgt ein von der
Impulsfolge n der eingehenden Datenblöcke synchronisierter Taktgenerator TO einen
Serien-Parallel-Umsetzer SPU für sieben Binärstellen, ein Divisionsschieberegister
D für einen (7, 4)-Code, einen Binärzähler BZ für drei Binärstellen und eine Übervfachungssohaltung
Ü2 mit Taktsignalen. Die Impulsfolge n der eingebenden Datenblöcke gelangt zu dem
Serien-Parallel-Umsetzer SPU und dem Divisionssabieberegister D sowie zu einer überwaohungsschaltung;
Üfie Das Divisionssehieberegister D ist ausgangsseitig mit einer UND-Schaltung U1
und einem Überwachungsregister Ü verbunden. Das Überwachungsregister Ü ist mit den
UND-Schaltungen U2 und U3 und der Binärzähler BZ mit den UND-Schaltungen U4 und
U3 verbunden. Die UND-Schaltung U7 ist mit sechs bistabilen Kippschaltungen des
Serien-Parallel-Umsetzers SPU und mit der UND-Schaltung U3 verbunden, Das Ausgangssignal
der UND-Schaltung U7 dient als Speiohersignal für die bistabile Kippschaltung St
mit dominierenden Speicherverhalten. Das Ausgangssignal der UND-..-Schaltung U5
dient als Machsignal für die bistabile Kippsohaltung Ste Das rechte Ausgangsfeld
der bistabilen Kippsohaltung St ist mit allen linken Eingangsfeldern der bistabilen
Kippsohaltungen des Divisionssohieberegisters D, des
Überwaohungsregistea
Ü und des Binärzählers BZ verbunden
und dient dazu ein Starterkennungszeichen
abzugeben. Das linke Ausgangsfeld der bistabilen Kippschaltung St ist mit einer
Überwachungsschaltung Ü3 verbunden, Die UND--Schalt.ungen U1; U2 und U4 sind mit
einer UND-Schaltung U6 verbunden, wobei das Ausgangssignal der UND-Schaltung U6
als Übernahmebefehl zur Übernahme des Informationsblocks aus dem Serien-Parallel-Umsetzer
SPU in ein zugeordnetes Speicherregister Z dient. Die UTTD-Schaltung U6 ist außerdem
mit einer Überwachungsschaltung Ü4 verbunden, Die linken Eingangsfelder-der bistabilen
Kippschaltungen des Speicherregisters Z sind mit dem Ausgang der UI?D-Schaltung
U8 verbundeng an dessen Eingänge die Überwachungsschaltungen Uyl ... Ü4 angeschlossen
sind, Nach der Beschreibung des Blockschaltbildes soll nun dessen Wirkungsweise
beim Decodieren eines vollständigen Datenblocks anhand der Fig, 2 erläutert werden.
-
Nach Eingang des Synchronisiexblooks s in den Serien-Parallel-Umsetzer
SPU wird dieser finit Hilfe der UND-Schaltung U7 decodiert. Außerdem wird mit Hilfe
der UND-Schaltung U3 über-prüft, ob sich das Überwachungsregister Ü in Aus-Stellung
befindet. Das Ausgangssignal der UND-Sohaltung U7 bringt die
bistabile Kippschaltung
St von der Aus- in die Ein-Stellung, Durch die bistabile Kippschaltung St wird die
Blockierung der Aus-Stellung des Divieionasohieberegisters Dg des Überwaohungaregisters
Ü und des Binärzählers BZ aufgehoben, Nach Eingang des Synohroniaationablooks s
laufen der Inforwationsblook m und der Prüfblock k in den Serien-Parallel.
Umsetzer SPU ein, Dabei wird der 3ynohronisationablook
e aus
dem Serien-Parallel-Umsetzer SPU herausgeschoben.
-
Der Eingang des Informationsblooks m und des Prüfblocks k wird durch
den Binärzähler BZ abgezählt. Hierbei erfolgt nur dann eine Übernahme des Informationsblocks
m nach sieben Taktimpulsen des Taktgenerators aus dem Serien-Parallel-Umsetzer SPU
in ein zugeordnetes Speicherregister Zg wenn sich das Überwachungsregister Ü und
der Binärzciihler BZ in Ein-Stellung und das Divisionsschieberegister D, nach Überprüfung
des Informationsblockes m und des Prüfblocks k auf Fehlerfreiheitl wieder in der
Aus-Stellung befindet, Beim Erreichen der Aus-Stellung des Binärzählers BZ bleiben
das Divisionsschieberegister D' das Überwachungsregister Ü und der Binärzähler BZ
solange in der Aus-Stellung blockiert, bis die Deoodierung des folgenden Synchronisierblocks
s mit Hilfe der UND-Schaltung U7 erfolgt.
-
Am Ausgang des Speioherregisters Z steht der Informationsblock m in
dualer Paralleldarstellung zur Verfügung, Mit Hilfe bekannter Decodierungsmatrizen
kann eine Umwandlung von der dualen in die dezimale Paralleldarstellung vorgenommen
werden. Im störungsfreien Betrieb, bei dem eine ununterbrochene Folge von Datenblöoken
in den Serien-Parallel-Umsetzer SPU einläuft, bleibt im Speicherregister Z ein Informationsblock
m bis zur Übernahme des folgenden aus dem Serien-Parallel-Umsetzer SPU gespeichert,
Die Anzahl der bistabilen Kippschaltungen des Überwachungsregisters (J entspricht
normalerweise der des Divisionsschieberegisters D.* Ist jedoch siohergestelltg daß
die letzte bistabile Bippsohaltung des Divisionsechieberegisters
D nicht unabhängig von den vorhergehenden Stuten in die Bin-Stellung
kommen
kann, so kann nach Fig. 3 das Überwachungsregister
Ü durch nur eine bistabile Kippschaltung realisiert werden, die der letzten bistabilen
Kippschaltung des Divisionsschieberegistcr D zugeordnet ist, Die.UND-Schaltungen
U2 und U3 können dann entfallen.
-
In Störungsfällen wird das Speicherregister Z gelöscht, d,h, es wird
in der Aus-Stellung blockiert. Störungsfälle liegen dann vor, wenn das Impuls-Pausen-Verhältnis
der eingehenden Impulse der Datenblöoke (Überwachungsschaltung Ü'1)9 der r@@'@tsignale
des Taktgenerators @G (Überwachungsschaltung Ü2)@ der Signale der bistabilen Kippschaltung
St Zur Startzeiohenerkennung (Überwachungsschaltung Ü3) und/oder Ausgangssignale
der UND-Schaltung U6 (Überwachungsschaltung Ü4) die vorgesehenen zulässigen Toleranzen
über-bzw, unterschreitet., Im Blocksolialtbild nach Fig. 2 und 3 lassen sich statische
und/oder dynamische bistabile Kippschaltungen verwenden.