DE1564170C3 - Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung

Info

Publication number
DE1564170C3
DE1564170C3 DE1564170A DE1564170A DE1564170C3 DE 1564170 C3 DE1564170 C3 DE 1564170C3 DE 1564170 A DE1564170 A DE 1564170A DE 1564170 A DE1564170 A DE 1564170A DE 1564170 C3 DE1564170 C3 DE 1564170C3
Authority
DE
Germany
Prior art keywords
zone
semiconductor
diffusion
transition
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1564170A
Other languages
English (en)
Other versions
DE1564170A1 (de
DE1564170B2 (de
Inventor
Orest Beacon N.Y. Bilous
Darrell Robert Jericho Vt. Meulemans
Raymond Philip Wappingers Falls N.Y. Pecoraro
Michael Cranston Burlington Vt. Selby
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE1564170A1 publication Critical patent/DE1564170A1/de
Publication of DE1564170B2 publication Critical patent/DE1564170B2/de
Application granted granted Critical
Publication of DE1564170C3 publication Critical patent/DE1564170C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/035Diffusion through a layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/062Gold diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/085Isolated-integrated
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/904Charge carrier lifetime control
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/919Compensation doping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Description

0,15 Ohm/cm. Vor der Weiterverarbeitung wird das Plättchen einer bekannten Läpp- und chemischen Reinigungsprozedur unterzogen, so daß es schließlich zwei im wesentlichen parallele Oberflächen bei einer 5 Dicke in der Größenordnung von 2,5 · 10~2 cm besitzt. Aus einem solchen Plättchen wird eine verhältnismäßig große Anzahl von einzelnen Halbleiterbauelementen ähnlich der in F i g. 2 gezeigten Konfiguration hergestellt, wie im folgenden eingehender er-
stoff in einer bestimmten Durchflußrate beschickt wird. Durchfließender Wasserstoff reinigt die Kammer von allem Stickstoff. Die Kammer wird auf
eine chemische Reaktion statt, bei der elementares Silizium, welches mit einer N-Verunreinigung dotiert ist, auf das Plättchen aufgewachsen wird, bis eine Dicke von 6 · 10~2 mm erreicht ist.
Der nächste Verfahrensschritt erstreckt sich auf die Anbringung einer dünnen Oxydschicht auf die Oberfläche des Plättchens und anschließendes Einätzen von Durchbrüchen in diese Schicht. Diese Oxydation kann bewirkt werden durch thermisches Auf-
Hinzufügen von Dotierungsmaterial zu eigenleitendem Halbleitermaterial, sondern umgekehrt, durch
Entzug von Dotierungsmaterial auf einer N- bzw. P-leitenden Zone realisiert ist. In der genannten deutschen Auslegeschrift ist unter anderem auch eine
Transistorstruktur mit einer PNIP-Zonenfolge aufgezeigt. Weiterhin ist aus der französischen Patentschrift
1 375 495 bekannt, durch Eindiffundieren von Gold
in einem Halbleiterkörper von dessen Rückseite aus
die Leitfähigkeit der niedrig dotierten Zonen des io klärt wird. Halbleiterkörpers herabzusetzen und somit die In einem zweiten Verfahrensschritt 22 wird eine
Schaltgeschwindigkeit der diese Zonen aufweisenden epitaktische Schicht mit einer spezifischen Leitfähig-Halbleiterbauelemente zu erhöhen. keit der Größenordnung von 2 Ohm/cm auf dem P+-
Die über eine bloße Herabsetzung der Eigenkapa- leitenden Siliziumsubstrat gezüchtet. Das Siliziumzität hinausgehenden obengenannten speziellen For- 15 plättchen wird auf einen Tisch aus Kohlenstoff in eine derungen werden von der Halbleiterstruktur mit zu- Niederschlagskammer eingegeben, welche mit Sticksätzlicher eigenleitender Zone entsprechend der Lehre
der Erfindung erfüllt. Hierbei handelt es sich um ein
Halbleiterbauelement hoher Schaltgeschwindigkeit mit
einem scheibenförmigen Halbleiterkörper, bei dem 20 11400C erhitzt, und es wird Siliziumtetrachlorid innerhalb einer ersten gut leitenden, die Gesamtstruk- durch Wasserstoff geschickt und in die Kammer getur des Bauelementes an der Unter- sowie an den leitet. Die Dotierungssubstanz, typischerweise Phos-Seitenflächen umgebenden Zone eines ersten Leit- phorchlorid (N-leitend) oder eine andere geeignete fähigkeitstyps eine zweite gut leitende, den entgegen- Substanz in gasförmigem Zustand, wird ebenfalls in gesetzten Leitfähigkeitstyp aufweisende Zone und 25 die Reaktionskammer eingegeben. In dieser findet eine dritte, die zweite Zone umgebende Zone aus ' ' ----eigenleitendem Halbleitermaterial eingebettet sind.
Dieses Halbleiterbauelement ist dadurch gekennzeichnet, daß die dritte Zone ringförmig ausgebildet ist
und die zweite Zone derart umgibt, daß zwischen den 30
gut leitenden Zonen lediglich in vertikaler Richtung
an der Bodenfläche der zweiten Zone ein P+N+-
Ubergang und in horizontaler bzw. in radialer Richtung ein P+IN+-Übergang vorhanden ist.
Die Erfindung wird nunmehr unter Zugrunde- 35 züchten, durch Aufdampfen oder durch anodische legung eines bevorzugten Ausführungsbeispiels . an Oxydation. Beim thermischen Aufwachsen z. B. wird
das Plättchen auf einen geeigneten Träger aufgebracht, in einen Quarzofen eingegeben und in diesem einem trockenen Sauerstoffstrom ausgesetzt. Nach dem 40 Durchgang des Sauerstoffs wird der eigentliche Bedampfungsvorgang durchgeführt. Der Ofen wird bei einer Temperatur von 970° C betrieben, wobei der Dampf- und Sauerstoff-Zyklus etwa 90 Minuten dauert. Hierbei ergeben sich dünne Oxydschichten in 45 der Größenordnung von 5500 AE.
Das oxydierte Halbleiterplättchen ist nun fertig zum Einbringen einer Bordiffusion, was in dem Verfahrensschritt 26 geschieht. Nunmehr wird eine Borquelle in Form von mit Bor dotiertem Silizium mit
erholungsspannung in Abhängigkeit von der Breite 5° einem spezifischen Widerstand in der Größenordnung der eigenleitenden Schicht. von 0,0025 Ohm/cm mit dem Halbleiterplättchen zu-
Der erste in F i g. 1 dargestellte Verfahrensschritt sammen in ein Reaktionsrohr eingebracht. Dieses zur Herstellung des Halbleiterbauelementes nach der wird evakuiert, verschlossen und in einen Diffusions-Erfindung stellt die Herstellung eines Einkristalles in ofen gebracht. Das Gefäß wird in der Mitte der Heiz-Form eines Siliziumplättchens vom P+-Leitfähigkeits- 55 rohre des Ofens für eine Zeit von 50 Minuten belastyp dar. Im allgemeinen wird dieses Plättchen durch sen. Danach wird das Reaktionsgefäß entfernt und transversales Zerschneiden eines in irgendeiner be- unverzüglich unter fließendem Wasser abgekühlt, kannten Weise gezüchteten Siliziumstabes gewonnen. Nach dem öffnen werden die Plättchen aus dem Die Dotierungsdichte des Plättchens liegt in der Grö- Gefäß entfernt und bezüglich ihres spezifischen Wißenordnung von 1019 Atomen/cm3, wobei die Dotie- 6° derstandes bzw. ihres Übergangsprofils geprüft. Die rungssubstanz aus Bor, Aluminium oder Gallium be- Bordiffusion geht innerhalb der N-leitenden Zonen steht. Die Dotierungssubstanz wird vor dem eigent- unterhalb der Durchbrüche der Oxydschichtbedeklichen Kristallziehungsprozeß in das Silizium einge- kung vonstatten, wobei eine Umwandlung zur P+- bracht, während dieses sich im geschmolzenen Zu- Leitfähigkeit stattfindet. Die Diffusionszeit wird so stand befindet. Das größte Plättchen, welches von 65 gewählt, daß sich die P+-Zone bis in den ursprüngeinem solchen Kristall nach dessen Züchtung erhält- liehen P+-Kristall erstrecken kann. Diese Zeit liegt lieh ist, besitzt einen Durchmesser von etwa 2,5 cm in der Größenordnung von 4,5 Stunden bei einer sowie einen spezifischen Widerstand von etwa Ofentemperatur von etwa 1175° C. Das Halbleiter-
Hand der Zeichnung beschrieben. In dieser bedeutet
F i g. 1 eine Folge von an sich bekannten Verfahrensschritten zur Herstellung eines Halbleiterbauelementes nach der vorliegenden Erfindung,
F i g. 2 ein Seitenriß eines Halbleiterbauelementes der vorliegenden Erfindung,
F i g. 2 a ein Halbleiterbauelement entsprechend der F i g. 2, welches zusätzlich mit Kontakten versehen ist,
F i g. 3 ein Stromspannungsdiagramm des Halbleiterbauelementes nach der Erfindung, wobei der Strom in Durchlaßrichtung gemessen ist,
Fi g. 4 ein Diagramm zur Darstellung der Wieder-
plättchen wird wiederum in einem der bereits oben unter 24 beschriebenen Verfahrensschritte oxydiert. Im Verfahrensschritt 28 wird die Ätzung geeigneter Durchbrüche innerhalb der reoxydierten Deckschicht durchgeführt. Diese Durchbrüche sind Diffusionsöffnungen von 1.5 oder 2.0 · 10~2mm Durchmesser und werden mittels eines Standardphotoresistverfahrens entsprechend dem in Verfahrensschritt 24 angewandten bewirkt. Der Durchbruch von 1,5 · 10~2 mm
nutzen. Ein 2,0 · 10~2 mm Durchbruch wird nur dann angesetzt, wenn ein 1,6· 10-5mm Kontaktdurchbruch für eine Glasabdeckung vorgesehen ist, die im folgenden noch genauer beschrieben wird.
Anschließend wird der Verfahrensschritt 30 durchgeführt, bei dem Diffusionsmaterial vom N-Leitfähigkeitstyp, typischerweise Phosphor, in die öffnungen innerhalb der Oxydbedeckung eindiffundiert wird.
Verdampfung findet bei 600° C über eine Zeitdauer statt, die ausreicht, eine Goldschicht von 100 AE auf das Plättchen aufzudampfen. Die Plättchen werden dann aus dem Gefäß entfernt und für die Golddiffu-5 sion vorbereitet, welche in einem Ofen stattfindet. Dieser Ofen wird bei Temperaturen der Größenordnung von 1250° C über eine Zeit von 20 Minuten betrieben, wobei die Goldkonzentration etwa 1015 bis 1017 Atome/cm3 beträgt. Das Einbringen von Gold
wird nur dann offengelegt, wenn die Absicht besteht, io erfolgt aus drei Gründen. Zunächst stellen die eingeeinen Kontaktdurchbruch von 1,2 · 10-2mm zu be- brachten Goldatome eine große Anzahl von Einfangszentren innerhalb des Siliziums dar, welche als Rekombinationszentren wirken und daher die Speicherzeit herabsetzen. Zweitens wird die niedrig 15 dotierte N-Zone durch die Goldatome kompensiert und in eine eigenleitende Zone umgewandelt. Drittens ermöglichen die bei der Golddiffusion benutzten Zeiten und Temperaturen die Dicke des zwischen den N+- sowie P+-Zonen gebildeten Raumladungsgebietes zu Eine Menge Phosphorpentoxyd (PoO5) wird in ein 20 verringern. Quellenschiffchen eingegeben und in einem Ofen mit Nach der Golddiffusion wird innerhalb des Ver-
drei Heizzonen eingebracht. Nach 30 Minuten wird fahrensschrittes 36 ein Glasüberzug aufgebracht, die Quelle in die kalte Zone des Ofens hineinverlegt, Weiterhin wird in einem Verfahrensschritt 38 eine welche etwa eine Temperatur von 15O0C besitzt. Ätzoperation durchgeführt, wobei die Kontaktdurch-Die Plättchen werden in ein Diffusionsschiffchen ein- 25 bräche durch die Glasabdeckung und durch die SiIigegeben und in die Vorheizzone des Ofens mit einer ziumoxydschicht hindurch bis zu den Halbleiterzonen Temperatur von 850° C geschoben. Nach Vollendung
des Vorheizzyklus wird die Phosphorpentoxydquelle
wiederum in die Ofenzone von 300° C geschoben,
und nach weiteren 10 Minuten wird das Diffusions- 30
schiffchen in die Ofenzone von 1000° C eingebracht.
Es findet eine Phosphordiffusion von etwa 8 Minuten
Dauer statt, während die Phosphorpentoxydquelle
5 Minuten lang auf einer Temperatur von etwa
300° C gehalten wird. Nach einem weiteren Zeit- 35 1,5 · 1O-2mm Breite. Diese ist umgeben.von einer ablauf von 5 Minuten wird die Quelle in die kalte eigenleitenden Zone 58 mit einer Gesamtbreite in der Ofenzone zurückgezogen. Die Phosphordiffusion be- 5 i
wirkt eine Übergangstiefe in der-Größenordnung von
2,5 · 10~2mm, nach Beendigung der Diffusion werden die Plättchen aus dem Ofen entfernt, abgekühlt 40 bei 1012 bis 1013, die P+-Konzentration bei 1019AtO- und vor einer weiteren Verwendung geprüft. Vor men/cm3. Ein P+N+-Übergang 56 liegt innerhalb des einer Golddiffusion wird ein Verfahrensschritt 32 Plättchens in einer Tiefe von 4,5 · 10~3 mm, gemesdurchgeführt Dabei wird die Rückseite des Platt- sen von der Oberfläche des Plättchens. Ein Durchchens zurechtgeläppt und einer Sandstrahlbehandlung bruch 62 befindet sich in der oxydischen Abdeckung, unterworfen. Das Halbleiterplättchen wird mit einem 45 Die eigenleitende Zone 58 trennt die Bereiche der geeigneten Sand besprüht, bis ein gleichförmiges Aus- N+-Zone 54 von der mit Bor diffundierten Zone 60. sehen beobachtet wird. Etwaige glänzende Flächen- Die Wechselwirkungen zwischen den Übergängen 56 stellen werden weiter mit dem Sandstrahl behandelt. und 58' stellen eine Halbleitervorrichtung mit hoher Die Plättchen werden dann unter destilliertem Was- Schaltgeschwindigkeit und niedriger Verarmungsser gereinigt und auf einer heißen Platte getrocknet. 50 schicht-Kapazität sicher, ferner bewirken sie eine Dann wird ein Arbeitsgang zur Reinigung durchge- geringe Wiedererholungsspannung in Sperrichtung und führt, in dem beide Seiten des Plättchens mit einem ergeben eine ideale Stromspannungscharakteristik. Spiegel-Poliertuch und Alkohol bearbeitet werden. Die Vorrichtung wird weiterhin mit einer dünnen Zur Entfernung irgendwelcher sichtbaren Reste von Glasschicht 64 abgedeckt, wie aus F i g. 2 a zu er-Wachs wird Trichloräthylen oder Alkohol für min- 55 sehen ist, um die hydrophilen Eigenschaften der destens 1 Minute auf die Oberfläche des Plättchens Schichtbedeckung 52 unschädlich zu machen. Ein bei Raumtemperatur gebracht. Die Plättchen werden Goldkontakt 53 bedeckt das freigelegte Gebiet 54 vor der weiteren Verarbeitung getrocknet. und 58. Eine dünne Chromschicht 66 bedeckt die
Ein weiterer Verfahrensschritt 34 dient der Auf- Glasschicht 64 und den Kontakt 53. Die dünnen dampfung und Eindiffusion von Gold, wobei zunächst 60 Gold- und Kupferschichten 69 und 68' dienen als eine Goldschicht auf die Rückseite eines jeden Platt- Unterlage für die Blei-Zinn-Kontakte 72. chens aufgebracht wird. Das Gold wird während Die Ursachen für die bessere Arbeitsweise des be-
eines sich anschließenden Heizzyklus in das Platt- schriebenen Halbleiterbauelementes liegen zum Teil chen eindiffundiert. Die Verdampfung wird mit Hilfe in den Strombedingungen begründet. Es kann gezeigt eines konventionellen Verdampfers durchgeführt. Die 65 werden, daß zwei Ströme Ih und /v (F i g. 2 a) in dem Plättchen werden in ein glockenförmiges Gefäß ein- Halbleiterbauelement fließen, wobei der Strom Ih im gegeben, welches auf einen Vakuumdruck der Grö- wesentlichen einen horizontalen Verlauf in der Rieh-' ßenordnung von 2,5 · 10~eTorr gebracht wird. Die tung der P+IN+-Zone und der Strom /v im wesent-
hin durchgeführt werden. Im anschließenden Verfahrensschritt 40 werden die Metallkontakte an dem Halbleiterbauelement angebracht.
Die in F i g. 2 dargestellte endgültige Vorrichtung, wie sie entsprechend den in Fig. 1 dargestellten Verfahrensgängen entstanden ist, umfaßt das Plättchen 50, welches eine Deckschicht aus Siliziumdioxyd besitzt, sowie eine N+-Zone 54 von
Größenordnung von 4,5 · 10"2 mm. Die ^-Konzentration beträgt etwa 1021 Atome/cm3. Die Dotierungskonzentration innerhalb der eigenleitenden Zone liegt
lichen einen vertikalen Verlauf durch P+N+-Übergang besitzt. Bei Vorspannung in Flußlichtung gilt . für den vertikalen Strom /„.
der vorliegenden Halbleiterbauelemente nach der Erfindung gegeben ist durch folgenden Ausdruck:
τ _
LnP
■expßV,
(1)
2(1
wobei./v den vertikalen Strom, q die elektrische Ladung, Dn die Difiusionskonstante für Elektronen, H1 die Elektronendichte in der eigenleitenden Zone, Ln die Diffusionslänge für Elektronen, P die mittlere Dotierungsdichte über einen Abstand mehrerer Diffusionslängen von der Kante der Verarmungsschicht, β den Bolzmannfaktor bei Raumtemperatur und V die Vorspannung in Flußrichtung bedeuten.
Der P+IN+- oder Horizontalstrom für W/2 L > 1, wobei W die Breite und L die Diffusionslänge bedeuten, beträgt:
(2)
Hierbei bedeutet erf die Fehlerfunktion, t die Speicherzeit, T die Lebensdauer, IF den Strom in Durchlaßrichtung und IR den Strom in Sperrichtung.
Die Wiedererholungszeit eines einfachen PN-Über-
ganges beträgt, wie man aus einem Artikel mit der Überschrift »Diode Storage Time Calculations« von
M. Klein in IBM Technical Note TN 00481 vom
6. Dezember 1960 ersehen kann:
erf
wobei μη die Beweglichkeit der Elektronen, Dp die Diffusionskonstante der Defektelektronen, μρ die Beweglichkeit der Defektelektronen, L1 die Diffusionslänge der Elektronen in der eigenleitenden Zone, Vx die Gleichspannung an dem einen Ende und V2 die Gleichspannung am anderen Ende der eigenleitenden Zone bedeuten und die übrigen Parameter denjenigen in Verbindung mit der Gleichung (1) entsprechen.
Durch Bildung des Verhältnisses IhIIv kann gezeigt werden, daß für ein Verhältnis von 40 pro Volt angelegte Spannung, Dp proportional 10 (cnVVsec), n; proportional 1,5 · 1010 (cm"3), μη = 2·μρ = 3600 (cnWVolt see) und ρ proportional 1018 (cmr3), der Strom durch den P+IN+-Übergang sehr viel größer ist als derjenige über den PN-Übergang. Infolge dieses Sachverhaltes kann der Strom über den P+N+- Ubergang im wesentlichen vernachlässigt werden. Dies führt zu dem Schluß, daß der Arbeitsstrom des Halbleiterbauelementes direkt proportional dem Durchmesser des P+N+-Überganges ist. Diese Tatsache wird ferner auch durch F i g. 3 erhärtet, in der der Strom in Durchlaßrichtung des Bauelementes in Abhängigkeit von den angelegten Spannungen dargestellt ist, wobei das Verhältnis der Abmessung der eigenleitenden Zone zur Gesamtbreite der Elektrodenbreite als Parameter auftritt. Die Fig. 3 zeigt, daß der Strom in Durchlaßrichtung des Bauelementes direkt proportional dem Durchmesser des Übergangs ist und nicht etwa dessen zweiter Potenz. Die Kurven 70, 72 und 74 und 76 für verschiedene Durchmesser der eigenleitenden Zone d2 und der N+-Zone dx sind aus dem genannten Diagramm zu ersehen. Die in die Sättigung abbiegende Krümmung im Gebiet bei einem Volt Spannung in Durchlaßrichtung ist zurückzuführen auf die Widerstandskomponente des Halbleitermaterials, d. h., um weiterhin einen geraden Verlauf der Kurve zu bekommen, müßte die Spannung, die an die Zuführungen der Vorrichtung angelegt wirdi erhöht werden, damit der Spannungsabfall am Widerstand im Inneren der Diode kompensiert wird.
Die Wiedererholungszeit in Sperrichtung der Vorrichtung, die proportional zur Kapazität der Verarmungsschicht ist, erscheint im Vergleich zu bisher gekannten Halbleiterbauelementen verbessert. Es kann gezeigt werden, daß diese Wiedererholungszeit Ein Vergleich der Gleichungen (3) und (4) zeigt, daß die Vorrichtung, welche eine P+IN+/Struktur besitzt, bezüglich der Wiedererholungszeit doppelt so schnell ist als dies bei der einfachen PN-Diode der Fall ist. Da der überwiegende Anteil des stationären Stromflusses durch die P+IN+-Übergänge erfolgt, ist die Kapazität infolge der Verarmungsschicht der vorr liegenden Halbleitervorrichtung etwa halb so groß wie die eines herkömmlichen Halbleiterbauelementes.
Es hat sich gezeigt, daß der P+N+-Übergang innerhalbe des Halbleiterbauelementes weitgehend ohne Wirkung bleibt. Dessen Wirksamkeit kann als unerwünscht bezeichnet werden, da er, infolge der hohen Dotierungskonzentration auf beiden Seiten des Übergangs den Hauptteil zur Kapazität beisteuert und außerdem zur Erniedrigung der Durchbruchspannung beiträgt. Man wird daher versucht sein, zu schließen, daß der P+N+-TeH entfernt werden sollte, um ein besseres Betriebsverhalten des Halbleiterbauelementes zu erreichen. Die Vorteile des Vorhandenseins des P+N+-Überganges werden jedoch offenbar, wenn man nach der Wiedererholungsspannung in Durchlaßrichtung fragt. Entsprechend der Fig. 4 sind Halbleiterbauelemente zweier verschiedener Durchmesser (Dl = 2,5 · ΙΟ"3 mm, D 2 = 3,0' 10~3 mm) sowie mit drei verschiedenen, von der Höhe der Goldkonzentration abhängigen Lebensdauer der Ladungsträger (ir = 12 ns, 16 ns und 22 ns) aufgezeichnet. Die F i g. 4 zeigt, daß, je schmäler die Breite der eigen-
leitenden Zone und je größer der Übergangsdurchmesser des P+N+-Überganges ist, desto geringer die Wiedererholungsspannung in Durchlaßrichtung ausfällt. Hieraus wird die Wirkung des P+N+-Überganges klar. Infolge des P+N+-Überganges werden sämt-
liehe Ausgleichsströme in der ersten Zeit nach Anlegen eines Signals zum P+N+-Übergang fließen. Es geht daher aus der F i g. 4 klar hervor, daß die Ausgleichsströme zu Beginn des Schaltvorganges über den P+N+-Übergang fließen und nachher, wenn die Diode einen stationären Zustand erreicht, übernimmt der P+IN+-Übergang mehr und mehr Anteile des Stromes, bis der gesamte Strom seinen Weg über den P+IN+-Übergang nimmt. Der P+N+-Übergang bewirkt daher eine geringe Wiedererholungsspannung in Flußrichtung, was außerordentlich wichtig ist für eine schnelle Arbeitsweise des Schaltelementes. Es kann gezeigt werden, daß die Spannung über die eigenleitende Zone gegeben ist durch den Ausdruck:
509 610/370
V1 = π/2
μ * exp WIL
_ μπμρ
(μ* +A
wobei K die Bolzmannkonstante, T die Temperatur, q die Ladung, μ die Beweglichkeit der im Index bezeichneten Ladungsträger entsprechend den Bezeichnungen der Gleichung (2) und W die Breite der eigenleitenden Schicht sowie L die Diffusionslänge bedeuten. Für ein Verhältnis WIL von 5 ergibt sich nach dem obigen Ausdruck F; = 1,5VoIt. Im Laboratorium durchgeführte Messungen ergaben jedoch, daß der Spannungsabfall in der eigenleitenden Zone an keiner Stelle 1,5 Volt beträgt, sondern eher nahe bei 0,8 Volt liegt. Daraus ist zu schließen, daß das Verhältnis WIL kleiner als 1 ist. Es ist daher klar, daß der horizontal verlaufende Stromfluß zu der P+-Zone fließt, die unmittelbar in der Nähe des Überganges 56 liegt. Dieser Stromfiuß besitzt einen vernachlässigbaren Spannungsabfall. Daher ist das Verhältnis WIL in starkem Maße geeignet, den Weg des Stromverlaufes festzulegen. Für ein Verhältnis größer als 1 ist der eigenleitende Bereich genügend groß, die Arbeitsweise des Halbleiterbauelementes zu beeinflussen. Für ein Verhältnis WIL kleiner als 1 ist der Spannungsabfall innerhalb des eigenleitenden Gebietes vernachlässigbar und trägt lediglich zu einer geringen Wiedererholungsspannung in Flußrichtung sowie ebenfalls in Sperrichtung bei. Die geringe Wieder-
10
erholungseigenschaft in Sperrichtung ist begleitet von einer geringen Verarmungsschichtkapazität und einer linearen Abhängigkeit des Stromwertes in Flußrich-' tung vom Diodendurchmesser. Diese Eigenschaften machen dieses Halbleiterbauelement in idealer Weise zu einem aktiven Schaltelement für hohe Arbeitsgeschwindigkeit.
Obwohl die Erfindung vorstehend in Verbindung mit einer Diode beschrieben ist, dürfte es doch
ίο evident sein, daß die Erfindung ebenfalls auf Transistoren anwendbar ist, bei denen eine geringe Minoritätsladungsträgerspeicherzeit gefordert wird. Einen derartigen Transistor erhält man, wenn man anschließend an den zur Herstellung der beschriebenen
Diode erforderlichen Verfahrensschritt (N+-DhTusion) in einem zusätzlichen Verfahrensschritt eine P-Diffusion durchführt. Ein Transistor dieser Bauweise wird folgende Vorzüge aufweisen:
a) Bei hochdotierter Basiszone einen niedrigeren Basiswiderstand,
b) eine niedrige Kollektorkapazität (/-Zone),
c) eine minimale Basisausweitung,
d) eine niedrige Lebensdauer für die Träger (Golddiffusion).
Fernerhin besteht die Möglichkeit, durch Variieren der Abmessungen der seitlichen Begrenzungen der eigenleitenden Zone die Stromverteilung entweder insgesamt oder in symmetrischer Weise zwischen den beiden Transistorprofilen (vertikal, PN+P+ und horizontal, P+IN+P) zu beeinflussen.
Hierzu 2 Blatt Zeichnungen

Claims (3)

man an eine untere Grenze des Übergangsverhaltens, Patentansprüche: die durch die sogenannte Ausschaltzeit gegeben ist. Dieses ist diejenige Zeit, die erforderlich ist, um die-
1. Halbleiterbauelement hoher Schaltgeschwin- jenigen Minoritätsträger, die zusätzlich zu den im stadigkeit mit einem scheibenförmigen Halbleiter- 5 tionären Zustand (d. h. im eingeschwungenen Bekörper, bei dem innerhalb einer ersten gut leiten- triebszustand) vorhandenen vorliegen, zu beseitigen, den, die Gesamtstruktur des Bauelementes an Die Verkleinerung der Übergangsfläche und die Beder Unter- sowie an den Seitenflächen umgeben- nutzung eines hinreichend abgestuften Überganges den Zone eines ersten Leitfähigkeitstyps eine jedoch steht im direkten Gegensatz mit dem Erforzweite gut leitende, den entgegengesetzten Leit- io dernis, daß die Schaltelemente eine geringe Erhofähigkeitstyp aufweisende Zone und eine dritte, lungsspannung in Durchlaßrichtung (forward recovery die zweite Zone umgebende Zone aus eigenleiten- voltage) und eine möglichst ideale Gleichstrom-Spandem Halbleitermaterial eingebettet sind, da- nungscharakteristik besitzen sollten. Diese Eigenschaf durch gekennzeichnet, daß die dritte ten bedingen jedoch eine große Übergangsfläche und Zone (58) ringförmig ausgebildet ist und die 15 einen abrupten Übergang. Es sind daher eine Reihe zweite Zone (54) derart umgibt, daß zwischen den von konstruktiven Maßnahmen erforderlich, um ein gut leitenden Zonen lediglich in vertikaler Rieh- trotz der genannten gegensätzlichen Forderungen getung an der Bodenfläche der zweiten Zone (54) eignetes Schaltelement zu realisieren.
ein P+N+-Übergang (56) und in horizontaler Ein Schaltelement kann angesehen werden als eine
bzw. in radialer Richtung ein P+IN+-Übergang 20 Parallelschaltung einer Kapazität C1, welche aus der
vorhanden ist. Verarmungsschichtkapazität besteht, die dem Raum-
2. Halbleiterbauelement nach Anspruch 1, da- ladungsgebiet eines PN-Uberganges eigen ist, mit dem durch gekennzeichnet, daß die Breite W der Widerstand .R1. Dieser entspricht dem Innenwidereigenleitenden Zone (58) zur Diffusionslänge L in stand der in Sperrichtung gepolten Diode. Ein weitedieser Zone so gewählt ist, daß das Verhältnis 25 rer Widerstand^ liegt in Serie mit der genannten W/L in der Größenordnung von 1 liegt. Parallelschaltung und hängt von dem spezifischen
3. Verfahren zum Herstellen von Halbleiter- Widerstand des Halbleitermaterials sowie von der bauelementen nach den Ansprüchen 1 und 2, da- Geometrie der Diode bzw. der Kontakte ab. Für verdurch gekennzeichnet, daß mittels einer Folge hältnismäßig geringe Kapazitäten in der Größenordvon an sich bekannten Verfahrensschritten auf 30 nung von 0,5 pF muß die Übergangsfläche extrem eine als Substrat dienende einkristalline Halb- klein und die Kontaktaussparungen sogar noch kleileiterscheibe aus P+-leitendem Silizium zunächst ner sein. Die Diffusionsprofile sollten flach verlaufen, eine N-leitende Schicht mit einer spezifischen so daß die peripheren Kapazitätseffekte minimal geLeitfähigkeit von etwa 2,0 Ohm/cm epitaktisch halten werden können. Es kann gezeigt werden, daß aufgezüchtet wird, daß nach Abdecken des zen- 35 für eine Diodenkapazität pro Flächeneinheit von tralen Bereiches des Bauelementes diese Schicht 0,06 pF/Quadrat die Diffusionsfläche einen Durchbis in das Substrat hinein so stark dotiert wird, messer in der Größenordnung von 2,5 · 10~2mm daß die von der Abdeckung nicht bedeckten und die Kontaktaussparung einen Durchmesser in der Randgebiete P+-leitend werden, daß nach Ab- Größenordnung von 1,2 · 10"2 mm aufweist. Darüber decken der Randgebiete und Offenlegung des zen- 40 hinaus ist es nicht günstig, zum Zwecke der Herabtralen Bereiches der N-leitenden Schicht durch setzung der Kapazität den spezifischen Widerstand Eindiffusion geeigneter Dotierungssubstanzen die höher zu wählen, da schwach dotierte Oberflächen N+-leitende zweite Zone so erzeugt wird, daß sie vom P-Leitfähigkeitstyp besonders stark Inversionsmit den Seitenflächen innerhalb der N-leitenden phänomenen ausgesetzt sind. Bauelemente des beSchicht liegt und mit der unteren Bodenfläche an 45 schriebenen Typs weisen Kapazitäten der Größenorddie P+-leitende erste Zone angrenzt, und daß nung von 0,94 pF auf, wohingegen für Schaltanwendurch Eindiffusion von Gold von der Rückseite düngen hoher Geschwindigkeit Bauelemente mit Kader Halbleiterscheibe aus die N-leitende ringför- pazitäten von 0,6 pF erforderlich sind.
mige Schicht in die eigenleitende dritte Zone um- Der Erfindung liegt daher die Aufgabe zugrunde,
gewandelt wird. 50 ein Bauelement aufzuzeigen, das auf Grund seiner
Struktur eine geringe Eigenkapazität, niedrige Wiedererholungsspannung in Durchlaßrichtung sowie eine
—: günstige Wiedererholungscharakteristik in Sperrichtung aufweist. Außerdem soll der Betriebsstrom des
55 Bauelementes mehr in linearer Weise von dem Durch-
Die vorliegende Erfindung betrifft Halbleiterbaue- messer der Übergangsfläche als von dessen Quadrat
elemente hoher Schaltgeschwindigkeiten bzw. ein abhängen.
Verfahren zur Herstellung derartiger Bauelemente. Halbleiterbauelemente mit zusätzlichen eigenleiten-Ein Hauptproblem, mit dem der Konstrukteur den Zonen und Herstellungsverfahren hierfür sind aktiver Schaltelemente, die für die Verwendung inner- 6o bekannt. Die zusätzlichen Zonen niedriger Leitfähighalb von Rechenanlagen geeignet sein sollen, kon- keit dienen allgemein der Herabsetzung der Eigenfrontiert wird, besteht in der Erfüllung der Bedingung kapazität des Bauelementes. So beschreibt z.B. die hinreichend kurzer Schaltzeiten, wobei aber nicht deutsche Auslegeschrift 1106 576, welche hier nur gleichzeitig andere Parameter beeinträchtigt werden als ein Beispiel unter vielen anderen genannt sei, ein dürfen. Wird z. B. die Kapazität eines Schaltelemen- 65 Verfahren zum Herstellen von Halbleitermaterial für tes, z. B. einer Diode, durch Ausbildung eines geeig- Kristalldioden oder Transistoren durch Anlegieren, neten Übergangsprofils sowie einer kleinen Über- bei dem der schwierige Verfahrensschritt der Herstelgangsfläche hinreichend klein gemacht, so gelangt lung von IN- bzw. von IP-Übergängen nicht durch
DE1564170A 1965-08-18 1966-08-16 Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung Expired DE1564170C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US48055365A 1965-08-18 1965-08-18

Publications (3)

Publication Number Publication Date
DE1564170A1 DE1564170A1 (de) 1970-10-15
DE1564170B2 DE1564170B2 (de) 1971-03-25
DE1564170C3 true DE1564170C3 (de) 1975-03-06

Family

ID=23908409

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1564170A Expired DE1564170C3 (de) 1965-08-18 1966-08-16 Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung

Country Status (7)

Country Link
US (1) US3473093A (de)
JP (1) JPS534396B1 (de)
CH (1) CH449782A (de)
DE (1) DE1564170C3 (de)
FR (1) FR1489272A (de)
GB (1) GB1150934A (de)
NL (1) NL150948B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3638081A (en) * 1968-08-13 1972-01-25 Ibm Integrated circuit having lightly doped expitaxial collector layer surrounding base and emitter elements and heavily doped buried collector larger in contact with the base element
US3582725A (en) * 1969-08-21 1971-06-01 Nippon Electric Co Semiconductor integrated circuit device and the method of manufacturing the same
JPS4975289A (de) * 1972-11-24 1974-07-19
US3921199A (en) * 1973-07-31 1975-11-18 Texas Instruments Inc Junction breakdown voltage by means of ion implanted compensation guard ring
US3899372A (en) * 1973-10-31 1975-08-12 Ibm Process for controlling insulating film thickness across a semiconductor wafer
JPS60120805U (ja) * 1984-01-26 1985-08-15 三浪工業株式会社 木工機用自動送り装置
KR960008558B1 (en) * 1993-03-02 1996-06-28 Samsung Electronics Co Ltd Low resistance contact structure and manufacturing method of high integrated semiconductor device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3007090A (en) * 1957-09-04 1961-10-31 Ibm Back resistance control for junction semiconductor devices
US2992471A (en) * 1958-11-04 1961-07-18 Bell Telephone Labor Inc Formation of p-n junctions in p-type semiconductors
US2956913A (en) * 1958-11-20 1960-10-18 Texas Instruments Inc Transistor and method of making same
US3248614A (en) * 1961-11-15 1966-04-26 Ibm Formation of small area junction devices
NL297002A (de) * 1962-08-23 1900-01-01
FR1372069A (fr) * 1962-08-23 1964-09-11 Motorola Inc Procédé pour la fabrication des diodes redresseuses et des diodes zener
US3271201A (en) * 1962-10-30 1966-09-06 Itt Planar semiconductor devices
US3307984A (en) * 1962-12-07 1967-03-07 Trw Semiconductors Inc Method of forming diode with high resistance substrate
GB1054450A (de) * 1963-09-26 1900-01-01
US3312881A (en) * 1963-11-08 1967-04-04 Ibm Transistor with limited area basecollector junction

Also Published As

Publication number Publication date
DE1564170A1 (de) 1970-10-15
FR1489272A (fr) 1967-07-21
CH449782A (de) 1968-01-15
NL6610901A (de) 1967-02-20
DE1564170B2 (de) 1971-03-25
GB1150934A (en) 1969-05-07
JPS534396B1 (de) 1978-02-16
NL150948B (nl) 1976-09-15
US3473093A (en) 1969-10-14

Similar Documents

Publication Publication Date Title
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2611363C2 (de) Diffusionsverfahren für eine Halbleiteranordnung
DE1152763C2 (de) Halbleiterbauelement mit mindestens einem PN-UEbergang
DE1056747C2 (de) Verfahren zur Herstellung von mehreren p-n-UEbergaengen in Halbleiterkoerpern fuer Transistoren durch Diffusion
DE1292256B (de) Drift-Transistor und Diffusionsverfahren zu seiner Herstellung
DE1021891B (de) Halbleiterdiode fuer Schaltstromkreise
DE1024640B (de) Verfahren zur Herstellung von Kristalloden
DE2610828A1 (de) Thyristor mit passivierter oberflaeche
DE1259469B (de) Verfahren zur Herstellung von inversionsschichtfreien Halbleiteruebergaengen
DE1564170C3 (de) Halbleiterbauelement hoher Schaltgeschwindigkeit und Verfahren zu seiner Herstellung
DE2523055A1 (de) Minoritaetstraeger-trennzonen fuer halbleitervorrichtungen und verfahren zu ihrer herstellung
DE1514368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1163459B (de) Doppel-Halbleiterdiode mit teilweise negativer Stromspannungskennlinie und Verfahren zum Herstellen
DE3531631A1 (de) Asymmetrischer thyristor und verfahren zu seiner herstellung
DE1077788B (de) Halbleiteranordnung mit mindestens einem PN-UEbergang und einem Driftfeld
DE1813130B2 (de) Verfahren zur Herstellung einer Zenerdiode
DE2639364C3 (de) Thyristor
DE2209534A1 (de) Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung
DE2458735A1 (de) Transistor mit einem hohen stromverstaerkungsfaktor bei kleinen kollektorstroemen
DE2241083B2 (de) Hochleistungs-Speicherdiode und Verfahren zu ihrer Herstellung
DE2811207A1 (de) Temperaturgradient-zonenschmelzverfahren durch eine oxidschicht
DE1288197B (de)
DE1965051C2 (de) Halbleiterbauelement
DE1801803C3 (de) Verfahren zur Herstellung der Basiszone eines Hochfrequenztransistors

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
EHJ Ceased/non-payment of the annual fee