DE1549518C - Program-controlled electronic computing system with a recording processing device. Eliminated from: 1282337 - Google Patents

Description

5050

Die Erfindung betrifft eine programmgesteuerte elektronische Rechenanlage mit einem Speicher mit Zugriffszeit, mit einem Pufferspeicher für eine vorgegebene Anzahl von Bits und mit einer Vorrichtung zum Abtasten und wechselweise zum Schreiben mit konstanter Relativgeschwindigkeit geführter Aufzeichnungsträger mit mindestens einer Aufzeichnungsspur für ein Befehle enthaltendes Programm und mit Mitteln, welche die Bits abzutastender oder einzuschreibender Programmbefehle, während die Programmbefehle abgetastet bzw. geschrieben werden, in den Pufferspeicher schreiben bzw. aus dem Pufferspeicher lesen.The invention relates to a program-controlled electronic computing system with a memory Access time, with a buffer for a predetermined number of bits and with a device for scanning and alternately for writing recording media guided at a constant relative speed with at least one recording track for a program containing instructions and with Means showing the bits of program instructions to be scanned or written in during the program instructions are scanned or written, write into the buffer memory or from the buffer memory read.

Insbesondere betrifft die Erfindung eine für die mittlere Datentechnik, für sogenannte Tisch- oder Pultrechenanlagen, geeignete programmgesteuerte elektronische Rechenanlage.In particular, the invention relates to a medium-sized data technology, for so-called table or Desk computing systems, suitable program-controlled electronic computing systems.

Die bisher bekannten elektronischen Pult-Rechenanlagen lassen sich nicht mit Hilfe eines in ihrem internen Register gespeicherten Programms steuern, so daß die Anzahl und Vielseitigkeit der von ihnen durchführbaren verschiedenen Operationen strikt begrenzt ist. Demzufolge sind sie bei der Verarbeitung von Daten nicht leistungsfähiger als die mechanischen Pult-Rechenanlagen.The previously known electronic desk computing systems can not be with the help of one in their internal registers control stored program, so that the number and versatility of them The various operations that can be carried out are strictly limited. As a result, they are in the process of processing of data no more powerful than the mechanical desk computing systems.

Einige der bekannten mittelgroßen Rechenanlagen besitzen die Fähigkeit, unter Steuerung durch ein in ihnen gespeichertes Simulator-Programm einen Pult-Rechner zu simulieren. Diese bekannten Rechenanlagen können entweder unter Steuerung durch das gespeicherte Programm automatisch oder unter Steuerung durch das Tastenfeld von Hand arbeiten.Some of the well-known medium-sized computing systems have the ability to work under the control of an in to simulate a console computer using the simulator program stored in them. These known computing systems can either be controlled automatically by the stored program or under Control through the keypad work by hand.

Jedoch ist der Aufbau dieser Rechenanlagen so komplex, daß ihr Betrieb wie bei mechanischen Rechenanlagen unwirtschaftlich und schwierig ist.However, the structure of these computers is so complex that their operation is the same as that of mechanical Computing systems is uneconomical and difficult.

Es ist bereits bekannt, von einem Datenträger gelesene Befehle unter Zwischenschaltung eines Puffers in den internen Speicher eines Rechners einzulesen. Dabei wird beispielsweise so lange Information vom Träger gelesen, bis der Puffer gefüllt ist. Dann wird der Träger angehalten, der Pufferinhalt in den Speicher übertragen und anschließend der Träger erneut gestartet, wobei der Puffer mit dem nächsten Informationsblock gefüllt wird. Die Informationsbits sind auf dem Träger in gleichen, nicht weiter in Gruppen unterteiltenlmpulsabständen auf gezeichnet. Diese bekannte Art des diskontinuierlichen Einlesens erfordert eine aufwendige, starkem Verschleiß unterliegende Mechanik. - -It is already known to read commands from a data carrier with the interposition of a buffer read into the internal memory of a computer. For example, information is provided for so long read from the carrier until the buffer is filled. Then the carrier is stopped, the contents of the buffer in the Memory transferred and then the carrier started again, the buffer with the next Information block is filled. The information bits are on the carrier in the same, not further in groups subdivided pulse intervals are recorded. This known type of discontinuous reading requires a complex mechanics subject to heavy wear. - -

Andere bekannte Vorrichtungen zum Informationsverkehr zwischen einem internen Speicher und externen Aufzeichnungen versuchen die beschriebenen Nachteile dadurch zu umgehen, daß die Rechner mit speziellen Schieberegistern als Puffer oder mit speziellen Steuerungen ausgerüstet sind. Stets jedoch wird in den bekannten Rechnern von dem aufwendigen Prinzip ausgegangen, logisch zusammenhängende Information, beispielsweise die Befehle eines Programms, auf dem Träger in Bits mit gleichem Impulsabstand aufzuzeichnen und die Menge der gelesenen Bits intern den Kapazitäten der Pufferspeicher und der Zugriffszeit des Arbeitsspeichers anzupassen.Other known devices for exchanging information between an internal memory and an external one Recordings try to avoid the disadvantages described by the fact that the computer with special shift registers as buffers or equipped with special controls. But always will In the known computers assumed the complex principle, logically coherent Information, for example the instructions of a program, on the carrier in bits with the same pulse spacing to be recorded and the amount of bits read internally to the capacities of the buffer memory and adapt to the access time of the main memory.

Aufgabe der Erfindung ist es dementsprechend, eine Rechenanlage zu beschreiben, bei der die Betriebsmodi eines kontinuierlich mit konstanter Geschwindigkeit an den Schreib- und Leseköpf en vorbeigeführten externen Aufzeichnungsträgers und des internen Hauptspeichers so zu koordinieren sind, daß zusätzliche und aufwendige interne Steuerungsmaßmen und zusätzliche Hardware nicht erforderlich sind und eine einfache konstruktive Auslegung der beim Informationsaustausch beteiligten mechanischen und elektronischen Baugruppen ermöglicht wird.The object of the invention is accordingly to describe a computer system in which the operating modes one that is guided past the read and write heads continuously at a constant speed external recording medium and the internal main memory are to be coordinated so that additional and complex internal control measures and additional hardware are not required and a simple structural design of the mechanical involved in the exchange of information and electronic assemblies is made possible.

Diese Aufgabe wird erfindungsgemäß durch einen Rechner der eingangs näher beschriebenen Art gelöst, der dadurch gekennzeichnet ist, daß die Programmbefehle in Bit-Gruppen auf einer Spur des Aufzeichnungsträgers angeordnet sind, in denen der Abstand der Bits untereinander kürzer als die Zugriffszeit ist, und daß die maximale Anzahl der Bits in jeder Gruppe die Kapazität des Pufferspeichers nicht überschreitet, daß der Aufzeichnungsabstand zwischen den einzelnen Bit-Gruppen einem zeitlichen Intervall zwischen dem letzten Bit einer Gruppe und dem ersten Bit der folgenden Gruppe von mindestens derThis object is achieved according to the invention by a computer of the type described in more detail at the outset, which is characterized in that the program instructions in bit groups on a track of the recording medium are arranged in which the distance between the bits is shorter than the access time, and that the maximum number of bits in each group does not exceed the capacity of the buffer memory, that the recording interval between the individual bit groups is a time interval between the last bit of a group and the first bit of the following group of at least the

Speicherzugriffszeit entspricht und daß die Mittel zum Schreiben bzw. Abtasten der Bits in den bzw. aus dem Pufferspeicher jede Gruppe in den Speicher übertragen bzw. von dort abrufen, während der Aufzeichnungsabstand zwischen den Gruppen abgetastet bzw. aufgezeichnet wird.Memory access time and that the means for writing or sampling the bits in the or each group is transferred from the buffer memory to the memory or retrieved from there during the recording interval is scanned or recorded between the groups.

Gemäß einer weiteren vorteilhaften Ausgestaltung der Erfindung ist eine Rechenanlage vorgesehen, bei der durch Zählen der Stellen bei ihrem Abtasten eine Prüfung vorgenommen wird, und zwar in der Weise, daß in dieser Zählung auch die in den Leerräumen enthaltenen Stellen sind. Des weiteren ist es vorteilhaft, die Erfindung so auszugestalten, daß die Leerräume zum Aufzeichnen von Prüfbits für die einander benachbarten Zeichen verwendet werden.According to a further advantageous embodiment of the invention, a computing system is provided at which a test is carried out by counting the digits as they are scanned, in such a way that that in this count are also the places contained in the spaces. It is also advantageous to design the invention so that the spaces for recording check bits for each other adjacent characters can be used.

Die Erfindung kann beispielsweise im Rahmen einer an sich bekannten Rechenanlage realisiert werden, die durch ein von einer Karte abgelesenes und in einem internen Speicher gespeichertes Programm gesteuert wird und mit von Hand betätigbaren Steuertasten zum Ausführen von Unterprogrammen in diesem Programm versehen ist.The invention can be implemented, for example, within the framework of a computer system known per se, controlled by a program read from a card and stored in an internal memory and with manually operated control keys for executing subroutines in this Program is provided.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und im folgenden näher beschrieben. Es zeigenAn embodiment of the invention is shown in the drawing and described in more detail below. Show it

F i g. 1 a und 1 b ein Blockdiagramm des Rechners gemäß einer Ausführungsform der Erfindung,F i g. 1 a and 1 b show a block diagram of the computer according to an embodiment of the invention,

Fig. 2 wie Fig.l und la zusammenzufügen sind,Fig. 2 join together as Fig.l and la are,

. F i g. 3 ein Zeitdiagramm von Taktsignalen des Rechners nach F i g. 1 und 1 a,. F i g. 3 shows a timing diagram of clock signals from the computer according to FIG. 1 and 1 a,

; F i g. 4 einen senkrechten Schnitt durch eine Ausführungsform der Rechenanlage,; F i g. 4 shows a vertical section through an embodiment the computer system,

F i g. 5 eine Draufsicht auf die Rechenanlage nach Fig. 4,F i g. 5 is a plan view of the computing system according to FIG. 4,

F i g. 6 a und 6 b einige beim Kartenablese- und -einschreibevorgang beteiligte Schaltungen der Rechenanlage undF i g. 6 a and 6 b some of the computer system circuits involved in the card reading and writing process and

■ Fig. 7 ein Zeitdiagramm des Kartenablese- und -aufzeichnungsvorgangs.Fig. 7 is a timing diagram of the card reading and recording process.

Der Rechner nach der Erfindung besitzt einen aus einer magnetostriktiven Verzögerungsleitung LDR bestehenden Speicher mit beispielsweise 10 Registern /, /, M, N, R, Q, U, Z, D, E, der mit einem einen Leseverstärker 39 speisenden Lesewandler 38 und einem von einem Schreibverstärker 41 gespeisten Schreibwandler 40 versehen ist.The computer according to the invention has a memory consisting of a magnetostrictive delay line LDR with, for example, 10 registers /, /, M, N, R, Q, U, Z, D, E, the read transducer 38 feeding a read amplifier 39 and one of a write amplifier 41 fed write transducer 40 is provided.

Jedes Speicherregister besitzt beispielsweise 22 Dezimalstellen mit je acht Binärstellen, so daß jedes Register bis zu zweiundzwanzig 8-Bit-Zeichen speichern kann. Sowohl die Zeichen als auch die Bits werden in Reihe verarbeitet. Demzufolge läuft eine Reihe von 10 -8-22 Binärsignalen in der Verzögerungsleitung LDR um.For example, each storage register has 22 decimal places of eight binary digits each, so that each register can store up to twenty-two 8-bit characters. Both the characters and the bits are processed in series. As a result, a series of 10 -8-22 binary signals circulates in the delay line LDR .

Die auftretenden zehn ersten Binärsignale stellen das erste Bit der ersten Dezimalstelle des Registers R, N, M, J, I, Q, U, Z, D bzw. E dar, die darauffolgenden zehn nächsten Binärsignale stellen das zweite Bit der ersten Dezimalstelle der jeweiligen Register dar usw.The ten first binary signals that appear represent the first bit of the first decimal place of the register R, N, M, J, I, Q, U, Z, D or E , the next ten binary signals represent the second bit of the first decimal place of the respective Register etc.

Wenn beispielsweise angenommen wird, daß diese Binärsignale in der Verzögerungsleitung so aufgezeichnet werden, daß sie um 1 Mikrosekunde voneinander getrennt sind, so sind die zu einem bestimmten Register gehörenden Signale 10 Mikrosekunden voneinander getrennt, d. h., daß jedes Register eine Reihe von 8 · 22 um 10 Mikrosekunden voneinander getrennten Binärsignalen enthält, wobei die zu den verschiedenen Registern gehörenden Binärsignalreihen um 1 Mikrosekunde zueinander versetzt sind.For example, if it is assumed that these binary signals are so recorded in the delay line that they are separated from each other by 1 microsecond, they are to a certain Signals belonging to registers separated by 10 microseconds, i.e. that is, each register has a row of 8 x 22 binary signals separated by 10 microseconds, the corresponding to the different Binary signal series belonging to registers are offset from one another by 1 microsecond.

Der Leseverstärker 39 speist einen Serien-Parallel-Umsetzer 42, der über zehn gesonderte Ausgangsleitungen LR, LM, LN, LJ, LI,^LE, LD, LQ, LU und LZ zehn gleichzeitige Signale erzeugt, die die in derselben Binärstelle derselben Dezimalstelle der jeweiligen zehn Register gespeicherten zehn Bits darstellen.The sense amplifier 39 feeds a series-parallel converter 42, which generates ten simultaneous signals via ten separate output lines LR, LM, LN, LJ, LI, ^ LE, LD, LQ, LU and LZ , which are in the same binary place of the same decimal place represent ten bits stored in respective ten registers.

Demzufolge sind zu einem gegebenen Zeitpunkt zehn Signale, die das erste Bit der ersten Dezimalstelle der zehn Register darstellen, an den zehn Ausgangsleitungen gleichzeitig vorhanden; zehn Mikrosekunden später sind die zehn das zweite Bit der ersten Dezimalstelle darstellenden Signale an diesen Ausgangsleitungen vorhanden usw. .As a result, at any given time there are ten signals that are the first bit of the first decimal place which represent ten registers present on the ten output lines simultaneously; ten microseconds later the ten signals representing the second bit of the first decimal place are at these Output lines available, etc..

Jede Gruppe aus zehn an den Ausgangsleitungen des Umsetzers 42 gleichzeitig vorhandenen Signalen wird nach ihrer Verarbeitung einem Parallel-Serien-Umsetzer 43 zugeführt, der den Schreibverstärker 41 mit diesen in ihrer vorherigen Reihenfolge um 1 Mikrosekunde voneinander getrennt erneut zu speichernden zehn Signalen speist, so daß der Wandler 40 diese Signale entsprechend der Arbeitsweise des Rechners entweder unverändert oder geändert unter Beibehaltung ihrer vorherigen gegenseitigen Lage in die Verzögerungsleitung einschreibt. Die einfache Verzögerungsleitung LDR ist so in bezug auf den ihren Inhalt verarbeitenden Außenkreis einer Gruppe von zehn parallel arbeitenden Verzögerungsleitungen gleichwertig, die je ein einfaches Register enthalten und mit einer Ausgangsleitung LR, LM, LN, LJ, LI, LE, LD, LO, LU bzw. LZ sowie einer Eingangsleitung SR, SM, SN, SJ, SI, SE, SD, SQ, SU bzw. SZ versehen sind.Each group of ten signals simultaneously present on the output lines of the converter 42 is, after processing, fed to a parallel-to-serial converter 43, which feeds the write amplifier 41 with these ten signals, which are to be stored again in their previous order by 1 microsecond, so that the converter 40 writes these signals into the delay line either unchanged or modified, depending on the mode of operation of the computer, while maintaining their previous mutual position. The simple delay line LDR is equivalent to a group of ten delay lines operating in parallel with respect to the outer circuit that processes its content, each containing a simple register and having an output line LR, LM, LN, LJ, LI, LE, LD, LO, LU or LZ and an input line SR, SM, SN, SJ, SI, SE, SD, SQ, SU or SZ are provided.

Diese versetzte Anordnung der Signale in der Verzögerungsleitung läßt es zu, daß alle Register des Rechners in einer einfachen, mit einem einfachen Lesewandler und einem einfachen Schreibwandler versehenen Verzögerungsleitung enthalten sind, so daß die Endkosten des Speichers die Kosten für eine Verzögerungsleitung mit nur einem Register nicht übersteigen. Darüber hinaus ist es, da die Impuls-Wiederholungsfrequenz in der Verzögerungsleitung zehnfach größer ist als in den anderen Kreisen des Rechners, möglich, gleichzeitig eine gute Ausnutzung der Speicherkapazität der Verzögerungsleitung zu erreichen, während in den anderen Teilen des Rechners langsam arbeitende Schaltkreise verwendet und somit die Kosten für die Rechenanlage erheblich herabgesetzt werden können.This staggered arrangement of the signals in the delay line allows all registers of the Calculator in a simple, with a simple read converter and a simple write converter provided delay line are included, so the final cost of memory increases the cost of a Do not exceed the delay line with only one register. In addition, it is because the pulse repetition frequency in the delay line is ten times larger than in the other circles of the computer, possible, at the same time good utilization to achieve the storage capacity of the delay line while in the other parts of the calculator uses slow working circuits and thus significantly reduces the cost of the computing system can be.

Da die Verzögerungsleitungsspeicherung in ihrer Art zyklisch ist, wird der Betrieb des Rechners in aufeinanderfolgende Speicherzyklen aufgeteilt, wobei jeder Zyklus zweiundzwanzig Zeichenperioden Cl bis C 22 enthält und jede Zeichenperiode in acht Bitperioden Tl bis Γ 8 aufgeteilt ist.Since the delay line storage is cyclical in nature, the operation of the computer will be sequential Split memory cycles, each cycle having twenty-two character periods C1 to C contains 22 and each character period is divided into eight bit periods Tl to Γ 8.

Ein Taktimpulsgenerator 44 erzeugt an den Ausgangsleitungen Tl bis Γ 8 aufeinanderfolgende Taktimpulse, die je, wie in dem Zeitdiagramm in F i g. 3 gezeigt, eine eine entsprechende Bitperiode anzeigende Dauer haben. Der Ausgangsanschluß Tl ist während der gesamten ersten Bitperiode jeder der zweiundzwanzig Zeichenperioden erregt, während entsprechend der Ausgangsanschluß Γ 2 während der gesamten zweiten Bitperiode jeder der zweiundzwanzig Zeichenperioden erregt ist, usw.
. Der Taktimpulsgenerator 44 ist, wie nachstehend noch näher erläutert, mit dem Speicher, der Verzöge-A clock pulse generator 44 generates successive clock pulses on the output lines T1 to Γ 8, each of which, as shown in the timing diagram in FIG. 3, have a duration indicative of a corresponding bit period. The output terminal T1 is excited during the entire first bit period of each of the twenty-two symbol periods, while correspondingly the output terminal Γ 2 is excited during the entire second bit period of each of the twenty-two symbol periods, and so on.
. The clock pulse generator 44 is, as will be explained in more detail below, with the memory, the delay

rungsleitung LDR, in der Weise synchronisiert, daß der Beginn der rc-ten Gattungsbitperiode der m-ten Gattungszeichenperiode mit dem Zeitpunkt zusammenfällt, zu dem die zehn in der η-ten Binärstelle der m-ten Dezimalstelle der zehn Speicherregister eingelesenen zehn Bits an den Ausgangsleitungen des Serien-Parallel-Umsetzers 42 verfügbar zu werden beginnen. Diese Binärsignale werden in dem Umsetzer 42 für die gesamte Dauer der entsprechenden Bitperiode gespeichert. Während derselben Bitperiode werden die durch Verarbeiten der zehn aus der Verzögerungsleitung LDR entnommenen Bits erzeugten zehn Bits darstellenden Signale dem Parallel-Serien-Umsetzer 43 zugeführt und in die Verzögerungsleitung eingeschrieben. LDR line, synchronized in such a way that the beginning of the rc-th generic bit period of the m-th generic character period coincides with the point in time at which the ten bits in the η-th binary digit of the m-th decimal place of the ten storage registers are read in on the output lines of the serial-to-parallel converter 42 begin to become available. These binary signals are stored in the converter 42 for the entire duration of the corresponding bit period. During the same bit period, the signals representing ten bits produced by processing the ten bits extracted from the delay line LDR are supplied to the parallel-serial converter 43 and written in the delay line.

Im einzelnen erzeugt der Taktimpulsgenerator 44 im Verlaufe jeder Bitperiode zehn Impulse Ml bis MIO (Fig. 3). Der ImpulsMl.bestimmt die Lesezeit, d. h. den Zeitpunkt, zu dem der Serien-Parallel-Umsetzer 42 die zu der vorliegenden Bitperiode gehörenden Bits verfügbar zu machen beginnt, während der Impuls M 4 die Einschreibzeit, d. h. den Zeitpunkt, angibt, zu dem die verarbeiteten Bits zum Einschreiben in die Verzögerungsleitung LDR dem Parallel-Serien-Ümsetzer 43 zugeführt werden.In detail, the clock pulse generator 44 generates ten pulses Ml to MIO in the course of each bit period (FIG. 3). The pulse M. Bits for writing into the delay line LDR are supplied to the parallel-to-serial converter 43.

Der Taktimpulsgenerator 44 besitzt einen Oszillator 45, der im Betrieb einen impulsverteiler 46 mit Impulsen von der Frequenz der Impulse Ml bis MIO speist, wobei ein durch diesen Impulsverteiler gespeister Frequenzteiler 47 zum Erzeugen der Taktimpulse Tl bis Γ 8 eingerichtet ist.The clock pulse generator 44 has an oscillator 45, which has a pulse distributor 46 during operation Feeds impulses of the frequency of the impulses Ml to MIO, whereby a through this impulse distributor fed frequency divider 47 for generating the clock pulses Tl to Γ 8 is set up.

Der. Oszillator 45 ist nur in Betrieb, solange eine bistabile Schaltung erregt bleibt, die durch in der Verzögerungsleitung LDR umlaufende Signale gesteuert wird. ·- ■" ' '■-.'.The. Oscillator 45 is only in operation as long as a bistable circuit, which is controlled by signals circulating in the delay line LDR, remains excited. · - ■ "'' ■ -. '.

Jede Dezimalstelle des Speichers LDR kann entweder ein Dezimalzeichen oder einen Befehl enthalten. Im einzelnen können die Register / und /, die als erstes bzw. zweites Befehlsregister bezeichnet sind, ein Programm speichern, das eine Folge von vierundzwanzig in die zweiundzwanzig Dezimalstellen des Registers / bzw. / eingeschriebenen Befehlen enthält. Each decimal place in the LDR memory can contain either a decimal point or an instruction. Specifically, the registers / and /, which are designated as the first and second instruction registers, respectively, can store a program which contains a sequence of twenty-four instructions written into the twenty-two decimal places of the register / or /.

Die übrigen Register M, N, R, Z, U, Q, D, E sind normalerweise Zahlenregister, die je eine Zahl mit einer Höchstlänge von zweiundzwanzig Dezimalstellen speichern können. Jeder Befehl besteht aus acht jeweils in den Binärstellen Π bis T 8 einer bestimmten Dezimalstelle gespeicherten Bitsßl bis B 8. Die Bits B 5 bis B 8 stellen eine von sechzehn Operationen Fl bis F16 dar, während die Bits Bl bis B 4 im allgemeinen die Adresse eines Operanden darstellen, mit dem diese Operation ausgeführt werden soll.The remaining registers M, N, R, Z, U, Q, D, E are usually number registers that can each hold a number with a maximum length of twenty-two decimal places. Each command consists of eight binary digits in each of the Π T 8 until a certain decimal stored Bitsßl B to 8. The bits B represents 5 to B 8 represent one of sixteen operations Fl to F16, while bits Bl to B 4 in the general address represent an operand with which this operation is to be carried out.

Jede Dezimalziffer wird entsprechend einem binärverschlüsselten Dezimalcode im Rechner durch die vier Bits B 5, B 6, B 7 und B 8 dargestellt. In dem Verzögerungsleitungsspeicher LDR werden diese vier Bits in den letzten auftretenden vier Binärstellen TS, T6, Tl bzw. Γ8 einer bestimmten Dezimalstelle aufgezeichnet, während die verbleibenden vier Binärstellen zum Speichern bestimmter Markierungsbits verwendet werden. Im einzelnen wird in dieser Dezimalstelle die Binärstelle Γ 4 zum Speichern eines Kommabits B 4 verwendet, das für die gesamte Ziffer einer Dezimalzahl mit Ausnahme der ersten ganzen Ziffer hinter dem Komma gleich »0« ist. Each decimal digit is represented by the four bits B 5, B 6, B 7 and B 8 in the computer according to a binary-coded decimal code. In the delay line memory LDR , these four bits are recorded in the last occurring four binary digits TS, T6, Tl or Γ8 of a specific decimal place, while the remaining four binary digits are used to store specific marking bits. In detail, the binary place Γ 4 is used in this decimal place to store a comma bit B 4 , which equals "0" for the entire digit of a decimal number with the exception of the first whole digit after the comma.

Die Binärstelle Γ 3 wird zum Speichern eines Vorzeichenbits B 3 verwendet, das für alle Dezimalziffern einer positiven Zahl binär »0« und für alle Dezimalziffern einer negativen Zahl binär »L« ist. Die Binärstelle T 2 wird zum Speichern eines Zeichen-Erkennungsbits Bl verwendet, das in jeder durch eine Dezimalziffer einer Zahl besetzten Dezimalstelle gleich binär »L« und in jeder (nicht Null bedeutenden) unbesetzten Dezimalstelle gleich binär »0« ist. Demzufolge erfordert die volständige Darstellung einer Dezimalziffer im Speicher LDR die siebenThe binary digit Γ 3 is used to store a sign bit B 3, which is binary “0” for all decimal digits of a positive number and binary “L” for all decimal digits of a negative number. The binary position T 2 is used to store a character recognition bit Bl , which is binary "L" in every decimal place occupied by a decimal digit of a number and binary "0" in every unoccupied decimal place (meaning non-zero). As a result, the complete representation of a decimal digit in the LDR memory requires seven

ίο Binärstellen T2, Γ3, T 4, Γ5, Γ6, Γ7 und Γ8 einer gegebenen Dezimalstelle.ίο binary digits T 2, Γ3, T 4, Γ5, Γ6, Γ7 and Γ8 of a given decimal place.

Die verbleibende Binärstelle Tl wird zum Speichern eines Markierungsbits B1 verwendet, dessen Bedeutung nicht unbedingt mit der in dieser Stelle gespeicherten Dezimalziffer in Beziehung zu stehen braucht.The remaining binary digit T1 is used to store a marker bit B 1, the meaning of which does not necessarily have to be related to the decimal digit stored in this digit.

In der nachfolgenden Beschreibung ist ein in einer Binärstelle α einer bestimmten Dezimalstelle eines Registers b gespeichertes Bit mit Bab bezeichnet, während das beim Entnehmen dieses Bits aus der Verzögerungsleitung erzielte Signal mit LBab bezeichnet ist.In the following description, a bit stored in a binary digit α of a specific decimal point of a register b is designated Bab , while the signal obtained when this bit is extracted from the delay line is designated LBab.

Ein in der ersten Dezimalstelle Cl des Registers R gespeichertes Bit ß 12? = »L« wird am Anfang jedes Speicherzyklus zum Starten des Taktimpulsgenerators 44 verwendet; ein in der 22. Dezimalstelle C 22 des Registers E gespeichertes Bit BIE = »L« wird zum Anhalten des Generators 44 verwendet; ein in der «-ten Dezimalstelle des Registers N gespeichertes Bit BlN= »L« zeigt an, daß während der Durchführung eines Programms der nächstfolgende auszuführende Befehl der in dieser η-ten Dezimalstelle des Registers I oder J gespeicherte Befehl ist; ein in der h-ten Dezimalstelle des Registers M gespeichertes Bit 51M= »L« zeigt an, daß beim Eingeben einer Zahl über das Tastenfeld in das Register M die nächste eingegebene Dezimalziffer in der (n — I)-Dezimalstelle gespeichert werden soll, während beim Eingeben eines Befehls über das Tastenfeld der nächstfolgende Befehl in der η-ten Dezimalstelle des Registers I oder / gespeichert werden soll; daß beim Drucken einer in einem aus den Registern der Verzögerungsleitung ausgewählten beliebigen Register gespeicherten Zahl das nächste zu druckende Zeichen das in der η-ten Dezimalstelle dieses Registers gespeicherte Zeichen ist und daß beim Addieren von zwei Zahlen die Ziffer der in der η-ten Dezimalstelle des Registers N gespeicherten Summe danach durch Addieren einer Füllziffer, wie nachstehend noch näher erläutert, korrigiert wird. Ein in der n-ten Dezimalstelle des Registers U gespeichertes BitBIU = »L« zeigt an, daß die Ausführung eines Hauptprogramms beim η-ten Befehl aus dem Register / oder 7 vor Beginn der Ausführung eines Unterprogramms unterbrochen worden ist. Deshalb werden die Markierungsbits BlR, BlE zur Darstellung feststehender Bezugsstellen in den verschiedenen Registern (Anfang bzw. Ende) verwendet; die Markierungsbits BIN, BlM und BlU stellen verstellbare Bezugsstellen in den Registern dar. Die Bits BlM werden bei Durchführung einer Addition außerdem dazu verwendet, für jede Dezimalstelle eine zu einer mit dieser Dezimalstelle durchgeführte oder durchzuführende Operation gehörende Information aufzuzeichnen. A bit ß 12 stored in the first decimal place Cl of the register R? = "L" is used at the beginning of each memory cycle to start clock pulse generator 44; a bit BIE = "L" stored in the 22nd decimal place C 22 of the register E is used to stop the generator 44; a bit BlN = "L" stored in the "th decimal place of the register N indicates that during the execution of a program the next instruction to be executed is the instruction stored in this η-th decimal place of the register I or J; a bit 51M = "L" stored in the h-th decimal place of the register M indicates that when entering a number via the keypad in the register M the next entered decimal digit is to be stored in the (n - I) -decimal place while when entering a command via the keypad, the next command is to be stored in the η-th decimal place of the register I or /; that when printing a number stored in any register selected from the registers of the delay line, the next character to be printed is the character stored in the η-th decimal place of this register and that when adding two numbers the digit of the η-th decimal place of the Register N stored sum is then corrected by adding a filling number, as will be explained in more detail below. A bit BIU = "L" stored in the nth decimal place of the register U indicates that the execution of a main program was interrupted at the ηth instruction from the register / or 7 before the execution of a subprogram. For this reason, the marker bits BlR, BlE are used to represent fixed reference points in the various registers (start and end); the marker bits BIN, BLM and BLU represent adjustable reference points in the registers. When an addition is carried out, the bits BlM are also used to record information relating to an operation carried out or to be carried out with this decimal place for each decimal place.

Die Regenerierung sowie die Änderung und Verschiebung der Markierungsbits B1 erfolgen mit Hilfe eines Markierungsbit-Steuerkreises 37.The regeneration as well as the change and shifting of the marking bits B1 take place with the aid of a marking bit control circuit 37.

7 87 8

Die Rechenanlage enthält außerdem einen Binär- register 16 mit acht Binärstufen/1 bis /8 zum Speiaddierer 72, der mit zwei Eingangsleitungen 1 und 2 ehern der jeweiligen Bits B1 bis B 8 eines Befehls,
versehen ist, um gleichzeitig zwei zu addierende Bits Die die Adressenbits B1 bis B 4 eines Befehls entaufzunehmen, die an der Ausgangsleitung 3 das Sum- haltenden ersten vier Stufen /1 bis /4 speisen einen menbit erzeugen. 5 Adressendecoder 17 mit acht Ausgangsleitungen FlThe computer system also contains a binary register 16 with eight binary levels / 1 to / 8 to the storage adder 72, which is connected to two input lines 1 and 2 with the respective bits B 1 to B 8 of a command,
is provided in order to simultaneously receive two bits to be added Die the address bits B 1 to B 4 of an instruction, which feed the first four stages / 1 to / 4, which feed the sum of the first four stages / 1 to / 4, generate a menbit on the output line 3. 5 address decoder 17 with eight output lines Fl

Der Rechner ist außerdem mit einem Schieberegi- bis 78, von denen je eine einem der acht adressierster K mit acht Binärstufen Kl bis KS versehen. Bei baren Speicherregister entspricht und die jeweils erAufnahme eines Schiebeimpulses über den An- regt sind, wenn die Kombination der vier genannten schluß 4 werden die in den Stufen Kl bis K 8 gespei- Bits die Adresse dieses Registers darstellt. Die Adresse cherten Bits jeweils in die Stufen Kl bis Kl verscho- i₀ des Registers M wird durch vier Bits »0« dargestellt, ben, während die dann an den Eingangsleitungen 5, so daß das Register M automatisch adressiert ist, 6, 7, 8, 9, 10, 11,12,13 vorhandenen Bits jeweils in wenn nicht ausdrücklich eine Adresse gegeben wird, die StufenKl, K2, Ki, K4, KS, K6, Kl, K8 und Die die Funktionsbits B5 bis 58 eines Befehls entnochmals K8 übertragen werden. haltenden übrigen vier Stufen /5 bis /8 speisen einenThe computer is also equipped with a shift register 78, one of which is one of the eight addressed K with eight binary levels Kl to KS . At Baren storage register corresponding to each erAufnahme and a shift pulse are excited for the buying, if the combination of circuit-4-mentioned four bits are the gespei- in steps Kl to K 8 represents the address of that register. The address cherten bits are respectively shifted in the steps pf to pf i ₀ of the register M is represented by four bits "0", ben, while then, so that the M register is automatically addressed to the input lines 5, 6, 7, 8, 9, 10, 11,12,13 bits present in each case in the stages Kl, K2, Ki, K4, KS, K6, Kl, K8 and the function bits B 5 to 58 of a command, unless an address is expressly given K8 can be transferred again. the remaining four levels / 5 to / 8 feed one

Die durch den Impulsverteiler 46 (Fig. Ib) er- _i5 Funktionsdecoder 18 mit einem Satz von AusgängenBy the pulse distributor 46 (FIG. Ib) ER- _i5 function decoder 18 having a set of outputs

zeugten Impulse M 4 werden als Schiebeimpulse für Fl bis .F16, die jeweils erregt sind, wenn die Kombi-Generated pulses M 4 are used as shift pulses for Fl to .F16, which are excited when the combination

das Register K verwendet, das demzufolge während nation der Bits B 5 bis B 8 eine entsprechende Funk-the register K is used, which consequently provides a corresponding radio function during the nation of bits B 5 to B 8

jeder Bitperiode einen Schiebeimpuls, d. h. während tion darstellt.a shift pulse every bit period, d. H. during tion represents.

jeder Zeichenperiode acht Schiebeimpulse, erhält. Außerdem können die Ausgänge der Stufen/1 biseight shift pulses each character period. In addition, the outputs of levels / 1 to

Der Inhalt jeder Stufe des Registers K bleibt von ₃o /4 und die Ausgangsleitungen der Stufen/5 bis /8The content of each stage of the register K remains from ₃ o / 4 and the output lines of the stages / 5 to / 8

dem Impuls M4 jeder Bitperiode bis zu dem Impuls über das Verknüpfungsglied 19 bzw. das Verknüp-the pulse M 4 of each bit period up to the pulse via the logic element 19 or the logic

M 4 der nächstfolgenden Bitperiode unverändert. Ein fungsglied 20 an die Eingangsleitungen der jeweiligen M 4 of the next bit period unchanged. A connector 20 to the input lines of the respective

der Eingangsleitung 13 des Registers K während Stufen K 5 bis K 8 des Registers K angeschlossenthe input line 13 of the register K during stages K 5 to K 8 of the register K connected

einer bestimmten Bitperiode zugeführtes Bit ist also werden, um die in diesen Stufen gespeicherte AdresseA bit fed to a specific bit period is therefore to be used at the address stored in these stages

an der Ausgangsleitung 14 des Registers K nach acht 35 bzw. die Funktion auszudrucken.on the output line 14 of the register K after eight 35 or to print out the function.

Bitperioden, d. h. eine Zeichenperiode später, verfüg- Ein Schaltkreis 36 ist vorgesehen, um, entsprechendBit periods, d. H. a character period later, a circuit 36 is provided to, accordingly

bar, so daß unter diesen Bedingungen das Register K verschiedenen nachstehend näher spezifizierten Mu-bar, so that under these conditions the register K different mu-

wie ein Verzögerungsleitungsabschnitt mit einer einer stern, die zehn Speicherregister, den Binäraddierer 72,like a delay line section with a one star, the ten storage registers, the binary adder 72,

Zeichenperiode entsprechenden Länge wirkt. , das Schieberegister K und das Befehlsregister 16Length corresponding to the character period. , the shift register K and the command register 16

Durch Schalten des Speicherregisters X und des 30 wahlweise untereinander zu verbinden zum richtigen Schieberegisters K in eine geschlossene Schleife, wäh- Steuern der Übertragung von Daten und Befehlen in rend alle übrigen Register mit ihren Ausgängen an die und aus den verschiedenen Teilen der Rechenihre jeweiligen Eingänge unmittelbar angeschlossen anlage. Der Schaltkreis 36 besteht aus einer Diodenbleiben, um eine geschlossene Schleife zu bilden, Matrix oder einer Transistor-NOR-Glieder-Matrix wird das Register X in bezug auf die übrigen Register 35 oder einer keine Speichereigenschaften aufweisenden effektiv um eine Zeichenperiode verlängert. In die- gleichwertigen Schaltvorrichtung,
sem verlängerten Register X wird die aus der Verzö- Außerdem wird durch den Schaltkreis 36 die Ausgerungsleitung zugleich mit der η-ten Dezimalstelle wahl der Speicheregister entsprechend der durch den der übrigen Speicherregister, d. h. während der η-ten Decoder 17 angezeigten vorliegenden Adresse vor-Zeichenperiode seit Entnahme des den Taktimpuls- 40 genommen.By switching the memory register X and the 30 optionally to connect with each other to the correct shift register K in a closed loop, while controlling the transmission of data and commands in rend all other registers with their outputs to and from the different parts of the arithmetic their respective inputs directly connected system. The circuit 36 consists of a diode remaining to form a closed loop, matrix or a transistor NOR gate matrix, the register X is effectively extended by one symbol period with respect to the remaining registers 35 or one which has no storage properties. In the equivalent switching device,
sem extended register X is selected from the Verzö- addition, by the circuit 36, the Substituted approximate line is at the same time with the η-th decimal place selectively the spoke register corresponding to the through the other storage register, ie th η-during the decoder 17 shown this address before-symbol period since the removal of the clock pulse 40 taken.

generator 44 startenden Bits BIR, entnommene Stelle Das Tastenpult 22 zum Eingeben der Daten undgenerator 44 starting bits BIR, extracted digit The keyboard 22 for entering the data and

üblicherweise als die n-te Dezimalstelle bezeichnet. der Befehle und zur Steuerung der verschiedenencommonly referred to as the nth decimal place. the commands and to control the various

Demzufolge wird der Inhalt des Registers X während Funktionen des Rechners enthält ein Zahlentasten-As a result, the content of the X register during functions of the calculator contains a number key

jedes Speicherzyklus um eine Dezimalstelle verscho- feld 65 mit zehn Zifferntasten 0 bis 9, die dazu die-each storage cycle by one decimal place 65 with ten numeric keys 0 to 9, which

ben, also in bezug auf die anderen Register um eine 45 nen, über das Pufferregister K Zahlen in das Spei-ben, i.e. by one 45 in relation to the other registers, through the buffer register K numbers into the memory.

Zeichenperiode verzögert. cherregister M einzuspeichern, wobei gemäß einerCharacter period delayed. cherregister M to be stored, wherein according to a

Das Register X kann auf Grund seiner Fähigkeit, bevorzugten Ausführungsform das Register M dasDue to its ability, register X can, in a preferred embodiment, register M das

als Verzögerungsleitung zu wirken, gemäß den auf von dem Tastenzahlenfeld aus einzig zugänglicheact as a delay line according to the only accessible from the key number field

S. 198 des Werkes »Arithmetic Operations in Digital Speicherregister ist. Das Tastenpult 22 enthält außer-Page 198 of the work »Arithmetic Operations in Digital Storage Registers is. The key panel 22 also contains

Computers« von R. K. Richard, 1955, dargeleg- 50 dem ein Adressentastenfeld 68, das mit Tasten ver-Computers «by R. K. Richard, 1955, shows an address keypad 68 which is provided with keys

ten Grundsätzen außerdem als Zähler verwendet sehen ist, die je die Wahl eines entsprechenden Regi-ten principles is also used as a counter, each of the selection of a corresponding regi-

werden. Im einzelnen ist dieser Zähler, sofern seine sters des Verzögerungsleitungsspeichers LDR steuern.will. In detail, this counter is provided that its sters control the delay line memory LDR .

Eingangsleitung 13 und seine Ausgangsleitung 14 an Das Tastenpult 22 enthält außerdem ein Funk-Input line 13 and its output line 14 to the keypad 22 also contains a radio

die Ausgangsleitung 3 bzw. an die Eingangsleitung 1 tionstastenfeld 69 mit Tasten, die je dem Funktions-the output line 3 or to the input line 1 control keypad 69 with keys that correspond to the function

des Binäraddierers 72 angeschlossen sind, während 55 teil eines der Befehle entsprechen, die der Rechnerof the binary adder 72 are connected, while 55 correspond to one of the commands that the computer

die Eingangsleitung 2 des Addierers kein Signal auf- ausführen kann.the input line 2 of the adder cannot carry out a signal.

nimmt, in der Lage, aufeinanderfolgende Zählimpulse Die drei Tastenfelder 65, 68 und 69 steuern einetakes, able to successive counting pulses The three keypads 65, 68 and 69 control one

zu zählen. mechanische Decodereinrichtung, die aus Codierstä-to count. mechanical decoder device, which consists of coding

Außerdem kann das Register K als Pufferspeicher ben besteht, die mit elektrischen Schaltern zusam-In addition, the register K can be used as a buffer memory, which together with electrical switches

zum vorübergehenden Speichern einer Dezimalziffer 60 menwirken, um an vier Leitungen Hl, Hl, H 3, H 4 to temporarily store a decimal number 60 to work on four lines Hl, Hl, H 3, H 4

oder des Adressenteils eines Befehls oder des Funk- vier Binärsignale zu erzeugen, die entweder die vieror the address part of a command or the radio to generate four binary signals that are either the four

tionsteils eines durch eine Druckeinheit 21 zu druk- Bits einer auf dem Tastenfeld 65 eingestellten Dezi-tion part of a by a printing unit 21 to be printed bits of a deci set on the keypad 65

kenden Befehls wirken. malziffer oder die vier Bits einer auf dem Tastenfeldeffective command. times digit or the four bits of one on the keypad

Beim Übertragen von Daten oder Befehlen aus 68 eingestellten Adresse oder die vier Bits einer aufWhen transmitting data or commands from 68 set address or the four bits one on

dem Tastenpult 22 in den Verzögerungsleitungsspei- 65 dem Tastenfeld 69 eingestellten Funktion darstellen,the keypad 22 in the delay line memory 65 represent the keypad 69 set function,

eherLDR kann das Register K außerdem als Parallel- wobei die Decodereinrichtung außerdem eine Aus-rather LDR , the register K can also be used as a parallel, whereby the decoder device also has an output

Serien-Umsetzer wirken. gangsleitung Gl oder Gl oder G3 erregen kann, umSeries converters work. can excite forward line Gl or Gl or G3 to

Die Rechenanlage besitzt außerdem ein Befehls- anzuzeigen, ob das Tastenfeld 65 oder das TastenfeldThe computer system also has a command to indicate whether the keypad 65 or the keypad

9 109 10

68 bzw. das Tastenfeld 69 betätigt worden ist. Eine phase eingeleitet, um den eingegebenen Befehl in Kommataste 67 und eine Taste 66 für ein negatives einer der Ausführungsphase des automatischen Bealgebraisches Vorzeichen erzeugen bei ihrer Betäti- triebes entsprechenden Weise auszuführen. Nach gung unmittelbar ein Binärsignal in der Leitung V Beendigung dieser Befehl-Ausführphase stoppt der bzw. SN. 5 Rechner und wartet auf einen durch den Benutzer68 or the keypad 69 has been actuated. A phase is initiated in order to execute the command entered in comma key 67 and a key 66 for a negative one of the execution phase of the automatic algebraic sign generating in their operating mode corresponding. After a binary signal on line V ends this command execution phase, the or SN stops. 5 calculator and waiting for one by the user

Die Rechenanlage läßt sich wahlweise so einstellen, über das Tastenfeld eingegebenen neuen Befehl,The computer system can optionally be set in such a way that a new command entered via the keypad,

daß sie nach drei Arten arbeitet, und zwar »von Wie vorstehend erwähnt, wird das zum Aufnehmenthat it works in three ways, namely "from As mentioned above, this becomes recording

Hand«, »Automatisch« und »Programmspeicherung« der Daten über das Tastenfeld spezialisierte Regi-Manual «,» automatic «and» program storage «of the data via the keypad specialized registers

in Abhängigkeit davon, ob ein Schalter 23 mit drei ster M, sofern keine Adressentaste betätigt wird,depending on whether a switch 23 with three M's, if no address key is pressed,

Stellungen ein Signal PM, PA oder IP erzeugt. io automatisch adressiert. Demzufolge kann der Benut-Positions a signal PM, PA or IP generated. io automatically addressed. As a result, the user can

AlIe Befehle können bei automatischem Betrieb zer, wenn er über das Tastenfeld einen der den vierAll commands can be canceled in automatic mode if one of the four commands is given via the keypad

ausgeführt werden und eine Reihe von Befehlen auch arithmetischen Grundoperationen entsprechendenare executed and a number of instructions also correspond to basic arithmetic operations

bei Handbetrieb.'..'.' Befehle eingibt, das Adressentastenfeld wahlweisein manual mode. '..'. ' Entering commands, the address keypad optionally

Während des Programmeinspeicherungsbetriebes, nicht betätigen, sondern statt dessen eine Zahl über bei dem das Signal IP auftritt, sind das Adressen- 15 das Zahlentastenfeld eingeben. In diesem Falle wird tastenfeld 68 und das Funktionstastenfeld 69 zum die betreffende Operation mit der eingegebenen Zahl Eingeben der Programmbefehle in die Register/ ausgeführt. Demzufolge kann während des Hand- und / über das Pufferregister K betätigbar. Zu diesem betriebes jede der im Funktionstastenfeld 69 nieder-Zweck können die Ausgänge Hl bis H 4 der Tasten- gedrückten Tasten entsprechende arithmetische Opefeld-Decodereinrichtung über das Verknüpfungsglied 20 ration entweder mit einer vorher über das Zahlen-24 jeweils an die Eingänge 8 bis 11 des Registers K tastenf eld 65 in das Register M eingegebenen Zahl angeschlossen werden. Während dieser Zeit ist das oder mit einer in einem mit Hilfe des Adressentasten-Tastenfeld 65 blockiert. feldes gewählten Register gespeicherten Zahl ausge-During the program storage operation, do not press, but instead a number above at which the signal IP occurs, the address 15 is to enter the number keypad. In this case, the keypad 68 and the function keypad 69 for entering the relevant operation with the entered number of the program commands in the registers / are carried out. As a result, can be actuated during the manual and / via the buffer register K. For this operation each of the low-purpose in the function keypad 69 can the outputs Hl to H 4 of the keys pressed corresponding arithmetic Opefeld decoder device via the logic element 20 ration either with a previously via the number 24 each to the inputs 8 to 11 of the Register K key field 65 into the register M number entered. During this time the or with one in one with the help of the address keypad 65 is blocked. the number stored in the selected register

Während des automatischen Betriebes, bei dem führt werden.During the automatic operation in which the leads are being carried out.

das vorher in den Speicher LDR eingespeicherte Pro- 25 Während des automatischen Betriebes können diethe program previously stored in the LDR memory. During automatic operation, the

gramm ausgeführt wird, sind das Adressentastenfeld in den Befehlen spezifizierten Funktionen mit denprogram is executed, the address keypad in the commands specified functions with the

und das Funktionstastenfeld blockiert. zuvor in den Speicher eingespeicherten Daten ausge-and the control panel blocked. data previously stored in the memory

Der automatische Betrieb besteht aus einer Folge führt werden. Vor dem Eindrücken des Schaltknopfes von Befehl-Substituierphasen und Befehl-Ausführ- AUT zum Starten der automatischen Programmausphasen. Im einzelnen wird während einer Substituier- 30 führung kann der Benutzer, nachdem er die Rechenphase ein Befehl aus dem Programmregister/, / in anlage auf Handbetrieb eingestellt hat, jede dieser das Register 16 übertragen. Auf diese Phase folgt Ausgangsdaten eingeben, indem er zunächst die Daautomatisch eine Ausführungsphase, in der der Rech- ten über das Zahlentastenfeld in das Register M einner unter Steuerung durch den in das Register 16 ge- gibt, dann die Adressentaste niederdrückt, die dem speicherten Befehl diesen Befehl ausführt. Auf die 35 Register entspricht, in dem die Daten gespeichert Ausführungsphase folgt automatisch eine Substituier- werden sollen, und dann die einem Übertragungsphase für den nächstfolgenden Befehl, der extrahiert befehl entsprechende Funktionstaste niederdrückt,
und an Stelle des vorherigen Befehls gespeichert wird, Die Rechenanlage nach der Erfindung enthält usw. Solange im Befehlsregister 16 ein Befehl gespei- außerdem eine Gruppe bistabiler Schaltungen, die in chert wird, bleibt das .durch den Adressenteil des 40 Fig. Ib durch ein Kästchen 25 kollektiv dargestellt Befehls angegebene Zahlenregister fortlaufend ange- sind. Diese bistabilen Schaltungen werden unter andesteuert, wobei die Decodereinrichtung 18 stetig das rem zum Speichern einiger innerer Zustände des dem Funktionsteil des Befehls entsprechende Funk- Rechners verwendet, wobei die diese Zustände dartionssignal erzeugt. Während des automatischen Be- stellenden Signale dieser bistabilen Schaltungen in triebes ist normalerweise auch das Zahlentastenfeld 45 dem Blockdiagramm der Fi g. 1 a kollektiv mit A gesperrt, da die Rechenanlage nach den vorher in bezeichnet sind.The automatic operation consists of a sequence of leads. Before pressing the button from Command-Substitute Phase and Command-Execute- AUT to start the automatic program phase-out. In detail, during a substitution process, the user can transfer each of these to register 16 after he has set a command from the program register /, / in system to manual operation in the arithmetic phase. This phase is followed by the output data type by giving out via the number keypad in the register M einner under the control of the register 16 first the Daautomatisch an execution phase in which the accounting th, then depresses the address key, the stored command execute this command. Corresponds to the 35 register in which the data is saved, the execution phase is automatically followed by a substitution phase, and then the function key corresponding to the extracted command is pressed, and then the transfer phase for the next command,
and is stored in place of the previous instruction, the computer system according to the invention contains, etc. As long as an instruction is stored in the instruction register 16, a group of bistable circuits that is saved in, remains through the address part of 40 Fig. Ib through a box The number registers specified in the collective command are shown consecutively. These bistable circuits are controlled among others, the decoder device 18 continuously using the rem for storing some internal states of the radio computer corresponding to the functional part of the command, with the dartion signal generating these states. During the automatic ordering of signals from these bistable circuits in operation, the numeric keypad 45 is normally also shown in the block diagram of FIG. 1 a blocked collectively with A , since the computers are designated according to the previously in.

den Speicher eingespeicherten Daten arbeitet. Dieses Die Rechenanlage ist außerdem mit einer Folge-Tastenfeld wird nur dann frei und betätigt, wenn der Steuereinheit 26 mit einer Gruppe bistabiler Zustandzur Zeit gespeicherte Programmbefehl ein Haltebefehl Anzeigeschaltungen Pl bis Pn versehen, die einzeln ist. Dieser Befehl ermöglicht die Verarbeitung von 50 erregt werden, so daß sich der Rechner jederzeit in mehr Daten, als der Speicher der Rechenanlage ent- einem bestimmten einer der zur Zeit erregten bistabihaltenkann. len Schaltungen Pl bis Pn entsprechenden Zustanddata stored in memory is working. This computer system is also provided with a sequential keypad is only free and activated when the control unit 26 with a group of bistable state currently stored program commands provide a hold command display circuits Pl to Pn , which is individual. This command enables the processing of 50 energized, so that the computer can at any time hold more data than the memory of the computer system for a particular one of the currently energized bistables. len circuits Pl to Pn corresponding state

Beim Handbetrieb können das Zahlentastenfeld, befindet. Im Betrieb geht der Rechner durch eineIn manual mode, the numeric keypad can be located. In operation, the computer goes through a

das Adressentastenfeld und das Funktionstastenfeld Folge von Zuständen, wobei er in jedem Zustandthe address keypad and the function keypad sequence of states, being in each state

alle wirksam, d. h. in Betrieb, sein. Im einzelnen 55 bestimmte Grundoperationen ausführt. Die Folgeall effective, d. H. to be in operation. Performs 55 specific basic operations in detail. The consequence

können gemäß dieser Betriebsart das Adressentasten- dieser Zustände wird gemäß einem mit Hilfe einercan, according to this operating mode, the address keys - these states are activated according to a with the help of a

feld und das Funktionstastenfeld von dem Bedienen- logischen Schaltung 27 hergestellten Kriterium be-field and the function key field of the operating logic circuit 27 produced criterion

den dazu verwendet werden, auf dem Rechner eine stimmt. Im einzelnen bestimmt die Schaltung 27 aufwhich are used to get one right on the computer. In detail, the circuit 27 determines

Folge von Operationen entsprechend einer beliebigen Grund des durch die bistabilen Schaltungen P1 bisSequence of operations corresponding to any reason of the by the bistable circuits P1 bis

auch während des automatischen Betriebs ausführ- 60 Pn über die Leitung P angezeigten augenblicklichen The instantaneous 60 Pn displayed via line P can also be executed during automatic operation

baren Folge rechnen zu lassen. Zu diesem Zweck gibt Zustandes der Rechenanlage, des zur Zeit im Regi-to allow the consequences to be reckoned with. For this purpose, the state of the computer system, which is currently in the regi-

der Benutzer über das Tastenfeld eine Adresse und ster 16 festgehaltenen und durch die Decodereinrich-the user uses the keypad to enter an address and the 16 recorded and stored by the decoder

eine Funktion ein, die demzufolge genau wie während tung 18 über die Leitung F angezeigten Befehls unda function that is therefore exactly like during device 18 over the line F displayed command and

einer Befehl-Substituierphase bei automatischem Be- der durch die Gruppe von bistabilen Zustand-Fest-a command-substitution phase with automatic change by the group of bistable state-fixed-

trieb über das Verknüpfungsglied 70 bzw. 71 in dem 65 halte-Schaltungen 25 über die Leitung A angezeigtendrove via the logic element 70 or 71 in the 65 hold circuits 25 displayed via line A.

Register 16 festgehalten werden. Darüber hinaus wird augenblicklichen inneren Zustände der Rechen-Register 16 are recorded. In addition, the instantaneous internal states of the arithmetic

durch Eingeben des Befehls (Adresse und Funktion) anlage, welcher Zustand folgen muß, und gibt eineby entering the command (address and function) system, which state must follow, and gives a

in das Tastenfeld automatisch eine Befehl-Ausführ- Anzeige dieser Entscheidung durch Erregen des die-in the keypad automatically a command-execution- display of this decision by energizing the-

sem Zustand entsprechenden Ausgangs 28. Darauf erzeugt eine Taktgeberschaltung 29 einen Zustandswechsel-Taktimpuls MG, so daß eine der bistabilen Schaltungen Pl bis Pn entsprechend dem nächstfolgenden Zustand über das dem Ausgang 28 entsprechende Verknüpfungsglied 30 erregt wird, während alle verbleibenden bistabilen Zustands-Anzeigeschaltungen der Gruppe Pl bis P η nicht erregt sind.This state corresponding output 28. A clock circuit 29 then generates a state change clock pulse MG, so that one of the bistable circuits Pl to Pn is excited according to the next state via the logic element 30 corresponding to the output 28, while all the remaining bistable state display circuits of the group Pl until P η are not excited.

Die Rechenanlage nach der Erfindung ist mit einer Vorrichtung zum Aufzeichnen und Lesen von Daten und Befehlen auf Aufzeichnungskarten, beispielsweise Magnetkarten, versehen.The computer system according to the invention is provided with a device for recording and reading data and commands on recording cards, for example magnetic cards.

Im vorstehenden wurde erläutert, wie die Daten und die Programmbefehle auf dem Tastenpult eingestellt und in die Verzögerungsleitungsregister eingespeichert werden können. Nachdem die Daten und das Programm auf diese Weise über das Tastenpult in den Rechner eingespeichert worden sind, sind sie zur Steuerung der Rechenanlage verfügbar.The above explains how to set the data and program commands on the keyboard and can be stored in the delay line registers. After the data and the program has been stored in the computer in this way via the keyboard, they are available for controlling the computer system.

Darüber hinaus können die auf dem Tastenpult eingestellten Daten und Befehle aus der Verzögerungsleitung entnommen und zur späteren Verwendung auf einer Karte aufgezeichnet werden, so daß der Benutzer eine zur späteren Verwendung verfügbare Karte vorbereiten kann.In addition, the data and commands set on the keypad can be sent from the delay line removed and recorded on a card for later use so that the user can prepare a card available for later use.

Jede Karte hat eine zum Speichern mindestens eines gesamten Programms ausreichende Kapazität. Mit anderen Worten hat sie eine Kapazität, die nicht geringer ist als die der Programmregister der Rechenanlage. Each card has sufficient capacity to store at least one entire program. With In other words, it has a capacity that is no less than that of the computer program registers.

Gemäß einer bevorzugten Ausführungsform kann die Karte den Inhalt der fünf Speicheregister /, J, Z, D, E speichern. Die Register / und / sind ständig zum Speichern von Programmbefehlen vorgesehen. Jedes der teilbaren Register Z, D, E kann entweder eine 22stellige Zahl oder zwei llstellige Zahlen oder 24 Programmbefehle oder eine listeilige Zahl und 12 Programmbefehle enthalten, so daß gemäß dieser Ausführungsform der Erfindung auch die Register Z, D, E entweder teilweise oder ganz als Programmregister verwendet werden können.According to a preferred embodiment, the card can store the contents of the five memory registers /, J, Z, D, E. The registers / and / are always provided for storing program commands. Each of the divisible registers Z, D, E can contain either a 22-digit number or two 11-digit numbers or 24 program instructions or a list-part number and 12 program instructions, so that according to this embodiment of the invention, the registers Z, D, E either partially or completely as Program registers can be used.

Da die Speicherkapazität einer Karte in vorstehend erörterter Weise mit der Speicherkapazität der Programmregister in Beziehung steht, leuchtet ein, daß durch einfaches Einlesen einer Karte in den Rechner der Benutzer sofort jedes beliebige gewünschte Programm verfügbar haben kann, wobei die einzige erforderliche Operation das Einführen der Karte in die Lesevorrichtung ist. Dies hat insbesondere bei Handbetrieb wesentliche Vorteile. Da der Bedienende nämlich bei Handbetrieb mit Hilfe von Unterprogrammtasten Vl, Vl, V 3, V 4 die automatische Ausführung eines beliebigen Unterprogramms einrichten kann, läßt sich durch einfaches Einführen einer in geeigneter Weise codierten Karte und anschließendes Betätigen einer Unterprogrammtaste bewirken, daß der Rechner jede beliebige gewünschte Operation ausführt, so daß die Rechenanlage als mit einer unbegrenzten Anzahl von Funktionstasten versehen angesehen werden kann.Since the storage capacity of a card is related to the storage capacity of the program registers as discussed above, it is evident that by simply reading a card into the computer, the user can have any desired program immediately available, the only operation required being insertion of the card into the reading device. This has significant advantages, especially in manual operation. Since the operator can set up the automatic execution of any subroutine in manual mode with the help of subroutine keys Vl, Vl, V 3, V 4 , by simply inserting a suitably coded card and then pressing a subroutine key, the computer can cause each performs any desired operation so that the computer can be viewed as having an unlimited number of function keys.

Die Reohenanlage nach der Erfindung enthält neben den Funktionstasten des Tastenfeldes 69 die vier Funktionstasten Vl bis V 4, deren Funktion sich verändern läßt, indem ihnen eine andere Programmkarte zugeordnet wird.The Reohenanlage according to the invention contains in addition to the function keys of the keypad 69, the four function keys Vl to V 4, can change their function by them is associated with a different program card.

Im einzelnen ist jeder Unterprogrammtaste eine feststehende 4-Bit-Codekombination zugeordnet, die einer bestimmten Einstellung der Codierstäbe in dem Tastenfeld-Decoder entspricht. Eine Betätigung dieser Taste bewirkt, daß der Rechner die Programmregister nach einem Bezugsbefehl mit dem gleichen Code dieser Taste absucht. Nach dem Auffinden dieses den Beginn eines Unterprogramms markierenden Bezugsbefehls beginnt die Rechenanlage mit der Ausführung des entsprechenden Unterprogramms. Sofern die Codekombination beispielsweise dazu verwendet wird, in dem auf einer ersten Karte gespeichertenIn detail, each sub-program key is assigned a fixed 4-bit code combination, the corresponds to a certain setting of the coding rods in the keypad decoder. An actuation of this Key causes the computer to open the program registers after a reference command with the same Searches the code of this key. After finding this, it marks the beginning of a subroutine After the reference command, the computer starts executing the corresponding subroutine. Provided the code combination is used, for example, in the stored on a first card

ίο Programm ein das Errechnen des Sinuswertes steuerndes Unterprogramm und in dem auf einer zweiten Karte gespeicherten Programm ein das Errechnen des Cosinuswertes steuerndes Unterprogramm zu identifizieren, so erhält diese Taste beim Einlesen der ersten Karte bzw. der zweiten Karte in den Rechner die Bezeichnung bzw. die Bedeutung einer »Sinustaste« bzw. »Cosinustaste«.ίο A program that controls the calculation of the sine value Subroutine and the calculation in the program stored on a second card To identify the subroutine controlling the cosine value, this key is assigned when the first card or the second card in the computer the designation or the meaning of a "sine key" or "Cosine key".

Demzufolge wird, indem zunächst von Hand beispielsweise diese erste Karte in den Rechner eingegeben und dann die Unterprogrammtaste gedrückt wird, der Sinuswert eines entweder vorher auf dem Tastenfeld eingestellten oder vorher über das Tastenfeld in den Speicher LDR eingegebenen und jetzt adressierten Wertes errechnet.Accordingly, by first manually entering this first card into the computer, for example, and then pressing the subroutine key, the sine value of a value either previously set on the keypad or previously entered into the memory LDR via the keypad and now addressed is calculated.

Jede Karte 150 (F i g. 4 und 5) besteht aus einer biegsamen Folie, die auf mindestens einer Seite einen eine Aufzeichnungsspur bildenden Streifen aus magnetisierbarem Material besitzt, wobei ihre entgegengesetzte Seite sichtbare Bezeichnungen tragen kann, die zu den in verschlüsselter Form auf dieser Aufzeiohnungsspur aufgezeichneten Informationen gehören. Each card 150 (Figs. 4 and 5) is made from a flexible film that has a a recording track forming strips of magnetizable material, with their opposite Page can bear visible labels that correspond to the in encrypted form on this recording track recorded information.

Die Bewegungsbahn für die Karte wird durch zwei Führungen 114, 115 zwischen einer Einlaßöffnung 113 und einer Auslaßöffnung 144 des Gestells des Rechners abgegrenzt.The path of movement for the card is provided by two guides 114, 115 between an inlet opening 113 and an outlet opening 144 of the frame of the calculator.

An dieser Bewegungsbahn sind zwei Antriebsrollen 116, 117 angeordnet, die mit Preßrollen 118 bzw. 119 zusammenwirken, um die Karte in dieser Bewegungsbahn zu führen.Two drive rollers 116, 117 are arranged on this movement path, which are connected to pressure rollers 118 and 119 cooperate to guide the card in this trajectory.

Die Antriebsrollen 116, 117 sind mit Hilfe eines nicht dargestellten Getriebes an einen Motor 120 angeschlossen, der außerdem die beweglichen Teile sowohl des Schreibwerkes 103 als auch des Tastenfeld-Decoders 101 antreiben kann.The drive rollers 116, 117 are connected to a motor 120 with the aid of a gear (not shown) connected, which also the moving parts of both the writing unit 103 and the keypad decoder 101 can drive.

Die Preßrolle 119 ist an Sohwingarme 121 angelenkt, die auf einer Achse 122 gelagert sind, und wird durch Federkraft gegen die Antriebsrolle 117 gedrückt. The press roller 119 is articulated to swing arms 121, which are mounted on an axle 122, and is pressed against the drive roller 117 by spring force.

An die Achse 122 ist außerdem eine exzentrische Nabe 124 angelenkt, auf der ein Schwingarm 123 angeordnet ist. Der Arm 123 trägt einen durch Federkraft gegen die Antriebsrolle 117 gedrückten magnetischen Lese-Schreibkopf 129.An eccentric hub 124, on which a swing arm 123 is arranged, is also articulated to the axis 122 is. The arm 123 carries a magnetic force which is pressed against the drive roller 117 by spring force Read / write head 129.

Durch Verschwenken der exzentrischen Nabe 124 mit Hilfe einer Stellschraube läßt sich die Lage des Magnetkopfes an der Bewegungsbahn der Karte einstellen. By pivoting the eccentric hub 124 with the help of an adjusting screw, the position of the Adjust the magnetic head on the path of movement of the card.

Auf ebenfalls an die Achse 122 angelenkten Armen 125, 126 ist eine an der Bewegungsbahn der Karte vor dem Magnetkopf liegende erste Abfühlrolle 126 bzw. eine hinter dem Magnetkopf liegende zweite Abfühlrolle 128 gelagert.On arms 125, 126, which are also articulated to the axis 122, there is one on the path of movement of the card First sensing roller 126 located in front of the magnetic head or a second one located behind the magnetic head Sensing roller 128 stored.

Die Abfühlrollen 126 und 128 sind durch Federn 130, 132 in Richtung auf die Bewegungsbahn der Karte beaufschlagt, so daß sie beim Fehlen der Karte teilweise in zwei entsprechende Öffnungen der Führungen 114 und 115 eindringen, so daß sieThe sensing rollers 126 and 128 are by springs 130, 132 in the direction of the movement path of the The card is loaded so that, in the absence of the card, it is partially in two corresponding openings of the guides 114 and 115 penetrate so that they

in einem Ausmaß in dieser Bewegungsbahn zu liegen kommen, das durch einen Anschlag 131 begrenzt wird, der sich gegen das Ende einer jeweils von diesen Armen getragenen Einstellschraube 133 bzw.come to rest in this path of movement to an extent that is limited by a stop 131 which is positioned against the end of an adjusting screw 133 or

134 anlegt. Die Karte 150 bewirkt bei ihrem Vorbeigang 134 creates. The card 150 acts upon its passage

unter den Abfühlrollen 126, 128 ihr Anheben, so daß der Arm 125 bzw. 127 im Gegenuhrzeigersinn verschwenkt wird.under the sensing rollers 126, 128 their lifting so that the arm 125 or 127 is pivoted counterclockwise.

Ein ebenfalls an die Achse 122 angelenkter ArmAn arm also articulated on the axle 122

135 ist mit einem ersten Ansatz 136, der sich gegen die Betätigungstaste eines elektrischen Schalters 137, gegen die er durch eine Feder 139 gezogen wird, anlegen kann, und einem zweiten Ansatz 138 versehen, der sich gegen entsprechende Ansätze 140, 141 der Arme der Abfühlrollen 126 bzw. 128 anlegen kann, so daß, wenn sich wenigstens eine Abfühlrolle in Ruhestellung befindet (d. h. in der Bewegungsbahn der Karte liegt), der auf den Ansatz 138 einwirkende entsprechende Ansatz 140, 141 den ao Arm 135 im Uhrzeigersinn herumschwenkt, da die Feder 130 bzw. 132 die Feder 139 überwindet. 135 is provided with a first lug 136, which may be, press against the actuating button of an electric switch 137, to which it is attracted by a spring 139, and a second lug 138 provided extending against corresponding projections 140, 141 of the arms of Abfühlrollen may invest 126 and 128, respectively, so that when at least one Abfühlrolle in rest position (that is located in the movement path of the card), the pressure acting on the projection 138 corresponding approach 140, 141 to ao arm 135 around pivot clockwise because the spring 130 or 132 overcomes the spring 139.

Wenn dagegen beide Abfühlrollen durch die Karte angehoben sind, kann der Arm 135 sich im Gegenuhrzeigersinn frei verschwenken, so daß sein Ansatz asOn the other hand, when both sensing rollers are raised by the card, the arm 135 can pivot freely counterclockwise so that its approach as

136 den Schalter 137 betätigen kann. 136 can operate the switch 137.

Die von Hand in die Einlaßöffnung 113 eingeführte Karte 150 wird von dem ersten stetig umlaufenden Rollenpaar 116, 118 erfaßt und zu dem zweiten stetig umlaufenden Rollenpaar 117, 119 weitergeschoben, das das Vorbeibewegen der Karte an dem Magnetkopf 129 bei im wesentlichen konstanter Geschwindigkeit bewirkt. Die erste Abfühlrolle 126 wird, wenn sie durch die Vorderkante der Karte erreicht wird, hochgeführt. Da jedoch die zweite Abfühlrolle in Ruhelage verbleibt, verbleibt der Arm 135 in seiner im Uhrzeigersinn verschwenkten Lage, so daß der Ansatz 136 den Schalter 137 nicht betätigen kann, bis die zweite Abfühlrolle 128, wenn sie ihrerseits von der Vorderkante der Karte erreicht wird, angehoben wird.The card 150 inserted by hand into the inlet opening 113 is grasped by the first continuously rotating pair of rollers 116, 118 and pushed on to the second continuously rotating roller pair 117, 119 , which causes the card to move past the magnetic head 129 at a substantially constant speed. The first sensing roller 126 is raised when it is reached by the leading edge of the card. However, since the second sensing roller remains in the rest position, the arm 135 remains in its clockwise pivoted position so that the projection 136 cannot actuate the switch 137 until the second sensing roller 128, when it is in turn reached by the leading edge of the card, is raised will.

Wenn danach'die Hinterkante der Karte die erste Abfühlrolle 126 erreicht, verschwenkt sich der Arm 125 im Uhrzeigersinn, wobei er den Arm 135 in gleicher Richtung verschwenkt, so daß der SchalterWhen then'the rear edge of the card reaches the first sensing roller 126 , the arm 125 pivots clockwise, pivoting the arm 135 in the same direction, so that the switch

137 freigegeben wird. Dadurch kann der Schalter 137 ein elektrisches Signal AO erzeugen, das beginnt, wenn die Vorderkante der Karte die zweite Abfühlrolle 128 erreicht, und endet, wenn die Hinterkante der Karte die erste Abfühlrolle 126 erreicht, so daß das Zeitintervall identifiziert wird, im Verlaufe dessen der wirksame Teil der Spur 151 unter dem Magnetkopf 129 vorbeiwandert. 137 is released. This allows the switch 137 to generate an electrical signal AO which begins when the leading edge of the card reaches the second sensing roller 128 and ends when the trailing edge of the card reaches the first sensing roller 126 , identifying the time interval during which the effective part of the track 151 wanders under the magnetic head 129.

Am Ende ihrer Bewegungsbahn wird die Karte 150 von dem Rollenpaar 117 und 119 freigegeben, so daß sie durch Reibung in einer solchen Lage angehalten wird, daß ihre Vorderkante aus der Auslaßöffnung 144 heraussteht und von Hand herausgezogen werden kann. In dieser Endlage liegt ein vorbestimmter Abschnitt der Karte, der zu den auf ihr in verschlüsselter Form aufgezeichneten Informationen gehörende sichtbare Bezeichnungen tragen kann, unter einer Öffnung 142 des Deckels der Rechenanlage den Unterprogrammtasten Vl, V 2, V 3, V 4 gegenüber.At the end of its travel path, the card 150 is released from the pair of rollers 117 and 119 , so that it is stopped by friction in such a position that its leading edge protrudes from the outlet opening 144 and can be pulled out by hand. In this end position is a predetermined portion of the card, which can carry belonging to the information recorded on it in encrypted form information visible designations below an opening 142 of the lid of the computing system the sub-program keys Vl, V 2, V 3, V 4 opposite.

Im einzelnen kann jede Karte an der einer Unterprogrammtaste gegenüberliegenden Stelle eine kurze Beschriftung oder ein Symbol der durch den Rechner unter der Steuerung durch das Unterprogramm, dem in dem Programm der Bezugsbefehl mit dem gleichen. Code dieser Taste vorangeht, auszuführenden Operation tragen. Demzufolge wird unter Bezugnahme auf das vorstehend erörterte Beispiel die Unterprogrammtaste mit »Sinus« und »Cosinus« bezeichnet, wenn die erste Karte bzw. zweite Karte in den Rechner eingeführt wird. In detail, each card can have a short one at the position opposite a subroutine key Labeling or a symbol used by the computer under the control of the subroutine, the in the program of the reference command with the same. Code precedes this key operation to be performed carry. Thus, referring to the example discussed above, the subroutine key denoted by "sine" and "cosine" when the first card or second card is inserted into the computer.

Das Tastenfeld 100, das Schreibwerk 103 und die Kartenverarbeitungseinheit sind drei unabhängige mechanische Gruppen, die an dem Gestell 148 befestigt sind, das sich im Gegenuhrzeigersinn (F i g. 4) um eine Achse 143 herumschwenken läßt, so daß sich alle mechanischen Teile der Rechenanlage zu ihrer Überprüfung und Instandhaltung als Block anheben lassen. ' The keypad 100, the writing unit 103 and the card processing unit are three independent mechanical groups attached to the frame 148 which can be pivoted counterclockwise (FIG. 4) about an axis 143 so that all mechanical parts of the computer system can be pivoted have it raised as a block for inspection and maintenance. '

Gemäß einer Ausführungsform der Erfindung ist die Karte 150 mit einer einzigen Magnetspur 151 zum Speichern des gesamten Inhalts der fünf Register des Speichers LDR versehen.According to one embodiment of the invention, the card 150 is provided with a single magnetic track 151 for storing the entire contents of the five registers of the memory LDR .

In der Spur 151 folgen auf die acht Binärstellen jedes Zeichens vier Leerstellen, so daß jedes auf der Karte aufgezeichnete Zeichen zwölf Stellen umfaßt. In the track 151 , the eight binary digits of each character are followed by four spaces, so that each character recorded on the card comprises twelve digits.

Demzufolge enthält die Spur 151 bei Annahme, daß jedes Speicherregister 24 Zeichen enthält, eine ununterbrochene Reihe von 12 * 24 · 5 = 1440 Binärstellen, von denen nur 960 Binärstellen in die Speicherregister zu übertragende Bits enthalten.Accordingly, if it is assumed that each storage register contains 24 characters, the track 151 contains an uninterrupted series of 12 * 24 * 5 = 1440 binary digits, of which only 960 binary digits contain bits to be transferred into the storage registers.

Die Karte 150 bewegt sich, nachdem sie von Hand in die Einlaßöffnung 113 eingeführt worden ist, bei konstanter Geschwindigkeit an dem Magnetkopf 129 vorbei, so daß die 1440 Binärstellen der Magnetspur 151 sowohl beim Lesen als auch beim Aufzeichnen bei einer konstanten Frequenz in gleicher Richtung abgetastet werden.The card 150 , after being manually inserted into the inlet opening 113 , moves at a constant speed past the magnetic head 129 so that the 1440 binary digits of the magnetic track 151 are scanned in the same direction during both reading and recording at a constant frequency will.

Beim Lesen der Karte wird jede aus der Karte entnommene und ein Zeichen darstellende Gruppe von acht Bits in dem Schieberegister K gespeichert. Während der Magnetkopf die vier nächstfolgenden Leerstellen abtastet, werden diese acht Bits aus dem Register K in das derzeitig adressierte Speicherregister übertragen.When reading the card, each group of eight bits removed from the card and representing a character is stored in the shift register K. While the magnetic head scans the next four blanks, these eight bits are transferred from register K to the currently addressed memory register.

Entsprechend wird beim Aufzeichnen auf einer Karte, während der Magnetkopf eine Gruppe von vier leeren Binärstellen abtastet, ein Zeichen aus dem derzeitig adressierten Speicherregister in das Register K übertragen. Wenn danach der Magnetkopf die acht nachfolgenden Binärstellen abtastet, wird dieses Zeichen aus dem Register K extrahiert und auf der Karte aufgezeichnet.Correspondingly, when recording on a card, while the magnetic head is scanning a group of four empty binary digits, a character is transferred from the currently addressed memory register to register K. Then, when the magnetic head scans the eight subsequent binary digits, this character is extracted from the register K and recorded on the card.

Im einzelnen bewegt sich gemäß einer Ausführungsform der Erfindung die Karte mit einer solchen Geschwindigkeit, daß ihre aufeinanderfolgenden Binärstellen mit Intervallen von 0,6 ms abgetastet werden, wobei ein Speicherzyklus eine Länge von 2,1 ms hat, so daß die für das Abtasten der vier Leerstellen aufgewendete Zeit für den Zugriff zu einer beliebigen Dezimalstelle in der Verzögerungsleitung ausreicht, um in sie ein bestimmtes Zeichen einzugeben oder aus ihr zu entnehmen. Demzufolge leuchtet ein, daß der zwei einander benachbarte Zeichen voneinander trennende Leerraum auf der Karte einem Zeitintervall entspricht, das größer ist als die Zugriffszeit des Verzögerungsleitungsspeichers, so daß sich die aufeinanderfolgenden Zeichen in ihrer Reihenfolge über einen Pufferspeicher (Register K) mit einer Kapazität von einem einzigen Zeichen in Serie bitweise auf dieIn particular, according to one embodiment of the invention, the card moves at such a speed that its successive binary digits are scanned at intervals of 0.6 ms, one storage cycle being 2.1 ms in length, so that for scanning the four Spaces The time spent accessing any decimal place in the delay line is sufficient to enter or extract a specific character from it. Accordingly, it is clear that the space separating two adjacent characters from one another on the card corresponds to a time interval which is greater than the access time of the delay line memory, so that the successive characters in their order over a buffer memory (register K) with a capacity of one single characters in series bit-wise to the

15 1615 16

und von der Karte übertragen lassen, so daß die Ko- daß die monostabile Schaltung OS an ihrem Ausgangand can be transferred from the card, so that the com that the monostable circuit OS at its output

sten der Anlage erheblich herabgesetzt werden. eine Reihe von Impulsen mit einer Dauer von jemost of the system are significantly reduced. a series of pulses each lasting

Nach einem weiteren Merkmal der Erfindung wird 400 μ5 bei Intervallen von 600 μ5 erzeugt. AußerdemAccording to another feature of the invention, 400 μ5 is generated at intervals of 600 μ5. Besides that

in jeder Gruppe von vier leeren Binärstellen der wird an der Vorder- bzw. Hinterkante jedes Impulsesin each group of four empty binary digits the will be at the leading or trailing edge of each pulse

Karte mindestens eine zum Speichern von dem in den 5 OS über Differenzierungskreise 214 und 213 ein kur-Card at least one for storing the shortcut in the 5 OS via differentiation circles 214 and 213

acht einander benachbarten Binärstellen aufgezeich- zer Impuls OSF bzw. OSC erzeugt,eight neighboring binary digits generated pulse OSF or OSC,

neten Zeichen zugeordneten Kontrollbits verwendet, Wenn dagegen das Signal AL vorhanden ist, umControl bits assigned to the nth characters are used, if, on the other hand, the signal AL is present to

die beim Aufzeichnen der Karte errechnet und beim anzuzeigen, daß die Spur 151 zum Lesen abgetastetwhich is calculated when the card is recorded and when indicating that the track 151 is being scanned for reading

Lesen der Karte verwendet und zerstört werden. wird, wird der Oszillator OR unwirksam und dieRead the map used and destroyed. becomes, the oscillator OR becomes ineffective and the

Darüber hinaus werden beim Abtasten der Karte io monostabile Schaltung OS über ein Verknüpfungsalle Binärstellen der Karte, einschließlich der Leer- glied durch jedes beim Lesen eines Taktfiußüberstellen, gezählt, um zu ermitteln, ob keine übersprun- gangs durch den Verstärker 206 erzeugte Signal gegen oder mehr als einmal abgelesen worden ist. startet. ·When scanning Moreover, the card io monostable circuit OS with a link Salle binary digits of the card, including the empty membered by any reading a Taktfiußüberstellen counted to determine whether or not skipped path generated by the amplifier 206 signal compared or more than has been read once. starts. ·

F i g. 6 a und 6 b zeigen einige Teile der an dem Die Impulse OSF werden als Zählimpulse zumF i g. 6 a and 6 b show some parts of the. The OSF pulses are used as counting pulses

Kartenverarbeitungsvorgang beteiligte Kreise der 15 Fortschalten eines Modulo-Zwölf-Zählers 216 ver-The groups involved in the card processing operation of the 15 increments of a modulo twelve counter 216

Rechenanlage nach der Erfindung. wendet, so daß beim Abtasten der ersten acht Binär-Computing system according to the invention. turns so that when the first eight binary

Der normalerweise geöffnete Schalter 137 wird ge- stellen jedes Zeichens auf der Karte durch den Maschlossen, wenn sich die Karte 150 gegen die beiden gnetkopf ein Ausgang H1-8, beim Abtasten der Abfühlrollen 126 und 128 anlegt, so daß ein Eingang neunten Binärstelle jedes Zeichens auf der Karte der der beiden Verknüpfungsglieder 218 und 219 20 Ausgang H 9 und beim Abtasten aller Stellen außer (Fig. 6a) erregt wird. Demzufolge erzeugt beim der zwölften (letzten) Stelle jedes Zeichens der Aus-Lesen und Aufzeichnen auf der Karte der Anschluß gang H 12 erregt wird.The normally open switch 137 is set every character on the card by the machine closure when the card 150 applies an output H 1-8 against the two gnetheads when the sensing rollers 126 and 128 are scanned, so that an input has ninth binary digits each Character on the map of the two logic elements 218 and 219 20 output H 9 and when scanning all points except (Fig. 6a) is excited. As a result, when the twelfth (last) position of each character is read from and recorded on the card, the connection gear H 12 is energized.

AL bzw. AS ein Signal, das das gesamte durch den Sowohl beim Lesen als auch beim Aufzeichnen AL or AS a signal that the entire through both reading and recording

Magnetkopf 129 für das Abtasten der Spur 151 ver- werden die Impulse OSC als Schiebeimpulse für dasMagnetic head 129 for scanning the track 151 , the pulses OSC are used as shift pulses for the

brauchte Zeitintervall dauert. 25 Register K verwendet, so daß bei Aufnahme einesneeded time interval lasts. 25 Register K is used, so that when a

Der Magnetkopf 129 ist an einen Lese-Aufzeich- Impulses OSC am Eingang 4 über das Verknüpfungsnungs-Verstärker 206 angeschlossen. glied 217 der Inhalt des Registers K um eine Binär-Gemäß einer Ausführungsform der Erfindung zeigt stelle nach links verschoben wird,
der Magnetfluß in der Magnetspur 151 (Impulsfolge Beim Lesen der Karte werden also die Bits in dem NL in Fig. 7) eine Reihe von Umkehrungen oder 30 Schieberegister K synchron mit dem Abtasten der übergängen, sogenannten Taktflußübergängen, die Karte verschoben, da die monostabile Schaltung OS in einem 600 ,us entsprechenden Abstand voneinander dann mit den durch den Leseverstärker 206 erzeuggetrennt sind, wobei die Zone zwischen zwei einander ten Signalen gespeist wird. Beim Aufzeichnen werden benachbarten Taktflußübergängen auf der Karte eine die Bits in dem Schieberegister K synchron mit dem Binärstelle bildet. Jedes Bit »L« oder »0« wird durch 35 Abtasten der Karte verschoben, da der Aufzeichdas Vorhandensein bzw. Fehlen eines Informations- nungsvorgang durch den ebenfalls die monostabile flußübergang genannten Flußübergangs dargestellt, Schaltung OS steuernden Oszillator zeitlich abgeder durch eine 200 \x.s entsprechende Strecke von dem stimmt ist.The magnetic head 129 is connected to a read-record pulse OSC at input 4 via the logic amplifier 206 . member 217 shows the content of the register K by a binary According to an embodiment of the invention place is shifted to the left,
the magnetic flux in the magnetic track 151 (pulse train when reading the card so the bits in the NL in Fig. 7) a series of reversals or 30 shift registers K synchronously with the scanning of the transitions, so-called clock flux transitions, shifted the card because the monostable circuit OS at a distance of 600 µs from one another are then separated by those generated by the sense amplifier 206 , the zone between two mutually th signals being fed. When recording, adjacent clock flow transitions on the card will form the bits in the shift register K in synchronism with the binary digit. Each bit "L" or "0" is shifted by scanning the card, since the recording of the presence or absence of an information process is represented by the flow transition, also called the monostable flow transition, circuit OS controlling oscillator timed by an oscillator corresponding to 200 \ xs Stretch of which is true.

den Beginn der entsprechenden Binärstelle markieren- Der Eingang 13 des Registers K ist beim Aufzeich-mark the beginning of the corresponding binary digit - input 13 of register K is

den Taktflußübergang getrennt ist. Diese Flußvertei- 40 nen über das Verknüpfungsglied 221 jeweils an denthe clock flow transition is disconnected. These flux distributions are sent to the in each case via the logic element 221

lung wird durch ein Signal mit entsprechender WeI- Ausgang LI, LJ, LZ, LD, LE des Registers /, 7, Z,development is indicated by a signal with the corresponding output LI, LJ, LZ, LD, LE of the register /, 7, Z,

lenform erzeugt, das von einer bistabilen Schaltung D, E der Verzögerungsleitung LDR angeschlossen,generated lenform, which is connected by a bistable circuit D, E of the delay line LDR ,

dem Eingang 207 des Verstärkers 206 über ein Ver- Entsprechend ist beim Lesen der Karte der Ausgangthe input 207 of the amplifier 206 via a connection

knüpfungsglied 209 zugeführt wird, das beim Auf- 14 des Registers K über das Verknüpfungsglied 231 knüpfungsglied is supplied 209 which during assembly of the register 14 K through gate 231

zeichnen mit den von dem Register K gelieferten 45 jeweils an den Eingang SI, SJ, SZ, SD, SE dieserdraw with the 45 supplied by the register K to the input SI, SJ, SZ, SD, SE of this

Binärsignalen zugeführt wird und dazu dient, den Register angeschlossen.Binary signals is supplied and is used to connect the register.

Signalen die zum Modulieren des Magnetflusses er- Die Register werden mit Hilfe der Verknüpfungsforderliche Form zu geben. An dem Ausgang 208 glieder 200, 201, 202, 203, 204 und 234, 235, 236, erhält man beim Ablesen jedes Taktflußüberganges 237, 238 adressiert.Signals that are used to modulate the magnetic flux. The registers are given the required form with the aid of the link. At the output 208 members 200, 201, 202, 203, 204 and 234, 235, 236, are obtained when reading each clock flow transition 237, 238 addressed.

und jedes Informationsflußüberganges einen kurzen 50 Nachstehend ist die Arbeitsweise der Rechen-Impuls LS. Die durch Abfühlen der Informations- anlage nach der Erfindung beim Aufzeichnen auf flußübergänge erzeugten SignaleLS werden, nachdem eine Karte beschrieben.and each information flow transition a short 50 The following is the operation of the arithmetic pulse LS. The signals LS generated by sensing the information system according to the invention when recording on river crossings are written after a map.

sie durch ein Verknüpfungsglied 228 ermittelt und Wenn der Schalter 205 auf die Stellung »Aufzeich-it is determined by a logic element 228 and when the switch 205 is in the position »record-

durch eine bistabile Schaltung NH regeneriert worden nen« eingestellt ist, so daß das Signal ASO erzeugthas been regenerated by a bistable circuit NH «so that the signal ASO is generated

sind, über das Verknüpfungsglied 230 dem Register Z 55 wird, erregt die Vorderkante dieses Signals die bi-are, via the logic element 230 is the register Z 55, the leading edge of this signal excites the bi-

zugeführt. stabile Schaltung A7 (Fig. 6b), die dazu dient, an-fed. stable circuit A 7 (Fig. 6b), which serves to

Ein Oszillator OR, der nur wirksam ist, wenn das zuzeigen, daß von diesem Zeitpunkt an ein ZeichenAn oscillator OR, which is only effective when that shows that from this point onwards a character

Signal AS anzeigt, daß die Spur 151 zum Aufzeich- aus dem Speicher LDR in das Register K übertragenSignal AS indicates that the track 151 has been transferred from the memory LDR to the register K for recording

nen abgetastet wird, an seinem Ausgang vorhanden werden kann.nen is scanned, can be present at its output.

ist, erzeugt an seinem Ausgang eine Reihe von Im- 60 Nach Beendigung dieser Übertragungsoperationis generated at its output a series of Im- 60 After completion of this transfer operation

pulsen OR (F i g. 7), die je 200 μβ lang sind und eine wird die bistabile Schaltung A 7 entregt, um zu ver-pulse OR (Fig. 7), each 200 μβ long and one of the bistable circuit A 7 is de-energized in order to

Wiederholungsperiode von 600 μβ haben. Außerdem hindern, daß weitere Zeichen unnütz übertragenHave a repetition period of 600 μβ. Also prevent further characters from being transmitted unnecessarily

erzeugt der Oszillator OR über Differenzierungskreise werden. the oscillator OR can be generated via differentiation circles.

211 und 212 einen kurzen Impuls ORF bzw. ORC Das zuerst übertragene Zeichen ist das in der ersten 211 and 212 a short pulse ORF or ORC. The character transmitted first is that in the first

an der Vorderkante bzw. der Hinterkante jedes Im- 65 Dezimalstelle des Registers / gespeicherte Zeichen,at the leading edge or the trailing edge of every im- 65 decimal place of the register / stored characters,

pulses OR. Die Hinterkante des Signals A 10 (Anhalten des Os-pulses OR. The trailing edge of signal A 10 (stopping the Os-

Jeder Impuls ORF startet eine monostabile Schal- zillators 44) erregt über das Verknüpfungsglied 220 Each ORF pulse starts a monostable oscillator 44) excited via the logic element 220

tung OS mit einer Eigenverzögerung von 400 μβ, so die bistabile Schaltung A 9, die danach durch dendevice OS with a self-delay of 400 μβ, so the bistable circuit A 9, which then by the

nächstfolgenden Taktimpuls ΓΙ entregt wird, der in diesem Falle in der ersten Bitperiode der ersten Zeichenperiode des neuen Speicherzyklus auftritt. Dieser Impuls Tl erregt die bistabile Schaltung A 3, die danach während der gesamten ersten Zeichenperiode eregt bleibt, um anzuzeigen, daß in dieser Zeichenperiode das zu übertragende Zeichen am Ausgang der Verzögerungsleitung geliefert wird.next clock pulse ΓΙ is de-energized, which occurs in this case in the first bit period of the first symbol period of the new memory cycle. This pulse T1 excites the bistable circuit A 3, which then remains excited during the entire first character period to indicate that the character to be transmitted is supplied at the output of the delay line in this character period.

Im einzelnen öffnet die bistabile Schaltung A 3 im erregten Zustand das Verknüpfungsglied 221, so daß die acht Bits des ersten aus der Verzögerungsleitung entnommenen Zeichens über das Verknüpfungsglied 235 in das Register K übertragen werden, und ferner das Verknüpfungsglied 222, so daß das Register K eine Reihe von acht Schiebeimpulsen M 4 erhält, und zwar je einen in jeder .Bitperiode bei der Frequenz der Signale in der Verzögerungsleitung. Demzufolge werden diese acht Bits in das Register K hinein verschoben und danach in ihm bis zum Aufzeichnen auf der Karte gespeichert. Nach dieser Zeichenperiode wird die bistabile Schaltung .4 3 durch den Taktimpuls Tl entregt, so daß folglich auch die bistabile Schaltung A 7 entregt wird. Während der durch die sich in erregtem Zustand befindende bistabile Schaltung A 3 identifizierten Zeichenperiode as wird in dem Markierungsbit-Steuerkreis 37 (F i g. 6 b) ein Markierungsbit BlM = »L« über das Verknüpfungsglied 225 in das Register M geschrieben. Dieses Markierungsbit kann danach anzeigen, welches Zeichen zuletzt aus der Verzögerungsleitung LDR in das Register K übertragen worden ist.In detail, the bistable circuit A 3 opens the logic element 221 in the excited state, so that the eight bits of the first character taken from the delay line are transferred to the register K via the logic element 235, and also the logic element 222, so that the register K a Series of eight shift pulses M 4 receives, one in each .bit period at the frequency of the signals in the delay line. As a result, these eight bits are shifted into register K and then stored therein until they are recorded on the card. According to this symbol period, the bistable circuit is de-energized by the clock pulse Tl .4 3 so that consequently the bistable circuit A is de-energized. 7 During the character period as identified by the bistable circuit A 3 which is in the excited state, in the marking bit control circuit 37 (FIG. 6 b) a marking bit BIM = "L" is written into the register M via the logic element 225. This marker bit can then indicate which character was last transferred from the delay line LDR into the register K.

Inzwischen führt der Benutzer die Karte in die Rechenanlage ein, so daß bei Beginn des Abtastens der Spur 151 durch den Magnetkopf 129 der Schalter 137 das Signal AS erzeugt.In the meantime, the user inserts the card into the computer system so that when the magnetic head 129 begins to scan the track 151, the switch 137 generates the signal AS.

Das Auftreten dieses Signals setzt den Oszillator OR in Betrieb. Der durch den Oszillator OR erzeugte erste Impuls OSF schaltet den Zähler 216 fort, so daß sein Ausgang//1-8 erregt wird, und schaltet die bistabile Schaltung NL- um, so daß der Verstärker 206 auf der Karte die erste Flußumkehrung, d. h. den den Beginn der ersten Binärstelle markierenden Taktflußübergang, aufzeichnet. 200 μβ später erzeugt der Oszillator OR ein erstes Signal OSC, das in Abhängigkeit davon, ob das erste Bit des derzeitig in der Ausgangsstufe Kl des Registers K festgehaltenen Zeichens den Wert »L« oder »0« hat, über das Verknüpfungsglied 223 entweder den Zähleingang 210 der bistabilen Schaltung NL erregt oder nicht. In F i g. 7 ist das erste Zeichen als L, 0, 0, L, 0, L, 0, 0 bzw. das zweite Zeichen als 0, L, 0, 0, 0, L, 0, 0 angenommen. Über das Verknüpfungsglied 209 und den Verstärker 206 wird das Ausgangssignal der bistabilen Schaltung NL auf der Karte aufgezeichnet. 200 μ5 später erzeugt der Oszilator OR ein erstes Signal OSC, das über das Verknüpfungsglied 217 bewirkt, daß der Inhalt des Registers K um eine Stufe verschoben wird, so daß das zweite Bit des auf der Karte aufzuzeichnenden Zeichens in die Ausgangsstufe Kl hinein verschoben wird.The occurrence of this signal starts the oscillator OR . The first pulse OSF generated by the oscillator OR advances the counter 216 so that its output // 1-8 is excited and switches the bistable circuit NL- so that the amplifier 206 on the card does the first flux reversal, ie the the beginning of the first binary digit marking clock flow transition, records. 200 μβ later, the oscillator OR generates a first signal OSC which, depending on whether the first bit of the character currently held in the output stage Kl of the register K has the value "L" or "0", via the logic element 223 either the counter input 210 of the bistable circuit NL energized or not. In Fig. 7, the first character is assumed to be L, 0, 0, L, 0, L, 0, 0 or the second character as 0, L, 0, 0, 0, L, 0, 0. The output signal of the bistable circuit NL is recorded on the card via the logic element 209 and the amplifier 206. 200 μ5 later, the oscillator OR generates a first signal OSC which, via the logic element 217, causes the content of the register K to be shifted by one step, so that the second bit of the character to be recorded on the card is shifted into the output stage Kl.

200 μβ später erzeugt der Oszillator OR einen zweiten Impuls OSF, der den Zähler 216 fortschaltet und die bistabile Schaltung NL umschaltet, so daß der zweite Taktflußübergang auf der Karte aufgezeichnet wird. 200 μβ später erzeugt der Oszillator OR einen zweiten Impuls ORC, der über das Verknüpfungsglied 223 bewirkt, daß die bistabile Schaltung NL in Abhängigkeit davon, ob das derzeitig in der Ausgangsstufe K1 festgehaltene Bit »L« oder »0« ist, umschaltet oder nicht. Gemäß Fig. 7 ist dieses Bit »0«. 200 μβ später erzeugt der Oszillator OR einen zweiten Impuls OSC, der über das Verknüpfungsglied 217 den Inhalt des Registers K verschiebt, so daß das dritte Bit in die Ausgangsstufe Kl geschoben wird. Dieses dritte Bit und die nachfolgenden fünf Bits werden entsprechend auf der Karte aufgezeichnet.200 μβ later, the oscillator OR generates a second pulse OSF, which increments the counter 216 and switches the bistable circuit NL, so that the second clock flow transition is recorded on the card. 200 μβ later, the oscillator OR generates a second pulse ORC which, via the logic element 223, causes the bistable circuit NL to switch or not depending on whether the bit currently held in the output stage K1 is "L" or "0". According to FIG. 7, this bit is "0". 200 μβ later, the oscillator OR generates a second pulse OSC, which shifts the content of the register K via the logic element 217, so that the third bit is shifted into the output stage Kl. This third bit and the following five bits are recorded on the card accordingly.

Der neunte Impuls OSF entregt den Ausgang #1-8 des Zählers 216 und erregt den Ausgang i/9.The ninth pulse OSF de-energizes output # 1-8 of counter 216 and energizes output i / 9.

Beim Fehlen des Signals H1-8 erhält das Register 1£ bei geschlossenem Verknüpfungsglied 217 und 223 aus dem Oszillator Oi? keine Schiebeimpulse mehr, und die Verbindung seines Ausgangs 14 mit dem Magnetkopf 129 ist unterbrochen.In the absence of the signal H 1-8, the register receives 1 £ when the logic element 217 and 223 is closed from the oscillator Oi? no more shift pulses, and the connection of its output 14 to the magnetic head 129 is interrupted.

Die Hinterkante des Signals H1-8 erregt über das Verknüpfungsglied 224 die bistabile Schaltung A 7. Demzufolge kann das beim Auslesen des Markierungsbits B IM aus der Verzögerungsleitung erzeugte Lesesignal LB IM die bistabile Schaltung .<4 9 über das Verknüpfungsglied 226 erregen. Die bistabile Schaltung A9 identifiziert in erregtem Zustand die dem aus der Verzögerungsleitung auf die Karte zu übertragenden Zeichen nächstvorherige Zeichenperiode; außerdem erlaubt die bistabile Schaltung A 9 in erregtem Zustand, daß das Auftreten des Signals Tl die bistabile Schaltung A 3 zum Identifizieren der Zeichenperiode erregt, in der das auf der Karte aufzuzeichnende Zeichen aus der Verzögerungsleitung entnommen wird.The trailing edge of the signal H 1-8 excites the bistable circuit A 7 via the logic element 224. Accordingly, the read signal LB IM generated when the marker bit B IM is read from the delay line can excite the bistable circuit <4 9 via the logic element 226. The bistable circuit A9 , when energized, identifies the character period next to the character to be transmitted from the delay line to the card; in addition, the bistable circuit A 9 , when energized, allows the occurrence of the signal Tl to energize the bistable circuit A 3 for identifying the character period in which the character to be recorded on the card is taken from the delay line.

Die bistabile Schaltung A 3 öffnet im erregten Zustand die Verknüpfungsglieder 221 und 222, so daß während nur einer Zeichenperiode der Speicher LDR mit dem Register K verbunden ist, das seinerseits mit der Frequenz der Impulse in der Verzögerungsleitung acht Schiebeimpulse M 4 aufnimmt.The bistable circuit A 3 opens the gates 221 and 222 when energized, so that the memory LDR is connected to the register K for only one character period, which in turn receives eight shift pulses M 4 at the frequency of the pulses in the delay line.

Demzufolge wird das zweite Zeichen aus dem Register/ in das RegisterK übertragen. Inzwischen bleibt der Oszillator OR in Tätigkeit, so daß der neunte Impuls ORC bewirkt, daß die bistabile Schaltung NL in Abhängigkeit davon, ob die bistabile Schaltung NL erregt ist oder nicht, über das Verknüpfungsglied 227 umgeschaltet wird oder nicht, so daß auf der Karte ein neuer Flußübergang aufgezeichnet wird oder nicht, um die Gesamtzahl der in den ersten neun Stellen aufgezeichneten Übergänge gleich einer geraden Zahl zu machen. Dieser neue Flußübergang stellt also ein Paritätsbit dar.As a result, the second character is transferred from register / to register K. In the meantime, the oscillator OR remains in operation, so that the ninth pulse ORC causes the bistable circuit NL to be switched over via the logic element 227 or not, depending on whether the bistable circuit NL is excited or not, so that a new flow transition is recorded or not to make the total number of transitions recorded in the first nine digits equal to an even number. This new flow transition therefore represents a parity bit.

Dagegen werden in den nachfolgenden (zehnten, elften, zwölften) Stellen nur die Taktflußübergänge aufgezeichnet.In contrast, only the clock flow transitions are used in the following (tenth, eleventh, twelfth) positions recorded.

Der dreizehnte Impuls OSF erregt erneut den Ausgang i?l-8 des Zählers 216, so daß die Verknüpfungsglieder 223 und 217 erneut geöffnet werden, um das Register K mit dem Magnetkopf zu verbinden und das zweite Zeichen aus dem Register K auf die Karte zu schieben.The thirteenth pulse OSF again energizes the output i? L-8 of the counter 216 so that the gates 223 and 217 are opened again to connect the register K to the magnetic head and to shift the second character from the register K onto the card .

Die nachfolgenden Zeichen werden in entsprechender Weise aufgezeichnet.The characters below are recorded accordingly.

Im nachstehenden ist der Karten-Ablesevorgang kurz beschrieben (F i g. 7).The card reading process is briefly described below (Fig. 7).

Beim Einführen der Karte in den Rechner wird der erste Taktflußübergang erfühlt, der ein Lesesignal LS erzeugt, das über das Verknüpfungsglied 215 eine monostabile Schaltung OS startet. Dadurch wird ein Impuls OSF erzeugt, so daß der Zähler 216 fortgeschaltet wird und den Ausgang H1-8 erregt.When the card is inserted into the computer, the first clock flow transition is sensed, which generates a read signal LS , which starts a monostable circuit OS via the logic element 215. This generates a pulse OSF so that the counter 216 is incremented and the output H 1-8 is energized.

Dadurch wird ein Öffnen des Verknüpfungsgliedes 217 herbeigeführt, um das Register K mit einer Reihe von acht Schiebeimpulsen OSC zu speisen mit einer durch die auf der Karte aufgezeichneten Taktflußübergänge gesteuerten Frequenz.This causes the gate 217 to open in order to feed the register K with a series of eight shift pulses OSC at a frequency controlled by the clock flow transitions recorded on the card.

Die monostabile Schaltung OS bleibt 400 μβ erregt, so daß während dieses Intervalls das das erste Bit darstellende Lesesignal LS über das Verknüpfungsglied 228 so zugeführt wird, daß die bistabile: ·. Schaltung NH erregt wird, deren Ausgang also dieses jetzt von der Karte gelesene Bit darstellt.The monostable circuit OS remains 400 μβ excited, so that during this interval the read signal LS representing the first bit is fed via the logic element 228 so that the bistable: ·. Circuit NH is excited, the output of which thus represents this bit that has now been read from the card.

Das Ausgangssignal der bistabilen Schaltung NH wird über das Verknüpfungsglied 230 dem Register K zugeführt, so daß bei Aufnahme des ersten Schiebeimpulses OSC über das Verknüpfungsglied 217 dieses aus der Karte entnommene Bit in die Stufe K8 übertragen wird. Etwa 200 μβ später wird der zweite Taktflußübergang von der Karte gelesen, so daß ein Signal LS die monostabile Schaltung OS erneut startet. Dadurch wird ein zweites Signal OSF zum Anhalten des Zählers 216 und zum Zurückführen der bistabilen Schaltung NL in ihren Ausgangszustand erzeugt. Außerdem ermittelt das Signal OS durch Öffnen des Verknüpfungsgliedes 228 das Zeitintervall, im Verlauf dessen der das zweite Bit darstellende Informationsfiußübergang auftreten kann. Dieses zweite Bit wird dadurch in der bistabilen Schaltung NH festgehalten und dann in die Stufe K 8 übertragen. Die nachfolgenden sechs Bits des ersten Zeichens werden in entsprechender Weise von der Karte gelesen. Beim Lesen des neunten Taktfiußübergangs bewirkt der neunte Impuls OSF, daß der Zähler 216 fortgeschaltet wird, damit der Ausgang H 9 erregt und der Ausgang #1-8 entregt wird. Demzufolge ist das Verknüpfungsglied 217 geschlossen, um zu verhüten, daß dem Register K Schiebeimpulse mit der Frequenz der von der Karte abgelesenen Signale zugeführt werden.The output signal of the bistable circuit NH is fed to the register K via the logic element 230 , so that when the first shift pulse OSC is received via the logic element 217, this bit removed from the card is transferred to the stage K8. About 200 μβ later, the second clock flow transition is read from the card, so that a signal LS starts the monostable circuit OS again. As a result, a second signal OSF for stopping the counter 216 and for returning the bistable circuit NL to its initial state is generated. In addition, by opening the logic element 228, the signal OS determines the time interval during which the information flow transition representing the second bit can occur. This second bit is retained in the bistable circuit NH and then transferred to stage K 8. The following six bits of the first character are read from the card in a corresponding manner. Upon reading the ninth clock transition, the ninth pulse OSF causes the counter 216 to increment to energize output H 9 and de-energize output # 1-8. As a result, the logic element 217 is closed in order to prevent the register K from being supplied with shift pulses at the frequency of the signals read from the card.

Die Hinterkante des Signals H 1-8 erregt über das Verknüpfungsglied 224 die bistabile Schaltung A 7, um anzuzeigen, daß derzeitig das Register K zum Übertragen des ersten Zeichens in das Register / mit der Verzögerungsleitung LDR verbunden werden muß. Diese Hinterkante kann an einer beliebigen Stelle eines Speicherzyklus auftreten. Am Ende dieses Zyklus wird die bistabile Schaltung A 9 in vorstehend erklärter Weise über das Verknüpfungsglied 220 für den Aufzeichnungsvorgang erregt, so daß bei Beginn des nächstfolgenden Speicherzyklus (Anfang der ersten Zeichenperiode Cl) die bistabile Schaltung A3 erregt wird, um die Zeichenperiode Cl als die Zeichenperiode zu identifizieren, in der das Zeichen zu übertragen ist.The trailing edge of the signal H 1-8 excites the bistable circuit A 7 via the logic element 224 in order to indicate that the register K must currently be connected to the delay line LDR in order to transfer the first character into the register /. This trailing edge can occur at any point in a memory cycle. At the end of this cycle, the bistable circuit A 9 is excited in the manner explained above via the logic element 220 for the recording process, so that at the beginning of the next storage cycle (beginning of the first character period Cl) the bistable circuit A3 is energized to the character period Cl as the Identify the character period in which the character is to be transmitted.

Im einzelnen öffnet die bistabile Schaltung A 3 im erregten Zustand die Verknüpfungsglieder 231 und 222, um das Register K an den Speicher LDR anzuschließen und es mit einer Reihe von acht mit den Impulsen in der Verzögerungsleitung synchronisierten Schiebeimpulsen M 4 zu speisen, so daß das erste Zeichen in die erste Stelle des Registers 7 eingeschrieben wird.In detail, the bistable circuit A 3 opens the gates 231 and 222 in the energized state in order to connect the register K to the memory LDR and to feed it with a series of eight shift pulses M 4 synchronized with the pulses in the delay line, so that the first Character is written into the first digit of register 7.

In der Kartenablesephase erhält die bistabile Schaltung NL jedes beim Erfühlen eines Taktflußübergangs erzeugte Signal OSF und jedes durch das Verknüpfungsglied 228 beim Erfühlen eines Informations-Flußübergangs gelieferte Signal.In the card reading phase, the bistable circuit NL receives each signal OSF generated when a clock flow transition is sensed and each signal supplied by the logic element 228 when an information flow transition is sensed.

Demzufolge liefert die bistabile Schaltung NL beim Lesen der Karte eine Nachbildung des beim Aufzeichnen in den Eingang 207 des Verstärkers 206 eingespeisten Signals. Beim Abtasten des Endes der neunten Binärstelle der Karte (Signal H 9 vorhanden, Signal OS fehlt) muß die bistabile Schaltung NL erregt sein, da sie neun bedeutungslose und eine gerade Anzahl von signifikanten Verbindungen hergestellt haben muß. Wenn dagegen die bistabile Schaltung dann entregt bleibt, wird der Ausgang eines Verknüpfungsgliedes 232 zum Liefern eines Fehlersignals ERL erregt.As a result, when the card is read , the bistable circuit NL supplies a replica of the signal fed into the input 207 of the amplifier 206 during recording. When scanning the end of the ninth binary digit of the card (signal H 9 present, signal OS absent) the bistable circuit NL must be energized, since it must have established nine meaningless and an even number of significant connections. If, on the other hand, the bistable circuit then remains de-energized, the output of a logic element 232 is energized to deliver an error signal ERL.

Die nachfolgenden Zeichen werden in entsprechender Weise von der Karte gelesen.The following characters are read from the card in a corresponding manner.

Am Ende des Lesevorgangs nach dem Verschwinden des Signals AL muß der Ausgang H 12 des Zählers 216 entregt sein, da ein Vielfaches von zwölf Stellen auf der Karte abgetastet worden sein müßte.At the end of the reading process after the signal AL has disappeared, the output H 12 of the counter 216 must be de-energized, since a multiple of twelve positions on the card would have to have been scanned.

Sofern dieser Zustand nicht vorliegt, wird der Ausgang eines Verknüpfungsgliedes 233 zum Erzeugen eines Fehlersignals ERL erregt.If this state is not present, the output of a logic element 233 is energized to generate an error signal ERL.

Wie in F i g. 6 a gezeigt, ist beim Lesen der Karte der Ausgang des Schieberegisters K beim Ablesen der ersten, zweiten, dritten, vierten, fünften Gruppe aus 24 jeweils auf der Karte aufgezeichneten Zeichen über das jeweilige Verknüpfungsglied 200, 201, 202, 203 bzw. 204 an den jeweiligen Eingang des Registers 7, 7, Z, D bzw. E angeschlossen.As in Fig. 6 a, when reading the card, the output of the shift register K is on when reading the first, second, third, fourth, fifth group of 24 characters recorded on the card via the respective logic element 200, 201, 202, 203 or 204 the respective input of the register 7, 7, Z, D or E connected.

Zu diesem Zweck werden die fünf Verknüpfungsglieder mit Hilfe von durch den Adressendecoder 17 erzeugten Adressensignalen der Reihe nach geöffnet. Gemäß einer Ausführungsform der Erfindung wird das Befehlsregister 16 in der Karten-Ablesephase auch als Adressenregister für das aufeinanderfolgende Adressieren dieser fünf Register verwendet.For this purpose, the five logic elements are opened one after the other with the aid of address signals generated by the address decoder 17. According to one embodiment of the invention, the command register 16 is also used in the card reading phase as an address register for the successive addressing of these five registers.

Wie in F i g. 6 a gezeigt, werden in dieser Phase (Signal AL vorhanden) die Register 7 und 7, die durch die von dem Decoder 17 gelieferten und den normalerweise adressierbaren Registern M, N, R, K, U, Z, D, E zugeteilten Adressensignale Yl bis Γ 8 nicht adressiert werden können, durch das Adressensignal Yl · AL bzw. Yl ■ AL adressiert.As in Fig. 6 a shown, (present signal AL) in this stage, the registers 7 and 7, the allocated by the products supplied by the decoder 17 and the normally addressable registers M, N, R, K, D, Z, D, E address signals Yl up to Γ 8 cannot be addressed, addressed by the address signal Yl · AL or Yl · AL.

Da die bei dem Kartenablesevorgang beteiligten Register 7, 7, Z, D, E der Reihe nach adressiert werden müssen, müssen Mittel vorgesehen werden, die bewirken, daß der Adressendecoder 17 der Reihe nach die entsprechenden Adressensignale Yl, YI, Y6, Yl, YS erzeugt. Zu diesem Zweck ist das Befehlsregister 16 durch das Signal AL (Kartenablesephase) so einstellbar, daß es als Zähler mit geeigneten internen Rückführungsanschlüssen zum Erzeugen dieser Folge von Adressensignalen bei Aufnahme aufeinanderfolgender Zählimpulse wirkt. Andererseits läßt sich die Codedarstellung dieser Adressen in der Weise wählen, daß beim Eingeben einer bestimmten Gruppe von Bits in das als Schieberegister wirkende und somit dann die Bits verschiebende Befehlsregister 16 die aufeinanderfolgenden Adressensignale erzeugt werden.Since the registers 7, 7, Z, D, E involved in the card reading process must be addressed one after the other, means must be provided which cause the address decoder 17 to sequentially send the corresponding address signals Y1, YI, Y6, Y1, YS generated. For this purpose, the command register 16 can be set by the signal AL (card reading phase) so that it acts as a counter with suitable internal feedback connections for generating this sequence of address signals when successive counting pulses are received. On the other hand, the code representation of these addresses can be selected in such a way that the successive address signals are generated when a specific group of bits is input into the command register 16 which acts as a shift register and thus then shifts the bits.

Jeder Zählimpuls zum Fortschalten des Decoders 17 wird erzeugt, wenn das Füllen eines Registers mit den von der Karte gelesenen Zeichen beendet ist.Each counting pulse for advancing the decoder 17 is generated when the filling of a register with the characters read from the card is finished.

Im einzelnen befindet sich beim Lesen des letzten (24.) in das Register 7 einzugebenden Zeichens von der Karte das (an der Verzögerungsleitung zum Markieren der Stelle, in welche das nächstfolgende Zeichen eingegeben werden soll, verschobene) Markierungsbit BIM in der letzten Dezimalstelle. Das bedeutet, daß das Register 7 gefüllt worden ist und daß anschließend das Register 7 adressiert werden kann. Wie vorstehend erörtert, ist die bistabile SchaltungIn detail, when reading the last (24th) character to be entered in register 7 from the card, the marking bit BIM (shifted on the delay line to mark the position in which the next character is to be entered) is in the last decimal place. This means that register 7 has been filled and that register 7 can then be addressed. As discussed above, the bistable circuit is

A 22 während der letzten Zeichenperiode jedes Speicherzyklus erregt. Demzufolge wird ein die Koinzidenz der Signale .«422 und A3 anzeigendes Signal als Zählsignal zum Fortschalten des Befehlsregisters 16 zum Erzeugen der Adresse des nächstfolgenden Registers 7 verwendet. A 22 energized during the last character period of each memory cycle. Accordingly, a signal indicating the coincidence of the signals. «422 and A3 is used as a counting signal for advancing the command register 16 to generate the address of the next register 7.

Der Zeitpunkt, zu dem das nächstfolgende Register adressiert werden muß, wird also ohne Zählen der Anzahl übertragener Zeichen bestimmt, so daß man auf einen aufwendigen Zähler verzichten kann.The point in time at which the next register must be addressed is therefore without counting the number of characters transmitted, so that you can do without a complex counter.

Beim Aufzeichnen auf der Karte werden die Speicherregister in entsprechender Weise adressiert.When recording on the card, the memory registers are addressed accordingly.

Hierzu 3 Blatt ZeichnungenFor this purpose 3 sheets of drawings

Claims (3)

Patentansprüche:Patent claims: 1. Programmgesteuerte elektronische Rechenanlage mit einem Speicher mit Zugriffszeit, mit einem Pufferspeicher für eine vorgegebene Anzahl von Bits und mit einer Vorrichtung zum Abtasten und wechselweise zum Schreiben mit konstanter Relativgeschwindigkeit geführter Aufzeichnungs- xo träger mit mindestens einer Aufzeichnungsspur für ein Befehle enthaltendes Programm und mit Mitteln, welche die Bits abzutastender oder einzuschreibender Programmbefehle, !während die Programmbefehle abgetastet bzw. . geschrieben werden, in den Pufferspeicher schreiben bzw. aus dem Pufferspeicher lesen, dadurch gekennzeichnet, daß die Programmbefehle in Bit-Gruppen auf einer Spur (151) des Aufzeichnungsträgers (150) angeordnet sind, in denen der Abstand der Bits untereinander kürzer als die Zugriffszeit ist, und daß die maximale Anzahl der Bits in jeder Gruppe die Kapazität des Pufferspeichers (K) nicht überschreitet, daß der Aufzeichnungsabstand zwischen den einzelnen Bit-Gruppen einem zeitlichen Intervall zwischen dem letzten Bit einer Gruppe und dem ersten Bit der folgenden Gruppe von mindestens der Speicherzugriffszeit entspricht und daß die Mittel (129, 206, 213, OS) zum Schreiben bzw. Abtasten der Bits in den bzw. aus dem Pufferspeicher (K) jede Gruppe in den Speicher (LDR) übertragen bzw. von dort abrufen, während der Aufzeichnungsabstand zwischen den Gruppen abgetastet bzw. aufgezeichnet wird.1. Program-controlled electronic computing system with a memory with access time, with a buffer memory for a predetermined number of bits and with a device for scanning and alternately for writing at a constant relative speed guided recording xo carriers with at least one recording track for a program containing commands and with means which the bits of program instructions to be scanned or written in,! while the program instructions are being scanned or. are written, write to the buffer memory or read from the buffer memory, characterized in that the program commands are arranged in bit groups on a track (151) of the recording medium (150) in which the distance between the bits is shorter than the access time , and that the maximum number of bits in each group does not exceed the capacity of the buffer memory (K) , that the recording interval between the individual bit groups is a time interval between the last bit of a group and the first bit of the following group of at least the memory access time corresponds and that the means (129, 206, 213, OS) for writing or sampling the bits in or from the buffer memory (K) transfer each group to the memory (LDR) or retrieve from there, during the recording interval between the groups is scanned or recorded. 2. Anlage nach Anspruch 1, bei der durch Zählen der Stellen bei ihrem Abtasten eine Prüfung vorgenommen wird, dadurch gekennzeichnet, daß in dieser Zählung auch die in den Leerräumen enthaltenen Stellen enthalten sind.2. System according to claim 1, in which a test is carried out by counting the digits as they are scanned is made, characterized in that in this count also those in the spaces are included. 3. Anlage nach Anspruch 1, dadurch gekennzeichnet, daß die Leerräume zum Aufzeichnen von Prüfbits für die einander benachbarten Zeichen verwendet werden.3. System according to claim 1, characterized in that the empty spaces for recording of check bits are used for the characters that are adjacent to one another. ■ .··-.■■■ : ■■. ·· -. ■■■: ■