DE1524773B2 - Adressierungssystem für Speichervorrichtungen - Google Patents

Description

40

Die Erfindung betrifft ein Adressierungssystem für Speichervorrichtungen, die eine relativ kleine Speicherkapazität und'relativ lange Speicherzyklen haben und die zur Erweiterung der Operationskapazität mit einem schnellen Speicher großer Kapazität zusammenarbeiten.

Zum Beispiel besteht beim Aufbau einer Datenverarbeitungsanlage unter anderem die Bedingung, daß der zu verwendende Großraumspeicher, der die Daten für die Verarbeitungseinheit liefert, im Verhältnis zur Arbeitsgeschwindigkeit der zentralen Verarbeitungsanlage die ,Daten in der richtigen Geschwindigkeit bereitstellt Dabei ist zu berücksichtigen, daß ein solcher Großraumspeicher durch Eigenschaften gekennzeichnet ist, die mit denen von Speichern mit kleinerer Speicherkapazität gleich sind. Eine dieser Eigenschaften, die besonders für die vorliegende Erfindung interessant ist, ist die Geschwindigkeit, mit der die Daten von diesem Großraumspeicher übertragen werden.

Die datenannehmende Verarbeitungseinheit ist normalerweise mit einem Hauptspeicher, der durch zugehörige Adressenentschlüsselungsschaltungen angesteuert wird und eine genügend große Speicherkapazität sowie Operationsgeschwindigkeit aufweist, ausgerüstet, um die ankommenden Daten von dem Großraumspeicher ungepuffert, d.h. direkt aufzunehmen.

Bei Verarbeitungseinheiten, die mit relativ kleiner Speicherkapazität und relativ niedriger Operationsgeschwindigkeit arbeiten, tritt aber das Problem auf, daß ein angeschlossener Großraumspeicher eine große Menge Daten viel zu schnell anbietet. Schlechte Ausnutzung der eigentlichen effektiven Zugriffszeit und Sinken der effektiven Rechenleistung des Gesamtsystems sind die Folge. Es ist z. B. allgemein bekannt, daß eine Datenverarbeitungseinheit, die als Lochkarten- oder Lochbandsystem ausgelegt ist, nicht mit Hochgeschwindigkeitsband-Magneteinheiten bzw. mit Hochgeschwindigkeitsplattenspeichern oder anderen ähnlichen Großraumspeichern unter normalen Bedingungen zusammenarbeiten kann. Solch eine Verarbeitungseinheit ist z. B. ausgerüstet mit einem Kernspeicher mit genügend großer Kapazität, um Programme und Daten von begrenztem Umfang zur Lösung kleinerer Aufgaben speichern zu können. Wenn also eine relativ langsame Verarbeitungseinheit mit einem Großraumspeicher der genannten Typen verbunden werden soll, muß zwangläufig auch die Speicherkapazität zur Speicherung der wesentlich größeren Programme und der dazu erforderlichen Arbeitsdaten wesentlich erhö'ht werden. Dabei zeigt sich aber, daß durch die notw'endig werdende Erweiterung der Speicherkapazität durch einen zusätzlichen Speicher die in der zentralen Verarbeitungseinheit vorhandenen Adressierungsschaltkreise den neuen Erfordernissen nicht mehr genügen. Die Speicherzyklen übertreten die Adressierungsgrenze des ursprünglichen Speichers und erfordern dadurch viele Speicherzyklen, um z. B. eine Adressenerhöhung unter den üblichen Bedingungen zu ermöglichen, so daß die Verarbeitungseinheit nicht nachkommt, die von dem Großraumspeicher gelieferten ungepufferten Daten aufzunehmen.

Wenn man jedem zusätzlichen Erweiterungsspeicher eine getrennte Adressierungsvorrichtung zuordnen würde, dann wäre der technische Aufwand für die Ansteuerung der Speicher nicht mehr vertretbar. Es sind deshalb schon Vorschläge bekanntgeworden, die eine Ausnutzung der vorhandenen Adressierschaltungen z. B. auch für Pufferspeicher zeigen.

So ist z. B. in der inzwischen zurückgenommenen Anmeldung I 25 036 IXc/42m (deutsche Auslegeschrift 1 233 173) eine Anordnung zur Datenein- und -ausgabe mittels Lochkarten für elektronische Datenverarbeitungsanlagen über einen Zwischenspeicher, der mit dem Hauptspeicher der Datenverarbeitungsanlage zum Datenaustausch verbunden ist, vorgeschlagen worden, die dadurch charakterisiert ist, daß der Zwischenspeicher eingangsseitig mit einem Eingabespeicher über einen ersten Codewandler und ausgangsseitig über einen zweiten Codewandler mit einem Ausgangsspeicher verbunden ist, und daß gemeinsame X- und Y-Decoder für die Zellenauswahl des Hauptspeichers und der Ein- und Ausgabespeicher die Ein- und Ausgabevorgänge über den Zwischenspeicher steuern. Diese Anordnung eignet sich jedoch nicht zur Erweiterung der Hauptspeicherkapazität eines Datenverarbeitungssystems, da die Adressierungskapazität der Adressierungsschaltung nur für die Kapazität des Hauptspeichers vorgesehen ist und die Kapazität des Pufferspeichers immer innerhalb dieser Kapazität liegt. Außerdem ist man bei dieser Anordnung gezwungen, immer über den Puf-

3 4

ferspeicher die Datenübertragung vorzunehmen, was Adressenerhöhung und zur Überlaufprüfung verweneinen sehr hohen technischen Aufwand zur Folge det werden. Es ist natürlich klar, daß die Daten auch hat, der bei kleinen preisgünstigen Datenverarbei- von einem der Register 28 und 30 zu einem Abtungsanlagen nicht zu vertreten ist. schnitt 18, 20 oder 22 übertragen werden können.

Der Erfindung liegt deshalb die Aufgabe zu- S Die Steuerung des Datenflusses geschieht dabei gründe, das Adressierungssystem eines Speichers zu durch nicht dargestellte Torschaltungen, die von der verbessern, der aus einem ersten Speicher relativ Steuereinheit 12 entsprechend gesteuert werden, kleiner Speicherkapazität mit relativ langsamen Durch Torschaltungen gelangen auch die Adressen-Speicherzyklen besteht und der Informationen von daten vom Register 30 zu einem Teil eines Zählers einem zweiten Speicher relativ großer Speicherkapa- io 32. Dieser Zähler 32 enthält eine Vielzahl von Stufen zität mit relativ kurzen Speicherzyklen ohne Zwi- zur Speicherung des höchststelligen Adressenbytes, schenspeicher übernehmen soll. das aus Abschnitt 22 des Adressenregisters 16 gele-

Die erfindungsgemäße Lösung der Aufgabe be- sen und zum Register 30 in Abhängigkeit von der steht nun darin, daß das für die ursprüngliche Adressenerhöhungsoperation übertragen wurde. Das Speicherkapazität bemessene Register für die Adres- 15 heißt, der Inhalt vom Register 30 wird zu den niedsenansteuerung und ein Erweiterungsregister, das zur rigsten Positionen α bis d des Zählers 32 durch AnUnterscheidung zwischen ursprünglichem Speicher legen eines Steuersignals A an den einen Eingang der und Erweiterungsspeicher dient, mit je einem Regi- Torschaltungen 33 b übertragen. Auf gleiche Weise ster zur Adressenerhöhung bzw. -verringerung und wird der Inhalt des Erweiterungsregisters 24 über die Speicherüberlaufanzeige zwecks Austausche von 20 Leitung 34 zum Register 28 übertragen. Der Inhalt Adressenteilen verbunden ist, daß in Abhängigkeit vom Register 28 wird in die nächsthöheren Positiovon einem Übertrag in der vorletzten Stelle des Regi- nen 1 und 2 des Zählers 32 übertragen, und zwar sters der höchststellige Adressenteil und der Inhalt durch ein von der Steuereinheit 12 abgegebenes Steudes Erweiterungsregisters, die in einem Zähler ste- ersignal^4 auf den Torschaltkreis 33 a. Die höchste hen, zu einem neuen Adressenteil verknüpft und in 25 Stelle »0« des Zählers 32 wird zur Anzeige der Überdie entsprechenden Register übertragen werden, um lauffunktion verwendet. Die Steuereinheit 12 stellt den Erweiterungsspeicher für die von dem schnellen fest, ob ein Überlauf-Zustand vorliegt, indem sie Speicher mit großer Kapazität abgegebenen Daten über die Leitung 36 die Null-Position des Zählers 32 anzusteuern. abfühlt. Zur Speicherung von Datenbytes in den ur-

Die Erfindung wird nun an Hand eines in der 30 sprünglichen Hauptspeicher 6 oder in den Erweite-

Zeichnung dargestellten Ausführungsbeispiels er- rungsspeicher 8 werden die Register 18, 20 und 22,

klärt. welche die Adresse beinhalten, verwendet. Die

Die Zeichnung zeigt eine Speichereinheit 2, die Steuereinheit 12 gibt Steuersignale zum Speichern über eine erste Datensammelleitung 3 an eine Lese- des nächstfolgenden Datenbytes in die angrenzende Schreib-Einheit 4 des ursprünglichen Hauptspei- 35 Position. Und zwar gibt die Steuereinheit 12 ein Sichers 6 mit Adressenentschlüsseler 43 und einen Er- gnal über die Leitung 38 zu den Registern 22 und 24, Weiterungsspeicher 8 mit Adressenentschlüßler 42 wodurch der Inhalt dieser beiden Register zu den über eine zweite Datensammelleitung 10 Daten ab- entsprechenden Registern 30 und 28 übertragen gibt. Die Übertragung der Daten von der schnellen wird. Das Steuersignal^ veranlaßt daraufhin die Speichereinheit 2 geschieht unter der Steuerung einer 40 Übertragung des Inhalts der Register 28 und 30 zum Steuereinheit 12. Die schnelle Speichereinheit 2 kann Zähler 32.

dabei als Plattenspeichereinheit bzw. Bandeinheit Die Verarbeitungseinheit komme nun in den Zuausgebildet sein, und der Hauptspeicher 6 ist im vor- stand, in dem die Adresse tatsächlich in den Regiliegenden Beispiel als Ferritkern-Matrixspeicher aus- stern 18 bis 24 erhöht wird, um den derzeitigen geführt, der ein Teil einer Zentraleinheit einer be- 45 Speicherzyklus auszuführen. Der erste Teil des kannten Datenverarbeitungseinheit ist. Der Erweite- Adressenerhöhungszyklus bringt den Inhalt des rungsspeicher 8 ist angeordnet, damit die zentrale Registers 18 durch ein Signal auf der Leitung 40 auf Verarbeitungseinheit eine größere Anzahl von Daten, den neuesten Stand. Wenn das Register 18 ein Uberdie z. B. von einem hinzugefügten Plattenspeicher ge- tragssignal erzeugt, wird dadurch angezeigt, daß ein liefert werden, aufnehmen kann. 50 Wechsel von der binären 15. Position zu der binären

Das Adressenregister 16 des ursprünglichen 0. Position eingetreten ist, und der nächste Teil des Hauptspeichers 6 ist in eine Vielzahl von Abschnit- Zyklus bringt den Inhalt des Registers 20 auf den ten 18, 20 und 22 unterteilt, wobei jeder Abschnitt neuen Stand. Wenn das Register 20 ein Übertragssizum Speichern eines Adressenbytes ausgelegt ist. Je- gnal erzeugt, gibt die Steuereinheit 12 ein Signal A' zu der der genannten Abschnitte ist im vorliegenden 55 dem Zähler 32, um den Inhalt zu erhöhen und die Ausführungsbeispiel so ausgelegt, daß er ein Vier- Torschaltkreise 41 zu öffnen, damit der Inhalt vom bit-Byte speichern kann. Die Bitpositionen sind ge- Zähler 32 zu den Registern 28 und 30 übertragen kennzeichnet mit a, b, c und d. Ein Erweiterungsregi- werden kann. Der vierte Teil des Adressierungszyster 24 dient zur Auswahl des ursprünglichen Haupt- klus überträgt den Inhalt der Register 28 und 30 in Speichers 6 oder des Erweiterungsspeichers 8. Das 60 die Register 24 bzw. 22. Die Adressen in diesen ReRegister 24 enthält die Bitpositionen El und El, gistern werden nun verwendet, um das nächste Daum die Adressierung einer Speicherkapazität zu er- tenbyte in eine Speicherzelle des Erweiterungsspeimöglichen, die viermal so groß ist wie die des ur- chers 8 über die Adressensammelleitung 14 und den sprünglichen Hauptspeichers 6. Adressenentschlüßler 42 zu laden.

Eine Leitung 26 bekommt von einem Abschnitt 65 Es ist natürlich ohne weiteres möglich, die Erfin-

des Registers 16 Adressenbits und überträgt diese zu dung auch bei nichtbyteorganisierten Verarbeitungs-

einem der beiden Register 28 und 30, welche zur einheiten zu verwenden.

Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:

1. Adressierungssystem für Speichervorrichtungen, die eine relativ kleine Speicherkapazität und relativ lange Speicherzyklen haben und die zur Erweiterung der Operationskapazität mit einem schnellen Speicher großer Kapazität zusammenarbeiten, dadurch gekennzeichnet, daß das für die ursprüngliche Speicherkapazität bemessene Register (16) für die Adressenansteuerung und ein Erweiterungsregister (24), das zur Unterscheidung zwischen ursprünglichem Speicher (6) und Erweiterungsspeicher (8) dient, mit je einem Register (30 bzw. 28) zur Adressenerhöhung bzw. -verringerung und Speicherüberlaufanzeige zwecks Austausche von Adressenteilen verbunden ist, daß in Abhängigkeit von einem Übertrag in der vorletzten Stelle (20) des Registers (16) der höchststellige Adressenteil (22) und der Inhalt (El und El) des Erweiterungsregisters (24), die in einem Zähler (32) stehen, zu einem neuen Adressenteil verknüpft und in die entsprechenden Register (22 und 24) übertragen werden, um den Erweiterungsspeicher (8) für die von dem as schnellen Speicher (2) mit großer Kapazität abgegebenen Daten anzusteuern.

2. Adressierungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die zeitliche und logische Ablaufsteuerung für die Adressenerhöhung bzw. -erniedrigung sowie die Synchronisierung zwischen dem schnellen Speicher (2) mit großer Kapazität und dem ursprünglichen Speicher und , Erweiterungsspeicher (6 und 8) durch eine Steuerschaltung (12) erfolgt, die über Torschaltungen bzw. UND-Schaltungen (z. B. 41 und 33 a, 33 b) die entsprechenden Registerein- und -ausgänge steuert.