DE1499173C - Sorting circuit for sorting information provided with addresses - Google Patents
Sorting circuit for sorting information provided with addressesInfo
- Publication number
- DE1499173C DE1499173C DE19651499173 DE1499173A DE1499173C DE 1499173 C DE1499173 C DE 1499173C DE 19651499173 DE19651499173 DE 19651499173 DE 1499173 A DE1499173 A DE 1499173A DE 1499173 C DE1499173 C DE 1499173C
- Authority
- DE
- Germany
- Prior art keywords
- memory
- address
- input
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 89
- 230000000875 corresponding Effects 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 238000004080 punching Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- 230000003247 decreasing Effects 0.000 description 3
- 230000001174 ascending Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000903 blocking Effects 0.000 description 2
- 101700078894 GNAL Proteins 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 210000000056 organs Anatomy 0.000 description 1
Description
Die Erfindung geht aus von einer Sortierschaltung zum Ordnen von mit Adressen versehenen Informationsdaten in Abhängigkeit von ihrer jeweiligen Adresse unter Übertragung aus einem Eingabespeicher in einen Ausgabespeicher mit einem den Eingabespeicher selbsttätig abtastenden Ableseorgan, einem aus dem Eingabespeicher ausgelesene Adressen aufnehmenden Zwischenspeicher, einem die Adressen im Zwischenspeicher mit den Adressen im Eingabespeicher vergleichenden Vergleicher und einem Registrierorgan, das in den Ausgabespeicher in Abhängigkeit von dem Vergleichsergebnis eine gelesene Adresse, deren zugehörige Daten, sowie alle folgenden Daten mit der gleichen Adresse eingibt nach Patent 1 449 535.The invention is based on a sorting circuit for sorting information data provided with addresses depending on their respective address under transmission from an input memory into an output memory with a reading device that automatically scans the input memory, a buffer that accepts addresses read out from the input memory, one of the addresses in the buffer with the addresses in the input memory comparing comparator and a register, the one read into the output memory depending on the comparison result Address, its associated data, as well as all following data with the same address entered according to patent 1 449 535.
Bei elektronischen Datenverarbeitungsgeräten, Rechenmaschinen und Buchungsmaschinen fallen bekanntlich häufig mit Adressen versehene Daten in chronologischer und damit ungeordneter Reihenfolge in einem Speicher an. Sie müssen daher zweckmäßig vor der Verarbeitung sortiert werden, was mit der Sortierschaltung gemäß dem Hauptpatent in zweckmäßiger Weise gelingt.It is well known that electronic data processing devices, calculating machines and accounting machines are involved data often provided with addresses in chronological and thus unordered order in a memory. They must therefore be appropriately sorted before processing, which is done with the sorting circuit succeeds according to the main patent in an expedient manner.
Diese Sortierschaltung ist einfach aufgebaut und arbeitet rasch und selbsttätig. Überdies ist sie für die verschiedensten Datenträger und Kodes verwendbar. Als Ergebnis des Sortiervorganges liegen im Ausgabespeicher (im Gegensatz zum Eingabespeicher) alle voneinander verschiedenen Adressen nur einmal vor, und zwar jeweils gefolgt von allen zugehörigen Daten.This sorting circuit has a simple structure and works quickly and automatically. Moreover, it is for them various data carriers and codes can be used. The result of the sorting process is in the output memory (in contrast to the input memory) all different addresses only once before, followed by all associated data.
Der relativ einfache Aufbau der Sortierschaltung gemäß Hauptpatent gestattet es jedoch nicht, gleichzeitig mit der Zusammenfassung aller Daten unter ihrer jeweiligen Adresse in dem Ausgabespeicher die Adressen selbst in steigender oder fallender Folge anzuordnen. Damit die Sortierschaltung zwischen den vom Eingabespeicher auf den Ausgabespeicher bereits übertragenen und den noch zu übertragenden Daten unterscheiden kann, ist es überdies erforder-However, the relatively simple structure of the sorting circuit according to the main patent does not allow simultaneous with the summary of all data under their respective address in the output memory the Arrange addresses yourself in increasing or decreasing order. So that the sorting circuit between the already transferred from the input memory to the output memory and those still to be transferred Can differentiate between data, it is also necessary
lieh, daß die Schaltung die bereits übertragenen Daten zugehörigen Adressen im Eingabespeicher mit einer Markierung versieht.lent the circuit the data already transmitted provides associated addresses in the input memory with a mark.
Der Erfindung liegt nun die Aufgabe zugrunde, die Sortierschaltung gemäß Hauptpatent dahingehend zu verbessern, daß nach Beendigung des Sortiervorganges die Adressen im Ausgabespeicher in beispielsweise wachsender Folge, d. h. nach wachsenden Nummern geordnet, unter gleichzeitiger Zusammenfassung aller einer bestimmten Adresse zugehörigen Daten unter dieser Adresse vorliegen.The invention is now based on the object of providing the sorting circuit according to the main patent improve that after completion of the sorting process, the addresses in the output memory in, for example increasing sequence, d. H. sorted by increasing numbers, with simultaneous summary all data belonging to a specific address are available at this address.
Aus der deutschen Patentschrift 594 333 sind zwar bereits ein Verfahren und eine Anlage zur felderweisen Übertragung der Lochangaben eines Originalstreifens auf ein Streifendoppel bekannt. Hierbei enthält aber der Originalstreifen (oder allgemein der Datenträger) nur numerische Daten ohne Adressen, die derart auf das Streifendoppel (oder allgemein den Ausgabespeicher) übertragen werden, daß sie schließlich nach steigenden oder fallenden Werten geordnet sind. Eine Sortierung von in einem beliebigen Kode auf einem beliebigen als Originalspeicher dienenden Datenträger festgehaltenen Adressen nach steigenden oder fallenden Adressenwerten unter gleichzeitiger Zusammenfassung aller an irgendeiner Stelle des Originalspeichers, jedoch unter jeweils gleicher Adresse, enthaltenen Daten gelingt damit nicht.The German patent specification 594 333 already discloses a method and a system for field-wise Transfer of the hole information from an original strip to a double strip known. Here contains but the original strip (or generally the data carrier) only contains numerical data without addresses that are in such a way are transferred to the double stripe (or generally the output memory) that they finally are arranged according to increasing or decreasing values. A sort of in any code on any address stored as an original storage medium for increasing numbers or decreasing address values with simultaneous summary of all at any point in the original memory, however, the data contained in each case under the same address does not succeed.
Weiterhin sind aus der schweizerischen Patentschrift 363 185 ein Sortierverfahren und eine Sortiergerät bekannt, die von mit Adressen versehenen Informationen auf einem Datenträger ausgehen. Die Adressen werden im Nachhinein mit sie kennzeichnenden Zahlen versehen, woraufhin die Informationen, d. h. die Daten, in Abhängigkeit von diesen Adressenkennzahlen aus einem Hauptspeicher in eine Anzahl Sortierspeicher übertragen werden, von wo sie sortiert wieder auf den Hauptspeicher zurück übertragen werden. Hierdurch werden zwar die Daten in Abhängigkeit von ihrer jeweiligen Adresse und die Adressen selbst in einer vorgegebenen, z. B. aufsteigenden oder absteigenden Reihenfolge sortiert; nachteilig ist daran jedoch, daß die Adressen zunächst mit den Sortiervorgang steuernden Adressenkennziffern versehen werden müssen, was einen gesonderten Verfahrensschritt darstellt und eine besondere Geräteausrüstung erfordert. Ein weiterer Nachteil ist darin zu erblicken, daß ebenso viele Sortierspeicher erforderlich sind, wie unterschiedliche Daten vorliegen.Furthermore, from the Swiss patent specification 363 185 a sorting method and a sorting device known that proceed from information provided with addresses on a data carrier. the Addresses are subsequently provided with identifying numbers, whereupon the information, d. H. the data, depending on these address codes from a main memory into a Number of sorting memories are transferred, from where they are transferred back to the main memory, sorted will. As a result, the data are processed depending on their respective address and the Addresses themselves in a predetermined, e.g. B. sorted in ascending or descending order; disadvantageous What is important, however, is that the addresses are initially assigned address codes that control the sorting process must be provided, which is a separate process step and special equipment requires. Another disadvantage can be seen in the fact that just as many sorting stores are required are how different data are available.
Dagegen ist mit der Erfindung die gestellte Aufgabe dadurch gelöst, daß das Abtastorgan für die Adressenmarkierung im Eingabespeicher sowohl mit UND-Gliedern der ersten Eingänge von Vergleichern und einem UND-Glied als auch mit dem Markierungsorgan des Ausgabespeichers und mit dem negierten Eingang eines UND-Gliedes verbunden ist und daß die Abtastorgane für die Informationsmarkierungen im Eingabespeicher über UND-Glieder jeweils mit einer Speicherstufe des Zwischenspeichers und über UND-Glieder mit den entsprechenden Markierungsorganen des Ausgabespeichers, sowie über UND-Glieder mit den ersten Eingängen des ersten Vergleichers und über UND-Glieder mit den ersten Eingängen des zweiten Vergleichers und einem UND-Glied verbunden sind, und daß die zweiten Eingänge des ersten Vergleichers jeweils einzeln direkt mit den zugeordneten Stufen des Zwischenspeichers und die zweiten Eingänge des zweiten Vergleichers jeweils einzeln mit denselben Stufen über UND-Glieder verbunden sind, welche insgesamt durch das Ausgangssignal des UND-Gliedes entsperrt werden, jedesmal, wenn der Eingabespeicher vollständig abgetastet ist, und daß ein UND-Glied mit seinem ersten Eingang über eine Leitung mit dem Ausgang des ersten Vergleichers und mit seinem zweiten Eingang über eine Leitung mit dem Ausgang des zweiten Vergleichers verbunden ist, auf welchen Leitungen jeweils dann ein Signal auftritt, wenn die soeben aus dem Eingabespeicher ausgelesene Adresse (im Binärkode) kleiner als die letzte im Zwischenspeicher gespeicherte Adresse und größer als die letzte in den Ausgabespeicher eingeschriebene Adresse ist und das Ausgangssignal des UND-Gliedes die Löschung der letzten im Zwischenspeicher gespeicherten Adresse und deren Ersetzung durch die letzte aus dem Eingabespeicher ausgelesene Adresse steuert, und daß bei Übereinstimmung zwischen der letzten aus dem Eingabespeicher ausgelesenen und der letzten im Ausgabespeicher eingeschriebenen Adresse der zweite Vergleicher über eine weitere Leitung ein Signal abgibt, das die Übertragung der dieser Adresse zugehörigen Daten aus dem Eingabespeicher in den Ausgabespeicher über das UND-Glied steuert, wobei der Eingabespeicher von Anfang bis zum Ende in einem sogenannten Lesezyklus ausgelesen wird, und daß im folgenden Lesezyklus einerseits im Eingabespeicher die nächsthöhere als die zuletzt im Ausgabespeicher eingeschriebene Adresse aufgesucht und diese dann in dem Zwischenspeicher eingespeichert wird und das UND-Glied diese Adresse dann zur Einschreibung an den Ausgabespeicher und zur Einspeicherung an die zweiten Eingänge des zweiten Vergleichers freigibt, und andererseits gleichzeitig bei jedem Auftreten der zuletzt in den Ausgabespeicher eingeschriebenen Adresse an verschiedenen Stellen des Eingabespeichers die dieser Adresse zugehörigen Daten auf den Ausgabespeicher übertragen werden und sich dieser Vorgang so lange fortsetzt, bis alle Adressen und ihre zugehörigen Daten vom Eingabespeicher an den Ausgabespeicher übertragen sind.On the other hand, the object is achieved with the invention in that the scanning element for the address marking in the input memory both with AND gates of the first inputs of comparators and an AND element as well as with the marking element of the output memory and with the negated input an AND gate is connected and that the scanning elements for the information marks in the Input memory via AND elements each with a storage level of the intermediate memory and via AND elements with the corresponding marking organs of the output memory, as well as via AND gates with the first inputs of the first comparator and via AND gates to the first inputs of the second comparator and an AND gate are connected, and that the second inputs of the first Comparator each individually directly with the assigned stages of the buffer and the second Inputs of the second comparator are each individually connected to the same stages via AND gates, which are unlocked as a whole by the output signal of the AND gate, each time the Input memory is completely scanned, and that an AND gate with its first input via a Line with the output of the first comparator and with its second input via a line with the output of the second comparator is connected to the lines on which a signal then occurs, if the address just read from the input memory (in binary code) is less than the last one in Address stored in the intermediate memory and greater than the last one written into the output memory The address is and the output signal of the AND element is the deletion of the last one stored in the buffer Controls the address and its replacement by the last address read from the input memory, and that if there is a match between the last one read from the input memory and the last one In the address written in the output memory, the second comparator sends a signal via a further line outputs that the transfer of the data belonging to this address from the input memory to the Output memory controls via the AND element, the input memory from beginning to end in a so-called read cycle is read out, and that in the following read cycle on the one hand in the input memory the next higher address than the one last written in the output memory is searched and this is then stored in the buffer and the AND element then uses this address for registration to the output memory and for storage at the second inputs of the second comparator releases, and on the other hand at the same time with each occurrence of the last written into the output memory Address the data associated with this address at various points in the input memory are transferred to the output memory and this process continues until all addresses and their associated data is transferred from the input memory to the output memory.
Hierdurch wird erreicht, daß nach dem selbsttätig erfolgenden Sortiervorgang die Daten im Ausgabespeicher in übersichtlicher, nämlich beispielsweise nach steigenden Adressen sortierter Form vorliegen. Gleichzeitig hat diese Ausbildung der Sortierschaltung den Vorteil, daß eine Adressenmarkierung im Eingabespeicher überflüssig ist, wodurch einerseits die hierfür sonst erforderliche zusätzliche Spur im Eingabespeicher entfallen kann und andererseits dieser durch den Sortiervorgang nicht verändert wird.This ensures that the data in the output memory after the automatic sorting process in a clear form, namely sorted according to increasing addresses, for example. At the same time, this design of the sorting circuit has the advantage that an address marking in the Input memory is superfluous, whereby on the one hand the additional track in the Input memory can be omitted and on the other hand this is not changed by the sorting process.
Die erfindungsgemäße Sortierschaltung zeichnet sich im übrigen durch außerordentliche Anpassungsfähigkeit an die verschiedensten Speicherarten und Kodes aus.The sorting circuit according to the invention is also characterized by extraordinary adaptability to a wide variety of memory types and codes.
In der Zeichnung ist die erfindungsgemäße Sortierschaltung an Hand einer beispielsweise gewählten Ausführungsform schematisch veranschaulicht. Dabei ist willkürlich angenommen, daß der Eingabespeicher und der Ausgabespeicher Lochstreifen sind und insbesondere der Eingabespeicher ein endloser Lochstreifen ist.In the drawing, the sorting circuit according to the invention is shown on the basis of an example selected Embodiment illustrated schematically. It is arbitrarily assumed that the input memory and the output memory is punched tape and in particular the input memory is an endless punched tape is.
F i g. 1 ist ein Blockschaltbild einer bevorzugten Ausführungsform der Sortierschaltung;F i g. 1 is a block diagram of a preferred embodiment of the sort circuit;
Fig.2 zeigt eine mögliche Ausführungsform des Vergleichers 600 nach F i g. 1.Fig.2 shows a possible embodiment of the Comparator 600 according to FIG. 1.
In F i g. 1 sind für die der F i g. 2 des Hauptpatentes entsprechenden Schaltungsteile die gleichen Bezugsziffern verwendet. In Fig. 1 are for those of FIG. 2 of the main patent the same reference numerals are used for corresponding circuit parts.
i 499 173i 499 173
5 65 6
Im einzelnen bildet den Eingabespeicher der Einga- chers 600 über sechs UND-Glieder 321 bis 326, deren
belochstreifen 200 und den Ausgabespeicher der Aus- jeweiliger zweiter Eingang an dem Ausgang des UND-gabelochstreifen
300. Der Eingabelochstreifen 200 Gliedes 270 liegt, und schließlich mit demjenigen erunterscheidet
sich von dem des Hauptpatents nur sten Eingang der UND-Glieder 271 bis 276 verbundurch
Fortlassung der Markierungsspur; er besitzt 5 den, deren jeweiliger zweiter Eingang an dem Ausdemnach
sieben Spuren, von denen nur die sechs er- gang des UND-Gliedes 270 angeschlossen ist.
sten Spuren mit den Binärziffem der Informationsda- Die Vergleicher 650 und 600 haben die Aufgabe,
ten besetzt sind und die siebte, Adressenerkennungs- jeweils die Adressen des Eingabelochstreifens 200 zu
spur genannte Spur, zur Kennzeichnung einer Adresse vergleichen, und zwar im ersten Vergleicher 650 mit
die Binärziffer »Eins« enthält. Der Eingabelochstrei- io der im Zwischenspeicher 500 gespeicherten Adresse,
fen wird von einem Ableseorgan 20 mit sieben Abtast- im zweiten Vergleicher 600 mit der letzten, an den
organen 21 bis 27 abgetastet, wobei das Abtastorgan Ausgabelochstreifen 300 übertragenen Adresse.
27 der Adressenerkennungsspur zugeordnet ist. Für Wenn zwischen der Adresse des Eingabelochstreifens
den Weitertransport des Eingabelochstreifens sorgt 200 und dieser an den Ausgabelochstreifen 300 über ^
ein Motor 128. Der von einem entsprechenden Motor 15 tragenen Adresse, die außerdem im Vergleicher 600In detail, the input memory of the input device 600 is formed by six AND elements 321 to 326, whose perforated strips 200 and the output memory of the respective second input at the output of the AND fork hole strip 300. The input perforated strip 200 is element 270, and finally with that differs from that of the main patent only the first entry of the AND gates 271 to 276 verbund by omitting the marking track; it has 5 den, the respective second input of which is then seven tracks, of which only the six output of the AND element 270 is connected.
The comparators 650 and 600 have the task of being occupied and comparing the seventh track, called address recognition in each case the addresses of the input hole strip 200 to track, to identify an address, in the first comparator 650 with contains the binary digit "one". The input hole strip of the address stored in the buffer memory 500 is scanned by a reading device 20 with seven scanning devices in the second comparator 600 with the last address transmitted to the devices 21 to 27, the output hole strip 300 being transmitted to the scanning device. 27 is assigned to the address recognition track. If between the address of the input hole strip is provided by the further transport of the input hole strip 200 and this to the output hole strip 300 via ^ a motor 128. The address carried by a corresponding motor 15, which is also in the comparator 600
138 transportierte Ausgabelochstreifen 300 läuft un- gespeichert ist, Identität besteht, liefert letzterer über ter einem Streifenlocher 30 mit sieben Lochstanzen 31 die Leitung 601 ein Signal. Dieses Signal wird durch bis 37 hindurch, der durch einen Hauptelektromagnet ein UND-Glied 603 mit Negation des zweiten Eingan-138 transported outfeed hole strips 300 runs unsaved, identity exists, the latter overflows The line 601 sends a signal to a strip punch 30 with seven punch punches 31. This signal is through through 37, which by a main electromagnet is an AND gate 603 with negation of the second input
139 betätigt wird. Der Motor 138 und der Elektro- ges gesperrt, wenn ein Signal auf der Leitung 207 vormagnet 139 werden synchron mit dem Motor 128 un- 20 handen ist, d. h. solange die mit der auf dem Ausgabeter Zwischenschaltung eines UND-Gliedes 140 erregt, streifen übertragenen Adresse identische Adresse dessen Sperrbedingungen nachfolgend noch erklärt noch unter dem Ableseorgan 20 liegt, um ihre Wiederwerden und wobei die notwendigen Verzögerungen holung auf dem Ausgabestreifen 300 zu vermeiden. ( zwischen Lochung und Vorrücken berücksichtigt wer- Wenn der Eingabelochstreifen 200 vorgerückt ist,139 is operated. The motor 138 and the electric lock when a signal on the line 207 bias 139 are idle in sync with the motor 128; H. as long as the one on the output meter Interposition of an AND gate 140 energized, strip transmitted address identical address the blocking conditions of which is still explained below under the reading device 20 in order to be able to recover and taking the necessary delays to avoid fetching on the output strip 300. ( between punching and advancement must be taken into account.
den. 25 wird das UND-Glied 603 durchlässig, da nun kein Si-the. 25 the AND gate 603 becomes permeable, since now no Si
Die Leitung 201 bis 206 der sechs ersten, nachfol- gnal auf der Leitung 207 vorhanden ist, und das aufThe line 201 to 206 of the six first, subsequently on the line 207 is present, and that on
gend kurz »Taster« genannten Abtastorgane 21 bis 26 der Leitung 601 vorhandene AdressenidentitätssignalIn short, scanning elements 21 to 26 of line 601, known as "buttons", present an address identity signal
des Ableseorgans 20 sind jeweils angeschaltet entsperrt das UND-Glied 140, durch welches derof the reading element 20 are each switched on and unlocked the AND element 140, through which the
Elektromagnet 139 des Streifenlochers 30 und derElectromagnet 139 of the strip punch 30 and the
an die sechs ersten Eingänge eines ersten Verglei- 30 Motor 138 des Ausgabestreifens 300 synchron mit chers 650 für Binärzahlen mit sechs Ziffern unter dem Motor 128 erregt werden. Wenn nun die nächste Zwischenschaltung von sechs UND-Gliedern aus dem Eingabelochstreifen 200 ausgelesene Adresse 211 bis 216, deren jeweiliger zweiter Eingang eine größere Binärzahl als die letzte auf dem Ausgabeüber die Leitung 207 an den Taster 27 ange- lochstreifen übertragene Adresse ist, also größer als schlossen ist; 35 dje jm Vergleicher 600 gespeicherte Adresse ist, legt an sechs Eingänge eines UND-Gliedes 270 mit der Vergleicher 600 über die Leitung 602 an den entsieben Eingängen, dessen siebenter Eingang sprechenden Eingang des UND-Gliedes 520 ein Siebenfalls an der Leitung 207 liegt; gnal an. Wenn gleichzeitig dieselbe Adresse des Ein-, „. .. . „ . , . , ,.„„ eabelochstreifens 200 eine kleinere Binärzahl als die an sechs Eingänge eines Zwischenspeichers 500; 4O in dem ZwischenSpeicher 500 gespeicherte Adresseto the six first inputs of a first comparison 30 motor 138 of the output strip 300 are energized synchronously with chers 650 for binary numbers with six digits under the motor 128. If now the next interconnection of six AND gates read out address 211 to 216 from the input punched strip 200, the respective second input of which is a larger binary number than the last address transmitted on the output via the line 207 to the pushbutton 27 punched strip, i.e. greater than is closed; 3 5 d j e j m Comparator 600 stored address is put on six inputs of an AND gate 270 to the comparator 600 via the line 602 to the entsieben inputs, its seventh input speaking input of the AND gate 520 is a seven If on the line 207 is located; gnal on. If at the same time the same address of the input, “. ... ". ,. ,,. "" Eabelochstreifens 200 a smaller binary number than that at six inputs of a buffer 500; 4O address stored in intermediate memory 500
au SeCi!fn e i rSttE-nga?fe eineS ΖΓ™ VergIe1' ist, legt der Vergleicher 650 an den zweiten Eingang! o u SeC i f n s i t e rSt - nga f e a Ζ Γ ™ VergIe1 ', the comparator sets 650 to the second input
chers 600 fur Binarzahlen mit sechs Ziffern unter des u^.^^ 520 über die Leitung 652 ein Signal !chers 600 for binary numbers with six digits under the u ^. ^^ 520 over the line 652 a signal!
Zwischenschaltung von sechs UND-Gliedern das die Rückstellung der sechs bistabilen Kipp-Interposition of six AND gates that the resetting of the six bistable toggle
221 bis 226, deren jeweiliger zweiter Eingang schaltungen 50i bis 506 und sodann deren Einstellung ,<■ \ 221 to 226, the respective second input circuits 50 i to 506 and then their setting , <■ \
wiederum an der Leitung 207 hegt, und 45 in übereinstimmung mit der durch das Ableseorgan ^4again on line 207, and 45 in correspondence with that of the reading device ^ 4
unter Zwischenschaltung von sechs UND- 20 auf dem Eingabelochstreifen 200 gelesenenread with the interposition of six AND 20 on the input hole strip 200
Gliedern 281 bis 286 mit Negation des zweiten Adresse hervorruft.Outlines 281 to 286 with negation of the second address.
Einganges, deren negierter Eingang an dem Aus- Vergleicher für Binärzahlen, welche die oben fürInput whose negated input at the comparator for binary numbers, which the above for
gang des UND-Gliedes 270 liegt, an sechs Elek- die Vergleicher 600 und 650 vorgesehenen Funktio-output of the AND element 270 is, at six elec- the comparators 600 and 650 provided functions
tromagnete zur Einstellung der Lochstanzen 31 50 nen erfüllen, sind bekannt. Beispielsweise zeigt F i g. 2solenoids to set the punching 31 meet 50 NEN are known. For example, FIG. 2
bis 36 des Streifenlochers 30, die gleichzeitig mit eine Ausführungsform des Vergleichers 600. Dieserto 36 of the strip punch 30, which are simultaneously with an embodiment of the comparator 600. This
den Ausgängen von sechs UND-Gliedern 271 bis enthält ein erstes Speicherregister 61, das sich austhe outputs of six AND gates 271 to contains a first memory register 61, which is made up of
276 verbunden sind. sechs bistabilen Kippschaltungen 611 bis 616 zusammensetzt, in dem jeweils die sechs Binärziffem jeder : 276 are connected. six bistable flip-flops 611 to 616, in which the six binary digits each :
Der Zwischenspeicher 500 besteht aus einem Regi- 55 der aufeinanderfolgenden, auf dem Eingabelochstrei- !The buffer 500 consists of a register 55 of the successive, on the input hole!
ster mit sechs bistabilen Kippschaltungen 501 bis 506, fen 200 von den Tastern 21 bis 26 gelesenen und von ister with six bistable flip-flops 501 to 506, fen 200 read by buttons 21 to 26 and from i
deren der Lage »Eins« entsprechende Eingänge an dem Taster 27 identifizierten Adressen gespeichert jwhose "one" position corresponding inputs on the button 27 identified addresses stored j
den Leitungen 201 bis 206 unter Zwischenschaltung werden, und ein zweites gleichartiges Speicherregister |lines 201 to 206 are interposed, and a second storage register of the same type |
von UND-Gliedern 511 bis 516 liegen, deren jeweili- 62, das sich wiederum aus sechs bistabilen Kippschal- \ of AND gates 511 to 516, whose respective 62, which in turn consists of six bistable toggle switch \
ger zweiter Eingang über ein Verzögerungsglied 521 60 tungen 621 bis 626 zusammensetzt, in denen die be-ger second input is composed of a delay element 521 60 lines 621 to 626, in which the
mit dem Ausgang eines UND-Gliedes 520 verbunden treffenden sechs Binärziffem der jetzigen für dieconnected to the output of an AND gate 520 six binary digits of the current for the
ist, der femer mit den Rückstelleingängen der glei- Übertragung auf den Ausgabelochstreifen 300 ausge-is, which also with the reset inputs of the same transmission to the output hole strip 300
chen bistabilen Kippschaltungen 501 bis 506 und mit wählten Adresse eingespeichert worden sind. Diese !chen bistable flip-flops 501 to 506 and have been stored with the selected address. This !
einer Anlaufklemme 522 verbunden ist. Die Ausgänge Einstellung in den entsprechenden Zustand erfolgta starting terminal 522 is connected. The outputs are set in the appropriate state
»Eins« der bistabilen Kippschaltungen 501 bis 506 65 über UND-Glieder 221 bis 226 einerseits sowie UND-"One" of the bistable multivibrators 501 to 506 65 via AND gates 221 to 226 on the one hand and AND
sind über die Leitungen 401 bis 406 mit den sechs Glieder 321 bis 326 andererseits, wobei selbstver- jare on the other hand via the lines 401 to 406 with the six members 321 to 326, with of course j
zweiten Eingängen des ersten Vergleichers 650, ferner ständlich die Rückstellung der bistabilen Kippstufen ;second inputs of the first comparator 650, furthermore of course the resetting of the bistable multivibrators;
mit den sechs zweiten Eingängen des zweiten Verglei- des Vergleichers 600 durch ein gemeinsames, der Ein-with the six second inputs of the second comparator 600 through a common, the input
stellung vorangehendes Rückstellsignal erfolgen kann, wie dies zuvor für den Zwischenspeicher 500 bereits angegeben wurde, oder durch eine sonstige bekannte Maßnahme. Das Arbeitsprinzip dieses Vergleichers besteht darin, daß die in dem Speicherregister 61 gespeicherte Zahl dann größer als die in dem Speicherregister 62 gespeicherte Zahl ist, wenn bei einander entsprechenden, der gleichen Stelle der Binärzahl zugeordneten bistabilen Kippschaltungen beider Speicherregister, ausgehend von der höchsten Stelle, bei der diese sich entsprechenden bistabilen Kippschaltungen verschiedene Zustände aufweisen, die bistabile Kippschaltung des Speicherregisters 61 den Zustand »Eins« einnimmt und die entsprechende bistabile Kippschaltung des Speicherregisters 62 den Zustand »Null« einnimmt. Der Ausgang »Eins« der bistabilen Kippschaltung 616 des Speicherregisters 61, die dem größten binären Stellenwert entspricht, und der Ausgang »Null« der entsprechenden bistabilen Kippschaltung 626 des Speicherregisters 62 sind daher über ein UND-Glied 6161 mit einem Eingang eines ODER-Gliedes 63 verbunden, dessen Ausgang an der Leitung 602 liegt. Die Ausgänge »Eins« einerseits und »Null« andererseits der bistabilen Kippschaltungen 616 und 626 sind mit den beiden Eingängen eines ODER-Gliedes 6164 über UND-Glieder 6162 und 6160 verbunden. Es tritt somit am Ausgang des ODER-Gliedes 6164 ein Signal auf, wenn sich die beiden Kippschaltungen 616 und 626 in gleichem Zustand befinden. Dieses Ausgangssignal entsperrt UND-Glieder 6153 und 6156, die mit dem UND-Glied 6151 bzw. dem ODER-Glied 6154 in Reihe liegen, von denen das erstere ein Signal abgibt, wenn sich die bistabile Kippschaltung 615 im Zustand »Eins« und die bistabile Kippschaltung 625 im Zustand »Null« befindet und von denen das zweite ein Signal liefert, wenn diese beiden bistabilen Kippschaltungen gleichen Zustand aufweisen. Der Ausgang des UND-Gliedes 6153 liegt über dem ODER-Glied 63 an der Leitung 602, und der Ausgang des UND-Gliedes 6156 ist mit je einem der Eingänge der UND-Glieder 6143 und 6146 verbunden, die mit ihren zweiten Eingängen mit den Ausgängen der Logikglieder verbunden sind, die zum Vergleich der Zustände der bistabilen Kippschaltungen 614 und 624 dienen. Dieser Schaltungsaufbau wiederholt sich ebensooft, als die zu vergleichenden Speicherregister Stufen aufweisen, wobei jede Stufe einerseits ein Signal auf die Leitung 602 liefert, wenn sich die entsprechenden bistabilen Kippschaltungen, die dem nächsthöheren binären Stellenwert zugeordnet sind, im gleichen Zustand befinden und die bistabile Kippstufe des Speicherregisters 61 der betreffenden Stufe im Zustand »Eins« und die entsprechende bistabile Kippstufe des Speicherregisters 62 im Zustand »Null« befinden; andererseits liefert jede Stufe ein Entsperrsignal an entsprechende Logikglieder der dem nächstniedrigeren binären Stellenwert zugeordneten Stufe, wenn die bistabilen Kippschaltungen der eigenen Stufe sich im gleichen Zustand befinden. Das Ausgangssignal des UND-Gliedes 6116, das anzeigt, daß sich sämtliche einander entsprechende Stufen der beiden Speicherregister im gleichen Zustand befinden, d. h., daß die in den beiden Speicherregistern gespeicherten Zahlen identisch sind, liegt an der Leitung 601.position preceding reset signal can take place, as was done previously for the buffer 500 has already been specified, or by some other known measure. The working principle of this comparator is that the number stored in the memory register 61 is then greater than that in the The number stored in memory register 62 is the same digit of the binary number if they correspond to one another associated bistable flip-flops of both storage registers, starting from the highest Place at which these corresponding bistable multivibrators have different states, the bistable flip-flop circuit of the storage register 61 assumes the "one" state and the corresponding one The bistable flip-flop circuit of the storage register 62 assumes the "zero" state. The exit "Eins" of the bistable flip-flop 616 of the memory register 61, which corresponds to the greatest binary value, and the output "zero" of the corresponding flip-flop 626 of the storage register 62 are therefore connected via an AND gate 6161 to an input of an OR gate 63, the output of which is on line 602. The outputs "one" on the one hand and "zero" on the other hand of the bistable multivibrators 616 and 626 are connected to the two inputs of an OR element 6164 via AND elements 6162 and 6160 connected. It thus occurs at the output of the OR gate 6164 a signal when the two flip-flops 616 and 626 are in the same state. This output signal is unlocked AND elements 6153 and 6156, which are in series with AND element 6151 and OR element 6154, of which the former emits a signal when the bistable flip-flop 615 is in the "one" state and the flip-flop 625 is in the "zero" state and the second of which is a signal delivers when these two bistable multivibrators have the same state. The output of the AND gate 6153 is via the OR gate 63 on the line 602, and the output of the AND gate 6156 is connected to one of the inputs of the AND gates 6143 and 6146, and to their second inputs are connected to the outputs of the logic elements, which are used to compare the states of the bistable flip-flops 614 and 624 are used. This circuit structure is repeated as often as the one to be compared Storage register stages, each stage on the one hand delivering a signal on line 602, when the corresponding bistable multivibrators are in the next higher binary value are assigned, are in the same state and the bistable multivibrator of the storage register 61 of the relevant stage in the "one" state and the corresponding bistable multivibrator of the storage register 62 are in the "zero" state; on the other hand, each stage supplies an unlock signal to corresponding logic gates the stage assigned to the next lower binary value if the bistable multivibrators of one's own level are in the same state. The output signal of the AND gate 6116, this indicates that all corresponding levels of the two storage registers are in the same State, d. This means that the numbers stored in the two memory registers are identical, is on line 601.
Die Arbeitsweise der Sortierschaltung ist folgende: Vor Beginn der Abtastung des Eingabelochstreifens 200 wird dieser derart angeordnet, daß seine erste Adresse unter dem Ableseorgan 20 liegt. Wird die Schaltung in Betrieb genommen, so wird ein Signal über nicht dargestellte Einrichtungen einerseits an die Klemme 522 des Zwischenspeichers 500 angelegt, um die Rückstellung der bistabilen Kippschaltungen 501 bis 506 und nach einer kurzen Verzögerung durch das Verzögerungsglied 521 das Durchlässigschalten der UND-Glieder 511 bis 516 zu bewirken, worauf die erste Adresse des Eingabelochstreifens 200 in den bistabilen Kippschaltungen 501 bis 506 gespeichert wird. Das erwähnte Signal wird andererseits außerdem einem nicht dargestellten Rückstelleingang des Speicherregisters 62 im zweiten Vergleicher 600 zugeführt. Bei dem ersten vollständigen Durchlauf des Eingabelochstreifens 200, d. h. im ersten Zyklus, bei dem sämtliche, sich auf dem Eingabelochstreifen befindenden Adressen größer als »Null« sind, liefert der zweite Vergleicher 600 ständig auf der Leitung 602 ein Signal und jede der aufeinanderfolgenden Adressen des Eingabelochstreifens 200 wird in dem ersten Vergleicher 650 mit der letzten, in dem Zwischenspeicher 500 gespeicherten Adresse verglichen. Jedesmal, ■ wenn die von dem Ableseorgan 20 auf dem Eingabelochstreifen 200 abgetastete Adresse niedriger als die in dem Zwischenspeicher 500 gespeicherte Adresse ist, liefert der erste Vergleicher 650 auf die Leitung 652 ein Signal, welches das UND-Glied 520 durchläuft, die bistabilen Kippschaltungen 501 bis 506 auf »Null« zurückstellt und sodann die UND-Glieder 511 bis 516 entsperrt, worauf die bistabilen Kippschaltungen 501 bis 506 über die Leitungen 201 bis 206 die von den Tastern 21 bis 26 abgegebenen Signale empfangen. Nach Abtastung der letzten Adresse des Eingabelochstreifens 200 ist somit die in dem Zwischenspeicher 500 gespeicherte Adresse die niedrigste Adresse, d. h. diejenige mit der niedrigsten Nummer, die sich auf diesem Eingabelochstreifen befindet. Das Signal »Streifenende« ist eine Sonderadresse, bei der alle sieben Spuren des Originalstreifens 200 die Binärziffer »Eins« enthalten und läßt ein Signal am Ausgang des UND-Gliedes 270 auftreten, was zur Folge hat,The operation of the sorting circuit is as follows: Before the start of the scanning of the input hole strip 200 this is arranged in such a way that its first address is below the reading member 20. Will the Circuit put into operation, a signal is sent via devices not shown on the one hand to the Terminal 522 of buffer 500 is applied in order to reset the bistable multivibrators 501 to 506 and after a short delay caused by the delay element 521, the switching on of the To cause AND gates 511 to 516, whereupon the first address of the input hole strip 200 in the bistable Flip-flops 501 to 506 is stored. On the other hand, the mentioned signal will also to a reset input, not shown, of the storage register 62 in the second comparator 600. On the first complete pass of the input hole strip 200, i. H. in the first cycle, at to which all addresses on the input punched strip are greater than "zero", the delivers second comparator 600 constantly on line 602 a signal and each of the successive addresses of the input hole strip 200 is in the first comparator 650 with the last one in the buffer 500 stored address compared. Every time ■ when the reading element 20 on the input hole strip 200 scanned address lower than the address stored in the buffer 500 is, the first comparator 650 supplies a signal on the line 652, which passes through the AND gate 520, the bistable flip-flops 501 to 506 resets to "zero" and then the AND gates 511 to 516 unlocked, whereupon the bistable flip-flops 501 to 506 via lines 201 to 206 die received by the buttons 21 to 26 emitted signals. After scanning the last address of the input strip 200 is thus the lowest address stored in the buffer memory 500 Address, d. H. the one with the lowest number, which is located on this input hole strip. The Signal "end of strip" is a special address in which all seven lanes of the original strip 200 are the binary digits Contain "one" and cause a signal to appear at the output of AND gate 270, which results in has,
daß die Leitungen 201 bis 206 der Elektromagneten zur Steuerung der Lochstanzen 31 bis 37 des Streifenlochers 30 durch Sperrung der UND-Glieder 281 bis 286 mit Negationseingang abgetrennt werden;that the lines 201 to 206 of the electromagnets to control the punching 31 to 37 of the strip punch 30 separated by blocking the AND gates 281 to 286 with negation input will;
daß die UND-Glieder 271 bis 276, über welche die Elektromagnete der Lochstanzen 31 bis 36 erregt oder nichterregt sind, abhängig davon, ob sich die bistabilen Kippschaltungen 501 bis 506 im Zustand »Eins« oder »Null« befinden, entsperrt werden;that the AND gates 271 to 276, via which the electromagnets of the punching holes 31 to 36 are energized or de-energized, depending on whether the bistable flip-flops 501 to 506 are in the "one" or "zero" state, are unlocked;
daß das UND-Glied 140 entsperrt wird, welches die Steuerung des Hauptelektromagnets 139 des Lochers 30 und des den Ausgabelochstreifen 300 antreibenden Motors 138 freigibt, undthat the AND gate 140 is unlocked, which controls the main electromagnet 139 of the Punch 30 and the output hole strip 300 driving motor 138 releases, and
daß die UND-Glieder 321 bis 326 entsperrt werden, über welche die in dem Zwischenspeicher 500 gespeicherte Adresse auf das Speicherregister 62 des Vergleichers 600 übertragen wird.that the AND gates 321 to 326 are unlocked via which the in the buffer 500 stored address is transferred to the memory register 62 of the comparator 600.
In dem folgenden Abtastzyklus des Eingabelochstreifens 200 werden die beiden Vorgänge gleichzeitig fortgesetzt, nämlich einerseits die Speicherung sämtlicher Daten des Eingabelochstreifens 200, welche derIn the following scanning cycle of the input hole strip 200, the two processes become simultaneous continued, namely on the one hand the storage of all data of the input hole strip 200 which the
übertragenen Adresse zugeordnet sind, auf den Ausgabelochstreifen 300, andererseits das Aufsuchen der nach ihr kleinsten Adresse.transferred address are assigned to the output punched tape 300, on the other hand, the search for the smallest address after it.
Die Speicherung der der letzten auf dem Ausgabelochstreifen 300 gespeicherten Adresse zugeordneten Daten wird durch den zweiten Vergleicher 600 gesteuert, der über die Leitung 601 jedesmal ein Signal abgibt, wenn zwischen den in seinen Registern 61 und 62 gespeicherten Adressen Identität besteht, d. h. zwischen der letzten auf dem Eingabelochstreifen 200 von dem Ableseorgan 20 abgetasteten Adresse und der letzten auf dem Ausgabelochstreifen 300 gespeicherten Adresse. Da die Elektromagnete der Lochstanze 31 bis 36 über die Leitungen 201 bis 206 je nachdem, ob die durch die Taster 21 bis 26 gelesenen Binärziffern »Eins« oder »Null« sind, erregt werden oder nicht, löst das auf der Leitung 601 auftretende Signal die Erregung des Hauptelektromagnets 139 des Streifenlochers 30 und das Vorrücken des Ausgabe-The storage of the data assigned to the last address stored on the output hole strip 300 is controlled by the second comparator 600 , which emits a signal via the line 601 whenever there is an identity between the addresses stored in its registers 61 and 62 , ie between the last one the address scanned by the reading element 20, the input hole strip 200 and the last address stored on the output hole strip 300. Since the electromagnets of the punch 31 to 36 are excited or not via the lines 201 to 206 depending on whether the binary digits read by the buttons 21 to 26 are "one" or "zero", the signal appearing on the line 601 triggers the Excitation of the main electromagnet 139 of the strip punch 30 and the advance of the output
lochstreifens 300 mittels des Motors 138 synchron mit dem Fortschreiten des Eingabelochstreifens 200 unter der Voraussetzung aus, daß auf der Leitung 207 kein Signal vorhanden ist, was die Wiederholung der Speicherung einer ausgewerteten Adresse auf dem Ausgabestreifen 300 vermeidet, wenn sie auf dem Eingabelochstreifen 200 erneut auftritt.punched tape 300 synchronously by the motor 138 with the progression of the input hole strip 200 under the premise that there is no signal on line 207, which the repetition of the storage avoids a resolved address on the output tape 300, if it recurs on the input paper tape 200 .
Das Aufsuchen der nach der ausgewerteten Adresse kleinsten Adresse erfolgt wie bei der vorhergehenden mit dem Unterschied, daß das UND-Glied 520 nur entsperrt wird, wenn das Vorhandensein eines Signals auf der Leitung 602 anzeigt, daß die auf dem Eingabelochstreifen 200 abgetastete Adresse größer als die ausgewertete Adresse ist.The search for the smallest address after the evaluated address takes place as in the previous one, with the difference that the AND gate 520 is only unlocked if the presence of a signal on the line 602 indicates that the address scanned on the input hole strip 200 is greater than the address evaluated address is.
Somit werden die Adressen des Eingabelochstreifens 200 eine nach der anderen in aufsteigender Reihenfolge nach jedem Abtastzyklus auf dem Ausgabelochstreifen 300 zusammen mit ihren zugehörigen Daten registriert.Thus, the addresses of the input hole strip 200 are registered one by one in ascending order after each scanning cycle on the output hole strip 300 together with their associated data.
Hierzu 1 Blatt Zeichnungen 1 sheet of drawings
Claims (1)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR915738A FR1389412A (en) | 1962-11-16 | 1962-11-16 | System for analyzing and disaggregating information data of a different nature |
FR980176A FR86043E (en) | 1962-11-16 | 1964-06-30 | System for analyzing and disaggregating information data of a different nature |
FR980176 | 1964-06-30 | ||
DEC0036261 | 1965-06-29 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1499173A1 DE1499173A1 (en) | 1969-12-18 |
DE1499173B2 DE1499173B2 (en) | 1972-09-28 |
DE1499173C true DE1499173C (en) | 1973-05-10 |
Family
ID=
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2751097C2 (en) | Circuit arrangement for generating an identification signal | |
DE1168127B (en) | Circuit arrangement for comparing numbers | |
DE1814940B2 (en) | LEARNING CLASSIFICATION CIRCUIT | |
DE2210426C2 (en) | Method for the priority-controlled selection of one of several functional units for connection to a device jointly assigned to them in data processing systems and circuit for carrying out the method | |
DE1424741A1 (en) | Facility for searching a memory | |
DE1499190B2 (en) | Electronic data processing system | |
DE1212758B (en) | Method and circuit arrangement for the automatic recognition of characters | |
DE2030370C3 (en) | Data entry arrangement | |
DE3026055C2 (en) | Circuit arrangement for automatic character recognition | |
DE1499173C (en) | Sorting circuit for sorting information provided with addresses | |
DE1103647B (en) | Device for processing data or information from a magnetic memory | |
DE1499173B2 (en) | SORTING CIRCUIT FOR ORDERING INFORMATION DATA PROVIDED WITH ADDRESSES | |
DE1186244B (en) | Comparison circuit | |
CH679626A5 (en) | ||
DE1449535C (en) | Sorting circuit for sorting information data provided with addresses | |
DE4030629C2 (en) | Arrangement for securing control information coupled to the memory entries of a working memory in a multiprocessor system | |
DE1184534B (en) | Process and circuit for machine recognition of characters | |
DE1449567C3 (en) | Digital data processing system | |
DE2162049A1 (en) | Device for automatic code correction | |
DE4230178B4 (en) | A method of automatically determining the order of signal processing in a sequential building block system | |
DE1230852B (en) | Check circuit for m-of-n code signals, especially in telecommunications systems | |
DE2637866C2 (en) | Method for operating a program-controlled data processing system | |
DE1499191C3 (en) | Electronic device for a data processing system | |
DE2203526C2 (en) | Arrangement for evaluating signals of different priority | |
DE2840384C2 (en) |