DE1474024B2 - Anordnung zur willkuerlichen umordnung von zeichen innerhalb eines informationswortes - Google Patents
Anordnung zur willkuerlichen umordnung von zeichen innerhalb eines informationswortesInfo
- Publication number
- DE1474024B2 DE1474024B2 DE19641474024 DE1474024A DE1474024B2 DE 1474024 B2 DE1474024 B2 DE 1474024B2 DE 19641474024 DE19641474024 DE 19641474024 DE 1474024 A DE1474024 A DE 1474024A DE 1474024 B2 DE1474024 B2 DE 1474024B2
- Authority
- DE
- Germany
- Prior art keywords
- character
- characters
- rearrangement
- groups
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Detection And Correction Of Errors (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
3 4
Wortes werden nun die einzelnen, je sechs Bits um- der Registergruppe »2« erscheinenden Bits auf die
fassenden Zeichen von dem Magnetband auf die Re- erste Gruppe von sechs Ausgängen »30« des Koppelgister
innerhalb der vier Registergruppen 12 über- feldes übertragen, und umgekehrt die an den sechs
tragen. , Ausgängen der Registergruppe »3« erscheinenden Beim Vorbeilaufen eines zu einem bestimmten 5 Bits auf sechs Ausgänge »20« des Koppelfeldes. Wird
Wort gehörenden Zeichens an einem (nicht gezeigten) das Informationswort, ausgehend von den Signalaussechsfachen
Lesekopf werden die Bits eines annähme- gangen des Koppelfeldes, wieder serienweise in der
gemäß auf dem Magnetband B zuerst auftretenden Reihenfolge der Zeichen φ 3, φ 2, φ 1, φ 0 überZeichens
φ 3 über eine Vielfach-Sperrstufe 16 auf tragen, so hat das Informationswort nunmehr in Sedie
Registergruppe »3« übertragen. Eine Einspei- io riendarstellung die Form »φ 2«, »φ 3«, »φ 1«,
sung kann wahlweise von einem Eingang bzw. Termi- »φ 0« im Gegensatz zu der ursprünglichen Reihennal
oder von einem Hauptspeicher her erfolgen. folge »φ 3«, »φ 2«, »φ 1«, »φ 0«. Analoges ergibt
Wahlweise kann auch in die Registergruppe »3« über sich auch für Ausgänge »10« und »00« des Matrixeine
weitere Sperrstufe 14 das erste Zeichen eines koppelfeldes 20.
Informationswortes von einem Rechner her einge- 15 Es ist auch nicht erforderlich, daß die Einspeisung
speist werden. Je nachdem, welche Möglichkeit ge- in die Registergruppen 12 in einem einzigen Arbeits-
wählt wird, kann über je einen in der Zeichnung als gang erfolgt, bevor eine Einstellung des Matrixkop-
Doppelpfeil dargestellten Signaleingang entweder die pelfeldes 20 durchgeführt wird, sondern es können
Sperrstufe 16 oder die Sperrstufe 14 aktiviert werden. auch zuerst Umordnungsoperationen zwischen einem
Vorliegend soll angenommen werden, daß die Sperr- 20 ersten Paar von Registergruppen bzw. zugeordneten
stufe 16 aktiviert ist, daß also keine Eingabe von Ausgängen des Matrixkoppelfeldes 20 und danach
einem Rechner erfolgt, obgleich die Vorgänge bei zwischen einem zweiten Paar von Registergruppen
Eingabe von einem Rechner her in analoger Weise nebst zugehörigen Ausgängen des Matrixkoppelfeldes
ablaufen. 20 durchgeführt werden.
Die drei weiteren Registergruppen »2«, »1«, »0« 25 Gemäß einer Ausgestaltung der Erfindung können
sind ebenfalls mit je zwei Paaren von je sechs Ein- in einem dem Matrixkoppelfeld 20 nachgeordneten
gangen vorgesehen, denen je zweiEingangssperrstufen Binärinvertierer 34 Bits innerhalb jedes Zeichens
analog den Eingangssperrstufen 14, 16 der Register- willkürlich umgeordnet werden. Derartige Binärgruppe
»3« zugeordnet sind, wobei diese Sperrstufen invertierer sind an sich bekannt, jedoch soll vorliejedoch
der besseren Übersichtlichkeit halber nicht 30 gend aufgezeigt werden, daß die erfindungsgemäße
veranschaulicht sind. Anordnung mit dem Matrixkoppelfeld als wesent-Sind nun von dem Magnetband B nacheinander die liches Bauelement einem Binärinvertierer so zugeordvier
zu einem Informationswort gehörenden Zeichen net werden kann, daß nicht ein erneuter Umwälzvor-
φ 3, φ 2, φ 1, φ 0 abgetastet worden, so enthält gang des umgeordneten bzw. im Format veränderten
jede der Registergruppen 12 je sechs Bits eines Zei- 35 Informationswortes erfolgen muß. Selbstverständlich
chens, die demgemäß an je sechs Ausgängen jeder ist es erfindungsgemäß auch möglich, bezüglich der
Registergruppe erscheinen. an den Signalausgängen des Matrixkoppelfeldes 20 Erfindungsgemäß ist nun den Registergruppen »3« erscheinenden Bits den Binärinvertierer 34 zu um-...
»0« ein Matrixkoppelfeld 20 nachgeordnet, wel- gehen, d. h. innerhalb der Bits der einzelnen Zeichen
ches vier Gruppen von je sechs Signalausgängen auf- 40 keine Binärinversionen vorzunehmen,
weist. Die erfindungsgemäß zu lösende Aufgabe be- Gemäß einer weiteren Ausgestaltung der Erfindung
steht darin, bei einem Informations wort zumindest ist dem Matrixkoppelfeld 20 ein Paritätsüberwacher
zwei Zeichen in einem einzigen Umwälzvorgang mit- 28 für je zwei an einem Umordnungsvorgang beteieinander
zu vertauschen bzw. umzuordnen. Dies wird ligte Zeichen zugeordnet, welcher anspricht, wenn
gemäß der Zeichnung durch Steuereingänge des Ma- 45 sich bei irgendeinem der beiden beteiligten Zeichen
trixkoppelfeldes 20 erzielt, denen jeweils eine von nach der Umordnung die Summe der Bitwerte von
außen willkürlich einzustellende Steuerstufe zugeord- gerade auf ungerade geändert hat, ohne daß bei dem
net ist. Gemäß der Zeichnung ist einer ersten Gruppe anderen beteiligten Zeichen eine umgekehrte Ändevon
Signalausgängen des Matrixkoppelfeldes 20 eine rung erfolgt ist. Ein Ansprechen des Paritätsüber-Gruppe
von Steuerstufen N 410, N 420, N 430, N 440 50 wachers 28 wäre ein Beweis dafür, daß irgendein in
zugeordnet. Wird die Steuerstufe N 410 getastet, so dem Matrixkoppelfeld 20 oder einer vorgeordneten
erfolgt eine Übertragung der Bits von der Register- Baueinheit enthaltenes elektronisches Schaltelement,
gruppe »3« durch das Matrixkoppelfeld 20 zu Aus- insbesondere Flip-Flop, nicht funktioniert. Bei dem
gangen »30« des Koppelfeldes. In analoger Weise in der Zeichnung dargestellten Ausführungsbeispiel
sind auch den drei restlichen Gruppen von Steuerein- 55 ist, wie bereits eingangs erwähnt wurde, jedem Zeigängen
des Matrixkoppelfeldes 20 je vier Steuerstuf en chen φ 3 ... φ 0 zusätzlich ein siebtes Bit als Parizugeordnetj
die ähnlich den Steuerstufen N 410 ... tätskontrolle zugeordnet, welches ohne jede UmordiV440
arbeiten. Wird in jeder Gruppe von Steuer- nung dem Paritätsüberwacher 28 zuführbar ist. Der
stufen lediglich eine Steuerstufe betätigt, welche der Paritätsüberwacher 28 spricht an, wenn sich die Ab-SteuerstufeiV410
entspricht, so erfolgt in dem Ma- 60 solutwerte der Differenz der Summen der Bitwerte
trixkoppelfeld 20 keine Umordnung der Zeichen in- der beiden beteiligten Zeichen nach der Umordnung
nerhalb eines Informationswortes, so daß an den vier und der Differenz der Werte der beiden Paritätskon-Gruppen
von je sechs Ausgängen des Koppelfeldes trollbits voneinander unterscheiden. Ist also beispielsdas
gesamte Wort in Paralleldarstellung erscheint. weise dem Zeichen φ 3 das Paritätskontrollbit 1 und
Wird indessen beispielsweise die Steuerstufe Ν 420 65 dem Zeichen φ 2 das Paritätskontrollbit 0 zugeord-
und eine korrespondierende Steuerstufe innerhalb der net, so ergibt sich als Differenz der ungerade Wert 1.
zweiten Gruppe von Steuerstufen des Matrixkoppel- Bildet man von den an der Umordnung beteiligten
feldes 20 getastet, so werden die an den Ausgängen Zeichen nach der Umordnung die Summe der Bit-
werte, so ergibt sich für das aus der Umordnung entstandene Zeichen # 3 der Wert 0 und für das aus
der Umordnung entstandene Zeichen # 2 der Wert 1 (also komplementär zu den nicht umgeordneten ursprünglichen
Zeichen). Dann ergibt sich auch hier wederum als Differenz dieser beiden Paritätswerte ein
ungerader Wert 1. Ist jedoch beispielsweise in dem Matrixkoppelfeld 20 irgendein Flip-Flop defekt,
wurde also bei den beiden umgeordneten Zeichen zumindest eines der Bits fälschlicherweise verändert,
so stimmt die Differenz der Summen der Bitwerte nicht mit dem Differenzwert der Paritätskontrollbits
überein, so daß durch den Paritätsüberwacher 28 eine Fehleranzeige abgegeben wird.
Hierzu 1 Blatt Zeichnungen
Claims (7)
1. Anordnung zur willkürlichen Umordnung zumindest zweier aus je η Bits bestehender Zeichen
innerhalb eines serienweise zu übertragende Zeichen enthaltenen Informationswortes mit
ρ Registergruppen, in welche die Zeichen serienweise einzuspeisen sind und von denen jede je
η Register zur Aufnahme je eines Bits umfaßt, wobei jede Registergruppe je η Ausgänge zur parallelen
Abgabe des Wortes oder eines Teilwortes von der Gesamtheit der ρ Registergruppen aufweist,
gekennzeichnet durch ein den Registergruppen (Exx 2-Invertierer) nachgeordnetes
Matrixkoppelfeld mit ρ Gruppen von je η Signaleingängen, ρ Gruppen von je η Signalausgängen
und ρ Gruppen von je ρ Steuereingängen, von denen je ein wahlweise einzustellender
Steuereingang (z. B. über Steuerstufe N 430 innerhalb jeder Gruppe einer Übertragung der Bits
des i-ten Zeichens (1 <Ξ i: ^ p) auf die k-te Gruppe
(1 ^,k<^p) der Signalausgänge des Matrixkoppelfeldes
zugeordnet ist.
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß dem Matrixkoppelfeld (20) ein
an sich bekannter Binärinvertierer (34) zur zusätzlichen willkürlichen Umordnung der Bits innerhalb
jedes Zeichens nachgeordnet ist.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Binärinvertierer (34)
wahlweise abzuschalten bzw. zu umgehen ist.
4. Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß dem Matrixkoppelfeld
(20) ein Paritätsüberwacher (28) für je zwei an einem Umordnungsvorgang beteiligte Zeichen
(z. B. 3 und 2) zugeordnet ist, welcher anspricht, wenn sich bei irgendeinem der beiden beteiligten
Zeichen nach der Umordnung die Summe der Bitwerte von gerade auf ungerade geändert hat,
ohne daß bei dem anderen beteiligten Zeichen eine umgekehrte Änderung erfolgt ist.
5. Anordnung nach Anspruch 4, dadurch gekennzeichnet, daß jedes Zeichen zusätzlich ein
(n + l)-tes Bit als Paritätskontrollbit umfaßt, welches ohne jede Umordnung dem Paritätsüberwacher
(28) zuführbar ist und daß der Paritätsüberwacher anspricht, wenn sich die Absolutwerte
der Differenz der Summen der Bitwerte bei beiden beteiligten Zeichen nach der Umordnung und
der Differenz der Werte der beiden Paritätskontrollbits voneinander unterscheiden.
6. Anordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß den ρ Registergruppen
(12) ein Zwischenspeicher in Form eines zumindest n-spurigen Tonbandes (Z?) vorgeordnet
ist, in dessen Querrichtung auf jeder der Spuren je ein Bit eines Zeichens und in dessen
Längsrichtung die Zeichen auf jeweils den η Spuren hintereinander in ρ Bandlängenintervallen aufgezeichnet
sind.
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß das Tonband (n-f-l)-spurig ist
und in der (ra+l)-ten Spur für jedes Zeichen je ein Paritätskontrollbit aufzuzeichnen ist.
Die Erfindung betrifft eine Anordnung zur willkürlichen Umordnung zumindest zweier aus je η Bits
bestehender Zeichen innerhalb eines serienweise zu übertragende Zeichen enthaltenden Informationswortes
mit ρ Registergruppen, in welche die Zeichen serienweise einzuspeisen sind und von denen jede je
η Register zur Aufnahme je eines Bits umfaßt, wobei jede Registergruppe je η Ausgänge zur parallelen Abgabe
des Wortes oder eines Teilwortes von der Gesamtheit der ρ Registergruppen aufweist.
Bei Anordnungen der erwähnten Art sind zahlreiche Umordnungvorgänge erforderlich, wobei in
einem einzigen Umordnungsvorgang die Umordnung lediglich bitweise, nicht jedoch zeichenweise erfolgt.
Da in der Technik moderner Datenverarbeitungsanlagen das allgemeine Bestreben besteht, den Zeitaufwand
für einzelne Datenverarbeitungsoperationen möglichst gering zu halten, steht die wiederholte
Umordnung von Zeichen einer weiteren zeitverkürzenden Rationalisierung derartiger Datenverarbeitungsanlagen
entgegen.
Aufgabe der Erfindung ist die Schaffung einer demgegenüber verbesserten Anordnung, welche die
Umordnung zumindest zweier Zeichen innerhalb eines Informationswortes in einem einzigen Umordnungsvorgang
ermöglicht. Erreicht wird dies durch ein den Registergruppen nachgeordnetes Matrixkoppelfeld
mit ρ Gruppen von je η Signaleingängen, ρ Gruppen von je η Signalausgängen und ρ Gruppen
von je ρ Steuereingängen, von denen je ein wahlweise einzustellender Steuereingang (z. B. über Steuerstufe
N 430) innerhalb jeder Gruppe einer Übertragung der Bits des /-ten Zeichen (1 ^i
<Lp) auf die &-te Gruppe (1 <Ξ k
<j p) der Signalausgänge des Matrixkoppelfeldes zugeordnet ist.
Durch das erfindungsgeäß vorgesehene Matrixkoppelfeld können bei entsprechender Eingabe von
Steuersignalen an die Steuereingänge sämtliche Bits eines Zeichens mit sämtlichen Bits eines anderen
Zeichens in einem einzigen Umordnungsvorgang vertauscht werden, so daß sich gegenüber den bisherigen
bekannten Anordnungen die angestrebte Zeitersparnis pro Betriebs Vorgang ergibt.
Die Erfindung ist nachstehend an Hand der Zeichnung näher erläutert, welche ein Ausführungsbeispiel
einer erfindungsgemäßen Anordnung zur willkürlichen Umordnung zumindest zweier aus je η — 6 Bits bestehender
Zeichen innerhalb eines ρ — 4 Zeichen enthaltenden Informationswortes in Blockschaltbilddarstellung
sowie in Teildarstellung unter Weglassung sich analog wiederholender Bauelemente zeigt.
Gemäß der Zeichnung werden über ein sieben Spuren 1, 2, 3, 4, 5, 6, 7 umfassendes Magnetbands
aus je ρ = 4 Zeichen bestehende Informationsworte vier Registergruppen 12 serienweise zugeführt. Jedes
Zeichen innerhalb eines Wortes umfaßt jeweils η = 6 Bits, welche auf den Spuren 1 bis 6 aufgezeichnet
sind, während die siebte Spur der Aufzeichnung eines jedem einzelnen Zeichen zugeordneten
Paritätskontrollbits vorbehalten ist, dessen Zweck und Auswertung später erläutert wird.
Die vier Registergruppen 12 sind mit »3«, »2«, »1« und »0« bezeichnet. Die Registergruppe »3« umfaßt
hierbei Register E 002, £012 ... £052, insgesamt also sechs Register; die Registergruppe »2« Register
£062, £072... £112; die Registergruppe »1« Register £122, £132 ... £172; die Registergruppe »0«
Register £182, £192... £232. Innerhalb je eines
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US332045A US3348207A (en) | 1963-12-20 | 1963-12-20 | Data exchanger |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1474024A1 DE1474024A1 (de) | 1969-05-14 |
DE1474024B2 true DE1474024B2 (de) | 1973-08-09 |
DE1474024C3 DE1474024C3 (de) | 1974-03-21 |
Family
ID=23296489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1474024A Expired DE1474024C3 (de) | 1963-12-20 | 1964-12-21 | Anordnung zur willkürlichen Umordnung von Zeichen innerhalb eines Informationswortes |
Country Status (5)
Country | Link |
---|---|
US (1) | US3348207A (de) |
BE (1) | BE657399A (de) |
DE (1) | DE1474024C3 (de) |
GB (1) | GB1029880A (de) |
NL (1) | NL6414913A (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2234604B1 (de) * | 1973-06-22 | 1978-05-26 | Siemens Ag | |
GB1536853A (en) * | 1975-05-01 | 1978-12-20 | Plessey Co Ltd | Data processing read and hold facility |
US4408271A (en) * | 1979-01-02 | 1983-10-04 | Honeywell Information Systems Inc. | Circuit for implementing a digital computer instruction |
US4630194A (en) * | 1983-06-02 | 1986-12-16 | International Business Machines Corporation | Apparatus for expediting sub-unit and memory communications in a microprocessor implemented data processing system having a multibyte system bus that utilizes a bus command byte |
GB2229832B (en) * | 1989-03-30 | 1993-04-07 | Intel Corp | Byte swap instruction for memory format conversion within a microprocessor |
GB9006419D0 (en) * | 1990-03-22 | 1990-05-23 | Adplates Ltd | On-line format conversion |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2872666A (en) * | 1955-07-19 | 1959-02-03 | Ibm | Data transfer and translating system |
IT600645A (de) * | 1957-12-23 | |||
USRE26436E (en) * | 1960-05-18 | 1968-08-06 | Cryogenic memory system with internal information exchange | |
US3119098A (en) * | 1960-10-31 | 1964-01-21 | Ibm | Stream editing unit |
US3228005A (en) * | 1960-12-30 | 1966-01-04 | Ibm | Apparatus for manipulating data on a byte basis |
US3226688A (en) * | 1961-07-03 | 1965-12-28 | Bunker Ramo | Modular computer system |
US3268874A (en) * | 1962-12-03 | 1966-08-23 | Burroughs Corp | Computer multi-register linkage with a memory unit |
US3300764A (en) * | 1963-08-26 | 1967-01-24 | Collins Radio Co | Data processor |
-
1963
- 1963-12-20 US US332045A patent/US3348207A/en not_active Expired - Lifetime
-
1964
- 1964-12-21 NL NL6414913A patent/NL6414913A/xx unknown
- 1964-12-21 DE DE1474024A patent/DE1474024C3/de not_active Expired
- 1964-12-21 BE BE657399D patent/BE657399A/xx unknown
- 1964-12-21 GB GB51910/64A patent/GB1029880A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3348207A (en) | 1967-10-17 |
DE1474024C3 (de) | 1974-03-21 |
GB1029880A (en) | 1966-05-18 |
NL6414913A (de) | 1965-06-21 |
BE657399A (de) | 1965-04-16 |
DE1474024A1 (de) | 1969-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2457312C3 (de) | Anordnung zur Durchführung arithmetischer oder logischer Operationen an ausgewählten Gruppen aufeinanderfolgender Bits in einer Datenverarbeitungsanordnung | |
DE1901343C3 (de) | Datenverarbeitungsanlage zur Ausführung von Mateirenrechnungen | |
DE2718849A1 (de) | Rechenspeicher mit mehrdimensionalem, parallelem zugriff | |
DE2521436B2 (de) | Informationswiedergewinnungsanordnung | |
DE1914560C3 (de) | Schaltungsanordnung zur Verschiebung eines Datenwortes innerhalb eines Rechenelementen-Feldes | |
DE1449544A1 (de) | Datenverarbeitende Maschine mit ueberlappend abrufbarem Speicherwerk | |
DE2210426C2 (de) | Verfahren zur vorranggesteuerten Auswahl einer von mehreren Funktions einheiten zur Anschaltung an eine ihnen gemeinsam zugeordnete Einrichtung in Datenverarbeitungsanlagen und Schaltung zur Durchführung des Verfahrens | |
DE2054941C2 (de) | Anordnung zur Auswahl von Datensätzen | |
DE1237177B (de) | Asynchrone Zaehleinrichtung | |
DE1271433B (de) | Adressiereinrichtung fuer einen Tabellenwertspeicher | |
DE1474024C3 (de) | Anordnung zur willkürlichen Umordnung von Zeichen innerhalb eines Informationswortes | |
DE1239124B (de) | Vorrichtung zum Einspeichern einer Dezimalzahl in ein Register | |
DE2006672B2 (de) | Datensichtgerät | |
DE1234054B (de) | Byte-Umsetzer | |
DE2235883C3 (de) | Datenverarbeitungseinrichtung | |
DE1233627B (de) | Anordnung zur Datenuebertragung durch Impulse unter Verwendung von Datenkompression und Datenexpansion | |
DE1100344B (de) | Matrixanordnung zum Addieren zweier Ziffern | |
DE1268885B (de) | Verfahren zum Sortieren von digitalen Magnetbanddaten und Vorrichtung zur Durchfuehrung des Verfahrens | |
DE2000275A1 (de) | Elektronischer Walzenschalter | |
DE1808159B2 (de) | Einrichtung zur umsetzung von dualzahlen in binaer codierte dezimalzahlen in paralleler darstellung | |
DE2136536C3 (de) | Anordnung zur Komprimierung binarer Daten | |
DE2140858C3 (de) | Paritätsbit- Vorhersage schaltung für eine Stellenverschiebeeinrichtung | |
DE1474041C3 (de) | Anordnung zum Sortieren von in zufälliger Reihenfolge aufgenommener Informationsbit Gruppen | |
DE2507112A1 (de) | Anordnung zur bildung von fehlersyndrom- und fehlerkorrekturcodegruppen in einem datenverarbeitungssystem | |
DE1574784C3 (de) | Elektrische Signalverzögerungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 |