DE1437346A1 - Empfaenger fuer mit Paritaets-Pruefzeichen entsendeten Charakter - Google Patents
Empfaenger fuer mit Paritaets-Pruefzeichen entsendeten CharakterInfo
- Publication number
- DE1437346A1 DE1437346A1 DE19641437346 DE1437346A DE1437346A1 DE 1437346 A1 DE1437346 A1 DE 1437346A1 DE 19641437346 DE19641437346 DE 19641437346 DE 1437346 A DE1437346 A DE 1437346A DE 1437346 A1 DE1437346 A1 DE 1437346A1
- Authority
- DE
- Germany
- Prior art keywords
- register
- character
- characters
- bits
- redundancy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 8
- 238000012937 correction Methods 0.000 claims description 7
- 230000003252 repetitive effect Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 description 14
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 241001553014 Myrsine salicina Species 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 241000238565 lobster Species 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
I H d 7 O 4 D
bezüglich der Patentanmeldung vons de Staat der Niederlanden, ten
deze vertegenwoordigd door de directeur-generaal der Posterijen,
Telegrafie en Telefonie, Haag (Holland).
Betreffend! Empfänger für mit Paritäts-Prüfzeichen entsendeten
Charakter.
Die Erfindung*bezieht sich auf einen Empfänger für mit
Paritäts-Prüfzeichen entsendete Charakter.
Die in solchen Charakteren enthaltene Information wird oft in Blöcken übertragen und im Empfänger einer Schaltung zum Prüfen
mittels Redundanz, z.B. in Form von Paritäts-Prüfzeichen zugeführt.
Eine übliche Yerarbeitungsweise besteht darin, dass ein auf sich selbst zurückgekoppeltes Schieberegister verwendet wird, dem die
Zeichen eines Blockes nacheinander zugeführt Werdens, s. den Aufsatz
"Error Correcting Codes and Their Implementation for Data Transmission Systems" von J.E; Meggitt in der Zeitschrifts "IRE
Transactions on Information Theory", Oktober 196I, S 234-244*
Kommt in einem Block kein Hehler vor, so. steht nach dem Weiterschieben das Register in der Ausgangslage, d.h. in der Ruhelage.
Fehler im Block gelangen in der Endlage zum Ausdruck, wenn sich die Fehler nicht ausgleichen. Ein Einzelfehler wird stets registriert.
Das fehlerhafte Zeichen kann nach der Erfindung sich selbst korrigieren, wenn die Hummer etes gestörten Charakters aus
dem Block bekannt ist. Dazu werden die Charaktere zugleich durch ein zum Erzeugen einer Reihe von Maximumlänge zurückgekoppeltes
Register weiter geschoben. Die Erfindung beruht auch auf der
Einsicht, dass am Ausgang eines tFbertragungsweges· Redundanz zinn
Reduzieren von Korrelation im Störungsmuster benutzt werden ituujs,
bevor man zum Verbrauchen von Redundanz behufs der Selbstkorrs rti;·
schreiten darf.
Messungen an Störungsmustern in Telegraphenleitungeii haben
gezeigt, dass sich diese Leitungen nicht besonders zur Anwendung
der Selbstkorrektur eignen. In einigen Fällen nämlich kam der' ^ '
809802/032 1
Prozentsatz Einzelfehler nicht über 60$ der Gesamtzahl, während
sehr lange Fehlerausbrüche mit einer ziemlich grossen Wahrscheinlichkeit auftreten.
Fach der Erfindung wird Redundanz im Charakter zum Reduzieren
von Korrelation im Störungsmuster z.B. mittels eines automatischen Fachfragesystems "benutzt, und wird erst danach die Redundanz behufs
der Selbstkorrektur verbraucht.
In einem-besonders dazu geeigneten Empfänger werden Gruppen
von z.B. 30 Charakteren mit 10 Prüfbits in zwei Prufcharaktereri. in
zwei parallelen Schieberegistern mit einer Lange von fünf Stufen
empfangen. Das erste Register A ist zuüi Bilden einer Reihe von
Maximumlänge, in diesem Fall also von 31>
zurückgekoppelt. Die Grundgleichung kann 0 = 1 + T3 + T5 sein. Im zweiten Register B
erhält man das horizontale Paritäts-Prüfzeichens dazu ist dieses.
Register zurückgekoppelt.
Fach der Erfindung wird nach Ermittlung eines Fehlers in beiden
Registern dem nachgegangen, in welchem von den 30 Charakteren
dieser Fehler aufgetreten ist und werden dazu die erhaltenen Fehlermuster in Reihen von fünf durch das -.Register A geschoben, bis
das Muster in A dem Muster in. B gleich ist. Das Verschieben erfolgt
dadurch ,dass dem Register A Füllen zugeführt werden.
Die Erfindung wird nunmehr an Hand der beiliegenden Zeichnungen
erläutert. Fig. 1 zeigt die Sendeschaltung, mit. einem
Register AZ für eine Reihe mit einer Höchstlänge von 31 Charakteren,
einem von-Ausgang zu Eingang zurückgekoppe'lten Register BZ, IJJTD-Toren,
Modulo 2 Aufzählern und einem Ausgangs-ODER-Tor nach dem Ausgang U.
Fig. 2 zeigt die Fehlermuster, die am Ausgang des Schieberegisters
AO im Empfänger beim Auftreten von Störungen im 1.Ms '3T. Charakter
entstehen können, sowie auch die Fehlermuster die am Ausgang des
Registers BO beim Austreten von Störung im" 1. bis 5· Schritt eines
nicht näher bestimmten Charakters aus dem Block entstehen. Fig. 3 zeigt die Anordnung der Register AO BO im Empfänger, mit
den ührimpulsen, und das Register"C.
8Q9802/032
Fig. 4 gibt ein Zeitdiagramm dafür. '■
Die Register sind in den Figuren 1 und 3 in Form von
dargestellt. Jeder Block stellt eine Stufe des Registers dar. T" der Sendeschaltung nach Figur 1 -kommen am Eingang IZ nacheinander
30 + 5 Informationsbits für die 30 Charaktere eines Blockes an.
Über den.Modulo-2-Aufzähler M1 gelangen sie an den Eingang des
Schieberegisters AZ, das in der Verbindung zwischen den Stufen
Ά3 und A4 einen Modulo-2-Aufzähler enthält, der "das Ausgangssignal
des AZ-'Registers und das der Stixfe A3 empfängt und aufzählt für
Durchgabe, nach der Stufe A4· Das UND-Tor P1 empfängt aus der Uhr
KZ lange, von 1 bis 15O dauernde Impulse und die Zeit zu bestiiinen,
während deren der Ausgang des Registers AZ über M1 mit dem Eingang
verbunden ist. Während des Zeitraums 151-155 ist der Ausgang über
das ÜTTD-Tor P2 und das ODER-Tor 0P1 mit dem Ausgang UZ verbunden.
In der Verbindung zwischen dem Eingang IZ und den Eingang der Modulo-2-Aufzähler
111 und Ι.Γ2 befindet sich ein TJiTD-Tor- P3, das während der
Bits 1 bis 150 geöffnet ist. In der Verbindung zwischen dem Einganyr
dieses UiiD-Tores P3 und dom Eingang des Aufzählers M2 befindet sich
ein ODER-Tor,0P2, dessen Eingang auch mit dem Ausgang des UiID-Tor:!s
P2 in Verbinding steht, da,mit die fünf vom Register AZ nach dem
Einschiebon des Blockes von 30 Charakteren erzeugten fünf Prüfschritte
auch im Register BZ anko'irien,. wonach dieses Register über
die 30 Informations-Charaktere und den gebildeten PrüfCharakter
den zweiten in Empfänger für die Selbstkorr-)ktur zu verwendenden
PrüfCharakter von fünf Bits erzeugen kann., . - ·
Au Ausgang IJZ können nacheinandc-r die 30 +.5 Informations1:! its,
die Bits 151-155 des ersten PrüfCharakters über die Toro P2 und
OPI an; danach kommen die Bits 156-I0JO. des :im Register ;3Z e.rzeix;-^:1-;
zweiten Prüf Charakters über die Tore .P4 und OPl».;_. ..
Fig. 2 zeigt die Bits mit doiv dazugehörigen Fehlernastern·, T-Ii,
Bits 1-5 gehören zuia ersten Charakter eines Blockes, .die Bits .6-10 ;
zum zweiten,, usw. , : ..-.- ·
Ün.ter .iedea. Bit ist vertikal-das ?e.hler!nus,ter angegeben, dry -.-"■"
am kns^&ng des Ref;isters AO bsia Auf try %&ή .eines Fehlc-.r.S: .ijrt-i^leir.h- -.-
80 980 2/0 32 1
nummerierten Charakter des Blockes wahrgenommen wird. In der unterste Reihe ist angegeben, welche Arheitsspannungen am
des- Register BO im Falle einer Störung in einem von den Schribten
1 bis 5 eines beliebigen Charakters des Blockes, einschliesslich des ersten PrüfCharakters 151-155j auftreten. Der zweite PrüfCharakter
15.6-160 gibt an, ob in;der.Reihe 1-155 im ersten oder ia*
einem der zwischenliegenden Schritte: eines beliebigen-Charaktersaus dieser Reihe eine Störung aufgetreten ist, s;. rechts unten.
Da das Α-Register eine Reihe mit einer liaximumlänge von Jl
Charakteren,erzeugt, werden nach dem 31· Bit die Fehlermuster
wiederholt, sodess unter dem"Bit 32 dasselbe Fehlermuster als unter
dem Bit 1 vorkommt. Es ist eine Eigenheit'dieser:Art von.Registern,
dass beim le.tzten Charakter 151-155 die. gleiche Diagonalanordnung
von Arbeitsachritten, als im B-Register 32 mal auftritt, wahrgenommen
wird. . "
Hinsichtlich der Schematur von Fig,: 2 ist bezüglich der Bildung
der Prüf schritte, des ersten. Prüf Charakters folgendes zu- .
bermerken. .- . . .- -..
Die Eins-en in den Blöcken der ersten Reihe bei A- geben die- ■
Stellen an, wo die c-twaigen Arbeitsschri-tte gezählt werden müssen
um zusammen mit dem zu bildenden Paritätssphritt eine .-gerade Anzahl
Arbeitsschritte-zu liefern. Dasselbe .gilt von der-zweiten," dritten,
vierten und fünften Reihe, .. - - . ., , .- ■- ;. . ". -..- .. . : ■ ·"
., In den ..sechs Blöcken des Registers A, sind i-ir-Fig. 2 jedesmal-in
fünf aufeinanderfolgenden Spalten alle 3J möglichen.: .Fehlermuster
angegeben., die bei' FünfsehrittcQde vorkommen können.
Das 32, Muster besteht aus fünf Ruhesehritten und bedeutet,'
wenn es am Ausgang auftritt, dass ein durchgeschobenerCharakter- ■
blsek keinen Fehler enthäli· ■■ ' · ... -. . -: :
fm gygtem.nach der Erfindung fügt man jedesmal einem Bloc!; von
.30, Charakler-en -zwei frü|.Qharaktere.r also 10 Bits,, zu und zwnv
werden bei ,jedem .Empfang |i vc>n diesen Charakteren ins Register"
A und zugleich li|s Register/I geseiiiaben und wird der 32. Charaktor
dera Register B zugeführt,, D;as Regißtei A"wird dazu je. Block fünfmal
Schritt oAßZ In - ' ^.-."""■■"
809.8 02/032
rundgeschoben und das Register B 32 mal. Im letzteren Register
sind also, wie angegeben, nach dem Empfang eines Blockes 160 Bits
verarbeitet.
Mit einem einzigen PrüfCharakter wird das Α-Register Fehler
in einem einzigen Charakter aus dem Block durch ein von den Ruhevariationen
verschiedenes Ausgangssignal zum Ausdruck bringen. Mittels des zweiten Prüfcharakters kann dieser Fehler korrigiert
werden* wenn nur die Rangnummer des gestörten Charakters bekannt
ist.
Diese Rangnummer kann gefunden werden, dadurchfdass nach dem
Feststellen einer Störung das Register A noch eine Anzahl Male rundgeschoben wird, bis das Störungsmuster an den Ausgängen der
beiden Register gleich "ist. Über eine gleiche Anzahl Charaktere
muss man dann im Block zurückgehen,um den gestörten Charakter zv
finden.
Fig. 2 zeigt bei A fünf Zyklen des Maximumlänge- Registers für 155 Bite. Die ersten 6 Zyklen sind angegeben. Auch sieht man,
dass man sich zwischen den Bits 33 und 14S eine Anzahl Zyklen
denken muss.
Das Schema wird auch benutzt um anzugeben, welches Störungemuster
am Ausgang des Schieberegisters erhalten wird, wenn einer von den Charakteren 1 bis 31 im Block gestört ist. Der 31· Charakter
enthält nur Prüfbits und dadurch ist erzielt worden, dass für den
1.· Charakter im Störungsfall am Ausgang das darunter angegebene Muster von 1 Arbeit, 2 Ruhe, 3 Ruhe, 4 Arbeit und 5 Ruhe erhalten
wird| für den 2. Charakter besteht das Muster aus 1 Ruhe, 2 Arbeit,
3 und 4 Ruhe und 5 Arbeit.
Die Bits des Blockes werden nacheinander eingeschoben. Deutlichkeitshalber
ist diese Reihe von 155 Bits aber in 31 Spalten
von fünf dargestellt.
Die Bits werden zugleich den Registern A und B zugeführt. Wie
das Α-Register hat das 'B-Register eine Länge von fünf Schritten,
Während fünf Zyklen des Α-Registers wird das B-Register 32 mal durchlaufen« In Fig. 2 sind davon nur die letzten Phasen dar-
809802/0321
gestellt; dabei ist zu bemerken,dass das Durchschieben des
Registers A ani Ende des "31. Charakters, also nach dem 155· Bit
aufhört und dass der letzte PrüfCharakter nur dem Register B zugeführt wird, sodass hierfür die Darstellung noch um 5 Bits verlängert worden ist. -
Bei gutem Empfang muss am Ausgang des Α-Registers das 32,
dur~ch fünf Ruheschritte gebildete Fehlermuster erhalten werden und
dasselbe Muster muss am Ausgang des B-Registers erhalten werden.
Das Auftreten eines Arbeitsschrittes in diesem Register deutet
darauf hin, dass in einem Schritt eines Blockes mit der von der Stelle des Arbeitsschrittes angegebenen Rangnummer ein Fehler aufgetreten
ist. Im allgemeinen wird dabei am Ausgang des A-Registers
nicht dasselbe Fehlermuster wahrgenommen. Tritt z.B. beim B--Register
der erste Schritt mit Arbeitspolarität auf, so haben im A-Registar z.B. die Sehritte 1 und 4 Arbeitspolarität, wenn die
Störung (im 1. Schritt, nach dem B-Register) im ersten Charakter
des Blockes vorgekommen ist.
Auf den Empfangszyklus folgt eine Ruheperiode, während derer
das Α-Register durch die Zufuhr von Nullen soweit weitergeschoben
wird, und zwar in Reihen von fünf Charakteren, bis das Fehlermuster
am Ausgang des Α-Registers dasselbe als das am Ausgang des B-Register
auftretende ist. Links in Fig. 2 'is.t solches noch nicht
der Fall; auch nicht nach WeitersGhieben um fünf Charaktere bis
auf 6; auch nicht nach einer zweiten Aufschiebung bis auf 11, usw,
wie es in der Ziffernreihe für die einzelnen Weiterschiebigen angegeben
ist. Wach der1 siebenten Verschiebung ist noch nur der letzte
Schritt ein Arbeitsschritt, aber es zeigt sich, dass erst nach 31
Verschiebungen ein Muster erhalten wird, in welchem nur der ersce
Schritt ein Arbeitsschritt ist. Die Störung ist also offensichtlich
im 31· Charakter,also im ersten PrüfCharakter selbst,aufgetreten.
Dieser Charakter kann nun korrigiert werden, dadurchrdass das
Fehlermuster modulo zwei bei dem für diesen Charakter im Register
A fixierten Muster aufgezählt wird. '"..
Im Schema von. Fig. 3 sind die Mbdulo-zwei-Aufzähler (exklusive·!
80980 2/0 32 1
ODER-Tore) mit Pluszeichen in einem Kreis.angegeben.UND-Tore
werden durch parallele Linien und.die- Bezeichnung P und die
inklusieven ODER-Tore v/erden durch solche Linien mit durchgehenden
Anschlüssen und die Bezeichnung OP dargestellt.
Der Ulirimpuls-Generator K liefert uhr impulse., die zum Teil
die Telegraphenrepetenz von 50 Band, zum Teil, nämlich nach dem
160. Schritt eine höhere Repetenz, von z.B. 8000 Band haben.
Entsprechend den Registern AZ und BZ im Sender enthält der Empfanger νυη 0P3 die Register AO und BO, von denen AO wiederum
eine Maximumlänge von 31 Bits hat. Der Empfänger hat weiter ein drittes Register GO, in welchem sich, nach dar Selbstkorrektur, der
empfangene Block befindet, um endlich während der Zufuhr des nächsten
Blockes am Ausgang UO nach seiner Bestimmung ausgeschoben zu werden.
Die JO Zeichen des Blockes werden in ]?ig, 1 bei IZ zugeführt
und erreichen das Register AZ zum Bilden der fünf Prüfbits 151-155· Nachdem die Informationsbits 1 - I50 durch.das zurückgekoppelte
Register B geführt worden sind, werden auch die Prüfbits über das u¥D-Tor PO3 und das ODER-Tor 0P2 dem Register zur Bildung der 5
Prüfbits 156-I6O zugeführt.
Jede Gruppe von fünf bei IZ ankommenden Bits ist eine Anlauf-
und eine„Sperrpolarität hinzugefügt, die in bekannter Weise unterdrückt
werden.
Das vom Empfänger kommende Zeichen IQ erreicht über das UTSI)-Tor
P10 die -Eingänge der Register AO und BQ und über das UITD-Tor
PO und über das ODER-Tor 0P4 das Register CO". Dieses G-rRegister
dient dazu das Rundschieben des Blockes während des 160,Schrittes
zu ermöglichen.Zugleich wird während dieses I60. Sehrittes der
Eingang der Register AO und BQ über den Inventor 12 und das 7JND^-
Tor PIO gesperrt. ,
Der an die Uhr K angeschlossene Fünferteiler D verteilt die Impulse 161-310 %n Reihen von fünf Bits und spricht nicht auf die
Impulse 1 -150 an.
Die Aufzähler M12 - Hiß vergleichen die in den Registerein-
8Q98Q2/Q32
heiten A gespeicherten mit den in den Regis.tereinheiten B gespeicherten
Bits« Sind sie gleich, so geben all diese Aufzähler
dem ODER-Tor OPJ Füllen at, wodurch dieses Tor über den Inventor
II dem UND-Tor P7 eine Eins zuführt. Vfird zugleich vom Teiler eine
Eins zugeführt, so liefert das UND-Tor P? allen UND-Toren P11 P15
eine Eins, sodass das vorhandene Bit den Aufzählern M4 - M8
übertragen·wird, um nach Aufzählung beim Inhalt der Registereinheiten
CI46 - C'150 in. den Registereinheiten C 145 - C 149 gespeichert"
zu werden, "
-Sind änige von- den Bits' in den Registereinheiten1 ΑΊ -A5
den Bits in-den'Einheiten BI-B5 nicht-gleich, ab erfolgt im 16O.-;
Schritt eine· Selbstkorrek'tur.- Dieser Vorgang wird in Fig. 4 ' : '
illustriert, wo in der Obertfeihe angenommen wird, dass eine1 Anzahl
•Zeichen, al - a5, a6 - a10 usw. (nur die- erst'en zwei ;völlig dargestellt)
entsendet wird, und darunter, dass .es sich nach, dem-Empfang :
zeigt, dass die Schritte ;a6, a9 und .a10 ζμ a6 + 1, a9 H-I und ..
a10 + 1 verstümmelt worden sind. . ·. "; ... . . .. .._.....-.;-.■
Hinter der Akkolade in. Pig. 4- sieht, man die Störungsmuster, ·-
die bei diesen Störungen am Ausgang des A-Registexs auftreten.würden.
Hinter dem Uhrimpuls I60 ist der erfolgende Inhalt"des .A-Register
angegeben, sowie auch der erfolgende Inhalt des B-Registers. Auf
der linken Seite der Figur 4 sind in Klammern die betreffenden, der Störungsmusterreihe dahinter entsprechenden Schritte angegeben,-Während
der schnellen Uhrimpulse I60 - I70 wird das-Α-Register, und
auch das B-Register, rundgetrieben, bis sich beim Impuls I70 die
Störungsmuster an den Aus'gängen der beiden Register als gleich . _
erweisen. Im letzten Abschnitt von Fig. 4 ist der Inhalt des C-Reg-istersangegeben,
der in aufeinanderfolgenden Sehritten geandex*t
wird, bis dieser Inhalt fertig ist um nach der Aufzahlung mit j -is_
endlich an den Registern A und B auftretenden gleichen Störung■
muster beim 171. Schritt das korrigierte Zeichen a6 - a10 zu liefern. : ■
8.0 9 80 2/0 3 2"!;:-·ν;Λ.Κ.^ϊΓ; -
Claims (2)
1. Übertragungssystem für Charaktere, dadurch gekennzeichnet, dass in einer ersten Phase im Empfänger ein Teil der mitgesandten
Redundanz zum Signalisieren und durch Wiederholungj^korrigieren von
Charakteren benutzt wird, und dann die Redundanz für die Selbstkorrektur von trotfc der Wiederholung übrig gebliebenen Fehlern
verbraucht wird.
2. Übertragungssystem nach Anspruch 1, dadurch gekennzeichnet,
dass das Benutzen von Redundanz durch eine Prüfung des konstanten Verhältnisses von Arbeits- und Trennschritten und das Verbrauchen
der Redundanz mittels eines Registers für eine Reihe von Maximumlänge,
dem die Charakterschritte in Reihe zugeführt werden, erfolgt.
3» übertragungssystem nach den Ansprüchen 1 und 2, dadurch
gekennzeichnet, dass der erste Teil der Redundanz für die Wiederholungskorrektur
von einzelnen Charakteren eines Blockes, und der für Selbstkorrektur bestimmte Teil der Redundanz mit einem Block
von Charakteren mitgesandt wird.
809802/03 21
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL299277 | 1963-10-15 | ||
NL299277A NL299277A (de) | 1963-10-15 | 1963-10-15 | |
DEST022810 | 1964-10-13 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1437346A1 true DE1437346A1 (de) | 1968-10-10 |
DE1437346B2 DE1437346B2 (de) | 1972-05-18 |
DE1437346C DE1437346C (de) | 1973-01-11 |
Family
ID=
Also Published As
Publication number | Publication date |
---|---|
NL130511C (de) | |
BE654338A (de) | 1965-02-01 |
GB1088467A (en) | 1967-10-25 |
DE1437346B2 (de) | 1972-05-18 |
CH442420A (de) | 1967-08-31 |
NL299277A (de) | 1965-08-10 |
US3418630A (en) | 1968-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2841079C3 (de) | Verfahren und Vorrichtung zur Extrahierung von periodischen Taktsignalen aus einem PCM-Signal | |
DE2447255A1 (de) | Verfahren und schaltungsanordnungen zur fehlerpruefung | |
DE2260846A1 (de) | Fehlerkorrektursystem | |
DE1437346A1 (de) | Empfaenger fuer mit Paritaets-Pruefzeichen entsendeten Charakter | |
DE1154657B (de) | Verfahren zur Datenuebertragung | |
DE2147565C3 (de) | Schaltungsanordnung zum Herstellen und Überwachen des wertmäßigen Gleichlaufs zwischen den Abtastimpulsen eines Datenempfängers und den in diesem eintreffenden Daten | |
DE1588397B2 (de) | Fernwirkempfaenger fuer den empfang von zeitmultiplex uebertragenen pulscodemodulierten woertern | |
DE1437346C (de) | Verfahren für die Übertragung von binär kodierten Zeichen in Blöcken | |
DE1294436B (de) | Signaluebertragungssystem mit Fehlererkennungsschaltungsanordnung | |
DE2758952B1 (de) | Schaltungsanordnung zum Codieren oder Decodieren von Binaerinformationen | |
DE2160697A1 (de) | Vorrichtung zur Festlegung eines be stimmten Verzogerungsmtervalls auf das Auftreten eines Start Anzeigesignais hin | |
DE2020413C3 (de) | Verfahren und Einrichtung zur Auswertung einer mit Gesamtwiederholung von einem Sender zu einem Empfänger übertragenen Zeichenfolge | |
DE1512568C3 (de) | Verfahren zur gesicherten blockweisen Übertragung binär codierter Daten und Anordnung zur Durchführung des Verfahrens | |
DE1512569C3 (de) | Verfahren zur gesicherten blockweisen übertragung binär kodierter Daten | |
DE2037877C3 (de) | Verfahren zur Korrektur von Fehler bundein | |
DE1943859C3 (de) | Verfahren und Vorrichtung zur Prüfung und/oder Korrektur von Datenwörtern und/ oder zur Erzeugung von Prüfziffern | |
DE2206968B2 (de) | Verfahren zur Anzeige eines Schlupfes bei der Datenübertragung | |
DE2203414B2 (de) | Verfahren und Schaltungsanordnung zum Herstellen des Gleichlaufs von Sende- und Empfangseinrichtungen bei der Übertragung von Datenblöcken | |
DE1549459C (de) | Verfahren zum Überprüfen des fehlerfreien Arbeitens einer Vorrichtung für das Verarbeiten oder Übertragen binär verschlüsselter Daten | |
DE2704258B2 (de) | Digital-Analog-Wandler | |
DE2039758C3 (de) | Verfahren zur Umsetzung von Analogwerten in Digitalwerte sowie Analog-Digital-Umsetzer zur Durchführung des Verfahrens | |
AT315289B (de) | Einrichtung zur Erzeugung von Impulsreihen mit periodisch schwankendem Impulsabstand | |
DE1774214B2 (de) | Schaltungsanordnung zum Zahlen von Münzen | |
DE3836500C2 (de) | Schaltungsanordnung zur Fehlererkennung bei der Übertragung von Daten zwischen einer Sende- und einer Empfangseinrichtung | |
DE2604763C3 (de) | Einrichtung mit tragbaren Rufempfängern, welche von aus Impulsen einer einzigen Frequenz bestehenden Signalen angerufen werden können |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
SH | Request for examination between 03.10.1968 and 22.04.1971 | ||
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 |