DE1239398C2 - CIRCUIT ARRANGEMENT FOR DETERMINING THE TIME OF THE PEAK VALUE OF AN IMPULSIVE ELECTRICAL VOLTAGE - Google Patents

Description

Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Feststellen des Zeitpunktes des Spitzenwertes einer impulsförmigen elektrischen Spannung mit beträchtlicher Amplitudenstreuung durch Feststellen des Nulldurchgangs der differentiierten Spannung, mit einer Anordnung, die dei Eingangsspannung der Schaltungsanordnung eine einzige Polarität erteilt, einer dieser Anordnung nachgeschalteten Differentiationsschaltung und einer Schwellwertanordnung zur Unterdrückung von Störsignalen.The invention relates to a circuit arrangement for determining the point in time of the peak value a pulse-shaped electrical voltage with considerable amplitude dispersion by detection of the zero crossing of the differentiated voltage, with an arrangement that corresponds to the input voltage of the Circuit arrangement granted a single polarity, a differentiation circuit connected downstream of this arrangement and a threshold value arrangement for suppression of interfering signals.

Die bekannten Schaltungen dieser Art beruhen auf der Erscheinung, daß die den zeitlichen Verlauf der Spannung darstellende Kurve im Augenblick des Spitzenwerts durch ein Maximum geht, so daß die mathematische Ableitung dieser Kurve im gleichen Zeitpunkt durch Null geht. Die einfachsten Schaltungen dieser Art (DT-PS 8 63 384) enthalten nur eine Differentiationsschaltung, an die sich ein Nulldurchgangsanzeiger, beispielsweise eine Katodenstrahlröhre mit vorgeschaltetem Zweiweggleichrichter anschließt. Eine solche Schaltung zeigt den Zeitpunkt des Spitzenwerts jeder zugeführten Spannung an, gleichgültig, ob es eine Nutzspannung oder eine Störspannung ist.The known circuits of this type are based on the phenomenon that the time course of the The curve representing the voltage passes through a maximum at the moment of the peak value, so that the mathematical derivation of this curve goes through zero at the same point in time. The simplest circuits of this type (DT-PS 8 63 384) contain only one differentiation circuit to which a zero crossing indicator, For example, a cathode ray tube with an upstream full-wave rectifier connects. Such a circuit indicates the time of the peak value of each voltage supplied, no matter whether it is a useful voltage or an interference voltage.

In vielen Fällen ist es aber erforderlich, die Anzeige bei Störsignalen zu unterdrücken. Es ist zu diesem Zweck bekannt (US-PS 30 73 968, GB-PS 8 88 692), der Differentiationsschaltung eine Schwellwertstufe vorzuschalten, welche nur den einen vorgegebenen Schwellwert übersteigenden Teil der Eingangsspannung durchläßt. Diese Maßnahme ist offensichtlich nur dann wirksam, wenn die Amplitude der Nutzspannungen stets merklich größer als diejenige der Störspannungen ist. Wenn dagegen die Amplituden der Nutzspannungen und der Störspannungen in der gleichen Größenordnung liegen, wie es beispielsweise bei den Ausgangsspanungen der Leseköpfe von Magnetband- oder Magnettrommelspeichern, auf denen binäre Daten aufgezeichnet sind, der Fall sein kann, ist eine einwandfreie Trennung mit einer Schwellwertstufe dieser Art nicht möglich. In diesem Fall wird ein Teil der Störimpulse als Nutzsignal gedeutet, und zwar um so mehr, je niedriger der Schwellwert liegt. Wird dagegen der Schwellwcrt höher gelegt, dann geht ein steigender Anteil der Nutzinformation verloren.In many cases, however, it is necessary to suppress the display in the event of interference signals. It's about this Purpose known (US-PS 30 73 968, GB-PS 8 88 692) to connect a threshold stage upstream of the differentiation circuit, which only lets through the part of the input voltage which exceeds a predetermined threshold value. This measure is obviously only effective if the amplitude of the useful voltages is always is noticeably greater than that of the interference voltages. If, on the other hand, the amplitudes of the useful voltages and the interference voltages are of the same order of magnitude as, for example, the output voltages of the read heads of magnetic tape or magnetic drum memories on which binary data are recorded are, may be the case, a perfect separation with a threshold level of this kind is not possible. In this case, some of the interference pulses are interpreted as a useful signal, the more the lower the lower the threshold is. If, on the other hand, the threshold is set higher, then an increasing proportion of the Usage information lost.

Aufgabe der Erfindung ist die Schaffung einer Schaltungsanordnung der eingangs angegebenen Art, bei der ohne Verlust an Nutzinformationen das Ansprechen auf Störsignale wesentlich herabgesetzt istThe object of the invention is to create a circuit arrangement of the type specified above, in which the response to interference signals is significantly reduced without loss of useful information

Nach der Erfindung wird dies dadurch erreicht, daß die durch Differentiation der vollständigen Eingangsspannung erhaltene Ausgangsspannung der Differentiationsschaltung an eine Schmitt-Kippschaltung angelegt ist, deren Ansprechschwellwert im Ruhezustand durch eine Rückkopplung bestimmt ist, die im Arbeitszustand diesen Ansprechschwellwert unterdrückt.According to the invention, this is achieved by differentiating the complete input voltage obtained output voltage of the differentiation circuit is applied to a Schmitt flip-flop is, the response threshold value in the idle state is determined by a feedback that is in the working state this response threshold is suppressed.

Bei der Schaltungsanordnung erfolgt vor der Differentiation keine Kleinstwertbegrenzung, sondern Nutzspannung und Störspannung werden in gleicher Weise vollständig differentiiert. Erst auf die dadurch erhaltene differentiierten Spannungen wirkt ein Schwellwert ein, der durch den Ansprechschwellwert der Schmitt-Kippschaltung gegeben ist. Die Schmitt-Kippschaltung geht also nur bei solchen Ausgangssignalen der Differentiationsschaltung in den Arbeitszustand, die den Ansprechschwellwert der Schmitt-Kippschaltung für die zu ihrer Auslösung erforderliche Zeitdauer überschreiten. Infolge der Unterdrückung der Ansprechschwelle im Arbeitszustand geht die Schmitt-Kippschaltung dann genau beim Nulldurchgang der Ausgangsspannung der Differentiationsschaltung in den Ruhezustand zurück. Sie liefert somit rechteckige Ausgangssignale, deren Hinterflanken genau mit den Zeitpunkten des Auftretens der Spitzenwerte in der Eingangsspannung zusammenfallen.In the circuit arrangement, there is no minimum value limitation before the differentiation, but rather Useful voltage and interference voltage are completely differentiated in the same way. Only through this differentiated voltages obtained acts a threshold value, which is determined by the response threshold value the Schmitt flip-flop is given. The Schmitt flip-flop only works with such output signals the differentiation circuit in the working state, which is the response threshold of the Schmitt flip-flop for the time required to trigger them. As a result of the suppression of the response threshold in the working state, the Schmitt flip-flop switch then goes exactly at the zero crossing of the Output voltage of the differentiation circuit returns to the idle state. It thus delivers rectangular ones Output signals whose trailing edges exactly match the times of occurrence of the peak values in the Input voltage coincide.

Es hat sich in der Praxis gezeigt, daß die nach der Erfindung ausgebildete Schaltungsanordnung alle Nutzimpulse praktisch verlustfrei anzeigen kann und daß dabei das Ansprechen auf Störsignale, die langsamer ansteigen als die Nutzsignale, herabgesetzt ist. Dieses vorteilhafte Ergebnis wird mil geringem Schaltungsaufwand erreicht, da die Schwellwertanordnung mit dem Nulldurchgangsdetektor in Form der Schmitt-Kippschaltung zusammengefaßt ist und keine besonderen zusätzlichen Schaltungen benötigt werden.It has been shown in practice that the circuit arrangement formed according to the invention all useful pulses can display practically lossless and that thereby the response to interfering signals, the slower increase than the useful signals, is decreased. This advantageous result is achieved with little circuitry achieved because the threshold value arrangement with the zero crossing detector in the form of the Schmitt flip-flop is summarized and no special additional circuits are required.

Die Erfindung wird an Hand der Zeichnung beispielshalber erläutert. Darin zeigtThe invention is explained by way of example with reference to the drawing. In it shows

F i g. 1 ein Ausführungsbeispiel der erfindungsgemäßen Schaltung in Transistorausführung undF i g. 1 an embodiment of the circuit according to the invention in transistor design and

F i g. 2 Diagramme zur Erläuterung der Wirkungsweise. F i g. 2 diagrams to explain the mode of operation.

Bei der Anordnung von F i g. 1 wird jeder ankommende elektrische Impuls, sei er positiv, wie bei a) angedeutet, oder negativ, wie bei b) angedeutet, der Eingangsklemme 1 zugeführt. Es ist zu bemerken, daß diese ankommenden Impulse keinen bestimmten Rhythmus haben müssen und daß ihre Polaritäten in beliebiger Reihenfolge wechseln können, ohne daß diese Bedingungen den Betrieb der Schaltung beeinflussen.In the arrangement of FIG. 1 every incoming electrical impulse, be it positive, as in a) indicated, or negatively, as indicated at b), fed to the input terminal 1. It should be noted that these incoming impulses do not have to have a specific rhythm and that their polarities are arbitrary Change order without these conditions affecting the operation of the circuit.

Die Klemme 1 ist mit den Basen von zwei Transistoren 2 und 3 verbunden, von denen der Transistor 2 ein npn-Tr&nsistor und der Transistor 3 ein pnp-Transistor sind. Die Emitter der beiden Transistoren sind mit Masse (Potential 0) über einen gemeinsamen Widerstand 4 verbunden, damit ihre Verstärkungen auf den gleichen Wert eingestellt werden. Der Kollektor des Transistors 2 liegt am positiven Pol ( + ) der Speisespannung über eine Primärwicklung 5 eines Übertragers, dessen Sekundärwicklung bei 7 dargestellt ist, und der Kollektor des Transistors 3 liegt an der negativen Klemme ( —) der Speisespannung über eine weitere Primärwicklung 6 des gleichen Übertragers. Die Verbindung ist so ausgebildet, daß die an den KlemmenTerminal 1 is connected to the bases of two transistors 2 and 3, of which the Transistor 2 is an npn transistor and transistor 3 is a pnp transistor. The emitters of the two transistors are connected to ground (potential 0) via a common resistor 4, thus their gains can be set to the same value. The collector of transistor 2 is on the positive pole (+) of the Supply voltage via a primary winding 5 of a transformer, the secondary winding of which is shown at 7 is, and the collector of transistor 3 is connected to the negative terminal (-) of the supply voltage via a further primary winding 6 of the same transformer. The connection is designed so that the terminals

der Sekundärwicklung 7 entstehenden Amperewindungen stets die gleiche Richtung haben, unabhängig davon, ob der von einem ankommenden Impuls hervorgerufene Erregungsimpuls von der Primärwicklung 5 oder von der Primärwicklung 6 stammt Ein der Klemme 1 zugeführter Impuls positiver Polarität erregt nämlich den Transistor 2, während ein Signal negativer Polarität den Transistor 3 erregtthe secondary winding 7 resulting ampere turns always have the same direction, regardless of whether the excitation pulse caused by an incoming pulse from the primary winding 5 or from The primary winding 6 originates A pulse of positive polarity applied to the terminal 1 namely excites transistor 2, while a negative polarity signal energizes transistor 3

An die Klemmen der Sekundärwicklung 7 ist eine Schaltung angeschlossen, die für jedes Eingangssignal eine Spannung der bei c) in Fig.2 dargestellten Art erzeugt, welche der differentiierten Eingangsspannung proportional ist. Eine Klemme der Wicklung 7 ist mit der Basis eines Verstärkertransistors 28 verbunden, während die andere Klemme mit dem Emitter dieses Transistors über eine aus einer Kapazität 8 und einem Widerstand 9 bestehende Serienschaltung verbunden ist. Der Verbindungspunkt zwischen diesen Schaltungselementen ist über einen Widerstand 10 mit dem positiven Pol ( + ) der Speisespannung verbunden. Der Kollektor des Transistors 28 liegt an dem negativen Pol (-). Der Transistor ist vom Typ pnp. Er verhalt sich als linearer Verstärker für die Spannung, die von der an die Klemmen der Wicklung 7 angeschlossenen Differentiationsschaltung bei jeder Erregung des Übertragers durch einen über die Wicklung 5 oder über die Wicklung 6 fließenden Strom erzeugt wird.A circuit is connected to the terminals of the secondary winding 7 for each input signal a voltage of the type shown at c) in Figure 2 generated, which is proportional to the differentiated input voltage. One terminal of the winding 7 is with the base of an amplifier transistor 28, while the other terminal is connected to the emitter of this Transistor connected via a series circuit consisting of a capacitor 8 and a resistor 9 is. The connection point between these circuit elements is via a resistor 10 with the positive pole (+) of the supply voltage connected. The collector of transistor 28 is at the negative pole (-). The transistor is of the pnp type. It behaves as a linear amplifier for the voltage passed by the to the Terminals of the winding 7 connected differentiation circuit with each excitation of the transformer is generated by a current flowing through the winding 5 or through the winding 6.

Die Ausgangsspannung dieses linearen Verstärkers wird über die Leitung 11 vom Verbindungspunkt zwischen der Wicklung 7 und dem Kondensator 8 abgenommen. Unabhängig davon, ob das Eingangssignal die Form a) hat, die im Diagramm a) von F i g. 2 wiedergegen ist, oder die Form b), hat das Signal auf der Leitung 11 die Form c), d. h. die Form des differentiierten Eingangsimpulses, nachdem dieser an den Klemmen 3s der Wicklung 7 auf eine einzige Polarität gebracht worden ist.The output voltage of this linear amplifier is taken over the line 11 from the connection point between the winding 7 and the capacitor 8. Regardless of whether the input signal has the form a) , which is shown in diagram a) of FIG. 2, or the form b), the signal on the line 11 has the form c), ie the form of the differentiated input pulse after this has been brought to a single polarity at the terminals 3s of the winding 7.

Die Leitung 11 führt zum Eingang einer Schmitt-Kippschaltung 13 mit zwei pnp-Transistoren 12 und 14, deren Emitter an Masse liegen (Potential 0), und deren Kollektoren über einen Widerstand 15 bzw. 16 mit dem negativen Pol (—) der Speisespannung verbunden sind. Der Kollektor des Transistors 12 ist über einen aus dem Widerstand 17 und dem Widers'and 18 bestehenden Spannungsteiler mit dem positiven Pol ( + ) der Speisespannung verbunden, und die Basis des Transistors 14 ist an den Abgriff dieses Spannungsteilers angeschlossen. Zwischen dem Kollektor des Transistors 14 und der Basis des Transistors 12 ist eine Rückkopplung über einen Widerstand 19 gebildet. Der Wert des Widerstands 19 bestimmt die Ansprechschwelle der Kippschaltung. Eine Diode 20 zwischen der Leitung 11 und Masse bildet einen Kurzschluß für die unerwünschten Halbwellen der über die Leitung 11 kommenden abgeleiteten Spannung.The line 11 leads to the input of a Schmitt flip-flop circuit 13 with two pnp transistors 12 and 14, whose emitters are connected to ground (potential 0), and their collectors via a resistor 15 or 16 to the negative pole (-) of the supply voltage. The collector of transistor 12 is one of the Resistance 17 and the opponent 18 existing Voltage divider connected to the positive pole (+) of the supply voltage, and the base of the transistor 14 is connected to the tap of this voltage divider. Between the collector of the transistor 14 and the base of the transistor 12, a feedback via a resistor 19 is formed. Of the The value of the resistor 19 determines the response threshold of the flip-flop. A diode 20 between the Line 11 and ground form a short circuit for the undesired half-waves of the line 11 coming derived voltage.

Im Diagramm von Fig. 2 sind gestrichelt die Bereiche der möglichen Amplitudenstreuung für die Eingangsspannungen und die differentiierten Spannungen angedeutet. Bei S ist im Diagramm c) der Schwellwert der Schmitt-Kippschaltung dargestellt.In the diagram of FIG. 2, the areas of possible amplitude scatter for the input voltages and the differentiated voltages are indicated by dashed lines. At S, the threshold value of the Schmitt flip-flop is shown in diagram c).

Im Ruhezustand d - Kippschaltung ist der Transistor 14 gesperrt, während der Transistor 12 Strom führt. Wenn die differentiierte Spannung auf der Leitung 11 den durch den Rückkopplungswiderstand 19 und den Kollektorstrom festgelegten Schwellwert 5 überschreitet, wird der Transistor 14 über den Transistor 12 erregt, so daß die Kollektorspannung des Transistors 14 auf die Nähe des Werts Null ansteigt und der Schwellwert verschwindet. Wenn die Spannung auf der Leitung 11 durch Null geht, bewirkt die Rückkopplung über den Widerstand 19 ein schnelles Umkippen, durch welches der ursprüngliche Zustand der Kippschaltung wiederhergestellt wird. Das Ausgangssignal am Punkt 21 hat daher die bei d) in F i g. 2 dargestellte Form. Jeder Strom auf der Leitung 11, welcher den Schwellwert S nicht überschreitet, bleibt dagegen ohne Wirkung auf die Kippschaltung.In the idle state d - flip-flop, the transistor 14 is blocked, while the transistor 12 conducts current. When the differentiated voltage on the line 11 exceeds the threshold value 5 established by the feedback resistor 19 and the collector current, the transistor 14 is excited via the transistor 12, so that the collector voltage of the transistor 14 rises to near the value zero and the threshold value disappears. When the voltage on the line 11 goes through zero, the feedback via the resistor 19 causes a rapid flip-over, by which the original state of the flip-flop is restored. The output signal at point 21 therefore has that at d) in FIG. 2 shape shown. Any current on the line 11 which does not exceed the threshold value S , on the other hand, has no effect on the flip-flop.

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims (1)

Patentanspruch:Claim: Schaltungsanordnung zum Festellen des Zeitpunktes des Spitzenwertes einer impulsförmigen elektrischen Spannung mit beträchtlicher Amplitudenstreuung durch Feststellen des Nulldurchgangs der differentiierten Spannung, mit einer Anordnung, die der Eingangsspannung der Schaltungsanordnung eine einzige Polarität erteilt, einer dieser Anordnung nachgeschalteten Differentiationsschaltung und einer Schwellwertanordnung zur Unterdrückung von Störsignalen, dadurch gekennzeichnet, daß die durch Differentiation der vollständigen Eingangsspannung erhaltene Ausgangsspannung der Differentiationsschaltung an eine Schmitt-Kippschaftung angelegt ist, deren Ansprechschweliwert im Ruhezustand durch eine Rückkopplung bestimmt ist, die im Arbeitszustand diesen Ansprechschwellwert unterdrückt.Circuit arrangement for determining the time of the peak value of a pulse-shaped electrical voltage with considerable amplitude spread by determining the zero crossing of the differentiated voltage, with an arrangement which gives the input voltage of the circuit arrangement a single polarity, a differentiation circuit connected downstream of this arrangement and a threshold value arrangement for suppressing interference signals, thereby characterized in that the output voltage of the differentiation circuit obtained by differentiation of the complete input voltage is applied to a Schmitt flip-flop whose response threshold value in the idle state is determined by a feedback which suppresses this response threshold value in the operating state. 2020th