DE1230857B - Speichereinrichtung - Google Patents

Description

BLUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. CL:

GlIc

Deutsche Kl.: 21 al - 37/60

Nummer: 1230 857

Aktenzeichen: S 89207IX c/21 al

Anmeldetag: 24. Januar 1964

Auslegetag: 22. Dezember 1966

In Datenverarbeitungseinrichtungen werden Speichereinrichtungen verwendet, die aus bistabilen Magnetkernen aufgebaut sind. Diese Magnetkerne sind in Zeilen und Spalten einzelner Ebenen angeordnet und können durch gleichzeitige Erregung je einer X-Treiber-Leitung und einer F-Treiber-Leitung angesteuert werden, die beide den betreffenden Kern beeinflussen.

Zum Auslesen einer Information wird ein Adressenwort in ein Adressenregister des Speichers gegeben und in die X- und F-Koordinaten zur Auswahl einer X- und F-Treiber-Leitung übertragen, so daß ein Speicherabfragetakt eingeleitet wird, der Stromimpulse an die gewählten X- und F-Treiber-Leitungen gibt, wodurch auf einer Leseleitung, die an sämtliche Kerne in der Ebene induktiv gekoppelt ist, ein Signal entsteht. Dieses Signal stellt die binäre Information »0« oder »1« dar, die in dem gewählten Kern bereits gespeichert war. Das Signal gelangt von der Leseleitung zu einem Ausgangsmittel, welches das Signal vorübergehend speichert und an ein Nutzgerät überträgt. Der Speicherabfragtakt umfaßt außerdem einen Rückschreibeschritt, um die Information in den gewählten Kern, aus dem sie ausgelesen wurde, wieder einzuschreiben. Um eine neue Information in den Speicher zu schreiben oder zu speichern, werden dieselben Adressenwählmittel verwendet, und der Abfragetakt wird eingeleitet. Während des Auslesens kann jedoch die ausgelesene Information nicht zu den Ausgabemitteln gelangen, und die neue Information wird während des Wiedereinschreibevorganges des Speicherabfragetaktes in die gewählten Kerne eingeschreiben.

Es ist bereits bekannt, Information an zwei Plätzen eines Speichers zu speichern, so daß, falls die Speicheradresse allein bekannt ist, das zugehörige Datenwort bestimmt werden kann, und falls nur das Datenwort bekannt ist, die zugehörige Speicheradresse bestimmt werden kann. In den bekannten Speichereinrichtungen werden zwei Speicheransteuerzyklen zur Speicherung der gewünschten Information benötigt. Dadurch ist verhältnismäßig viel Zeit zur Ansteuerung des Speichers erforderlich.

Die Erfindung bezweckt, den Zeitbedarf für die Ansteuerung einer Speichereinrichtung herabzusetzen. Diese Aufgabe löst die Erfindung dadurch, daß in einer Speichereinrichtung mit zwei Informationsspeichern mit beliebigem Zugriff und zugehörigen Speicheradressenregistern eine Schaltung vorgesehen ist, welche die Werte eines Datenwortes mit den Werten eines Adressenwortes so zusammenfaßt, daß die Werte der Summe ohne Übertrag der beiden Speichereinrichtung

Anmelder:

Sperry Rand Corporation,

New York, N. Y. (V. St. A.)

Vertreter:

Dipl.-Ing. E. Weintraud, Patentanwalt,

Frankfurt/M., Mainzer Landstr. 134-146

Als Erfinder benannt:

George Bennett Strawbridge, St. Paul, Minn.

(V. St. A.)

Beanspruchte Priorität:

V. St. v. Amerika vom 30. Januar 1963 (254 986)

Wörter gebildet werden und der Wert der Summe im einen Speicher an einer vom Adressenwort bestimmten Adresse und im anderen Speicher an einer vom Datenwort bestimmten Adresse in ein und demselben Arbeitsablauf gespeichert wird. Die Erfindung ermöglicht somit die vorteilhafte Aufzeichnungsweise ohne zusätzlichen Zeitaufwand durchzuführen und dadurch den Betrieb der Speichereinrichtung wesentlich zu verbessern.

In dem bevorzugten erfindungsgemäßen Ausführungsbeispiel werden bei einem bestimmten Datenwort, das in einem Speicherregister gespeichert werden soll und sich in einer von dem entsprechenden Adressenwort bezeichneten Adresse befindet, zwei getrennte bekannte Speichervorrichtungen mit beliebigem Zugriff vorgesehen. Jede Speichervorrichtung hat ein eigenes Adressenregister, X- und F-Übersetzer, und Lese-Schreibschaltungen zum Anlegen von Stromimpulsen an die entsprechenden Treiber- und Leseleitungen. Vor der Einleitung des Speicherabfragetaktes werden das Datenwort und das Adressenwort in einem Kodierer zusammengefaßt, der Ausgangssignale der logischen Summe (Summe ohne Übertrag) der beiden Wörter liefert. Das Adressenwort wird in das Adressenregister einer Speichervorrichtung gegeben, und das Datenwort wird in das Adressenregister der anderen Speichervorrichtung

609 748/278

3 4

gegeben. Die Speicherabfragetakte werden bei beiden Der Adressenspeicher und der Datenspeicher gleichzeitig eingeleitet, und die entwickelten Signale haben jeweils ein Adressenregister 26 bzw. 28, welches der Summe ohne Übertrag werden in den ent- Mittel zur Aufnahme eines binärverschlüsselten Worsprechend bezeichneten Adressen der beiden Speicher- tes umfaßt und über Mittel verfügt, die zumindest Vorrichtungen gespeichert. Diese beiden Speicher- 5 vorübergehend das Wort halten, das eine bestimmte vorrichtungen können auch als Adressenspeicher Adresse in dem entsprechenden Speicher bezeichnet, bzw. Datenspeicher bezeichnet werden, wobei letzterer Für 4096 Adressen hat das Adressenregister zwölf die Summe ohne Übertrag in der vom Adressenwort bistabile Stufen, wobei jede Stufe den Signalwert gekennzeichneten Adresse speichert, während ersterer einer entsprechenden Zifferngröße eines binärkodierdieselbe Summe ohne Übertrag in einer vom Daten- io ten Wortes hält. Die Signalwerte der Wörter in wort bezeichneten Adresse speichert. Um anschließend den Adressenregistern werden an die entsprechenden das Datenwort von dem bekannten Adressenwort X- und F-Übersetzer 30 und 32 übertragen, die das zu erhalten, wird die Summe ohne Übertrag vom im Adressenregister enthaltene Wort umsetzen, um Datenspeicher aus der vom Adressenwort bezeich- eine der 64 X-Treiberleitungen und eine der 64 F-Treineten Speicherstelle gelesen, und das Adressenwort 15 berleitungen zu erregen. Wenn die im Block 34 darwird mit der Ausleseinformation in einem Dekodierer gestellte Lese-Schreibschaltung Strom führt, gibt zusammengefaßt, der eine weitere Summe ohne sie Stromimpulse mit richtiger Polarität und Größe Übertrag liefert, bei der es sich um das Datenwort an die gewählten X- und F-Treiberleitungen, wodurch handelt. Auf ähnliche Weise wird bei einem bekannten die Lese- und Wiedereinschreibeschritte in einem Datenwort der Adressenspeicher an der vom Daten- 20 Speicherabfragetakt in der richtigen Folge stattwort bezeichneten Stelle abgefragt. Die bereits finden.

gespeicherte Summe ohne Übertrag und das Daten- Die Arbeitsweise eines Ausführungsbeispiels der

wort werden im Dekodierer zusammengefaßt, der Speichervorrichtung nach der Erfindung wird folgend

das Adressenwort abgibt. Ein Vorteil besteht darin, beschrieben. Ein aus zwölf Bits bestehendes binär-

daß, obgleich zwei getrennte Speichervorrichtungen 25 verschlüsseltes Wort wird in das Adressenregister

verwendet werden, sie doch eine gemeinsame Aus- gegeben und an die X- und F-Übersetzer zur Erre-

gangsschaltung haben, so daß eine Duplizierung gung einer einzelnen X- und F-Treiberleitung in

sämtlicher Kreise nicht erforderlich ist. jeder der zwölf Ebenen übertragen. Die Lese-

Eine vorteilhafte Eigenschaft ist dadurch gegeben, Schreibschaltung wird erregt, und an die gewählten

daß, wenn mehrere verschiedene Datenwörter mit 30 X- und F-Treiberleitungen werden Stromimpulse

einem einzigen Adressenwort verbunden werden gelegt, wodurch ein bestimmter Magnetkern in jeder

sollen, eine Speichervorrichtung eine Summe ohne der zwölf Reihen ein Signal mit dem Binärwert

Übertrag enthält, die in Verbindung mit dem Adres- der darin gespeicherten Ziffer, einer »0« 'oder »1«,

senwort das letzte mit jener Adresse verbundene auf der entsprechenden Lese-Leitung erzeugt. Die

Datenwort erzeugt, während die andere Speicher- 35 zwölf Leseleitungen sind an die Eingänge der ent-

vorrichtung verschiedene Summen ohne Übertrag sprechenden Leseverstärker 36 gekoppelt, die ver-

an mehreren Adressenstellen enthält, die in Verbin- stärkte Ausgangssignale der zwölf Bits der aus dem

dung mit den entsprechenden Datenwörtern dasselbe Speicher gelesenen Information liefern. Da zum

Adressenwort erzeugen. Das Umgekehrte ist der Zwecke der Beschreibung angenommen wird, daß

Fall, wenn mehrere verschiedene Adressenwörter 40 der Ausleseschritt die in dem bestimmten Speicher-

mit einem einzigen Datenwort verbunden werden. register gespeicherte Information durch Löschen

Ein Ausführungsbeispiel der Erfindung ist in der der bestimmten Kerne zerstört, muß die Information

Zeichnung dargestellt. In der Zeichnung sind zwei in dieselbe Stelle zurückgeschrieben werden. Dies

Speichervorrichtungen 10 und 12 gezeigt. Sie werden geschieht dadurch, daß die Signalwerte der aus-

als Adressenspeicher und Datenspeicher bezeichnet. 45 gelesenen Information in die zwölf Inhibittreiber 38

Diese Speichervorrichtungen sind einander gleich. gegeben werden. Die Signaldarstellungen des Binär-

Da die inneren Vorgänge kein Gegenstand dieser wertes einer jeden ausgelesenen Ziffer wird an jede

Erfindung sind, wird der innere Aufbau nicht dar- der entsprechenden Inhibitleitungen 24 gegeben, so

gestellt, mit Ausnahme derjenigen Teile, die für das daß, wenn eine »0« geschrieben werden soll, ein

Verständnis der Erfindung vorteilhaft sein können. 50 Inhibitstromimpuls auftritt, um einen der Strom-

Zum Zwecke der Darstellung wird für jede Speicher- impulse auf der bestimmten X- und F-Treiberleitung

Vorrichtung nur jeweils eine einzige Ebene mit der auszugleichen, so daß der bestimmte Kern im Lösch-

Bezugsziffer 14 bzw. 16 angegeben. Jede dieser zustand bleibt, während beim Zurückschreiben einer

Ebenen umfaßt 4096 bistabile Magnetkerne, die »1« kein Inhibitstromimpuls auftritt und die Strom-

nicht dargestellt sind; sie sind in 64 Spalten und 55 impulse auf den bestimmten X- und F-Treiberlei-

64 Zeilen mit einer X-Treiberleitung 18 für jede tungen den gewählten Kern in den Zustand einer

Reihe und einer F-Treiberleitung 20 für jede Spalte binären »1« schalten. Da erfindungsgemäß eine

angeordnet. Einzelne Leseleitungen 22 und Inhibit- Information zu einem bestimmten Zeitpunkt nur

leitungen 24 sind an die Kerne in jeder Ebene induk- aus einer Speichervorrichtung ausgelesen werden

tiv gekoppelt. Eine derartige Ebene sieht die Speiche- 60 kann, haben die beiden Speichervorrichtungen ge-

rung von aus jeweils einem Bit bestehenden Daten meinsame Leseverstärker und Inhibittreiber. Obgleich

an 4096 adressierbaren Stellen vor. Um größere eine neue Information erfindungsgemäß in beide

Speicherungsmöglichkeiten zu erzielen, d.h., um Speichervorrichtungen gleichzeitig eingeschrieben wird,

Wörter zu verarbeiten, die jeweils zwölf Bits haben, da es sich um dieselbe Information handelt, die in

sind weitere elf gleiche Ebenen vorgesehen, die in 65 beide Speichervorrichtungen geschrieben wird, können

Richtung Z verlaufen, d. h. vertikal nach unten. die Inhibittreiber gemeinsam verwendet werden.

Dadurch ergeben sich Zwölfbitspeicherregister an Die Steuerung 40 ist in der Zeichnung gestrichelt

4096 adressierbaren Stellen. angegeben. Das Steuerregister 42 erhält ein aus

zwei Bits bestehendes Steuerwort und dekodiert dieses Wort, um wahlweise ein Signal zur Erregung einer der drei Ausgangsleitungen 46, 48 und 50 zu geben. Das Steuerregister besteht zur Aufnahme des aus zwei Bits bestehenden Steuerwortes aus zwei Stufen und umfaßt logische Mittel zur Erregung einer Ausgangsleitung gemäß drei der vier möglichen binären Kombinationen der beiden Eingangsbits. Die mögliche vierte Kombination bewirkt keine Speicherabfrage. Die ODER-Schaltkreise 52, 54, 56 und 58 sind in ihrer Ausführung allgemein bekannt. Sie liefern einen Signalausgang, wenn einer ihrer Eingänge belegt ist. Der ODER-Schaltkreis 52 erhält Eingänge von den Leitungen 48 und 50; der ODER-Schaltkreis 54 erhält Eingänge von den Leitungen 46 und 50; der ODER-Schaltkreis 56 erhält Eingänge von den Leitungen 46 und 48 und der ODER-Schaltkreis 58 erhält Eingänge von den Leitungen 46 und 50. Die UND-Schaltkreise 60, 62 und 64 haben in bekannter Weise jeweils zwei Eingänge. Diese UND-Schaltkreise liefern Ausgänge, wenn beide Eingänge belegt sind. Jeder UND-Schaltkreis hat den Eingang »i«, der einen Taktimpuls von nicht dargestellten Mitteln her erhält; der zweite Eingang wird von den entsprechenden ODER-Schaltkreisen 52, 54 und 56 gegeben. Obgleich die UND-Schaltkreise 66, 68 und 70 in Blockform angegeben sind, so stellen sie doch in Wirklichkeit zwölf getrennte UND-Schaltkreise mit je zwei Eingängen dar. Jeder der zwölf UND-Schaltkreise 66 erhält den ersten Eingang von der Leitung 46 und den zweiten Eingang von der Datenwortleitung 72, die die zwölf Bits des Datenwortes parallel überträgt. Die UND-Schaltkreise 68 erhalten sämtlich einen ersten Eingang von der Leitung 48 und jeweils einen zweiten Eingang von einem der zwölf Datenwortbits. Die zwölf UND-Schaltkreise 70 erhalten sämtlich den ersten Eingang vom ODER-Schaltkreis 58 und jeweils den zweiten Eingang von einem der zwölf Bits, die auf der Adressenwortleitung 74 übertragen werden.

Der Ausgang des UND-Schaltkreises 60 gibt einen ersten Eingang an jeden der zwölf UND-Schaltkreise 76. Der Ausgang des UND-Schaltkreises 62 legt einen Eingang an den Lese-/Schreibkreis 34 des Datenspeichers, um ihn zu steuern, wenn beide Eingänge zum UND-Tor 62 gegeben sind, während auf ähnliche Weise der Ausgang des UND-Schaltkreises 64 einen Eingang an die Lese-Schreibschaltung 34 des Adressenspeichers gibt, um ihn zu steuern, wenn beide Eingänge zum UND-Tor 64 gegeben sind. Die Ausgänge der zwölf UND-Schaltkreise 66 gelangen zum Adressenregister 26 des Adressenspeichers und über den ODER-Schaltkreis 80 zum Ausgangsregister 78. Wenn die UND-Schaltkreise 66 einen Eingang von der Ausgangsleitung 46 des Steuerregisters erhalten, werden die auf den Datenworteingangsleitungen 72 vorhandenen Datenwörter an die beiden letzteren Register übertragen. Der Ausgang der UND-Schaltkreise 68 führt zum Adressenregister 26 des Adressenspeichers und über das ODER-Tor 84 zum Eingangsregister 82. Wenn die Ausgangsleitung 48 des Steuerregisters erregt ist, werden die Signalwerte der zwölf Bits des Datenwortes auf der Leitung 72 über den UND-Schaltkreis 68 an die Register 26 und 82 übertragen. Die Ausgänge der UND-Schaltkreise 70 führen zum Adressenregister 28 des Datenspeichers und über den ODER-Schaltkreis 84 zum Eingangsregister 82.

Werden die UND-Schaltkreise 70 über den ODER-Schaltkreis 58 von den Ausgangsleitungen 46 oder 50 des Steuerregisters angesteuert, dann werden die zwölf Bits des Adressenwortes, welches auf den Eingangsleitungen 74 des Adressenwortes auftritt, an das Adressenregister 28 des Datenspeichers und an das Eingangsregister 82 übertragen.

Das Eingangsregister 82 kann eine bekannte Ausbildung haben und besteht aus zwölf Stufen zur vorübergehenden Speicherung, wobei jede Stufe einer bestimmten Ziffernstelle des aus zwölf Bits bestehenden Binärwortes entspricht. Die Signalwerte des Inhalts des Eingangsregisters werden an den Dekodierer 86 der Summe ohne Übertrag und an den Kodierer 88 der Summe ohne Übertrag übertragen. Der Dekodierer 86 erhält außerdem Eingänge von den zwölf UND-Schaltkreisen 76, während der Kodierer 88 weitere Eingänge vom Ausgangsregister 78 erhält. Das Ausgangsregister gleicht vorzugsweise dem Eingangsregister 82. Es speichert vorübergehend binärkodierte Wörter, die aus je zwölf Bits bestehen wnd liefert Signalwerte der darin enthaltenen Wörter. Der Kcdierer 88 und Dekodierer 86 sind sich gleich und sie führen die Funktion des Erzeugens der Signalwerte der Summe ohne Übertrag der beiden binären Eingangswörter aus. Die Summenbildung gleicht einer Halbaddition, bei der die binären Werte der entsprechenden Ziffernstellen von zwei binären Zahlen bitweise ohne Rücksicht auf die Überträge aufaddiert werden. Dazu ein Beispiel:

a) 1011

b) 0110

c) 1101 = Summe ohne Übertrag.

Zum Zwecke der Darstellung umfassen der Kodierer und Dekodierer jeweils einen Satz von zwölf Exklusiv-ODER-Schaltkreisen, einen für jede Ziffernstelle der beiden zu summierenden Binärwörter.

Exklusiv-ODER-Schaltkreise sind allgemein bekannt. Sie erzeugen ein Signal, das eine binäre »1« darstellt, wenn einer der beiden Eingänge mit »1« angesteuert wird; sie liefern jedoch kein derartiges Signal, wenn beide Eingänge mit »1« angesteuert werden. Es kann daher gesagt werden, daß, wenn zwei binäre Zahlen zusammengefaßt werden, um die Summe ohne Übertrag zu liefern, diese Summe, wenn sie mit einem der ersten beiden binären Wörter summiert wird, ein Ergebnis erzeugt, welches gleich dem anderen der beiden binären Wörter ist. Verwendet man das vorstehende Beispiel mit denselben Binärzahlen, dann ist die Summe ohne Übertrag von (c) und (a) gleich (b). Auf ähnliche Weise ist die Summe ohne Übertrag von (c) und (b) gleich (a). Es läßt sich daher feststellen, daß die Bildung einer Summe ohne Übertrag von zwei binären Wörtern ein binäres Wort vorsieht, welches die beiden ursprünglichen Wörter so verbindet, daß, wenn eines der ursprünglichen beiden Wörter bekannt ist, das andere ohne weiteres bestimmt werden kann. Es ist auch von Interesse festzustellen, daß sich dieselbe Summe ohne Übertrag ableiten läßt, indem verschiedene Paare von Binärwörtern zusammengefaßt werden. Beispielsweise ergibt sich die Summe ohne Übertrag (c) gleich 1101 aus der binären Addition von 0100 und 1001 oder aus der binären Addition von 1111 und 0010. Weitere Verbindungen zur Erzielung desselben Ergebnisses sind möglich.

7 8

Im allgemeinen gibt es erfindungsgemäß drei mög- aus zwei Bits bestehende Steuerwort und gibt ein

liehe Operationsarten, die im nachstehenden mit Wirksignal in die Leitung 46. Dieses Signal gelangt

A, B und C bezeichnet werden. Neben jeder Opera- über den ODER-Schaltkreis 58 und steuert die

tionsart ist in Klammern die willkürlich zugeord- zwölf UND-Schaltkreise 70 an, so daß die Signal-

nete Kodierung des aus zwei Bits bestehenden 5 werte des Adressenwortes auf der Leitung 74 an das

Steuerwortes angegeben. Unter jeder Operationsart Adressenregister 28 des Datenspeichers und über den

werden die Funktionsschritte aufgeführt, die bei der ODER-Schaltkreis 84 an das Eingangsregister 82

Operation durchgeführt werden. In der Aufteilung übertragen werden können. Auf ähnliche Weise wird

soll die Reihenfolge nicht unbedingt die Folge dieser dasselbe Signal auf der Leitung 46 als Wirksignal

Schritte anzeigen. io an die zwölf UND-Schaltkreise 66 gegeben, so daß

die Signalwerte des Datenwortes auf der Leitung 72

A. Schreiboperation (11): _{an das} Adressenregister 26 des Adressenspeichers

1. Einstellung des Steuerregisters auf 11. und über den ODER-Schaltkreis 80 an das Aus-

2. Übertragung des Adressenwortes zum Adressen- gangsregister 78 übertragen werden können. Dasselbe register des Datenspeichers und zum Eingangs- *5 Ausgangssignal des Steuerregisters gelangt über die register ODER-Schaltkreise 54 und 56 als Wirkeingang zu

3. Übertragung des Datenwortes zum Adressen- Jsn^ UND-Schaltkreisen 62 und 64. Zu einem vorregister des Adressenspeichers und zum Aus- bestimmten Zeitpunkt erhalt der zweite Eingang »« sanss ister ^ zu diesen UND-Schaltkreisen Signale, welche die

. .' , 2o Lese-ZSchreibkreise 34 des Adressen- und Daten-

4. Erregung des Adressenspeichers und Daten- _{speichers 10} bzw. 12 steuern. Dies leitet die Speicherspeichers. ^ abfragetakte der beiden Speicher ein und infolge

5. Bildung der Summe ohne Übertrag des Inhalts der X- und F-Übersetzung des Inhalts der entdes Eingangsregisters (Adressenwort) und des sprechenden Adressenregister wird auf bereits beInhalts des Ausgangsregisters (Datenwort) im ₂₅ schriebene Weise die in einem der 4096 adressier-Kodierer zur Steuerung der Inhibitleitungen. baren Speicherregister gespeicherte Information aus-

B. Auslesen des Adressenspeichers (10): Sß^ und über■die Leseleitungen 22 an die Lese-

verstarker 36 übertragen. Da es sich um eine Schreib-

1. Einstellung des Steuerregisters auf 10. operation handelt, ist die ausgelesene Information

2. Übertragung des Datenwortes zum Adressen- 30 ohne Bedeutung; obgleich verschiedenartige Signale register des Adressenspeichers und zum Ein- an die Leseverstärker gegeben werden, so sind diese gangsregister. Signale verloren, da die zwölf UND-Schaltkreise 76,

3. Erregung des Adressenspeichers. ^{die den} Ausgang der Leseverstärker steuern, nicht

4. Bildung der Summe ohne Übertrag des Wortes angesteuert werden

von den Leseverstärkerausgängen und des Inhalts ³⁵ Weitgehend in Übereinstimmung mit dem Vor-

des Eingangsregisters (Datenwort) im Dekodie- stehenden wird der Inhalt des Eingangsregisters 82,

rer, der das Ergebnis (Adressenwort) an das ^{der in diesem Fal1 das} Adressenwort ist, mit dem

Ausgangsregister überträgt. ^{Inhalt des} Ausgangsregisters 78, bei dem es sich um

, „.,, jo u fh- * j τ u 1* ^das Datenwort handelt, im Kodierer 88 zur Bildung

5. Bildung der Summe ohne Übertrag des Inhalts _{VOQ si lwerten der Summe ohne} übertrag der des Emgangsregisters (Datenwort) und des In- _beiden Wörter zusammengefaßt. Diese Summe wird halts des Ausgangsregisters (Adressenwort) im _{aQ deQ Inhibitkreis 38} ^_{d dann an die InMbit}. Kodierer zur Steuerung der Inhibitleitungen. _{]eitungen 24 sowohl deg Daten}. ^ _{auch deg Adressen}.

C. Auslesen des Datenspeichers (01): speichers übertragen. Während des Löschschrittes -i r- ± 11 j cu. · * c n-, 45 des Speicherabfragetaktes wird die Information in

1. Einstellung des Steuerregisters auf 01. äiesäbea bereits gewählten Speicherregister geschrie-

2. Übertragung des Adressenwortes auf das Adres- _{beru und d}i_{e an d}j_e entsprechenden Speicher gegebenen senregister des Datenspeichers und auf das Inhibitleitungssignale steuern das Einschreiben einer Eingangsregister. binären »1« oder »0« in jeder entsprechenden Stufe

3. Erregung des Datenspeichers. ■ 50 dieser Speicherregister. Auf diese Weise wird die

4. Bildung der Summe ohne Übertrag des Wortes Summe ohne Übertrag des Datenwortes und Adressenvon den Leseverstärkern und des Inhalts des wortes in dem Adressenspeicher an der vom Daten-Eingangsregisters (Adressenwort) im Dekodierer wort bezeichneten Stelle und im Datenspeicher in und Übertragung des Ergebnisses (Datenwort) der vom Adressenwort gekennzeichneten Adresse an das Ausgangsregister. - 55 gespeichert.

5. Bildung der Summe ohne Übertrag des Inhalts ^Die Operation des Auslesens des Adressenspeichers des Eingangsregisters (Adressenwort) und des ™^{rd durch den} Empfang des Steuerwortes 10 vom Inhalts des Ausgangsregisters (Datenwort) im Steuerre_glster eingeleitet. Es wird angenommen daß Kodierer zur Steuerung der Inhibitleitungen. fⁿ. ^{aus zwölf} Bits bestehendes Datenwort auf der

60 Leitung 72 vorhanden ist. Bei der Übersetzung des

An Hand der Figur wird nun angenommen, daß Steuerwortes gibt das Steuerregister ein Steuersignal

das Steuerwort 11 von äußeren nicht dargestellten an die Leitung 48, welche die zwölf UND-Schalt-

Mitteln in das Steuerregister 42 gebracht wird. Weiter- kreise 68 ansteuert, damit das Datenwort an das

hin wird angenommen, daß von äußeren nicht dar- Adressenregister 26 des Adressenspeichers und an

gestellten Mitteln ein aus zwölf Bits bestehendes 65 das Eingangsregister 82 übertragen werden kann.

Datenwort in die Leitung 72 und ein Adressenwort Darüber hinaus gelangt das Signal von der Leitung 48

aus zwölf Bits in die Leitung 74 gegeben wird. Die über den ODER-Schaltkreis 56 und macht den

innere Schaltung des Steuerregisters übersetzt das UND-Schaltkreis 64 wirksam. Dieser UND-Schalt-

Claims (1)

1. 9 10

   kreis liefert ein Signal, das die Lese-Schreibschaltung sich um das Datenwort, das mit dem bestimmten des Adressenspeichers steuert, wenn am Eingang »f« Adressenwort verbunden ist und an das Ausgangsem Signal auftritt. Das Signal von der Leitung 48 register übertragen wird; von hier gelangt es als gelangt auch über den ODER-Schaltkreis 52 und Ausgang zum Nutzgerät und als Eingang zum Kosteuert einen Eingang des UND-Schaltkreises 60 mit 5 dierer. Dieser faßt es mit dem Adressenwort vom einem Wirksignal an, der zum geeigneten Zeitpunkt Eingangsregister zusammen, um die Summe ohne außerdem ein Signal am Eingang»/« zur Bildung Übertrag zur Steuerung der Inhibitleitungen zu eines Ausgangssignals erhält, das als Wirkeingang bilden. Während des Löschschrittes des Datenan die zwölf UND-Schaltkreise 76 gelegt wird. Die Speicherabfragetaktes wird auf Grund der Inhibit-Einleitung des Adressenspeicherabfragetaktes führt io leitungen die bereits ausgelesene Summe ohne Überdazu, daß die Information, die in der vom Inhalt trag in derselben Stelle, aus der sie ausgelesen wurde, des Adressenregisters des Adressenspeichers, d. h. gelöscht. Wenn ein bestimmtes Adressenwort bekannt von dem Datenwort, bezeichneten Stelle gespeichert ist, kann auf diese Weise das zugehörige Datenwort ist, ausgelesen wird und einen Emgang zu den zwölf bestimmt werden.

   Leseverstärkern 36 bildet. Der Ausgang dieser Lese- 15 Obgleich ein erfmdungsgemäßes Ausführungsbeiverstärker führt über die angesteuerten UND-Schalt- spiel in Verbindung mit einer Speichervorrichtung kreise 76 zum Dekodierer 86. Der Dekodierer ver- mit löschendem Auslesevorgang beschrieben wurde, bindet die UND-Schaltkreise mit dem Inhalt des so kann die Erfindung natürlich auch auf eine Spei-Eingangsregisters, d. h. dem Datenwort zur Bildung chervorrichtung mit zerstörungsfreiem Auslesen angeder Summe ohne Übertrag, die dann über den ODER- 20 wandt werden. In letzterem Falle ist bekanntlich Schaltkreis 80 an das Ausgangsregister 78 übertragen während des Auslesevorganges kein Löschschritt wird. Wie bereits beschrieben, entspricht dieser Aus- erforderlich und deshalb braucht die ausgelesene gang nur dem Adressenwort, das bereits mit dem Summe ohne Übertrag nicht umgebildet zu werden. Eingangsdatenwort zusammengefaßt wurde, und die Wenn ein einziges Datenwort mit mehreren ver-Signalwerte dieses Wortes gelangen mit ihrem Aus- 25 schiedenen Adressenwörtern verbunden werden soll, gang zu einem Nutzgerät und zum Kodierer 88. so kann dies durch eine Reihe von Schreiboperationen Der Kodierer faßt das Datenwort vom Eingangs- erreicht werden, während das Datenwort konstant register und das Adressenwort vom Ausgangs- gehalten und das Adressenwort für jede Schreibregister zusammen, um die Summe ohne Übertrag operation geändert wird. Späteres Auslesen und zur Steuerung des Inhibitschaltkreises 38 und der 30 Dekodieren der Datenspeicherinformation aus Adreszugehörigen Inhibitleitungen zu steuern. Diese bewir- sen, die von diesen Adressenwörtern bezeichnet ken wiederum, daß die Summe ohne Übertrag im werden, liefert dasselbe Datenwort, während späteres Adressenspeicher in derselben Adresse eingeschrieben Auslesen und Dekodieren der Adressenspeicherwird, aus der sie ausgelesen wurde. Daraus geht information aus einer von diesem Datenwort behervor, daß ein mit einem bekannten Datenwort 35 zeichneten Stelle das letzte mit diesem Datenwort verbundenes Adressenwort festgestellt werden kann, verbundene Adressenwort liefert. Ähnlich kann ein wenn nur das Datenwort bekannt ist. einziges Adressenwort mit mehreren verschiedenen Die dritte Operation, das Auslesen des Daten- Datenwörtern verbunden werden, indem eine Reihe Speichers, wird durch das Steuerwort 01 vom Steuer- von Schreiboperationen durchgeführt wird, während register eingeleitet, wobei ein aus zwölf Bits be- 40 das Adressenwort konstant gehalten und das Datenstehendes Adressenwort auf der Leitung 74 gegeben wort entsprechend für jede Schreiboperation geändert ist. Die Steuerregisterübersetzung führt zu einem wird. Späteres Auslesen und Dekodieren der Adressen-Steuersignal auf der Leitung 50, das über den ODER- Speicherinformation aus einer von diesen Daten-Schaltkreis 58 die zwölf UND-Schaltkreise 70 an- Wörtern bezeichneten Adresse liefert das einzelne steuert, um das Adressenwort an das Adressen- 45 Adressenwort, während späteres Auslesen und Dekoregister 28 des Datenspeichers und an das Eingangs- dieren der Datenspeicherinformation aus einer vom register 82 zu übertragen. Das Signal von der Lei- Adressenwort bezeichneten Adresse das letzte Datentung 50 gelangt auch über den ODER-Schaltkreis 54 wort liefert, welches mit diesem Adressenwort ver- und steuert einen Eingang des UND-Schaltkreises 62 bunden ist.

   an, der bei Empfang eines Signals zum geeigneten 50 Ohne Abweichung vom Grundgedanken der vorZeitpunkt am Eingang »i« die Lese-Schreibschaltung liegenden Erfindung können natürlich Abänderungen des Datenspeichers steuert. Das Signal von der und Abwandlungen vorgenommen werden.
   Leitung 50 gelangt auch über den ODER-Schaltkreis 52 und steuert einen Eingang des UND-Schaltkreises 60 an, der wiederum einen Eingang der zwölf 55 Patentansprüche:
   UND-Schaltkreise 76 mit einem Wirksignal ansteuert, wenn zum richtigen Zeitpunkt der Emgang »i« 1. Speichereinrichtung mit zwei Informationsangesteuert wird. Während des Leseschrittes des speichern mit beliebigem Zugriff und zugehörigen Speicherabfragetaktes des Datenspeichers wird die Speicheradressenregistern und mit Mitteln zum Information, die in der vom Adressenwort im Adres- 60 Auslesen und Rückschreiben der binärverschlüsselsenregister des Datenspeichers bezeichneten Stelle ten Wörter aus den bzw. in die Speicher, gegespeichert ist, ausgelesen und erscheint auf den kennzeichnet durch eine Schaltung, Leseleitungen und am Eingang zu den Leseverstär- welche die Werte eines Datenwortes mit den kern. Die Information am Ausgang der Leseverstärker Werten eines Adressenwortes so zusammenfaßt, führt über die wirksamen Tore 76 zum Dekodierer, 65 daß die Werte der Summe ohne Übertrag der wo sie mit dem Adressenwort im Eingangsregister Wörter gebildet werden und der Wert der Summe zur Bildung der Summe ohne Übertrag der beiden im einen Speicher (12) an einer vom Adressenwort zusammengefaßt werden. In diesem Fall handelt es bestimmten Adresse und im anderen Speicher (10)

   an einer vom Datenwort bestimmten Adresse in ein und demselben Arbeitsablauf gespeichert wird.

   2. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung die Werte der Summe ohne Übertrag, die in jedem der beiden Speicher (10,12) gespeichert ist, aus einer vom Adressenwort oder vom Datenwort festgelegten Adresse wahlweise aus dem Datenspeicher (12) oder dem Adressenspeicher (10) ausliest und die ausgelesenen Werte mit den Werten des Datenwortes bzw. des Adressenwortes zur Summe ohne Übertrag der beiden Werte zusammenfaßt, welche das Adressenwort bzw. das Datenwort darstellt.

   3. Speichereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß eine Datenwortleitung (72) über eine durch einen Befehl (46) steuerbare UND-Schaltung (66) mit einem Adressenregister (26) des Adressenspeichers (10) und einem Ausgangsregister (78), eine Adressenwortleitung (74) über eine durch denselben Befehl (46) steuerbare UND-Schaltung (70) mit einem Adressenregister (28) des Datenspeichers (12) und einem Eingangsregister (82) sowie das Eingangsregister (82) und das Ausgangsregister (78) mit den Eingängen eines Kodierers (88) verbunden sind, an dessen Ausgang ein Inhibittreiber (38) für beide Speicher (10,12) angeschlossen ist.

   4. Speichereinrichtung nach Anspruch 1 bis 3,' dadurch gekennzeichnet, daß der Eingang des Eingangsregisters (82) über verschiedene, durch unterschiedliche Befehle (48, 50) steuerbare UND-Schaltungen (68, 70) sowohl mit der Datenwortleitung (72) wie mit der Adressenwortleitung (74) verbunden ist und ein an die Lese-Leitungen beider Speicher (10,12) angeschlossener Leseverstärker (36) über eine durch jeden der beiden_r Befehle (48,50) steuerbare UND-Schaltung (76)' mit dem Eingang eines Dekodierers (86) verbunden ist, an dessen Ausgang das Ausgangsregister (78) angeschlossen ist.

   5. Speichereinrichtung nach Anspruch 1 bis 4,' dadurch gekennzeichnet, daß die Schreib-/Lese-. kreise (34) beider Speicher (10,12) an durch die verschiedenen Befehle (46, 48, 50) aktivierbare UND-Schaltungen angeschlossen sind, die durch ein Taktgebersignal (ί) gesteuert werden können.

   Hierzu 1 Blatt Zeichnungen

   609 748/278 12.66 © Bundesdruckerei Berlin