DE1225304B - Diffusion process for manufacturing a semiconductor component - Google Patents

Diffusion process for manufacturing a semiconductor component

Info

Publication number
DE1225304B
DE1225304B DET21124A DET0021124A DE1225304B DE 1225304 B DE1225304 B DE 1225304B DE T21124 A DET21124 A DE T21124A DE T0021124 A DET0021124 A DE T0021124A DE 1225304 B DE1225304 B DE 1225304B
Authority
DE
Germany
Prior art keywords
diffusion layer
depth
recess
semiconductor body
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DET21124A
Other languages
German (de)
Other versions
DE1225304C2 (en
Inventor
Dr-Ing Friedrich Wilhe Dehmelt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Priority to DET21124A priority Critical patent/DE1225304B/en
Publication of DE1225304B publication Critical patent/DE1225304B/en
Application granted granted Critical
Publication of DE1225304C2 publication Critical patent/DE1225304C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

BUNDESREPUBLIK DEUTSCHLANDFEDERAL REPUBLIC OF GERMANY

DEUTSCHESGERMAN

PATENTAMTPATENT OFFICE

AUSLEGESCHRIFTEDITORIAL

Int. α.:Int. α .:

HOIlHOIl

Deutsche Kl.: 21g-11/02 German class: 21g -11/02

Nummer: 1225 304Number: 1225 304

Aktenzeichen: T 21124 VIII c/21 gFile number: T 21124 VIII c / 21 g

Anmeldetag: 16. November 1961Filing date: November 16, 1961

Auslegetag: 22. September 1966Opening day: September 22, 1966

Die Erfindung betrifft ein Diffusionsverfahren zum Herstellen eines Halbleiterbauelements mit mehreren Zonen abwechselnden Leitungstyps, insbesondere eines Transistors, bei dem in die eine ebene Oberflächenseite des Halbleiterkörpers vom ersten Leitungstyp eine Vertiefung eingebracht und dann in den Halbleiterkörper auf dieser Oberflächenseite eine Schicht vom zweiten Leitungstyp eindiffundiert wird. Die Erfindung besteht bei einem solchen Verfahren darin, daß in den Boden der ersten Vertiefung eine zweite Vertiefung eingebaut wird, deren Tiefe geringer ist als die Tiefe bzw. Dicke der ersten Diffusionsschicht, daß in die erste Diffusionsschicht vom zweiten Leitungstyp eine weitere Schicht vom ersten Leitungstyp eindiffundiert wird und daß schließlich der Halbleiterkörper planparallel zu der mit Vertiefungen versehenen Oberflächenseite um eine Schichtdicke abgetragen wird, die mindestens gleich der Summe auf der Tiefe der ersten Vertiefung und der Dicke der zweiten Diffusionsschicht ist.The invention relates to a diffusion method for producing a semiconductor component with a plurality of Zones of alternating conductivity type, in particular of a transistor, in which one flat surface side of the semiconductor body of the first conductivity type introduced a recess and then in the A layer of the second conductivity type is diffused into the semiconductor body on this surface side. The invention consists in such a method that in the bottom of the first recess a a second recess is built, the depth of which is less than the depth or thickness of the first diffusion layer, that in the first diffusion layer of the second conductivity type another layer of the first Conduction type is diffused and that finally the semiconductor body is plane-parallel to the one with recesses provided surface side is removed by a layer thickness that is at least equal is the sum of the depth of the first recess and the thickness of the second diffusion layer.

Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß nach diesem Verfahren auch npn-Transistoren aus Germanium hergestellt werden können, die infolge höherer Ladungsträgerbeweglichkeit bessere Hochfrequenzeigenschäften als vergleichbare Siliziumtransistoren haben. Das erfindungsgemäße Verfahren hat weiterhin den Vorteil, daß keine Maskierungstechnik bei der Herstellung diffundierter Transistoren erforderlich ist.A major advantage of the method according to the invention is that, according to this method npn transistors can also be made from germanium, which as a result of higher charge carrier mobility have better high frequency properties than comparable silicon transistors. The method according to the invention also has the advantage that there is no masking technique during manufacture diffused transistors is required.

Es ist bereits bekannt, in einen Halbleiterkörper eine Vertiefung einzubringen und den Halbleiterkörper im Anschluß daran mit einer Diffusionsschicht zu versehen, deren Leitungstyp dem des Halbleiterkörpers ebenfalls entgegengesetzt ist. Bei diesem bekannten Verfahren ist jedoch weder eine zweite Vertiefung mit anschließender Diffusion noch ein Abtragen des Halbleiterkörpers in Übereinstimmung mit der vorliegenden Erfindung vorgesehen.It is already known to make a recess in a semiconductor body and the semiconductor body then to be provided with a diffusion layer, the conductivity type of which is that of the semiconductor body is also opposite. In this known method, however, there is neither a second depression with subsequent diffusion another removal of the semiconductor body in accordance with of the present invention.

Bei der Herstellung eines Transistors empfiehlt es sich, von einem Halbleiterkörper vom ersten Leitungstyp auszugehen, ihn einseitig mit einer Vertiefung zu versehen und auf der Seite der Vertiefung in den Halbleiterkörper eine Diffusionsschicht vom zweiten Leitungstyp einzudiffundieren. Die zweite Diffusionsschicht, die in den Halbleiterkörper nach Fertigstellung der zweiten Vertiefung eindiffundiert wird, soll jedoch den ersten Leitungstyp aufweisen.When producing a transistor, it is advisable to use a semiconductor body of the first conductivity type go out to provide it with a recess on one side and on the side of the recess to diffuse a diffusion layer of the second conductivity type into the semiconductor body. The second Diffusion layer which diffuses into the semiconductor body after completion of the second recess is, however, should have the first type of conduction.

Eine solche Halbleiteranordnung kann nach erfolgter Abtragung auf der Seite der Vertiefungen als Transistor verwendet werden, wenn der ursprüngliche Halbleiterkörper beispielsweise den Leitungstyp der Kollektorzone aufweist und die erste Diffusions-Diffusionsverfahren zum Herstellen eines
Halbleiterbauelementes
Such a semiconductor arrangement can be used as a transistor after it has been removed on the side of the depressions if the original semiconductor body has, for example, the conductivity type of the collector zone and the first diffusion-diffusion process is used to produce a
Semiconductor component

Anmelder:
Telefunken
Applicant:
Telefunken

Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3
Patentverwertungsgesellschaft mb H.,
Ulm / Danube, Elisabethenstr. 3

Als Erfinder benannt:Named as inventor:

Dr.-Ing. Friedrich Wilhelm Dehmelt, Ulm/DonauDr.-Ing. Friedrich Wilhelm Dehmelt, Ulm / Danube

schicht als Basiszone und die zweite Diffusionsschicht als Emitterzone verwendet werden.layer can be used as the base zone and the second diffusion layer as the emitter zone.

Der Halbleiter soll, wie bereits ausgeführt, zwar um die Tiefe der ersten Vertiefung und die Dicke der zweiten Diffusionsschicht abgetragen werden, doch soll die Abtragung im allgemeinen nur so weit erfolgen, daß die Abtragungstiefe gleich dem Abstand zwischen der ursprünglichen Halbleiteroberfläche und dem Boden der zweiten Vertiefung ist. Dabei verbleibt im allgemeinen nur derjenige Teil der zweiten Diffusionsschicht, der der zweiten Vertiefung vorgelagert ist, sowie gegebenenfalls kleine Teilstücke der Diffusionsschicht parallel zur Seitenwand der zweiten Vertiefung.As already stated, the semiconductor should increase the depth of the first recess and the thickness of the second diffusion layer are removed, but the removal should generally only take place to the extent that that the ablation depth is equal to the distance between the original semiconductor surface and the bottom of the second recess. In general, only that part of the remains second diffusion layer, which is located in front of the second recess, and possibly small sections of the diffusion layer parallel to the side wall of the second recess.

Die Erfindung soll an einem Ausführungsbeispiel mit Hilfe der F i g. 1 und 2 näher erläutert werden. Als Ausgangsmaterial dient ein η-leitendes Germaniumplättchen 1 von beispielsweise 1 bis 5 Ohm/cm spezifischer Leitfähigkeit und etwa 150 μ Stärke. In dieses Germäniumplättchen 1 wird mittels Photoresistverfahrens ein 7 bis 10 μ tiefes Loch 2 mit einem Durchmesser von etwa 150 μ geätzt. Anschließend wird in einer beispielsweise Gallium oder sonstigen p-leitenden Atmosphäre eine p-leitende Zone 3 in das Germäniumplättchen 1 eindiffundiert, die im Ausführungsbeispiel etwa 8 μ tief ist. Im Anschluß hieran wird zentrisch in dem 150 μ breiten und 8 μ tiefen Loch 1 ein zweites Loch 4 mittels Photoresistverfahrens geätzt, welches etwa einen Durchmesser von 50 bis 60 μ bei einer Tiefe von etwa 4 μ Tiefe hat. Bei dieser 4 μ tiefen Ätzung wird die 8 μ tiefe p-Zone 3 im Bereich eines zweiten, zentrisch im ersten befindlichen Loches um etwa 4 μ verringert. Das ganze Halbleiterplättchen wird nun einer weiteren Diffusion, diesmal mit einem Donatormaterial, beispielsweise Phosphor, unterzogen, und zwar so lange, bis eine η-leitende Zone 5 von ange-The invention is intended to be based on an exemplary embodiment with the aid of FIGS. 1 and 2 are explained in more detail. An η-conductive germanium plate is used as the starting material 1 of, for example, 1 to 5 ohm / cm specific conductivity and about 150 μ thickness. In this germanium plate 1 is made by means of a photoresist method a 7 to 10 μ deep hole 2 with a diameter of about 150 μ is etched. Afterward becomes a p-type in a, for example, gallium or other p-type atmosphere Zone 3 diffused into the Germanium plate 1, which in the exemplary embodiment is about 8 μ deep is. Following this, a second hole 4 is made centrally in the 150 μ wide and 8 μ deep hole 1 etched by means of a photoresist process, which has a diameter of about 50 to 60 μ at a depth about 4 μ deep. With this 4 μ deep etching, the 8 μ deep p-zone 3 is in the area of a second, centered in the first hole is reduced by about 4 μ. The whole die is now subjected to further diffusion, this time with a donor material such as phosphorus, and until an η-conductive zone 5 of connected

609 667/315609 667/315

nähert 2 μ Tiefe erreicht ist. Nachdem dies geschehen ist, wird das zweite zentrische Loch 4 mit einem Schutzlack überzogen und die mit beiden zentrischen Löchern 2 und 4 versehene Oberfläche des Germaniumplättchens 1 abgetragen, beispielsweise abgeschliffen oder abgeätzt, und zwar so weit, daß die am Boden des ersten Loches 2 gebildete n-leitende Zone 5 vollständig abgetragen wird, so daß sich die neu gebildete Oberfläche 6 etwa auf der halben Höhe der Gesamttiefe des zweiten Loches 4 befindet. Wenn die Bohrung des ersten Loches 2 eine Tiefe von 8 μ und die η-leitende Zone 5 eine Tiefe von 2 μ hat, so muß im ganzen etwa 8 + 2 μ = 10 μ tief abgetragen werden. Betrachtet man jetzt die neue Oberfläche 6 dieses Germaniumplättchens, so hat sich eine npn-Struktur innerhalb dieser Oberfläche gebildet.approaching 2 μ depth is reached. After this has been done, the second central hole 4 with a Protective varnish coated and the surface of the germanium plate provided with two central holes 2 and 4 1 removed, for example abraded or etched, to the extent that the am Bottom of the first hole 2 formed n-type zone 5 is completely removed, so that the newly formed surface 6 is located approximately at half the height of the total depth of the second hole 4. If the bore of the first hole 2 has a depth of 8 μ and the η-conductive zone 5 has a depth of 2 μ has, then a total of about 8 + 2 μ = 10 μ deep must be removed. If you look at the new surface now 6 of this germanium plate, an npn structure has formed within this surface.

In F i g. 2 ist noch einmal die nach dem Ausführungsbeispiel des erfindungsgemäßen Verfahrens hergestellte Halbleiteranordnung dargestellt worden. Die in F i g. 1 der Zeichnung verwendeten Bezugszeichen sind entsprechend in F i g. 2 übernommen, und zwar bedeutet 1 das Halbleiterplättchen bzw. gleichzeitig die η-leitende Kollektorzone der Halbleiteranordnung, 3 die p-leitende Basiszone und 5 die n-leitende Emitterzone. 6 ist die abgetragene Oberfläche, die die Schichtenfolge npn aufweist.In Fig. 2 is once again that produced according to the exemplary embodiment of the method according to the invention Semiconductor arrangement has been shown. The in F i g. 1 of the drawing used reference numerals are accordingly in FIG. 2 adopted, namely 1 means the semiconductor wafer or simultaneously the η-conducting collector zone of the semiconductor arrangement, 3 the p-conducting base zone and 5 the n-conducting zone Emitter zone. 6 is the ablated surface, which has the layer sequence npn.

Zusätzlich kann die Halbleiteranordnung nach der Erfindung auf der den Vertiefungen gegenüberliegenden Seite mit einer Kühlplatte versehen werden, die zum Abtransport der Verlustwärme dient. F i g. 3 zeigt ein Ausführungsbeispiel der erfindungsgemäßen Halbleiteranordnung mit einer solchen metallischen Kühlplatte 7.In addition, the semiconductor device according to the invention on the opposite of the depressions Side can be provided with a cooling plate, which serves to dissipate the heat loss. F i g. 3 shows an embodiment of the semiconductor arrangement according to the invention with such a metallic one Cooling plate 7.

Claims (8)

Patentansprüche: 35Claims: 35 1. Diffusionsverfahren zum Herstellen eines Halbleiterbauelements mit mehreren Zonen abwechselnden Leitungstyps, insbesondere eines Transistors, bei dem in die eine ebene Oberflächenseite des Halbleiterkörpers vom ersten Leitungstyp eine Vertiefung eingebracht und dann in den Halbleiterkörper auf dieser Oberflächenseite eine Schicht vom zweiten Leitungstyp eindiffundiert wird, dadurch gekennzeichnet, daß dann in den Boden der ersten Vertiefung eine zweite Vertiefung eingebaut wird, deren Tiefe geringer ist als die Tiefe bzw. Dicke der ersten Diffusionsschicht, daß in die erste Diffusionsschicht vom zweiten Leitungstyp eine weitere Schicht vom ersten Leitungstyp eindiffundiert wird und daß schließlich der Halbleiterkörper planparallel zu der mit Vertiefungen versehenen Oberflächenseite um eine Schichtdicke abgetragen wird, die mindestens gleich der Summe auf der Tiefe der ersten Vertiefung und der Dicke der zweiten Diffusionsschicht ist.1. Diffusion process for manufacturing a semiconductor device with multiple zones alternating Conduction type, in particular of a transistor, in which one flat surface side of the semiconductor body of the first conductivity type introduced a recess and then a layer of the second conductivity type diffuses into the semiconductor body on this surface side is, characterized in that a second recess is then built into the bottom of the first recess, whose depth is less than the depth or thickness of the first diffusion layer that in the first Diffusion layer of the second conductivity type another layer of the first conductivity type diffused and that finally the semiconductor body is plane-parallel to the one provided with depressions Surface side is removed by a layer thickness that is at least equal to the Sum on the depth of the first recess and the thickness of the second diffusion layer. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper den Leitungstyp der Kollektorzone aufweist und daß die erste Diffusionsschicht als Basiszone und der von der zweiten Diffusionsschicht verbleibende Teil als Emitterzone verwendet wird.2. The method according to claim 1, characterized in that the semiconductor body has the conductivity type of the collector zone and that the first diffusion layer as the base zone and that of the second diffusion layer remaining part is used as an emitter zone. 3. Verfahren nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß die Tiefe der ersten Diffusionsschicht 8 μ und die Tiefe der zweiten Diffusionsschicht 2 μ betragen.3. The method according to any one of claims 1 and 2, characterized in that the depth of the first diffusion layer 8 μ and the depth of the second diffusion layer 2 μ. 4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Tiefe der ersten Bohrung 10 μ und die Tiefe der zweiten Bohrung 4 μ betragen.4. The method according to any one of claims 1 to 3, characterized in that the depth of the first hole 10 μ and the depth of the second hole 4 μ. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Diffusionsschicht durch p-Störstellen und die zweite Diffusionsschicht durch n-Störstellen hergestellt werden.5. The method according to any one of claims 1 to 4, characterized in that the first diffusion layer produced by p-type impurities and the second diffusion layer by n-type impurities will. 6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die erste Diffusionsschicht durch n-Störstellen und die zweite Diffusionsschicht durch p-Störstellen hergestellt werden.6. The method according to any one of claims 1 to 4, characterized in that the first diffusion layer by n-type impurities and the second diffusion layer by p-type impurities will. 7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Durchmesser der ersten Vertiefung 150 μ und der Durchmesser der zweiten Vertiefung 50 μ betragen. 7. The method according to any one of the preceding claims, characterized in that the The diameter of the first recess 150 μ and the diameter of the second recess 50 μ. 8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Halbleiterkörper auf der den Vertiefungen gegenüberliegenden Seite mit einer Kühlplatte versehen wird.8. The method according to any one of the preceding claims, characterized in that the The semiconductor body is provided with a cooling plate on the side opposite the depressions will. In Betracht gezogene Druckschriften:Considered publications: Deutsche Auslegeschriften Nr. 1 097 571,
024 640;
German Auslegeschrift No. 1 097 571,
024 640;
USA.-Patentschrift Nr. 2 967 344;U.S. Patent No. 2,967,344; britische Patentschrift Nr. 874 349;British Patent No. 874,349; IRE Wescon Convention Record, Part 3 — Electron Devices, 1959, S. 37 bis 42.IRE Wescon Convention Record, Part 3 - Electron Devices, 1959, pp. 37 to 42. Hierzu 1 Blatt Zeichnungen1 sheet of drawings 609 667/315 9.66 © Bundesdruckerei Berlin609 667/315 9.66 © Bundesdruckerei Berlin
DET21124A 1961-11-16 1961-11-16 Diffusion process for manufacturing a semiconductor component Granted DE1225304B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DET21124A DE1225304B (en) 1961-11-16 1961-11-16 Diffusion process for manufacturing a semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET21124A DE1225304B (en) 1961-11-16 1961-11-16 Diffusion process for manufacturing a semiconductor component

Publications (2)

Publication Number Publication Date
DE1225304B true DE1225304B (en) 1966-09-22
DE1225304C2 DE1225304C2 (en) 1967-04-20

Family

ID=7549976

Family Applications (1)

Application Number Title Priority Date Filing Date
DET21124A Granted DE1225304B (en) 1961-11-16 1961-11-16 Diffusion process for manufacturing a semiconductor component

Country Status (1)

Country Link
DE (1) DE1225304B (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1024640B (en) * 1953-07-22 1958-02-20 Int Standard Electric Corp Process for the production of crystallodes
US2967344A (en) * 1958-02-14 1961-01-10 Rca Corp Semiconductor devices
DE1097571B (en) * 1959-04-13 1961-01-19 Shockley Transistor Corp Flat transistor with three zones of alternating conductivity type
GB874349A (en) * 1957-08-12 1961-08-02 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1024640B (en) * 1953-07-22 1958-02-20 Int Standard Electric Corp Process for the production of crystallodes
GB874349A (en) * 1957-08-12 1961-08-02 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US2967344A (en) * 1958-02-14 1961-01-10 Rca Corp Semiconductor devices
DE1097571B (en) * 1959-04-13 1961-01-19 Shockley Transistor Corp Flat transistor with three zones of alternating conductivity type

Also Published As

Publication number Publication date
DE1225304C2 (en) 1967-04-20

Similar Documents

Publication Publication Date Title
DE1614283C3 (en) Method for manufacturing a semiconductor device
DE2238450C3 (en) Method for manufacturing an integrated semiconductor device
DE2928923C2 (en)
DE1282196B (en) Semiconductor component with a protection device for its pn transitions
DE1959895A1 (en) Method for manufacturing a semiconductor device
DE2633714C2 (en) Integrated semiconductor circuit arrangement with a bipolar transistor and method for its production
DE2633324C2 (en) Process for the production of semiconductor components with high reverse voltage loading capacity
DE1464525C3 (en) Method for producing a semiconductor component with field effect
DE1225766B (en) Process for the production of diffused junctions in semiconductor bodies
DE1225304B (en) Diffusion process for manufacturing a semiconductor component
DE1218618B (en) Diffusion process for manufacturing a transistor
DE1514656A1 (en) Method for manufacturing semiconductor bodies
DE1514939C3 (en) Method for manufacturing a semiconductor device
DE1464226B2 (en) PROCESS FOR PRODUCING ELECTRICALLY UNSYMMETRICALLY CONDUCTIVE SEMICONDUCTOR ARRANGEMENTS
DE1564923A1 (en) Process for the production of semiconductor devices
DE1292760C2 (en) METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT
DE1514928A1 (en) Process for the production of several semiconductor components
DE1514865C (en) Method for manufacturing a semiconductor device
DE1764552C3 (en) Method for producing a semiconductor device with a Zener diode
DE1769271A1 (en) Method for producing a solid-state circuit
DE1789171C2 (en) Method for manufacturing a semiconductor device
DE2711657C2 (en) Planar diffusion process with at least two successive diffusion processes
DE2133980A1 (en) A method of manufacturing a semiconductor device and a semiconductor device manufactured by this method
DE1232269B (en) Diffusion process for manufacturing a semiconductor component with emitter, base and collector zones
DE2011701A1 (en) Lateral transistor