DE1134667T1 - UART-Taktaufwecksequenz - Google Patents
UART-TaktaufwecksequenzInfo
- Publication number
- DE1134667T1 DE1134667T1 DE1134667T DE00308833T DE1134667T1 DE 1134667 T1 DE1134667 T1 DE 1134667T1 DE 1134667 T DE1134667 T DE 1134667T DE 00308833 T DE00308833 T DE 00308833T DE 1134667 T1 DE1134667 T1 DE 1134667T1
- Authority
- DE
- Germany
- Prior art keywords
- interrupt
- clock
- integrated circuit
- counter
- clock generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims 2
- 230000002618 waking effect Effects 0.000 claims 2
- 230000005540 biological transmission Effects 0.000 claims 1
- 244000309464 bull Species 0.000 claims 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microcomputers (AREA)
- Electric Clocks (AREA)
Claims (12)
1. Integrierter UART-Schaltkreis, mit
einem Taktgeber (32), der einen Schlafmodus hat;
einem Zähler (38), der an einen Ausgang (36) des
Taktgebers (32) angeschlossen ist;
einem Zähler (38), der an einen Ausgang (36) des
Taktgebers (32) angeschlossen ist;
einer Unterbrechungsleitung (40), die an einen Ausgang des Zählers (38) angeschlossen ist;
einem Unterbrechungsregister.
einem Unterbrechungsregister.
2. Integrierter Schaltkreis nach Anspruch 1, wobei das Unterbrechungsregister keinen zugewiesenen Unterbrechungscode
für ein Aufwachen des Taktgebers (32) hat.
3. Integrierter Schaltkreis nach Anspruch 1, wobei das Unterbrechungsregister ausschließlich Nullen aufweist,
wenn es keinen zugewiesenen Unterbrechungscode hat.
4. Integrierter Schaltkreis nach Anspruch 1, wobei der Zähler (38) ein Acht-Bit-Zähler ist.
5. Integrierter Schaltkreis nach Anspruch 1, der ferner eine Schlafschaltung umfaßt, um den Taktgeber (32)
in Schlaf zu versetzen.
in Schlaf zu versetzen.
'&Ggr;&igr;
DE/EP 1 1 34 667 T1
6. Integrierter Schaltkreis nach Anspruch 1, wobei die
Unterbrechungsleitung (40) an eine Unterbrechungsleitung eines PCI-Bus (28) gekoppelt ist.
7. Verfahren zum Betrieb eines integrierten UART-Schaltkreises umfassend,
das Starten eines Taktgebers (32) in dem integrierten Schaltkreis;
das Zählen der Ausgabe von Taktgeberzyklen durch den Taktgeber (32);
das Generieren eines Unterbrechungssignals, wenn eine vorher festgelegte Anzahl von Taktgeberzyklen
erreicht ist;
das Bestimmen, daß der Taktgeber (32) stabil ist als Antwort auf das Unterbrechungssignal und
das Beginnen des Betriebs des integrierten Schaltkreises.
8. Verfahren nach Anspruch 7, das ferner umfaßt, keinen zugewiesenen Unterbrechungscode mit dem
Unterbrechungssignal bereitzustellen;
als Antwort auf das Unterbrechungssignal mit keinem zugewiesenem Unterbrechungscode zu bestimmen, daß
die Unterbrechung anzeigt, daß der Taktgeber (32) stabil ist.
9. Verfahren nach Anspruch 8, wobei ein Unterbrechungsregister ausschließlich Nullen aufweist, wenn es
nicht einen zugewiesenen Unterbrechungscode hat.
10. Verfahren nach Anspruch 7, das ferner umfaßt,
den Taktgeber (32) nur in Schlaf zu versetzen, wenn keine Unterbrechungen anstehen; und
T :\Schriftveri:ehr\41971. a. doc
• · 3 ♦ · ·
einen Zähler (38) auf Null zu setzen, wenn der Taktgeber (32) in Schlaf versetzt wird.
11. Verfahren nach Anspruch 7, wobei der integrierte Schaltkreis ein UART ist und dieser ferner umfaßt,
die übertragung und den Empfang von Daten durch den UART nach der Generierung der Unterbrechung zu beginnen.
12. Integrierte Schaltung mit
einem Taktgeber (32) mit Schlafmodus; einem Zähler (38), der an einen Ausgang (36) des
Taktgebers (32) angeschlossen ist; eine Unterbrechungsleitung, die an einen Ausgang des
Zählers (38) angeschlossen ist;
ein Unterbrechungsregister ohne einen Unterbrechungscode für ein Aufwachen des Taktgebers (32).
ein Unterbrechungsregister ohne einen Unterbrechungscode für ein Aufwachen des Taktgebers (32).
T:*Schriftverkehr\41971. a. doc
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/528,090 US6754839B1 (en) | 2000-03-17 | 2000-03-17 | UART clock wake-up sequence |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1134667T1 true DE1134667T1 (de) | 2002-04-18 |
Family
ID=24104224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1134667T Pending DE1134667T1 (de) | 2000-03-17 | 2000-10-06 | UART-Taktaufwecksequenz |
Country Status (6)
Country | Link |
---|---|
US (1) | US6754839B1 (de) |
EP (1) | EP1134667A3 (de) |
KR (1) | KR20010091867A (de) |
DE (1) | DE1134667T1 (de) |
HK (1) | HK1039814A1 (de) |
TW (1) | TW514790B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2830956A1 (fr) * | 2001-10-15 | 2003-04-18 | St Microelectronics Sa | Recepteur de donnees asynchrones comprenant des moyens de basculement en un mode veille |
US9626683B2 (en) * | 2005-05-20 | 2017-04-18 | Anchorfree, Inc. | Method and system for advanced messaging |
US8054144B2 (en) * | 2008-07-02 | 2011-11-08 | Atmel Corporation | Mode switching RC network |
JP5734057B2 (ja) * | 2010-05-21 | 2015-06-10 | ルネサスエレクトロニクス株式会社 | マイクロコントローラ及びその制御方法 |
US9772650B2 (en) * | 2015-12-29 | 2017-09-26 | Western Digital Technologies, Inc. | Solving unstable universal asynchronous receive transmit (UART) communication between a power manager and a universal serial bus (USB)-bridge device |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4262222A (en) * | 1978-12-11 | 1981-04-14 | Honeywell Inc. | Interruptable signal generator |
JPS6380123A (ja) | 1986-09-19 | 1988-04-11 | Matsushita Electric Ind Co Ltd | 停電バツクアツプ回路 |
US4956618A (en) * | 1989-04-07 | 1990-09-11 | Vlsi Technology, Inc. | Start-up circuit for low power MOS crystal oscillator |
US5243637A (en) * | 1989-05-31 | 1993-09-07 | Texas Instruments Incorporated | Apparatus and method for assuring stable clock generator during oscillator start-up |
JP3003968B2 (ja) | 1991-05-01 | 2000-01-31 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 割込み処理プログラム選択装置及び処理方法 |
US5682508A (en) * | 1995-03-23 | 1997-10-28 | Onset Computer Corporation | UART protocol that provides predictable delay for communication between computers of disparate ability |
US6310922B1 (en) * | 1995-12-12 | 2001-10-30 | Thomson Consumer Electronics, Inc. | Method and apparatus for generating variable rate synchronization signals |
US5848281A (en) | 1996-07-23 | 1998-12-08 | Smalley; Kenneth George | Method and apparatus for powder management in a multifunction controller with an embedded microprocessor |
US5903601A (en) * | 1996-12-17 | 1999-05-11 | Texas Instruments Incorporated | Power reduction for UART applications in standby mode |
US6167078A (en) * | 1998-03-30 | 2000-12-26 | Motorola | Conservation of power in a serial modem |
US6195715B1 (en) * | 1998-11-13 | 2001-02-27 | Creative Technology Ltd. | Interrupt control for multiple programs communicating with a common interrupt by associating programs to GP registers, defining interrupt register, polling GP registers, and invoking callback routine associated with defined interrupt register |
-
2000
- 2000-03-17 US US09/528,090 patent/US6754839B1/en not_active Expired - Lifetime
- 2000-10-06 EP EP00308833A patent/EP1134667A3/de not_active Withdrawn
- 2000-10-06 DE DE1134667T patent/DE1134667T1/de active Pending
- 2000-10-09 TW TW089121115A patent/TW514790B/zh not_active IP Right Cessation
- 2000-10-23 KR KR1020000062333A patent/KR20010091867A/ko not_active Application Discontinuation
-
2002
- 2002-02-22 HK HK02101348.5A patent/HK1039814A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US6754839B1 (en) | 2004-06-22 |
HK1039814A1 (zh) | 2002-05-10 |
EP1134667A2 (de) | 2001-09-19 |
EP1134667A3 (de) | 2004-03-10 |
TW514790B (en) | 2002-12-21 |
KR20010091867A (ko) | 2001-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1134667T1 (de) | UART-Taktaufwecksequenz | |
CN111327333B (zh) | 解码电路 | |
DE69919426T2 (de) | Verfahren zur seriellen Datenübertragung und synchrone und serielle Busschnittstelle zur Durchführung dieses Verfahrens | |
CA1120622A (en) | Single frequency tone receiver | |
CA2042682A1 (en) | Over-current detector circuit for an enhanced subscriber line interface | |
CN110347236A (zh) | 一种低功耗触摸按键控制器 | |
US4554445A (en) | Digital pulse stretcher | |
US4656460A (en) | D/A converter | |
FI922858A (fi) | Styrning av en bussfoerbindelse | |
SU1670789A1 (ru) | Делитель частоты следовани импульсов с дробным коэффициентом делени | |
SU361519A1 (ru) | Йснсоюзная | |
SU1679625A1 (ru) | Счетное устройство | |
SU1185600A1 (ru) | Управляемый делитель частоты | |
SU1485385A1 (ru) | Преобразователь длительности импульсов | |
SU1368957A1 (ru) | Устройство дл формировани последовательностей импульсов | |
DE4341008A1 (de) | Beschreibung eines programmierbaren Telefonkontrollgerätes | |
SU1622927A1 (ru) | Устройство дл формировани последовательностей импульсов | |
CN116015295A (zh) | 一种数模转换器的时序发生方法、***、设备及存储介质 | |
SU1336004A1 (ru) | Устройство дл обслуживани запросов | |
SU1238053A2 (ru) | Устройство дл ввода информации | |
FR2426284A1 (fr) | Dispositif d'introduction de donnees dans un decompteur de temps | |
SU1677854A1 (ru) | Селектор импульсов по длительности | |
SU849471A1 (ru) | Дискриминатор частоты следовани иМпульСОВ | |
SU1265981A1 (ru) | Устройство дл выделени импульсов | |
SU1157662A1 (ru) | Генератор импульсных последовательностей |