DE112021004417T5

DE112021004417T5 - Anzeigepanel und anzeigevorrichtung

Info

Publication number: DE112021004417T5
Application number: DE112021004417.6T
Authority: DE
Inventors: Miao Wang; Yunsheng XIAO; Jingwen Zhang
Original assignee: BOE Technology Group Co Ltd; Chengdu BOE Optoelectronics Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Chengdu BOE Optoelectronics Technology Co Ltd
Priority date: 2021-04-29
Filing date: 2021-04-29
Publication date: 2023-06-07
Also published as: CN115836597A; WO2022226882A1; US20230354642A1

Abstract

Ein Anzeigepanel und eine Anzeigevorrichtung beziehen auf das Gebiet der Anzeigetechnik. In der vorliegende Anmeldung ist eine Mehrzahl von Subpixeln auf dem Substrat versehen, wobei jedes Subpixel einen Kompensationstransistor, einen Antriebstransistor, einen Speicherkondensator und eine erste Initialisierungssignalleitung umfasst, wobei ein erstes aktives Muster des Kompensationstransistors einen ersten aktiven Abschnitt, einen zweiten aktiven Abschnitt und einen dritten aktiven Abschnitt umfasst, die nacheinander verbunden sind, wobei sich der zweite aktive Abschnitt entlang einer ersten Richtung erstreckt und die Erstreckungsrichtungen des ersten aktiven Abschnitts und des dritten aktiven Abschnitts jeweils die erste Richtung schneiden; wobei sich die erste Initialisierungssignalleitung entlang der ersten Richtung erstreckt, und eine orthographische Projektion der ersten Initialisierungssignalleitung auf dem Substrat mit einer orthographischen Projektion des zweiten aktiven Abschnitts auf dem Substrat überlappt. Eine Kopplungskondensator wird direktes durch Überlappen der ersten Initialisierungssignalleitung mit dem ersten aktiven Muster gebildet.

Description

Technisches Gebiet
Die vorliegende Anmeldung bezieht sich auf das Gebiet der Anzeigetechnik, und insbesondere auf ein Anzeigepanel und eine Anzeigevorrichtung.
Stand der Technik
Mit einer kontinuierlichen Entwicklung der Anzeigetechnologie werden immer höhere Anforderungen an Anzeigevorrichtungen gestellt. Während ein visuelles Erlebnis mit größerer und höherer Auflösung angestrebt wird, wird auch auf Probleme wie Stabilität und Gleichmäßigkeit der Anzeigehelligkeit der Anzeigevorrichtung bei der Anzeige geachtet.
Offenbarung der Erfindung
Einige Ausführungsformen der vorliegenden Offenbarung stellen die folgenden technischen Lösungen bereit:

In einem ersten Aspekt wird ein Anzeigepanel bereitgestellt, das ein Substrat und eine Mehrzahl von Subpixeln umfasst, die auf dem Substrat angeordnet sind; wobei jedes der Subpixel einen Kompensationstransistor, einen Antriebstransistor, einen Speicherkondensator und eine erste Initialisierungssignalleitung umfasst; wobei ein erster Pol des Kompensationstransistors mit einem zweiten Pol des Antriebstransistors verbunden ist, und ein zweiter Pol des Kompensationstransistors jeweils mit einem Gate des Antriebstransistors und mit einer ersten Polplatte des Speicherkondensators verbunden ist;
wobei ein erstes aktives Muster des Kompensationstransistors einen ersten aktiven Abschnitt, einen zweiten aktiven Abschnitt und einen dritten aktiven Abschnitt umfasst, die nacheinander verbunden sind, wobei sich der zweite aktive Abschnitt entlang einer ersten Richtung erstreckt und die Erstreckungsrichtungen des ersten aktiven Abschnitts und des dritten aktiven Abschnitts jeweils die erste Richtung schneiden;
wobei sich die erste Initialisierungssignalleitung entlang der ersten Richtung erstreckt, und eine orthographische Projektion der ersten Initialisierungssignalleitung auf dem Substrat mit einer orthographischen Projektion des zweiten aktiven Abschnitts auf dem Substrat überlappt.

In einem zweiten Aspekt wird eine Anzeigevorrichtung bereitgestellt, die das oben erwähnte Anzeigepanel umfasst.
Die obige Beschreibung stellt nur einen Überblick über die technische Lösung der vorliegenden Offenbarung dar. Um die technischen Mittel der vorliegenden Offenbarung für eine Umsetzung gemäß dem Inhalt der Beschreibung besser zu verstehen, und um die obigen und weiteren Zwecke, Merkmale und Vorteile der vorliegenden Offenbarung offensichtlicher und verständlicher zu machen, werden die spezifischen Ausführungsformen der vorliegenden Offenbarung unten aufgezählt.
Figurenliste
Um die Ausführungsformen der vorliegenden Anmeldung oder die technischen Lösungen des Standes der Technik klarer darzustellen, werden im Folgenden kurz die Zeichnungen vorgestellt, die bei der Beschreibung der Ausführungsformen oder des Standes der Technik verwendet werden müssen. Offensichtlich stellen die beigefügten Zeichnungen in die folgende Beschreibung einige Ausführungsformen der vorliegenden Anmeldung dar. Fachleute können auch andere Zeichnungen basierend auf diesen Zeichnungen ohne kreativeArbeit erhalten.

1 zeigt schematisch eine schematische Strukturdarstellung eines Anzeigepanels im Stand der Technik ;
2 zeigt schematisch eine schematische Strukturdarstellung eines Anzeigepanels gemäß einer Ausführungsform der vorliegenden Anmeldung;
Fig . 3 zeigt schematisch eine Schnittansicht des in 2 gezeigten Anzeigepanels entlang Schnitt AA';
4 zeigt schematisch eine schematische Strukturdarstellung einer aktiven Schicht in dem Anzeigepanel gemäß der Ausführungsform der vorliegenden Anmeldung;
5 zeigt schematisch eine schematische Strukturdarstellung einer aktiven Schicht und einer ersten Gate-Schicht in dem Anzeigepanel gemäß der Ausführungsform der vorliegenden Anmeldung;
6 zeigt schematisch eine schematische Strukturdarstellung einer aktiven Schicht, einer ersten Gate-Schicht und einer zweiten Gate-Schicht in dem Anzeigepanel gemäß der Ausführungsform der vorliegenden Anmeldung;
7 zeigt schematisch eine schematische Strukturdarstellung der aktiven Schicht, der ersten Gate-Schicht, der zweiten Gate-Schicht und einzelner Durchgangslöcher in dem Anzeigepanel gemäß der Ausführungsform der vorliegenden Anmeldung;
8 zeigt schematisch eine schematische Strukturdarstellung einer Source-Drain-Elektrodenschicht in dem Anzeigepanel gemäß der Ausführungsform der vorliegenden Anmeldung;
9 zeigt schematisch ein Ersatzschaltbild für jedes Subpixel in dem Anzeigepanel gemäß der Ausführungsform der vorliegenden Anmeldung entspricht;
10 zeigt schematisch ein Antriebszeitdiagramm für die in 9 gezeigte Schaltung.

Ausführungsformen der Erfindung
Um die Zwecke, die technischen Lösungen und Vorteile der Ausführungsformen der vorliegenden Anmeldung klarer zu machen, werden die technischen Lösungen in den Ausführungsformen der vorliegenden Anmeldung nachstehend in Verbindung mit den Zeichnungen in den Ausführungsformen der vorliegenden Anmeldung klar und vollständig beschrieben. Offensichtlich sind die beschriebenen Ausführungsformen ein Teil der Ausführungsformen dieser Anmeldung, nicht alle Ausführungsformen. Basierend auf den Ausführungsformen in dieser Anmeldung fallen alle anderen Ausführungsformen, die von Durchschnittsfachleuten ohne kreative Bemühungen erlangt werden, in den Schutzumfang dieser Anmeldung.
Im Stand der Technik, wie in 1 gezeigt, umfasst jedes Subpixel in dem Anzeigepanel einen Kompensationstransistor T1, eine erste Initialisierungssignalleitung 12, eine zweite Initialisierungssignalleitung 13, eine Rücksetzsignalleitung 14, eine Gateleitung 15, eine Lichtemissionssteuersignalleitung 16,.eine erste Versorgungssignalleitung 17 und eine Datenleitung 18. Dabei umfasst ein aktives Muster des Kompensationstransistors T1 einen ersten aktiven Abschnitt, der entlang der Zeilenrichtung angeordnet ist, und einen zweiten aktiven Abschnitt, der entlang der Spaltenrichtung angeordnet ist. Das heißt, das aktive Muster des Kompensationstransistors T1 ist in einer „L“-Form verteilt. Auf der zweiten Gate-Schicht, auf der sich die erste Initialisierungssignalleitung 12 befindet, ist auch ein Verbindungsabschnitt 11 vorgesehen, mit dem die erste Versorgungssignalleitung 17 durch ein Durchgangsloch verbunden ist, das die dielektrische Zwischenschicht durchdringt. Die Ecken des ersten aktiven Abschnitts und des zweiten aktiven Abschnitts des Kompensationstransistors T1 überlappen mit dem Verbindungsabschnitt 11, um einen Kopplungskondensator zu bilden.
Da jedoch zusätzlich der mit der ersten Versorgungssignalleitung 17 verbundene Verbindungsabschnitt 11 auf der zweiten Gateschicht angeordnet werden muss, um einen Kopplungskondensator durch Überlappen des Verbindungsabschnitts 11 mit dem aktiven Muster des Kompensationstransistors T1 zu bilden, ist die räumliche Anordnung der Schaltung jedes Subpixels relativ kompliziert, so dass die Anordnung der Schaltung jedes Subpixels einen relativ großen Raum einnimmt, was das Öffnungsverhältnis jedes Subpixels verringert.
Jedoch umfasst in einer Ausführungsform der vorliegenden Anmeldung durch Ändern des ersten aktiven Musters des Kompensationstransistors das erste aktive Muster einen ersten aktiven Abschnitt, einen zweiten aktiven Abschnitt und einen dritten aktiven Abschnitt, die nacheinander verbunden sind. Dabei erstreckt sich der zweite aktive Abschnitt entlang einer ersten Richtung und die Erstreckungsrichtungen des ersten aktiven Abschnitts und des dritten aktiven Abschnitts jeweils die erste Richtung schneiden. Zusätzlich überlappt eine orthographische Projektion der ersten Initialisierungssignalleitung auf dem Substrat mit einer orthographischen Projektion des zweiten aktiven Abschnitts auf dem Substrat. Ein Kopplungskondensator wird direkt durch Überlappung der ersten Initialisierungssignalleitung mit dem ersten aktiven Muster des Kompensationstransistors gebildet. Dabei ist kein zusätzlicher Verbindungsabschnitt 11 erforderlich. Durch Optimieren des Designs der Schaltung des Subpixel ist die räumliche Anordnung der Schaltung jedes Subpixels relativ einfach. Dementsprechend wird der durch die Anordnung der Schaltung jedes Subpixels eingenommene Platz eingespart, wodurch das Öffnungsverhältnis jedes Subpixels erhöht wird.
2 zeigt schematisch eine schematische Strukturdarstellung eines Anzeigepanels gemäß einer Ausführungsform der vorliegenden Anmeldung. Fig . 3 zeigt schematisch eine Schnittansicht des in 2 gezeigten Anzeigepanels entlang Schnitt AA'. 4 zeigt schematisch eine schematische Strukturdarstellung einer aktiven Schicht in dem Anzeigepanel gemäß der Ausführungsform der vorliegenden Anmeldung.
Die Ausführungsform der vorliegenden Anmeldung offenbart ein Anzeigepanel, das ein Substrat 10 und eine Mehrzahl von Subpixeln 20 umfasst, die auf dem Substrat 10 angeordnet sind, wobei jedes der Subpixel 20 einen Kompensationstransistor T1, einen Antriebstransistor T2, einen Speicherkondensator Cst und einen ersten Initialisierungssignalleitung 252 umfasst; wobei ein erster Pol des Kompensationstransistors T1 mit einem zweiten Pol des Antriebstransistors T2 verbunden ist, und ein zweiter Pol des Kompensationstransistors T1 jeweils mit einem Gate des Antriebstransistors T2 und mit einer ersten Polplatte des Speicherkondensators Cst verbunden ist.
Dabei umfasst ein erstes aktives Muster 211 des Kompensationstransistors T1 einen ersten aktiven Abschnitt 2111, einen zweiten aktiven Abschnitt 2112 und einen dritten aktiven Abschnitt 2113, die nacheinander verbunden sind. Der zweite aktive Abschnitt 2112 erstreckt sich entlang einer ersten Richtung und die Erstreckungsrichtungen des ersten aktiven Abschnitts 2111 und des dritten aktiven Abschnitts 2113 schneiden jeweils die erste Richtung. Die erste Initialisierungssignalleitung 252 erstreckt sich entlang der ersten Richtung, und es gibt einen Überlappungsbereich zwischen einer orthographische Projektion der ersten Initialisierungssignalleitung 252 auf dem Substrat 10 und einer orthographischen Projektion des zweiten aktiven Abschnitts 2112 auf dem Substrat 10.
Bei tatsächlichen Produkten kann das Substrat 10 ein starres Substrat sein, wie etwa ein Glassubstrat usw.. Das Substrat 10 kann auch ein flexibles Substrat sein, wie etwa ein PI (Polyimid)-Substrat usw. Auf dem Substrat 10 ist eine Mehrzahl von Subpixeln 20 verteilt, wobei jedes Subpixel 20 in einem Array verteilt ist.
Dabei umfasst jedes Subpixel 20 den Kompensationstransistor T1, den Antriebstransistor T2 und den Speicherkondensator Cst. Der Antriebstransistor T2 bezieht sich auf einen Transistor, der ein lichtemittierendes Bauelement antreibt, um Licht zu emittieren. Der Kompensationstransistor T1 bezieht sich auf einen Transistor, der die Schwellenspannung des Antriebstransistors T2 kompensiert. Er ist zwischen dem Gate und dem zweiten Pol des Antriebstransistors T2 geschaltet. Der Kompensationstransistor T1 ist ein Doppel-Gate-Transistor, um einen Leckstrom des Kompensationstransistors T1 zu reduzieren, wodurch die Stabilität der Gate-Spannung des Antriebstransistors T2 verbessert wird. Die erste Polplatte des Speicherkondensator Cst ist jeweils mit dem Gate des Antriebstransistors T2 und mit dem zweiten Pol des Kompensationstransistors T1 verbunden, um eine geschriebene Spannung zu speichern und während des Antriebs des lichtemittierenden Bauelements durch den Antriebstransistor T2 zum Leuchten durch Entladen den Antriebstransistor T2 in einem eingeschalteten Zustand zu halten.
Wie in 4 gezeigt, umfasst das erste aktive Muster 211 des Kompensationstransistors T1 den ersten aktiven Abschnitt 2111, den zweiten aktiven Abschnitt 2112 und den dritten aktiven Abschnitt 2113, die nacheinander verbunden sind. Der zweite aktive Abschnitt 2112 erstreckt sich entlang der ersten Richtung, und die Erstreckungsrichtungen des ersten aktiven Abschnitts 2111 und des dritten aktiven Abschnitts 2113 schneiden sich jeweils die erste Richtung, so dass das erste aktive Muster 211 in einer „U“-Form verteilt ist.
Darüber hinaus erstreckt sich die erste Initialisierungssignalleitung 252 entlang der ersten Richtung, das heißt, die erste Initialisierungssignalleitung 252 ist parallel zu dem zweiten aktiven Abschnitt 2112 in dem ersten aktiven Muster 211. Die erste Richtung bezieht sich tatsächlich auf die Zeilenrichtung des Anzeigepanels. Es gibt einen Überlappungsbereich zwischen der orthografischen Projektion der ersten Initialisierungssignalleitung 252 auf dem Substrat 10 und der orthografischen Projektion des zweiten aktiven Abschnitts 2112 auf dem Substrat 10, so dass die Überlappung der ersten Initialisierungssignalleitung 252 mit dem zweiten aktiven Abschnitt 2112 des ersten aktiven Musters 211 einen Kopplungskondensator bildet.
Durch Ändern des ersten aktiven Musters 211 des Kompensationstransistors T1 umfasst das erste aktive Muster 211 den ersten aktiven Abschnitt 2111, den zweiten aktiven Abschnitt 2112 und den dritten aktiven Abschnitt 2113, die nacheinander verbunden sind. Außerdem ist der Kopplungskondensator direkt durch Überlappung der ersten Initialisierungssignalleitung 252 mit dem ersten aktiven Muster 211 des Kompensationstransistors T1 gebildet. Dabei ist kein zusätzlicher Verbindungsabschnitt 11 erforderlich. Durch Optimieren des Designs der Schaltung des Subpixel 20 ist die räumliche Anordnung der Schaltung jedes Subpixels relativ einfach. Dementsprechend wird der durch die Anordnung der Schaltung jedes Subpixels 20 eingenommene Platz eingespart, wodurch das Öffnungsverhältnis jedes Subpixels 20 erhöht wird.
Optional deckt die orthographische Projektion der ersten Initialisierungssignalleitung 252 auf dem Substrat 10 die orthographische Projektion des zweiten aktiven Abschnitts 2112 auf dem Substrat 10 ab.
Bei dem in 1 gezeigten Stand der Technik führt die Überlappung der Ecken des ersten aktiven Abschnitts und des zweiten aktiven Abschnitts des Kompensationstransistors T1 mit dem Verbindungsabschnitt 11 zu einer kleinen Überlappung des aktiven Musters des Kompensationstransistors T1 mit dem Verbindungsabschnitt 11, so dass auch der Kapazitätswert des gebildeten Kopplungskondensators klein ist. Wenn der Kapazitätswert des Kopplungskondensators klein ist, kann die Spannung des aktiven Musters des Kompensationstransistors T1 bei einer niedrigen Bildwiederholfrequenz nicht lange stabilisiert werden, so dass die vom Speicherkondensator an den Antriebstransistor bereitgestellte Spannung instabil ist, was zu schlechter Stabilität und Gleichmäßigkeit in der Leuchtdichte jeweiliges Subpixels führt.
Wenn jedoch in der Ausführungsform der vorliegenden Anmeldung die orthographische Projektion der ersten Initialisierungssignalleitung 252 auf dem Substrat 10 die orthographische Projektion des zweiten aktiven Abschnitts 2112 auf dem Substrat 10 abdeckt, wird der Überlappungsbereich der ersten Initialisierungssignalleitung 252 mit dem ersten aktiven Muster 211 des Kompensationstransistors T1 erhöht, so dass auch der Kapazitätswert des gebildeten Kopplungskondensators größer ist. Da die Spannung des von der ersten Initialisierungssignalleitung 252 eingegebenen ersten Initialisierungssignals konstant ist und immer die erste Initialisierungsspannung ist, so dass die Spannung auf dem ersten aktiven Muster 211 ebenfalls konstant ist, wird die Spannung auf dem ersten aktiven Muster 211 nicht durch andere Signalsprünge im Anzeigepanel beeinflusst. Bei einer niedrigen Bildwiederholfrequenz dauert jeder Rahmen relativ lang. Wenn der Kopplungskondensator, die durch die erste Initialisierungssignalleitung 252 und das erste aktive Muster 211 des Kompensationstransistors T1 gebildet wird, einen großen Kapazitätswert aufweist, kann daher die Spannung des ersten aktiven Musters 211 des Kompensationstransistors T1 für eine lange Zeit stabilisiert werden, so dass die durch den Speicherkondensator Cst an den Antriebstransistor T2 bereitgestellte Spannung stabiler ist, wodurch die Stabilität und Gleichmäßigkeit in der Leuchtdichte jeweiliges Subpixels 20 erhöht wird.
Natürlich kann das Anzeigepanel der Ausführungsform der vorliegenden Anmeldung auch für eine Szene mit einer hohen Bildwiederholfrequenz geeignet sind. Bei der hohen Bildwiederholfrequenz kann die Stabilität und Gleichmäßigkeit in der Leuchtdichte jeweiliges subpixels 20 auch verbessert werden.
In einigen Ausführungsformen überlappt die erste Initialisierungssignalleitung 252 nur mit dem zweiten aktiven Abschnitt 2112, um einen Kopplungskondensator zu bilden. Die erste Initialisierungssignalleitung 252 überlappt nicht mit dem ersten aktiven Abschnitt 2111 und dem dritten aktiven Abschnitt 2113. Das heißt, die orthographische Projektion der ersten Initialisierungssignalleitung 252 auf dem Substrat 10 überlappt nur mit der orthographischen Projektion des zweiten aktiven Abschnitts 2112 auf dem Substrat 10, wobei entlang einer zweiten Richtung die erste Initialisierungssignalleitung 252 eine Breite aufweist, die kleiner oder gleich der Breite des zweiten aktiven Abschnitts 2112 ist.
Es sollte beachtet werden, dass die Breite der ersten Initialisierungssignalleitung 252 gleich der Breite des zweiten aktiven Abschnitts 2112 ist, wenn die orthographische Projektion der ersten Initialisierungssignalleitung 252 auf dem Substrat 10 nur die orthographische Projektion des zweiten aktiven Abschnitts 2112 auf dem Substrat 10 abdeckt, und dass die Breite der ersten Initialisierungssignalleitung 252 kleiner als die Breite des zweiten aktiven Abschnitts 2112 ist, wenn die orthographische Projektion der ersten Initialisierungssignalleitung 252 auf dem Substrat 10 nur mit der orthographischen Projektion eines Teils des zweiten aktiven Abschnitts 2112 auf dem Substrat 10 überlappt.
In weiteren Ausführungsformen überlappt die orthographische Projektion der ersten Initialisierungssignalleitung 252 auf dem Substrat 10 mit den orthographischen Projektionen des ersten aktiven Abschnitts 2111 und des dritten aktiven Abschnitts 2113 auf dem Substrat 10.
Optional überlappt die erste Initialisierungssignalleitung 252 zusätzlich zu dem zweiten aktiven Abschnitt 2112 auch mit einem Teil des ersten aktiven Abschnitts 2111 und einem Teil des dritten aktiven Abschnitts 2113, so dass der Überlappungsbereich der ersten Initialisierungssignalleitung 252 mit des ersten aktiven Musters 211 des Kompensationstransistors T1 vergrößert wird, so dass der Kapazitätswert des gebildeten Kopplungskondensators ebenfalls vergrößert wird, wodurch die Stabilität und Gleichmäßigkeit in der Leuchtdichte jeweiliges subpixels 20 weiter verbessert wird. Dabei ist entlang der zweiten Richtung die Breite der ersten Initialisierungssignalleitung 252 größer als die Breite des zweiten aktiven Abschnitts 2112.
In einer optionalen Ausführungsform der vorliegenden Anmeldung, wie in 4 gezeigt, sind die Erstreckungsrichtungen des ersten aktiven Abschnitts 2111 und des dritten aktiven Abschnitts 2113 parallel zueinander.
Dabei ist die erste Richtung die Zeilenrichtung des Anzeigepanels und die Erstreckungsrichtungen des ersten aktiven Abschnitts 2111 und des dritten aktiven Abschnitts 2113 jeweils die zweite Richtung sind. Die zweite Richtung schneidet die erste Richtung.
Insbesondere kann die zweite Richtung senkrecht zur ersten Richtung sein. Dabei ist die zweite Richtung die Spaltenrichtung des Anzeigepanels. Dann erstrecken sich sowohl der erste aktive Abschnitt 2111 als auch der dritte aktive Abschnitt 2113 entlang der Spaltenrichtung des Anzeigepanels. Dabei bildet die Position, an der das erste aktive Abschnitt 2111 auf das zweite aktive Abschnitt 2112 trifft, einen rechten Winkel, und die Position, an der das dritte aktive Abschnitt 2113 auf das zweite aktive Abschnitt 2112 trifft, bildet ebenfalls einen rechten Winkel. Außerdem befinden sich sowohl der erste aktive Abschnitt 2111 als auch der dritte aktive Abschnitt 2113 auf derselben Seite des zweiten aktiven Abschnitts 2112.
Es sollte angemerkt werden, dass darunter, dass die zweite Richtung senkrecht zur ersten Richtung ist, verstanden wird, dass der Winkel zwischen der zweiten Richtung und der ersten Richtung innerhalb eines vorgegebenen Winkelbereichs liegt, wie etwa eines vorgegebenen Winkelbereichs von 85 ° bis 95 °, optional eines vorgegebenen Winkelbereich von 90 °.
Natürlich kann die zweite Richtung nicht senkrecht zur ersten Richtung sein. In diesem Fall ist der Winkel zwischen der zweiten Richtung und der ersten Richtung größer als ein erster vorgegebener Winkel oder kleiner als ein zweiter vorgegebener Winkel. Beispielsweise beträgt der erste vorgegebene Winkel 95° und der zweite vorgegebene Winkel 85°.
Zusätzlich weist der dritte aktive Abschnitt 2113 auf einer dem ersten aktiven Abschnitt 2111 abgewandten Seite auch einen dritten Vorsprung auf, der die Verbindung eines dritten Verbindungsabschnitts, der auf der Source-Drain-Elektrodenschicht angeordnet ist, durch ein siebtes Durchgangsloch, das die dielektrische Zwischenschicht 26, eine zweite Gate-Isolierschicht 24 und eine erste Gate-Isolierschicht 22 durchdringt, mit dem dritten aktiven Abschnitt 2113 in dem ersten aktiven Muster 211 erleichtert.
In einer weiteren optionalen Ausführungsform der vorliegenden Anmeldung ist die Erstreckungsrichtung des ersten aktiven Abschnitts 2111 eine dritte Richtung und die Erstreckungsrichtung des dritten aktiven Abschnitts 2113 ist eine vierte Richtung. Die dritte Richtung schneidet die vierte Richtung.
Dabei ist die Erstreckungsrichtung des zweiten aktiven Abschnitts 2112 die erste Richtung, die die Zeilenrichtung des Anzeigepanels ist. Die Erstreckungsrichtung des ersten aktiven Abschnitts 2111 ist nicht parallel zu der Erstreckungsrichtung des dritten aktiven Abschnitts 2113 und die Erstreckungsrichtungen des ersten aktiven Abschnitts 2111 und des dritten aktiven Abschnitts 2113 schneiden jeweils die ersten Richtung. In diesem Fall bildet die Position, an der der erste aktive Abschnitt 2111 auf den zweiten aktiven Abschnitt 2112 trifft, einen spitzen oder stumpfen Winkel, und die Position, an der der dritte aktive Abschnitt 2113 auf den zweiten aktiven Abschnitt 2112 trifft, bildet auch einen spitzen oder stumpfen Winkel.
Beispielsweise beträgt an der Position, an der der erste aktive Abschnitt 2111 auf den zweiten aktiven Abschnitt 2112 trifft, der Winkel zwischen dem ersten aktiven Abschnitt 2111 und dem zweiten aktiven Abschnitt 2112 100°. An der Position, an der der dritte aktive Abschnitt 2113 auf den zweiten aktiven Abschnitt 2112 trifft, beträgt der Winkel zwischen dem dritten aktiven Abschnitt 2113 und dem zweiten aktiven Abschnitt 2112 ebenfalls 100°.
In der Ausführungsform der vorliegenden Anmeldung umfasst jedes Subpixel 20 ferner eine Gateleitung 232, eine Rücksetzsignalleitung 231, eine zweite Initialisierungssignalleitung 251, eine Lichtemissionssteuersignalleitung 233, eine erste Versorgungssignalleitung 271 und a Datenleitung 272. Die Gateleitung 232, die Rücksetzsignalleitung 231, die zweite Initialisierungssignalleitung 251 und die Lichtemissionssteuersignalleitung 233 erstrecken sich jeweils entlang der ersten Richtung. Die erste Versorgungssignalleitung 271 und die Datenleitung 272 erstrecken sich jeweils entlang die zweite Richtung. Die zweite Richtung schneidet die erste Richtung.
Dabei kann die zweite Richtung senkrecht zur ersten Richtung sein. In diesem Fall ist die erste Richtung die Zeilenrichtung des Anzeigepanels und die zweite Richtung die Spaltenrichtung des Anzeigepanels. Die Gate-Leitung 232, die Rücksetzsignalleitung 231, die zweite Initialisierungssignalleitung 251 und die Lichtemissionssteuersignalleitung 233 erstrecken sich jeweils entlang der Zeilenrichtung, und die orthogonalen Projektionen der ersten Initialisierungssignalleitung 252, der Gateleitung 232, der Rücksetzsignalleitung 231, der zweiten Initialisierungssignalleitung 251 und der Lichtemissionssteuersignalleitung 233 auf dem Substrat 10 überlappen nicht miteinander. Sowohl die ersten Versorgungssignalleitungen 271 als auch die Datenleitungen 272 erstrecken sich entlang der Spaltenrichtung, und die orthografischen Projektionen der ersten Versorgungssignalleitung 271 und der Datenleitungen 272 auf dem Substrat 10 überlappen nicht miteinander.
Es ist anzumerken, dass darunter, dass die zweite Richtung senkrecht zur ersten Richtung ist, verstanden werden kann, dass der Winkel zwischen der zweiten Richtung und der ersten Richtung innerhalb eines vorgegebenen Winkelbereichs liegt, wie etwa eines vorgegebenen Winkelbereichs von 85° bis 95°.
Wie in 2 gezeigt, ist in jedem Subpixel 20 die Rücksetzsignalleitung 231 zwischen der ersten Initialisierungssignalleitung 252 und der zweiten Initialisierungssignalleitung 251 angeordnet, die erste Initialisierungssignalleitung 252 ist zwischen der Rücksetzsignalleitung angeordnet 231 und der Gateleitung 232 angeordnet, und die Gateleitung 232 ist zwischen der ersten Initialisierungssignalleitung 252 und der Lichtemissionssteuersignalleitung 233 angeordnet.
In jedem Subpixel 20 sind die erste Initialisierungssignalleitung 252 und die zweite Initialisierungssignalleitung 251 separat angeordnet, die durch die Rücksetzsignalleitung 231 voneinander getrennt sind, so dass die erste Initialisierungssignalleitung 252 einfacher mit dem ersten aktiven Muster 211 des Kompensationstransistors überlappen kann, um einen Kopplungskondensator zu bilden.
In tatsächlichen Produkten wird das Gate des Kompensationstransistors T1 durch die Gateleitung 232 gesteuert, und das Gate des Kompensationstransistors T1 ist ein Abschnitt der Gateleitung 232, der mit dem ersten aktiven Abschnitt 2111 und mit dem dritten aktiven Abschnitt 2113 überlappt.
Dabei kann die Gateleitung 232 direkt als Gate des Kompensationstransistors T1 verwendet werden, so dass die Anordnung der Schaltung des Subpixels 20 einfacher ist. Selbstverständlich kann auch zusätzlich ein Gate des Kompensationstransistors T1 vorgesehen werden, und das Gate des Kompensationstransistors T1 kann mit der Gateleitung 232 verbunden werden.
Außerdem weist die erste Initialisierungssignalleitung 252 an der Position, an der der erste aktive Abschnitt 2111 auf den zweiten aktiven Abschnitt 2112 trifft, einen ersten Vorsprung, der der Gateleitung 232 zugewandt ist, und einen zweiten Vorsprung auf, der der Gateleitung 232 abgewandt ist. An anderen Positionen als der Position, an der der erste aktive Abschnitt 2111 auf den zweiten aktiven Abschnitt 2112 trifft, hat die erste Initialisierungssignalleitung 252 die gleiche Breite entlang der zweiten Richtung.
Da die erste Initialisierungssignalleitung 252 auch mit dem ersten Pol des zweiten Rücksetztransistors T7 verbunden ist, ist es erforderlich, die erste Initialisierungssignalleitung 252 so zu konfigurieren, dass sie den ersten Vorsprung aufweist, der der Gateleitung 232 zugewandt ist, und den zweiten Vorsprung, der von der Gateleitung 232 abgewandt ist, um zu erleichtern, dass der auf der Source-Drain-Elektrodenschicht angeordnete zweite Verbindungsabschnitt 274 mit der ersten Initialisierungssignalleitung 252 durch ein sechstes Durchgangsloch, das die dielektrische Zwischenschicht 26 durchdringt, verbunden ist, so dass an der Position, an der der erste aktive Abschnitt 2111 auf den zweiten aktiven Abschnitt 2112 trifft, die erste Initialisierungssignalleitung 252 mit dem ersten Pol des zweiten Rücksetztransistors T7 verbunden sein kann, während an anderen Positionen die erste Initialisierungssignalleitung 252 nicht mit anderen Strukturen verbunden zu sein braucht. Daher hat an anderen Positionen als der Position, an der der erste aktive Abschnitt 2111 auf den zweiten aktiven Abschnitt 2112 trifft, die erste Initialisierungssignalleitung 252 die gleiche Breite entlang der Spaltenrichtung.
Wie in 2 gezeigt, umfasst jedes Subpixel 20 auch einen ersten Rücksetztransistor T3. Das Gate des ersten Rücksetztransistors T3 wird durch die Rücksetzsignalleitung 231 gesteuert. Der erste Pol des ersten Rücksetztransistors T3 ist mit der zweiten Initialisierungssignalleitung 251 verbunden, und der zweite Pol des ersten Rücksetztransistors T3 ist mit dem zweiten Pol des Kompensationstransistors T1 verbunden.
Dabei ist der zweite Pol des ersten Rücksetztransistors T3 auch mit der ersten Polplatte des Speicherkondensators Cst und mit dem Gate des Antriebstransistors T2 verbunden. Der erste Rücksetztransistor T3 wird verwendet, um unter Steuerung eines Rücksetzsignals, das von der Rücksetzsignalleitung 231 eingegeben ist, eingeschaltet zu werden, und das von der zweiten Initialisierungssignalleitung 251 bereitgestellte zweite Initialisierungssignal an die erste Polplatte des Speicherkondensators Cst und das Gate des Antriebstransistors T2 zu übertragen, um den Speicherkondensator Cst und das Gate des Antriebstransistors T2 zurückzusetzen.
Dabei ist der erste Rücksetztransistor T3 ein Doppel-Gate-Transistor. Wie in 4 gezeigt, umfasst ein zweites aktives Muster 213 des ersten Rücksetztransistors T3 einen vierten aktiven Abschnitt 2131, einen fünften aktiven Abschnitt 2132 und einen sechsten aktiven Abschnitt 2133, die nacheinander verbunden sind. Der fünfte aktive Abschnitt 2133 erstreckt sich entlang der ersten Richtung, und die Erstreckungsrichtungen des vierten aktiven Abschnitts 2131 und des sechsten aktiven Abschnitts 2133 schneiden jeweils die erste Richtung. Das Gate des ersten Rücksetztransistors T3 ist ein Abschnitt der Rücksetzsignalleitung 231, der mit dem vierten aktiven Abschnitt 2131 und dem sechsten aktiven Abschnitt 2133 überlappt.
Wenn der erste Rücksetztransistor T3 ein Doppelgate-Transistor ist, kann der Leckstrom des ersten Rücksetztransistors T3 reduziert werden, wodurch die Stabilität der Spannung auf dem Gate des Antriebstransistors T2 verbessert wird.
Außerdem umfasst das zweite aktive Muster 213 des ersten Rücksetztransistors T3 den vierten aktiven Abschnitt 2131, den fünften aktiven Abschnitt 2132 und den sechsten aktiven Abschnitt 2133, die nacheinander verbunden sind. Die fünfte aktive Abschnitt 2132 erstreckt sich entlang der ersten Richtung, die die Zeilenrichtung des Anzeigepanels ist, und die Erstreckungsrichtungen des vierten aktiven Abschnitts 2131 und des sechsten aktiven Abschnitts 2133 schneiden jeweils die erste Richtung, so dass die zweiten aktiven Muster 213 ebenfalls in einer „U“-Form verteilt sind.
Optional sind die Erstreckungsrichtungen des vierten aktiven Abschnitts 2131 und des sechsten aktiven Abschnitts 2133 parallel zueinander, und die Erstreckungsrichtungen des vierten aktiven Abschnitts 2131 und des sechsten aktiven Abschnitts 2133 verlaufen jeweils in der Spaltenrichtung des Anzeigepanels, so dass die Position, an der der vierte aktive Abschnitt 2131 auf den fünften aktiven Abschnitt 2132 trifft, einen rechten Winkel bildet und die Position, an der der sechste aktive Abschnitt 2133 auf den fünften aktiven Abschnitt 2132 trifft, ebenfalls einen rechten Winkel bildet. Der vierte aktive Abschnitt Teil 2131 und der sechste aktive Abschnitt 2133 sind beide auf einer der ersten Initialisierungssignalleitung 252 zugewandten Seite des fünften aktiven Abschnitts 2132 angeordnet.
Insbesondere weist der vierte aktive Abschnitt 2131 auch einen vierten Vorsprung auf, der der ersten Initialisierungssignalleitung 252 zugewandt ist. Der vierte Vorsprung ist dazu ausgebildet, die Verbindung des dritten Verbindungsabschnitts, der auf der Source-Drain-Elektrodenschicht angeordnet ist, durch ein drittes Durchgangsloch, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt, mit dem vierten aktiven Abschnitt 2131 in dem zweiten aktiven Muster 213 zu erleichtern. Der sechste aktive Abschnitt 2133 weist einen fünften Vorsprung, der dem vierten aktiven Abschnitt 2131 zugewandt ist, und einen sechsten Vorsprung auf, der dem vierten aktiven Abschnitt 2131 abgewandt ist. Der fünfte Vorsprung und der sechste Vorsprung sind dazu ausgebildet, die Verbindung des erten Verbindungsabschnitts, der auf der Source-Drain-Elektrodenschicht angeordnet ist, durch ein viertes Durchgangsloch, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt, mit dem sechsten aktiven Abschnitt 2133 in dem zweiten aktiven Muster 213 zu erleichtern.
Außerdem ist das Gate des ersten Rücksetztransistors T3 ein Abschnitt der Rücksetzsignalleitung 231, der mit dem vierten aktiven Abschnitt 2131 und dem sechsten aktiven Abschnitt 2133 überlappt. Das heißt, die Rücksetzsignalleitung 231 wird als Gate des ersten Rücksetztransistors T3 verwendet, so dass die Anordnung der Schaltung des Subpixels 20 einfacher ist.
Natürlich kann auch zusätzlich ein Gate des ersten Rücksetztransistors T3 vorgesehen sein und das Gate des ersten Rücksetztransistors T3 mit der Rücksetzsignalleitung 231 verbunden sein.
In der Ausführungsform der vorliegenden Anmeldung gibt es keinen Überlappungsbereich zwischen der orthographischen Projektion des zweiten aktiven Musters 213 auf dem Substrat 10 und der orthographischen Projektion der ersten Versorgungssignalleitung 271 auf dem Substrat 10.
Da im Stand der Technik die erste Versorgungssignalleitung 17 mit dem Verbindungsabschnitt 11 verbunden werden muss, überlappt aufgrund der Anforderungen an die räumliche Anordnung der Schaltung das aktive Muster des ersten Rücksetztransistors T3 aus 1 mit der ersten Versorgungssignalleitung 271.
In der Ausführungsform der vorliegenden Anmeldung muss jedoch das Verbindungsabschnitt 11 nicht vorgesehen sein, und die erste Versorgungssignalleitung 17 muss nicht mit dem Verbindungsabschnitt 11 verbunden werden, wodurch die Last auf der ersten Versorgungssignalleitung 17 verringert wird und der Anzeigeeffekt des Anzeigepanels verbessert wird. Basierend auf der räumlichen Anordnung der Schaltung kann gesteuert werden, dass die orthographische Projektion des zweiten aktiven Musters 213 auf dem Substrat 10 nicht mit der orthographischen Projektion der ersten Versorgungssignalleitung 271 auf dem Substrat 10 überlappt.
Wie in 2 gezeigt, umfasst jedes Subpixel 20 ferner einen ersten Lichtemissionssteuertransistor T4. Ein Gate des ersten Lichtemissionssteuertransistors T4 wird durch die Lichtemissionsteuersignalleitung 233 gesteuert. Ein erster Pol des ersten Lichtemissionssteuertransistors T4 ist mit der ersten Versorgungssignalleitung 271 verbunden, und ein zweiter Pol des ersten Lichtemissionssteuertransistors T4 ist mit dem ersten Pol des Antriebstransistors T2 verbunden. Die erste Versorgungssignalleitung 271 ist auch mit der zweiten Polplatte des Speicherkondensators Cst verbunden.
Wie in 4 gezeigt, weist ein aktive Muster 214 des ersten Lichtemissionssteuertransistors T4 einen ersten Hauptkörperabschnitt und einen siebten Vorsprung auf, die miteinander verbunden sind, wobei sich der erste Hauptkörperabschnitt entlang der Spaltenrichtung erstreckt, und der erste Hauptkörperabschnitt mit der Lichtemissionssteuersignalleitung 233 überlappt. Das Gate des ersten Lichtemissionssteuertransistors T4 ist ein Abschnitt der Lichtemissionssteuersignalleitung 233, der mit dem ersten Hauptkörperabschnitt des aktiven Musters 214 überlappt. Entlang der Reihenrichtung des Anzeigepanels befindet sich der siebte Vorsprung in dem aktiven Muster 214 auf einer dem ersten aktiven Muster 211 zugewandten Seite des ersten Hauptkörperabschnitts des aktiven Musters 214. Der siebte Vorsprung in dem aktiven Muster 214 ist dazu ausgebildet, die Verbindung der erten Versorgungssignalleitung 271, der auf der Source-Drain-Elektrodenschicht angeordnet ist, durch ein elftes Durchgangsloch, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt, mit dem siebten Vorsprung in dem aktiven Muster 214 zu erleichtern.
Wie in 2 gezeigt, umfasst jedes Subpixel 20 auch einen Datenschreibtransistor T5, wobei ein Gate des Datenschreibtransistors T5 durch die Gateleitung 232 gesteuert wird. Ein erster Pol des Datenschreibtransistors T5 ist mit der Datenleitung 272 verbunden und ein zweiter Pol des Datenschreibtransistors T5 ist mit dem ersten Pol des Antriebstransistors T2 verbunden.
Wie in 4 gezeigt, erstreckt sich das aktive Muster 215 des Datenschreibtransistors T5 entlang der Spaltenrichtung des Anzeigepanels 14. Das Gate des Datenschreibtransistors T5 ist ein Abschnitt der Gateleitung 232, der mit dem aktiven Muster 215 überlappt. Außerdem ist das aktive Muster 215 des Datenschreibtransistors T5 mit dem ersten Hauptkörperabschnitt in dem aktiven Muster 214 des ersten Lichtemissionssteuertransistors T4 verbunden.
Wie in 2 gezeigt, umfasst jedes Subpixel 20 auch einen zweiten Lichtemissionssteuertransistor T6 und ein lichtemittierendes Bauelement. Ein Gate des zweiten Lichtemissionssteuertransistors T6 wird durch die Lichtemissionssteuersignalleitung 233 gesteuert. Ein erster Pol des zweiten Lichtemissionssteuertransistors T6 ist mit dem zweiten Pol des Antriebstransistors T2 verbunden, und ein zweiter Pol des zweiten Lichtemissionssteuertransistors T6 ist mit einem ersten Pol des lichemittierenden Bauelements verbunden.
Wie in 4 gezeigt, weist ein aktives Muster 216 des zweiten Lichtemissionssteuertransistors T6 einen zweiten Hauptkörperabschnitt und einen achten Vorsprung auf, die miteinander verbunden sind, wobei sich der zweite Hauptkörperabschnitt entlang der Spaltenrichtung erstreckt, und der zweite Hauptkörperabschnitt mit der Lichtemissionssteuersignalleitung 233 überlappt. Das Gate des zweiten Lichtemissionssteuertransistors T6 ist ein Abschnitt der Lichtemissionssteuersignalleitung 233, der mit dem zweiten Hauptkörperabschnitt des aktiven Musters 216 überlappt. Entlang der Reihenrichtung des Anzeigepanels befindet sich der achte Vorsprung in dem aktiven Muster 216 auf einer der ersten Versorgungssignalleitung 271 zugewandten Seite des zweiten Hauptkörperabschnitts des aktiven Musters 216. Der achte Vorsprung in dem aktiven Muster 216 ist dazu ausgebildet, die Verbindung des vierten Verbindungsabschnitts, der auf der Source-Drain-Elektrodenschicht angeordnet ist, durch ein zehnten Durchgangsloch, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt, mit dem achten Vorsprung in dem aktiven Muster 216 zu erleichtern.
Dabei ist der zweite Hauptkörperabschnitt in dem aktiven Muster 216 des zweiten Lichtemissionssteuertransistors T6 mit dem ersten aktiven Abschnitt 2111 in dem ersten aktiven Muster 211 verbunden. Das aktive Muster 212 des Antriebstransistors T2 befindet sich zwischen dem aktiven Muster 216 des zweiten Lichtemissionssteuertransistors T6 und dem aktiven Muster 215 des Datenschreibtransistors T5 und ist jeweils mit dem aktiven Muster 216 des zweiten Lichtemissionssteuertransistors T6 und mit dem aktiven Muster 215 des Datenschreibtransistors T5 verbunden.
Wie in 2 gezeigt, umfasst jedes Subpixel 20 auch einen zweiten Rücksetztransistor T7. Ein Gate des zweiten Rücksetztransistors T7 wird durch die Rücksetzsignalleitung 231 gesteuert. Ein erster Pol des zweiten Rücksetztransistors T7 ist mit der ersten Initialisierungssignalleitung 252 verbunden und ein zweiter Pol des zweiten Rücksetztransistors T7 ist mit dem ersten Pol des lichtemittierenden Bauelements verbunden.
Wie in 4 gezeigt, erstreckt sich ein aktives Muster 217 des zweiten Rücksetztransistors T7 entlang der Spaltenrichtung des Anzeigepanels 28. In jedem Subpixel 20 befindet sich das aktive Muster 217 des zweiten Rücksetztransistors T7 auf der dem ersten aktiven Muster 211 abgewandten Seite des aktiven Musters 216 des zweiten Lichtemissionssteuertransistors T6, und ist mit dem aktiven Muster 216 des zweiten Lichtemissionssteuertransistors T6 verbunden. Das Gate des zweiten Rücksetztransistors T7 ist ein Abschnitt der Rücksetzsignalleitung 231, der mit dem aktiven Muster 217 überlappt.
Außerdem weist das aktive Muster 217 des zweiten Rücksetztransistors T7 einen neunten Vorsprung, der der ersten Versorgungssignalleitung 271 zugewandt ist, und einen zehnten Vorsprung auf, der der ersten Versorgungssignalleitung 271 abgewandt ist. Der neunte Vorsprung und der zehnte Vorsprung sind dazu ausgebildet, die Verbindung des zweiten Verbindungsabschnitts 274, der auf der Source-Drain-Elektrodenschicht angeordnet ist, durch ein zweites Durchgangsloch, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt, mit dem aktiven Muster 217 des zweiten Rücksetztransistors T7 zu erleichtern.
Bei einem tatsächlichen Produkt ist in der n-ten Zeile von Subpixeln 20 die mit dem ersten Rücksetztransistor T3 verbundene Rücksetzsignalleitung 231 die Rücksetzsignalleitung 231 in der n-ten Zeile von Subpixeln 20 und die mit dem zweiten Rücksetztransistor T7 verbundene Rücksetzsignalleitung 231 ist die Rücksetzsignalleitung 231 in der n+1-ten Zeile von Subpixeln. Die mit dem zweiten Rücksetztransistor T7 verbundene Rücksetzsignalleitung 231 ist mit der Gateleitung 232 in der n-ten Zeile von Subpixeln 20 verbunden, wobei n eine positive ganze Zahl größer als 0 ist.
2 zeigt eine schematische Strukturdarstellung von Subpixeln 20 in zwei beliebigen benachbarten Spalten in der n-ten Zeile. Es ist ersichtlich, dass die zweiten Rücksetztransistoren T7 in der n-1-ten Zeile von Subpixel 20, d.h ., T7(n-1), mit der Rücksetzsignalleitung 231 in der n-ten Zeile von Subpixeln 20 verbunden sind, und die zweiten Rücksetztransistoren T7 in der n-ten Zeile von Subpixeln 20, d.h., T7(n), mit der Rücksetzsignalleitung 231 in der n+1-te Zeile von Subpixeln 20 verbunden sind. Dabei ist die Gateleitung 232 in der n-ten Zeile von Subpixeln 20 mit der Rücksetzsignalleitung 231 in der n+1-ten Zeile von Subpixeln verbunden.
Es ist erwähnenswert, dass das zweite aktive Muster 213 des ersten Rücksetztransistors T3 von dem ersten aktiven Muster 211 des Kompensationstransistors T1, dem aktiven Muster 212 des Antriebstransistors T2, dem aktiven Muster 214 des ersten Lichtemissionssteuertransistors T4, dem aktiven Muster 215 des Datenschreibtransistors T5, dem aktiven Muster 216 des zweiten Lichtemissionssteuertransistors T6 und dem aktiven Muster 217 des zweiten Rücksetztransistors T7 getrennt angeordnet ist.
In der Ausführungsform der vorliegenden Anmeldung befindet sich das erste aktive Muster 211 auf der aktiven Schicht. Die Gateleitung 232, die Rücksetzsignalleitung 231, die Lichtemissionssteuersignalleitung 233 und die erste Polplatte 234 des Speicherkondensators Cst befinden sich alle auf der ersten Gateschicht. Die erste Initialisierungssignalleitung 252, die zweite Initialisierungssignalleitung 251 und die zweite Polplatte 253 des Speicherkondensators Cst befinden sich auf der zweiten Gateschicht. Die erste Versorgungssignalleitung 271 und die Datenleitung 272 befinden sich auf der Source-Drain-Elektrodenschicht. Die erste Gate-Isolationsschicht 22 ist zwischen der ersten Gateschicht und der aktiven Schicht angeordnet. Die zweite Gate-Isolationsschicht 24 ist zwischen der zweiten Gateschicht und der ersten Gateschicht angeordnet. Die dielektrische Zwischenschicht 26 ist zwischen der Source-Drain-Elektrodenschicht und der zweiten Gateschicht angeordnet, wobei sich die Source-Drain-Elektrodenschicht auf einer dem Substrat 10 abgewandten Seite der dielektrischen Zwischenschicht 26 befindet.
Dabei befinden sich, wie in 4 gezeigt, das erste aktive Muster 211 des Kompensationstransistors T1, das aktive Muster 212 des Antriebstransistors T2, das zweite aktive Muster 213 des ersten Rücksetztransistors T3, das aktive Muster 214 der ersten Lichtemissionssteuertransistor T4, das aktive Muster 215 des Datenschreibtransistors T5, das aktive Muster 216 des zweiten Lichtemissionssteuertransistors T6 und das aktive Muster 217 des zweiten Rücksetztransistors T7 alle in der gleichen Schicht, der aktiven Schicht.
Wie in 5 gezeigt ist, haben die Gateleitungen 232 entlang der Spaltenrichtung des Anzeigepanels die gleiche Breite in jedem Bereich, die Rücksetzsignalleitungen 231 haben die gleiche Breite in jedem Bereich und die Lichtemissionssteuersignalleitungen 233 haben die gleiche Breite in jedem Bereich. In jedem Subpixel 20 ist die Gateleitung 232 zwischen der ersten Initialisierungssignalleitung 252 und der Lichtemissionssteuersignalleitung 233 angeordnet. Zwischen der Gateleitung 232 und der Lichtemissionssteuersignalleitung 233 ist die erste Polplatte 234 des Speicherkondensators Cst angeordnet, deren orthographische Pojektion auf dem Substrat 10 rechteckig ist. Dabei befinden sich die Gateleitung 232, die Rücksetzsignalleitung 231, die Lichtemissionssteuersignalleitung 233 und die erste Polplatte 234 des Speicherkondensators Cst alle auf der gleichen Schicht, der ersten Gateschicht.
Außerdem überlappt die Rücksetzsignalleitung 231 mit dem vierten aktiven Abschnitt 2131 und dem sechsten aktiven Abschnitt 2133 in dem zweiten aktiven Muster 213 des ersten Rücksetztransistors T3. Die Rücksetzsignalleitung 231 überlappt auch mit dem aktiven Muster 217 des zweiten Rücksetztransistors T7. Die Gateleitung 232 überlappt mit dem ersten aktiven Abschnitt 2111 und dem dritten aktiven Abschnitt 2113 im ersten aktiven Muster 211 des Kompensationstransistors T1, und die Gateleitung 232 überlappt ebenfalls mit dem aktiven Muster 215 des Datenschreibtransistors T5. Die erste Polplatte 234 des Speicherkondensators Cst überlappt mit dem aktiven Muster 212 des Antriebstransistors T2. Die Lichtemissionssteuersignalleitung 233 überlappt mit dem aktiven Muster 216 des zweiten Lichtemissionssteuertransistors T6 und dem aktiven Muster 214 des ersten Lichtemissionssteuertransistors T4.
Wie in 6 gezeigt, ist in jedem Subpixel 20 die Rücksetzsignalleitung 231 zwischen der zweiten Initialisierungssignalleitung 251 und der ersten Initialisierungssignalleitung 252 angeordnet, und die zweite Polplatte 253 des Speicherkondensators Cst ist auf der der zweiten Initialisierungssignalleitung 251 abgewandten Seite der erste Initialisierungssignalleitung 252 angeordnet. Dabei befinden sich die erste Initialisierungssignalleitung 252, die zweite Initialisierungssignalleitung 251 und die zweite Polplatte 253 des Speicherkondensators Cst alle auf der gleichen Schicht, der zweiten Gateschicht.
Dabei weist an der Position, an der der fünfte aktive Abschnitt 2132 auf den sechsten aktive Abschnitt 2133 in dem zweiten aktiven Muster 213 trifft, die zweite Initialisierungssignalleitung 251 einen elften Vorsprung auf, der der ersten Initialisierungssignalleitung 252 zugewandt ist, und einen zwölften Vorsprung, der der ersten Initialisierungssignalleitung 252 abgewandten ist. Sie sind dazu ausgebildet, die Verbindung des ersten Verbindungsabschnitts durch das erste Durchgangsloch, das die dielektrische Zwischenschicht 26 durchdringt, mit der zweiten Initialisierungssignalleitung 251 zu erleichtern. An anderen Positionen als der Position, an der der fünfte aktive Abschnitt 2132 auf den sechsten aktive Abschnitt 2133 trifft, hat die zweiten Initialisierungssignalleitung 251 die gleiche Breite entlang der zweiten Richtung.
Die zweite Polplatte 253 des Speicherkondensators Cst weist eine Durchgangsöffnung auf, deren orthographische Projektion auf dem Substrat 10 mit der orthographischen Projektion der ersten Polplatte 234 des Speicherkondensators Cst auf dem Substrat 10 überlappt, so dass an der Öffnung der zweiten Polplatte 253 der auf der Source-Drain-Elektrodenschicht vorgesehene dritte Verbindungsabschnitt mit der ersten Polplatte 234 des Speicherkondensators Cst durch ein achtes Durchgangsloch verbunden werden kann, das die dielektrische Zwischenschicht 26 und die zweite Gate-Isolierschicht 24 durchdringt. Die orthographische Projektion anderer Abschnitten der zweiten Polplatte 253 als der Öffnung auf dem Substrat 10 überlappt auch mit der orthographischen Projektion der ersten Polplatte 234 auf dem Substrat 10, um den Speicherkondensator Cst durch die erste Polplatte 234 und die zweite Polplatte 253 zu bilden.
Wie in 7 gezeigt, stellt 260 das erste Durchgangsloch dar, das die dielektrische Zwischenschicht 26 durchdringt und die zweite Initialisierungssignalleitung 251 freilegt. 261 stellt das zweite Durchgangsloch dar, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt und das aktive Muster 217 des zweiten Rücksetztransistors T7 freilegt. 262 stellt das dritte Durchgangsloch dar, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt und den vierten aktiven Abschnitt 2131 in dem zweiten aktiven Muster 213 des ersten Rücksetztransistors T3 freilegt. 263 stellt das vierte Durchgangsloch dar, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt und den sechsten aktiven Abschnitt 2133 in dem zweiten aktiven Muster 213 des ersten Rücksetztransistors T3 freilegt. 264 stellt das fünfte Durchgangsloch dar, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt und das aktive Muster 215 des Datenschreibtransistors T5 freilegt. 265 stellt das sechste Durchgangsloch dar, das die dielektrische Zwischenschicht 26 durchdringt und die erste Initialisierungssignalleitung 252 freilegt. 266 stellt das siebte Durchgangsloch dar, das die dielektrische Zwischenschicht 26, die zweite Gate-Isolierschicht 24 und die erste Gate-Isolierschicht 22 durchdringt und den dritten aktiven Abschnitt 2113 in dem ersten aktiven Muster 211 freilegt. 267 stellt das achte Durchgangsloch dar, das die dielektrische Zwischenschicht 26 und die zweite Gate-Isolierschicht 24 durchdringt und die erste Polplatte 234 des Speicherkondensators Cst freilegt. 268 stellt das neunte Durchgangsloch dar, das die dielektrische Zwischenschicht 26 durchdringt und die zweite Polplatte 253 des Speicherkondensators Cst freilegt. 269 stellt das zehnte Durchgangsloch dar, das die dielektrische Zwischenschicht 26 , die zweite Gate-Isolationsschicht 24 und die erste Gate-Isolationsschicht 22 durchdringt und das aktive Muster 216 des zweiten Lichtemissionssteuertransistors T6 freilegt. 270 stellt das elfte Durchgangsloch dar, das die dielektrische Zwischenschicht 26 , die zweite Gate-Isolationsschicht 24 und die erste Gate-Isolationsschicht 22 durchdringt und das aktive Muster 214 des ersten Lichtemissionssteuertransistors T4 freilegt.
Wie in 8 gezeigt, sind die erste Versorgungssignalleitung 271, die Datenleitung 272, der erste Verbindungsabschnitt 273, der zweite Verbindungsabschnitt 274, der dritte Verbindungsabschnitt 275 und der vierte Verbindungsabschnitt 276 auf der gleichen Schicht, der Source-Drain-Elektrodenschicht angeordnet. Dabei überlappen die orthografischen Projektionen der ersten Versorgungssignalleitung 271, der Datenleitung 272, des ersten Verbindungsabschnitts 273, des zweiten Verbindungsabschnitts 274, des dritten Verbindungsabschnitts 275 und des vierten Verbindungsabschnitts 276 auf dem Substrat 10 nicht miteinander.
Dabei ist die erste Versorgungssignalleitung 271 mit der zweiten polplatte 253 des Speicherkondensators Cst durch das neunte Durchgangsloch 268 verbunden und auch mit der aktiven Muster 214 des ersten Lichtemissionssteuertransistors T4 durch das elfte Durchgangsloch 270 verbunden. Die Datenleitung 272 ist mit dem aktiven Muster 215 des Datenschreibtransistors T5 durch das fünfte Durchgangsloch 264 verbunden. Der erste Verbindungsabschnitt 273 ist mit der zweiten Initialisierungssignalleitung 251 durch das erste Durchgangsloch 260 verbunden und auch mit dem sechsten aktiven Abschnitt 2133 in dem zweiten aktiven Muster 213 des ersten Rücksetztransistors T3 durch das vierte Durchgangsloch 263 verbunden. Der zweite Verbindungsabschnitt 274 ist mit dem aktiven Muster 217 des zweiten Rücksetztransistors T7 durch das zweite Durchgangsloch 261 verbunden und auch mit der ersten Initialisierungssignalleitung 252 durch das sechste Durchgangsloch 265 verbunden. Der dritte Verbindungsabschnitt 275 ist mit dem vierten aktiven Abschnitt 2131 in dem zweiten aktiven Muster 213 des ersten Rücksetztransistors T3 durch das dritte Durchgangsloch 262 verbunden, mit dem dritten aktiven Abschnitt 2113 in dem ersten aktiven Muster 211 des Kompensationstransistors T1 durch das siebte Durchgangsloch 266 verbunden, und auch mit der ersten Polplatte 234 des Speicherkondensator Cst durch das achte Durchgangsloch 267 verbunden. Der vierte Verbindungsabschnitt 276 ist mit dem aktiven Muster 216 des zweiten Lichtemissionssteuertransistors T6 durch das zehnte Durchgangsloch 269 verbunden.
Durch Anordnung der in 8 gezeigten Source-Drain-Elektrodenschicht auf der in 7 gezeigten Struktur kann das in 2 gezeigte Anzeigepanel erhalten werden. Basierend auf der Verbindungsbeziehung jeder Filmschicht ist in 9 ein Ersatzschaltbild jedes Subpixel 20 in dem in 2 gezeigten Anzeigepanel gezeigt.
Dabei wird das Gate des Kompensationstransistors T1 durch die Gateleitung 232 gesteuert. Der erste Pol des Kompensationstransistors T1 ist mit dem zweiten Pol des Antriebstransistors T2 verbunden. Der zweite Pol des Kompensationstransistors T1 ist mit dem Gate des Antriebstransistors T2 und mit der ersten Polplatte 234 des Speicherkondensators Cst verbunden. Die zweite Polplatte 253 des Speicherkondensators Cst ist mit der ersten Versorgungssignalleitung 271 verbunden.
Das Gate des ersten Rücksetztransistors T3 wird durch die Rücksetzsignalleitung 231 gesteuert. Der erste Pol des ersten Rücksetztransistors T3 ist mit der zweiten Initialisierungssignalleitung 251 verbunden. Der zweite Pol des ersten Rücksetztransistors T3 ist mit dem zweiten Pol des Kompensationstransistors T1 verbunden. Das Gate des ersten Lichtemissionssteuertransistors T4 wird durch die Lichtemissionssteuersignalleitung 233 gesteuert. Der erste Pol des ersten Lichtemissionssteuertransistors T4 ist mit der ersten Versorgungssignalleitung 271 verbunden. Der zweite Pol des ersten Lichtemissionssteuertransistors T4 ist mit dem ersten Pol des Antriebstransistors T2 verbunden. Das Gate des Datenschreibtransistors T5 wird durch die Gateleitung 232 gesteuert. Der erste Pol des Datenschreibtransistors T5 ist mit der Datenleitung 272 verbunden. Der zweite Pol des Datenschreibtransistors T5 ist mit dem ersten Pol des Antriebstransistors T2 verbunden. Das Gate des zweiten Lichtemissionssteuertransistors T6 wird durch die Lichtemissionssteuersignalleitung 233 gesteuert. Der erste Pol des zweiten Lichtemissionssteuertransistors T6 ist mit dem zweiten Pol des Antriebstransistors T2 verbunden. Der zweite Pol des zweiten Lichtemissionssteuertransistors T6 ist mit dem ersten Pol des lichtemittierenden Bauelements EL verbunden. Das Gate des zweiten Rücksetztransistors T7 wird durch die Rücksetzsignalleitung 231 gesteuert. Der erste Pol des zweiten Rücksetztransistors T7 ist mit der ersten Initialisierungssignalleitung 252 verbunden. Der zweite Pol des zweiten Rücksetztransistors T7 ist mit dem ersten Pol des lichtemittierenden Bauelements EL verbunden. Der zweite Pol des lichtemittierenden Bauelements EL ist mit der zweiten Initialisierungssignalleitung verbunden.
Es sei darauf hingewiesen, dass es nach Erhalt des in 2 gezeigten Anzeigepanels notwendig ist, nacheinander Strukturen wie etwa eine Anode, eine pixeldefinierende Schicht, eine lichtemittierende Schicht und eine Kathode. Das lichtemittierende Bauelement EL in 9 umfasst eine Anode, eine lichtemittierende Schicht und eine Kathode, die gestapelte sind. Der erste Pol des lichtemittierenden Bauelements EL bezieht sich auf die Anode, und der zweite Pol des lichtemittierenden Bauelements EL bezieht sich auf die Kathode.
Wie in 10 gezeigt, wird für die Subpixel 20 in der n-ten Zeile in einer ersten Stufe t11 ein Rücksetzsignal Reset von der Rücksetzsignalleitung 231 in der n-ten Zeile als Niedrigpegelsignal eingegeben, so dass das erste Rücksetztransistor T3 eingeschaltet wird und ein zweites Initialisierungssignal Vinit2, das von der zweiten Initialisierungssignalleitung 251 eingegeben wird, den Speicherkondensator Cst und das Gate des Antriebstransistors T2 zurücksetzt. Zu diesem Zeitpunkt ist der Antriebstransistor T2 eingeschaltet. Da ein Gatesignal Gate, das von der Gateleitung 232 eingegeben ist, und ein Lichtemissionssteuersignal EM, das von der Lichtemissionssteuersignalleitung 233 eingegeben ist, beide Hochpegelsignale sind, werden der Kompensationstransistor T1, der erste Lichtemissionssteuertransistor T4, der Datenschreibtransistor T5 und der zweite Lichtemissionssteuertransistor T6 alle ausgeschaltet.
In einer zweiten Stufe t12 ist das von der Gateleitung 232 eingegebene Gatesignal Gate ein Signal mit niedrigem Pegel, so dass der Kompensationstransistor T1 und der Datenschreibtransistor T5 eingeschaltet sind. Da der Antriebstransistor T2 ebenfalls eingeschaltet ist, lädt ein Datensignal Data, das von der Datenleitung 272 bereitgestellt ist, den Speicherkondensator Cst über den Datenschreibtransistor T5, den Antriebstransistor T2 und den Kompensationstransistor T1 und macht die Gatespannung des Antriebstransistors T2 zu Vdata + Vth. Vth bezieht sich auf die Schwellenspannung des Antriebstransistors T2. Vdata bezieht sich auf die Spannung des Datensignals Data. Da das von der Rücksetzsignalleitung 231 der n-ten Zeile eingegebene Rücksetzsignal Reset und das von der Lichtemissionssteuersignalleitung 233 eingegebene Lichtemissionssteuersignal EM beide Hochpegelsignale sind, sind der erste Rücksetztransistor T3, der erste Lichtemissionssteuertransistor T4 und der zweite Lichtemissionssteuertransistor T6 alle ausgeschaltet.
Da zu diesem Zeitpunkt in der n-ten Zeihe von Subpixeln 20 die mit dem zweiten Rücksetztransistor T7 verbundene Rücksetzsignalleitung 231 die Rücksetzsignalleitung 231 in der n+1-ten Zeile von Subpixeln 20 ist und die mit der zweiten Rücksetztransistor T7 verbundene Rücksetzsignalleitung 231 mit der Gateleitung 232 in der n-ten Zeile von Subpixeln 20 verbunden ist, ist in der zweiten Stufe t12 das von der Rücksetzsignalleitung 231 in der n+1-ten Zeile von Subpixeln 20 eingegebene Rücksetzsignal Reset ebenfalls ein Niedrigpegelsignal, so dass der zweite Rücksetztransistor T7 eingeschaltet wird, und dann setzt das erste Initialisierungssignal Vinit1, das über die erste Initialisierungssignalleitung 252 eingegeben wird, den ersten Pol des lichtemittierenden Bauelements EL zurück.
In einer dritten Stufe t13 ist das von der Lichtemissionssteuersignalleitung 233 eingegebene Lichtemissionssteuersignal EM ein Niedrigpegelsignal, so dass der erste Lichtemissionssteuertransistor T4 und der zweite Lichtemissionssteuertransistor T6 eingeschaltet werden. Dann wird ein Antriebsstrom über den ersten Lichtemissionssteuertransistor T4, den Antriebstransistor T2 und den zweiten Lichtemissionssteuertransistor T6 an den ersten Pol des lichtemittierenden Bauelements EL bereitgestellt, um das lichtemittierende Bauelement EL zu Leuchten anzutreiben. Die Größe des Antriebsstroms hängt von der Spannung des von der ersten Versorgungssignalleitung 271 bereitgestellten Hochpegel-Spannungssignals VDD und von der Spannung Vdata des Datensignals Data ab. Da zu diesem Zeitpunkt das von der Rücksetzsignalleitung 231 der n-ten Zeile eingegebene Rücksetzsignal Reset und das von der Gateleitung 232 eingegebene Gatesignal Gate beide Hochpegelsignale sind, sind der erste Rücksetztransistor T3, der Kompensationstransistor T1, der Datenschreibtransistor T5 und der zweite Rücksetztransistor T7 alle ausgeschaltet.
Es sollte angemerkt werden, dass die zweite Versorgungssignalleitung verwendet wird, um ein Niederpegel-Spannungssignal VSS an die Kathode des lichtemittierenden Bauelements EL bereitzustellen. Der obige Antriebsvorgang ist veranschaulicht mit einem Beispiel, bei dem der Kompensationstransistor T1, der Antriebstransistor T2, der erste Rücksetztransistor T3, der erste Lichtemissionssteuertransistor T4, der Datenschreibtransistor T5, der zweite Lichtemissionssteuertransistor T6 und der zweite Rücksetztransistor T7 alle Transistoren vom P-Typ sind, wobei sie eingeschaltet werden, wenn das jeweilige Gate auf einem niedrigen Pegel ist, und ausgeschaltet werden, wenn das jeweilige Gate auf einem hohen Pegel ist. Natürlich können der Kompensationstransistor T1, der Antriebstransistor T2, der erste Rücksetztransistor T3, der erste Lichtemissionssteuertransistor T4, der Datenschreibtransistor T5, der zweite Lichtemissionssteuertransistor T6 und der zweite Rücksetztransistor T7 auch Transistoren vom N-Typ sein, wobei sie eingeschaltet werden, wenn das jeweilige Gate auf einem hohen Pegel ist, und ausgeschaltet werden, wenn das jeweilige Gate auf einem niedrigen Pegel ist. Außerdem wird die Source der erste Pol genannt und der Drain der zweite Pol genannt, um die zwei Pole des jeweiligen Transistors außer das Gate zu unterscheiden.
In der Ausführungsform der vorliegenden Anmeldung sind die Gateleitungen 232 in den Subpixeln 20 in der gleichen Zeile miteinander verbunden. Die Rücksetzsignalleitungen 231 in den Subpixeln 20 in der gleichen Zeile sind miteinander verbunden. Die Lichtemissionssteuersignalleitungen 233 in den Subpixeln 20 in der gleichen Zeile sind miteinander verbunden. Die ersten Initialisierungssignalleitungen 252 in den Subpixeln 20 in der gleichen Zeile sind miteinander verbunden. Die zweiten Initialisierungssignalleitungen 251 in den Subpixeln 20 in der gleichen Zeile sind miteinander verbunden. Die Datenleitungen 272 in den Subpixeln 20 in der gleichen Spalte sind miteinander verbunden. Die ersten Versorgungssignalleitungen 271 in den Subpixeln 20 in der gleichen Spalte sind miteinander verbunden.
Durch Verbinden derselben Art von Leitungen, die sich entlang der Zeilenrichtung in derselben Zeile von Subpixeln 20 erstrecken, und durch Verbinden derselben Art von Leitungen, die sich entlang der Spaltenrichtung in derselben Spalte von Subpixeln 20 erstrecken, wird die Anzahl der Leitungen in dem Fan-Out-Bereich des Anzeigepanels reduziert, so dass der vom Fan-Out-Bereich eingenommenen Bereich kleiner ist.
Wenn es notwendig ist, ein Anzeigepanel wie in 2 gezeigt zu bilden, ist es notwendig, den Kompensationstransistor T1, den Antriebstransistor T2, den Speicherkondensator Cst, die erste Initialisierungssignalleitung 252, den ersten Rücksetztransistor T3, den ersten Lichtemissionssteuertransistor T4, den Datenschreibtransistor T5, den zweiten Lichtemissionssteuertransistor T6, den zweiten Rücksetztransistor T7, die zweite Initialisierungssignalleitung 251, die Rücksetzsignalleitung 231, die Gateleitung 232, die Lichtemissionssteuersignalleitung 233, die erste Versorgungssignalleitung 271 und die Datenleitung 272 zu bilden, die jedem Subpixel 20 entsprechenden.
Insbesondere wird zuerst auf dem Substrat 10 eine in 4 gezeigte aktive Schicht durch einen Strukturierungsprozess gebildet, die die aktiven Muster einzelner Transistoren umfasst. Dann wird eine erste Gate-Isolierschicht 22 gebildet, die die aktive Schicht und das Substrat 10 abdeckt. Auf der Gate-Isolierschicht 22 wird eine erste Gateschicht durch einen Strukturierungsprozess gebildet, und die in 5 gezeigte Struktur wird erhalten. Die erste Gateschicht umfasst die Rücksetzsignalleitung 231, die Gateleitung 232, die erste Polplatte 234 des Speicherkondensators Cst und die Lichtemissionssteuersignalleitung 233. Anschließend wird eine zweite Gate-Isolierschicht 24 gebildet, die die erste Gateschicht und die erste Gate-Isolierschicht 22 abdeckt, und eine zweite Gateschicht wird durch einen Strukturierungsprozess auf der zweiten Gate-Isolierschicht 24 gebildet, so dass die in 6 gezeigte Struktur erhalten werden kann. Die zweite Gateschicht umfasst die erste Initialisierungssignalleitung 252, die zweite Initialisierungssignalleitung 251 und die zweite Polplatte 253 des Speicherkondensators Cst. Dann wird eine dielektrische Zwischenschicht 26 gebildet, die die zweite Gateschicht und die zweite Gate-Isolierschicht 24 abdeckt, und werden Durchgangslöcher gebildet, wie das erste Durchgangsloch 260, das zweite Durchgangsloch 261, das dritte Durchgangsloch 262, das vierte Durchgangsloch 263, das fünfte Durchgangsloch 264, das sechste Durchgangsloch 265, das siebte Durchgangsloch 266, das achte Durchgangsloch 267, das neunte Durchgangsloch 268, das zehnte Durchgangsloch 269 und das elfte Durchgangsloch 270 wie in 7 gezeigt. Schließlich wird eine Source-Drain-Elektrodenschicht, wie in 8 gezeigt, auf der dielektrischen Zwischenschicht 26 durch einen Strukturierungsprozess gebildet, wodurch ein Anzeigepanel, wie in 2 gezeigt, erhalten wird. Die Source-Drain-Elektrodenschicht umfasst die erste Stromsignalleitung 271, die Datenleitung 272, den zweiten Verbindungsabschnitt 273, den zweiten Verbindungsabschnitt 274, den dritten Verbindungsabschnitt 275 und den vierten Verbindungsabschnitt 276.
Nach dem Bilden des Anzeigepanels, wie in 2 gezeigt, ist es auch notwendig, eine Passivierungsschicht zu bilden, die die Source-Drain-Elektrodenschicht und die dielektrische Zwischenschicht 26 abdeckt, und eine flache Schicht, die auf der der Source-Drain-Elektrodenschicht abgewandten Seite der Passivierungsschicht angeordnet ist. Anschließend werden eine Anodenschicht und eine pixeldefinierende Schicht auf der flachen Schicht gebildet, wobei die pixeldefinierende Schicht eine Pixelöffnung aufweist, die die Anodenschicht freilegt und innerhalb der eine organische funktionelle Schicht gebildet wird. Dann wird auch eine Kathodenschicht, die die pixeldefinierende Schicht und die organische funktionelle Schicht abdeckt. Schließlich wird eine die Kathodenschicht abdeckende Einkapselungsschicht gebildet, so dass ein fertiges Anzeigepanel erhalten wird. Die Einkapselungsschicht kann eine organische Einkapselungsschicht, eine anorganische Einkapselungsschicht, oder eine gestapelte Struktur aus einer organischen Einkapselungsschicht und einer organischen Einkapselungsschicht.
In der Ausführungsform der vorliegenden Anmeldung umfasst durch Ändern des ersten aktiven Musters des Kompensationstransistors das erste aktive Muster einen ersten aktiven Abschnitt, einen zweiten aktiven Abschnitt und einen dritten aktiven Abschnitt, die nacheinander verbunden sind. Dabei erstreckt sich der zweite aktive Abschnitt entlang der ersten Richtung und die Erstreckungsrichtungen des ersten aktiven Abschnitts und des dritten aktiven Abschnitts jeweils die erste Richtung schneiden. Zusätzlich überlappt die orthographische Projektion der ersten Initialisierungssignalleitung auf dem Substrat mit der orthographischen Projektion des zweiten aktiven Abschnitts auf dem Substrat. Ein Kopplungskondensator wird direkt durch Überlappung der ersten Initialisierungssignalleitung mit dem ersten aktiven Muster des Kompensationstransistors gebildet. Dabei ist kein zusätzlicher Verbindungsabschnitt erforderlich. Durch Optimieren des Designs der Schaltung des Subpixel ist die räumliche Anordnung der Schaltung jedes Subpixels relativ einfach. Dementsprechend wird der durch die Anordnung der Schaltung jedes Subpixels eingenommene Platz eingespart, wodurch das Öffnungsverhältnis jedes Subpixels erhöht wird.
Eine Ausführungsform der vorliegenden Anmeldung offenbart auch eine Anzeigevorrichtung, die das oben erwähnte Anzeigepanel umfasst.
Zusätzlich umfasst die Anzeigevorrichtung auch einen Antriebschip, der an die Leitungen in dem Anzeigepanel gebunden ist, und ein TCON (Timer Control Register), das mit dem Antriebschip verbunden ist, usw.
Bei praktischen Anwendungen kann die Anzeigevorrichtung jedes Produkt oder jede Komponente mit einer Anzeigefunktion sein, wie beispielsweise ein Mobiltelefon, ein Tablet-Computer, ein Monitor, ein Notebook-Computer oder ein Navigationsgerät.
Außerdem kann hinsichtlich der spezifischen Struktur des Anzeigepanels in der Anzeigevorrichtung auf die obige Beschreibung des Anzeigepanels verwiesen werden, und die Wirkung ist ähnlich derjenigen, die durch das obige Anzeigepanel erzielt wird. Hier wird sie nicht wiederholt, um Wiederholungen zu vermeiden.
Die Bezugnahme hierin auf „eine Ausführungsform“, „Ausführungsformen“ oder „eine oder mehrere Ausführungsformen“ bedeutet, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der vorliegenden Anmeldung enthalten ist. Außerdem wird darauf geachtet, dass sich Beispiele des Wortes „in einer Ausführungsform“ hierin nicht notwendigerweise alle auf dieselbe Ausführungsform beziehen.
In der hierin bereitgestellten Beschreibung werden zahlreiche spezifische Details dargelegt. Es versteht sich jedoch, dass die Ausführungsformen der Anmeldung ohne diese spezifischen Details praktiziert werden können. In einigen Fällen wurden wohlbekannte Verfahren, Strukturen und Techniken nicht im Detail gezeigt, um das Verständnis dieser Beschreibung nicht zu erschweren.
In den Ansprüchen sind in Klammern gesetzte Bezugszeichen nicht als Einschränkung des Anspruchs auszulegen. Das Wort „umfassend“ schließt das Vorhandensein von Elementen oder Schritten nicht aus, die nicht in einem Anspruch aufgeführt sind. Das einem Element vorangestellte Wort „ein“ oder „eine“ schließt das Vorhandensein mehrerer solcher Elemente nicht aus. Die vorliegende Anwendung kann mittels Hardware implementiert werden, die mehrere unterschiedliche Elemente umfasst, und mittels eines geeignet programmierten Computers. In einem Einheitsanspruch, der mehrere Mittel aufzählt, können mehrere dieser Mittel durch ein und dasselbe Hardwareelement verkörpert werden. Die Verwendung der Wörter erster, zweiter und dritter usw. gibt keine Reihenfolge an. Diese Wörter können als Namen interpretiert werden.
Abschließend ist anzumerken, dass die obigen Ausführungsformen nur verwendet werden, um die technischen Lösungen der vorliegenden Anmeldung zu veranschaulichen, anstatt sie einzuschränken. Obwohl die vorliegende Anmeldung unter Bezugnahme auf die vorangehenden Ausführungsformen ausführlich beschrieben wurde, sollte der Durchschnittsfachmann es verstehen, dass er immer noch Modifikationen an den technischen Lösungen vorgenommen werden können, die in den vorangehenden Ausführungsformen beschrieben sind, oder gleichwertige Ersetzungen an einigen der technischen Merkmale vorgenommen werden, und diese Modifikationen oder Ersetzungen das Wesen der entsprechenden technischen Lösungen nicht abweichend von Geist und Umfang der technischen Lösungen der verschiedenen Ausführungsformen der vorliegenden Anmeldung machen.

Claims

Anzeigepanel, umfassend: ein Substrat; und eine Mehrzahl von Subpixeln, die auf dem Substrat angeordnet sind, wobei jedes der Subpixel umfasst: einen Kompensationstransistor; einen Antriebstransistor; einen Speicherkondensator; und eine erste Initialisierungssignalleitung; wobei ein erster Pol des Kompensationstransistors mit einem zweiten Pol des Antriebstransistors verbunden ist, und ein zweiter Pol des Kompensationstransistors jeweils mit einem Gate des Antriebstransistors und mit einer ersten Polplatte des Speicherkondensators verbunden ist; wobei ein erstes aktives Muster des Kompensationstransistors einen ersten aktiven Abschnitt, einen zweiten aktiven Abschnitt und einen dritten aktiven Abschnitt umfasst, die nacheinander verbunden sind, wobei sich der zweite aktive Abschnitt entlang einer ersten Richtung erstreckt und die Erstreckungsrichtungen des ersten aktiven Abschnitts und des dritten aktiven Abschnitts jeweils die erste Richtung schneiden; wobei sich die erste Initialisierungssignalleitung entlang der ersten Richtung erstreckt, und eine orthographische Projektion der ersten Initialisierungssignalleitung auf dem Substrat mit einer orthographischen Projektion des zweiten aktiven Abschnitts auf dem Substrat überlappt.
Anzeigepanel nach Anspruch 1, wobei die orthographische Projektion der ersten Initialisierungssignalleitung auf dem Substrat die orthographische Projektion des zweiten aktiven Abschnitts auf dem Substrat abdeckt.
Anzeigepanel nach Anspruch 1, wobei die orthographische Projektion der ersten Initialisierungssignalleitung auf dem Substrat ferner mit den orthographischen Projektionenen des ersten aktiven Abschnitts und des dritten aktiven Abschnitts auf dem Substrat überlappt.
Anzeigepanel nach Anspruch 1, wobei jedes der Subpixel ferner eine Gateleitung, eine Rücksetzsignalleitung, eine zweite Initialisierungssignalleitung, eine Lichtemissionssteuersignalleitung, eine erste Versorgungssignalleitung und eine Datenleitung umfasst; wobei sich die Gateleitung, die Rücksetzsignalleitung, die zweite Initialisierungssignalleitung und die Lichtemissionssteuersignalleitung alle entlang der ersten Richtung erstrecken, und sich die erste Versorgungssignalleitung und die Datenleitung beide entlang der zweiten Richtung erstrecken, wobei die zweite Richtung die erste Richtung schneidet.
Anzeigepanel nach Anspruch 4, wobei die Rücksetzsignalleitung zwischen der ersten Initialisierungssignalleitung und der zweiten Initialisierungssignalleitung angeordnet ist, die erste Initialisierungssignalleitung zwischen der Rücksetzsignalleitung und der Gateleitung angeordnet ist, und die Gateleitung zwischen der ersten Initialisierungssignalleitung und der Lichtemissionssteuersignalleitung angeordnet ist.
Anzeigepanel nach Anspruch 4, wobei ein Gate des Kompensationstransistors durch die Gateleitung gesteuert wird, und wobei das Gate des Kompensationstransistors ein Abschnitt der Gateleitung ist, der mit dem ersten aktiven Abschnitt und des dritten aktiven Abschnitts überlappt.
Anzeigepanel nach Anspruch 4, wobei die erste Initialisierungssignalleitung 252 an der Position, an der der erste aktive Abschnitt auf den zweiten aktiven Abschnitt trifft, einen ersten Vorsprung, der der Gateleitung zugewandt ist, und einen zweiten Vorsprung aufweist, der der Gateleitung abgewandt ist; und wobei an anderen Positionen als der Position, an der der erste aktive Abschnitt auf den zweiten aktiven Abschnitt trifft, die erste Initialisierungssignalleitung die gleiche Breite entlang der zweiten Richtung hat.
Anzeigepanel nach Anspruch 4, wobei jedes der Subpixel ferner umfasst: einen ersten Rücksetztransistor; wobei ein Gate des ersten Rücksetztransistors durch die Rücksetzsignalleitung gesteuert wird, ein erster Pol des ersten Rücksetztransistors mit der zweiten Initialisierungssignalleitung verbunden ist, und ein zweiter Pol des ersten Rücksetztransistors mit dem zweiten Pol des Kompensationstransistors verbunden ist.
Anzeigepanel nach Anspruch 8, wobei der erste Rücksetztransistor ein Doppel-Gate-Transistor ist; wobei ein zweites aktives Muster des ersten Rücksetztransistors einen vierten aktiven Abschnitt, einen fünften aktiven Abschnitt und einen sechsten aktiven Abschnitt umfasst, die nacheinander verbunden sind, wobei sich der fünfte aktive Abschnitt entlang der ersten Richtung erstreckt, und die Erstreckungsrichtungen des vierten aktiven Abschnitts und des sechsten aktiven Abschnitts jeweils die erste Richtung schneiden; wobei das Gate des ersten Rücksetztransistors ein Abschnitt der Rücksetzsignalleitung ist, der mit dem vierten aktiven Abschnitt und dem sechsten aktiven Abschnitt überlappt.
Anzeigepanel nach Anspruch 9, wobei zwischen einer orthographischen Projektion des zweiten aktiven Musters auf dem Substrat und einer orthographischen Projektion der ersten Versorgungssignalleitung auf dem Substrat kein Überlappungsbereich vorhanden ist.
Anzeigepanel nach Anspruch 1, wobei die Erstreckungsrichtungen des ersten aktiven Abschnitts und des dritten aktiven Abschnitts parallel zueinander sind; oder die Erstreckungsrichtung des ersten aktiven Abschnitts eine dritte Richtung ist, und die Erstreckungsrichtung des dritten aktiven Abschnitts eine vierte Richtung ist, wobei die dritte Richtung die vierte Richtung schneidet.
Anzeigepanel nach Anspruch 4, wobei jedes der Subpixel ferner umfasst: einen ersten Lichtemissionssteuertransistor; wobei ein Gate des ersten Lichtemissionssteuertransistors durch die Lichtemissionsteuersignalleitung gesteuert wird, ein erster Pol des ersten Lichtemissionssteuertransistors mit der ersten Versorgungssignalleitung verbunden ist, und ein zweiter Pol des ersten Lichtemissionssteuertransistors mit dem ersten Pol des Antriebstransistors verbunden ist; wobei die erste Versorgungssignalleitung auch mit der zweiten Polplatte des Speicherkondensators verbunden ist.
Anzeigepanel nach Anspruch 4, wobei jedes der Subpixel ferner umfasst: einen Datenschreibtransistor; wobei ein Gate des Datenschreibtransistors durch die Gateleitung gesteuert wird, ein erster Pol des Datenschreibtransistors mit der Datenleitung verbunden ist und ein zweiter Pol des Datenschreibtransistors mit dem ersten Pol des Antriebstransistors verbunden ist.
Anzeigepanel nach Anspruch 8, wobei jedes der Subpixel ferner umfasst: einen zweiten Lichtemissionssteuertransistor und ein lichtemittierendes Bauelement; wobei ein Gate des zweiten Lichtemissionssteuertransistors durch die Lichtemissionssteuersignalleitung gesteuert wird, ein erster Pol des zweiten Lichtemissionssteuertransistors mit dem zweiten Pol des Antriebstransistors verbunden ist, und ein zweiter Pol des zweiten Lichtemissionssteuertransistors mit einem ersten Pol des lichemittierenden Bauelements verbunden ist.
Anzeigepanel nach Anspruch 14, wobei jedes der Subpixel ferner umfasst: einen zweiten Rücksetztransistor; wobei ein Gate des zweiten Rücksetztransistors durch die Rücksetzsignalleitung gesteuert wird, ein erster Pol des zweiten Rücksetztransistors mit der ersten Initialisierungssignalleitung verbunden ist, und ein zweiter Pol des zweiten Rücksetztransistors mit dem ersten Pol des lichtemittierenden Bauelements verbunden ist.
Anzeigepanel nach Anspruch 15, wobei in der n-ten Zeile von Subpixeln die mit dem ersten Rücksetztransistor verbundene Rücksetzsignalleitung die Rücksetzsignalleitung in der n-ten Zeile von Subpixeln ist, die mit dem zweiten Rücksetztransistor verbundene Rücksetzsignalleitung die Rücksetzsignalleitung in der n+1-ten Zeile von Subpixeln ist, und die mit dem zweiten Rücksetztransistor verbundene Rücksetzsignalleitung mit der Gateleitung in der n-ten Zeile von Subpixeln verbunden ist, wobei n eine positive ganze Zahl größer als 0 ist.
. Anzeigepanel nach Anspruch 4, wobei sich das erste aktive Muster auf einer aktiven Schicht befindet, wobei sich die Gateleitung, die Rücksetzsignalleitung, die Lichtemissionssteuersignalleitung und die erste Polplatte des Speicherkondensators alle auf einer ersten Gateschicht befinden, und sich die erste Initialisierungssignalleitung, die zweite Initialisierungssignalleitung und die zweite Polplatte des Speicherkondensators auf einer zweiten Gateschicht befinden, und sich die erste Versorgungssignalleitung und die Datenleitung auf einer Source-Drain-Elektrodenschicht befinden; wobei eine erste Gate-Isolationsschicht zwischen der ersten Gateschicht und der aktiven Schicht angeordnet ist, eine zweite Gate-Isolationsschicht zwischen der zweiten Gateschicht und der ersten Gateschicht angeordnet ist, und eine dielektrische Zwischenschicht zwischen der Source-Drain-Elektrodenschicht und der zweiten Gateschicht angeordnet ist, wobei sich die Source-Drain-Elektrodenschicht auf einer dem Substrat abgewandten Seite der dielektrischen Zwischenschicht befindet.
Anzeigepanel nach Anspruch 4, wobei die Gateleitungen in den Subpixeln in der gleichen Zeile miteinander verbunden sind, die Rücksetzsignalleitungen in den Subpixeln in der gleichen Zeile sind miteinander verbunden sind, die Lichtemissionssteuersignalleitungen in den Subpixeln in der gleichen Zeile miteinander verbunden sind, die ersten Initialisierungssignalleitungen in den Subpixeln in der gleichen Zeile miteinander verbunden sind, und die zweiten Initialisierungssignalleitungen in den Subpixeln in der gleichen Zeile miteinander verbunden sind; wobei die Datenleitungen in den Subpixeln in der gleichen Spalte miteinander verbunden sind, und die ersten Versorgungssignalleitungen in den Subpixeln in der gleichen Spalte miteinander verbunden sind.
Anzeigevorrichtung mit einem Anzeigepanel nach einem der Ansprüche 1-18.