CN116841092B - 阵列基板及其显示面板 - Google Patents

Abstract

本申请提供阵列基板及其显示面板，通过在第一扫描信号线、第一驱动信号线以及第一复位信号线上串接电阻补偿单元，以对屏下摄像头区域所在的n行像素的电阻进行不补偿；且第一扫描信号线的延伸线和第一驱动信号线的延伸线具有投影交叠区域，至少部分投影交叠区域构成电容补偿单元，且第一扫描信号线、第一驱动信号线以及第一复位信号线均并联电容补偿单元，以对屏下摄像头区域所在的n列像素的电容进行补偿；从而解决屏下摄像头区域所在的n行像素与其他区域存在显示差异的问题。

Description

阵列基板及其显示面板

技术领域

本申请涉及显示技术领域，特别是涉及一种阵列基板及其显示面板。

背景技术

现有的显示装置为追求高屏占比，在显示区域设置屏下摄像头（UDC）区域，且屏下摄像头区域要兼顾拍摄和显示双重功能，因此，屏下摄像头区域的透光率要大于正常显示区域，保证具有充足的光线进入屏下摄像头区域以满足拍摄需求，且屏下摄像头区域需要设置像素电路，以满足相应的显示功能。

然而，要保证屏下摄像头区域的透光率要大于正常显示区域，需要设置屏下摄像头区域的像素密度小于正常显示区域，或者设置屏下摄像头区域中像素单元的尺寸小于正常显示区域中像素单元的尺寸，导致屏下摄像头区域所在的n行像素与其他区域存在显示差异的问题。

发明内容

本申请提供一种阵列基板及其显示面板，其能够解决屏下摄像头区域所在的n行像素与其他区域存在显示差异的问题。

为了解决上述技术问题，本申请提供的第一个技术方案为：提供一种阵列基板，包括阵列排布的多个像素单元、连接多行所述像素单元的扫描信号线和驱动信号线、以及连接多列所述像素单元的复位信号线；其中，多个像素单元包括设置于第一显示区的第一像素单元和设置于第二显示区的第二像素单元，至少部分所述第一像素单元和至少部分所述第二像素单元同行排布且通过第一扫描信号线和第一驱动信号线连接，至少部分所述第一像素单元和至少部分所述第二像素单元同列排布且通过第一复位信号线连接；所述第一显示区的透光率大于所述第二显示区的透光率；所述第一扫描信号线、所述第一驱动信号线以及所述第一复位信号线上串接有电阻补偿单元，且所述第一扫描信号线的延伸线和所述第一驱动信号线的延伸线具有投影交叠区域，至少部分所述投影交叠区域构成电容补偿单元，且所述第一扫描信号线、所述第一驱动信号线以及所述第一复位信号线均并联所述电容补偿单元。

其中，所述阵列基板包括：衬底；半导体层，设置于所述衬底的第一表面，其中，所述半导体层包括用于形成所述第一像素单元的第一半导体层、用于形成所述第二像素单元的第二半导体层、以及用于形成所述电阻补偿单元的半导体走线；栅绝缘层，设置于所述半导体层背离所述衬底的表面；第一金属层，设置于所述栅绝缘层背离所述衬底的表面；其中，所述第一金属层包括用于形成第一像素单元的第一栅极、用于形成第二像素单元的第二栅极、以及用于形成部分所述第一扫描信号线及其延伸线和部分所述第一驱动信号线及其延伸线的第一金属走线；层间介质层，设置于所述衬底的第一表面，且覆盖所述半导体层和所述第一金属层；第二金属层，设置于所述层间介质层背离所述栅绝缘层的表面，所述第二金属层包括绝缘设置且用于形成所述第一像素单元的第一源极和第一漏极、绝缘设置且用于形成所述第二像素单元的第二源极和第二漏极、以及用于形成部分所述第一扫描信号线及其延伸线和部分所述第一驱动信号线及其延伸线的第二金属走线；其中，所述第一扫描信号线的延伸线在所述衬底的投影的至少部分与所述第一驱动信号线的延伸线在所述衬底的投影的至少部分重叠，以作为所述电容补偿单元。

其中，所述半导体走线包括第一子半导体走线和第二子半导体走线；所述第一金属走线包括用于形成部分所述第一扫描信号线的第一子金属走线、用于形成部分所述第一扫描信号线的延伸线的第二子金属走线、以及用于形成部分所述第一驱动信号线的第三子金属走线；所述第二金属走线包括用于形成部分所述第一扫描信号线的第四子金属走线和第五子金属走线、用于形成部分所述第一驱动信号线的延伸线的第六子金属走线、用于形成部分所述第一驱动信号线的延伸线的第七子金属走线；其中，所述第一子金属走线通过贯穿所述层间介质层的第一接触孔连接所述第四子金属走线，所述第四子金属走线通过第二接触孔连接所述第一子半导体走线，所述第一子半导体走线通过第三接触孔连接所述第五子金属走线，所述第五子金属走线通过第四接触孔连接所述第二子金属走线；所述第一子半导体走线作为所述第一扫描信号线上的所述电阻补偿单元；所述第三子金属走线通过贯穿所述层间介质层的第五接触孔连接所述第六子金属走线，所述第六子金属走线通过第六接触孔连接所述第二子半导体走线，所述第二子半导体走线通过第七接触孔连接所述第七子金属走线；所述第二子半导体走线作为所述第一驱动信号线上的所述电阻补偿单元；且所述第二子金属走线在所述衬底上的投影与所述第七子金属走线在所述衬底上的投影至少部分重叠，所述第二子金属走线与所述第七子金属走线的投影交叠区域作为所述第一扫描信号线、所述第一驱动信号线和/或所述第一复位信号线上的电容补偿单元。

其中，所述阵列基板还包括：钝化层，设置于所述层间介质层背离所述栅绝缘层的表面且覆盖所述第二金属层；第三金属层，设置于所述钝化层背离所述层间介质层的表面，所述第三金属层在所述衬底的投影的至少部分与所述第一扫描信号线的延伸线和/或所述第一驱动信号线的延伸线在所述衬底的投影的至少部分重叠，至少部分所述第三金属层与所述第一扫描信号线的延伸线和/或所述第一驱动信号线的延伸线的投影交叠区域作为所述电容补偿单元。

其中，所述半导体走线包括第三子半导体走线和第四子半导体走线；所述第一金属走线包括用于形成部分所述第一扫描信号线的第八子金属走线、用于形成部分所述第一驱动信号线的第九子金属走线、以及用于形成部分所述第一扫描信号线的延长线的第十子金属走线；所述第二金属走线包括用于形成部分所述第一扫描信号线的第十一子金属走线和第十二子金属走线、用于形成部分所述第一驱动信号线的第十三子金属走线、以及用于形成部分所述第一驱动信号线的延长线的第十四子金属走线和第十五子金属走线；所述第三金属层包括第十六子金属走线；其中，所述第八子金属走线通过贯穿所述层间介质层的第八接触孔连接所述第十一子金属走线，所述第十一子金属走线通过第九接触孔连接所述第三子半导体走线，所述第三子半导体走线通过第十接触孔连接所述第十二子金属走线，所述第十二子金属走线通过第十一接触孔连接所述第十六子金属走线；所述第三子半导体走线作为所述第一扫描信号线上的所述电阻补偿单元；所述第九子金属走线通过贯穿所述层间介质层的第十二接触孔连接所述第十三子金属走线，所述第十三子金属走线通过第十三接触孔连接所述第四子半导体走线，所述第四子半导体走线通过第十四接触孔连接所述第十四子金属走线，所述第十四子金属走线通过第十五接触孔连接第十子金属走线；所述第四子半导体走线作为所述第一驱动信号线上的所述电阻补偿单元；且所述第十六子金属走线在所述衬底上的投影，与所述第十子金属走线在所述衬底上的投影和/或所述第十五子金属走线在所述衬底上的投影至少部分重叠，所述第十六子金属走线与所述第十子金属走线和/或所述第十五子金属走线的投影交叠区域作为所述第一扫描信号线、所述第一驱动信号线和/或所述第一复位信号线上的电容补偿单元。

其中，所述第十五子金属走线还连接预设电位。

其中，所述电阻补偿单元的阻值与所述半导体走线的尺寸以及掺杂浓度相关；所述电容补偿单元与所述第一扫描信号线的延伸线与所述第一驱动信号线的延伸线在衬底的投影交叠区域的重叠面积相关；其中，所述电阻补偿单元的阻值小于等于1KΩ；所述电容补偿单元的容值小于等于10pF。

其中，所述第一显示区内所述第一像素单元的密度与所述第二显示区内所述第二像素单元的密度相同，且所述第一像素单元的尺寸小于所述第二像素单元的尺寸。

其中，所述电阻补偿单元和所述电容补偿单元均设置于所述第一显示区；或，所述电阻补偿单元和所述电容补偿单元均设置于所述第二显示区；或，部分所述电阻补偿单元设置于所述第一显示区，另外部分所述电阻补偿单元设置于所述第二显示区；以及，部分所述电容补偿单元设置于所述第一显示区，另外部分所述电容补偿单元设置于所述第二显示区。

为了解决上述技术问题，本申请提供的第二个技术方案为：提供一种显示面板，包括：阵列基板，所述阵列基板为上述任一项所述的阵列基板；对设基板，设置于所述阵列基板的一侧。

本申请的有益效果：区别于现有技术，本申请提供的阵列基板及其显示面板，通过在第一扫描信号线、第一驱动信号线以及第一复位信号线上串接电阻补偿单元，以对屏下摄像头区域所在的n行像素的电阻进行不补偿；且第一扫描信号线的延伸线和第一驱动信号线的延伸线具有投影交叠区域，至少部分投影交叠区域构成电容补偿单元，且第一扫描信号线、第一驱动信号线以及第一复位信号线均并联电容补偿单元，以对屏下摄像头区域所在的n列像素的电容进行补偿；从而解决屏下摄像头区域所在的n行像素与其他区域存在显示差异的问题。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出任何创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本申请提供的阵列基板的一实施例的结构示意图；

图2是图1中A处的像素单元的模块示意图；

图3是本申请提供的第一像素单元和第二像素单元的一实施例的电路结构示意图；

图4为本申请提供的电容电阻补偿单元的一实施例的等效电路图；

图5为本申请提供的阵列基板的一实施例的膜层结构示意图；

图6为本申请第一实施例提供的RC补偿设计；

图7为本申请第二实施例提供的RC补偿设计；

图8为本申请提供的显示面板的一实施例的结构示意图。

附图标号说明：

阵列基板100；对设基板200；显示面板300；

第一显示区A1；第二显示区A2；像素单元P；第一像素单元P1；第二像素单元P2；扫描信号线Scan；第一扫描信号线Scan_1；第二扫描信号线Scan_2；驱动信号线EM；第一驱动信号线EM_1；第二驱动信号线EM_2；复位信号线Vint；第一复位信号线Vint_1；第二复位信号线Vint_2；

电容电阻补偿单元RC；电阻补偿单元R；电容补偿单元C；

衬底10；半导体层20；栅绝缘层30；第一金属层40；层间介质层50；第二金属层60；钝化层70；第三金属层80；平坦化层91；阳极层92；像素定义层93；支撑层94；

第一子半导体走线21；和第二子半导体走线22；第三子半导体走线23；第四子半导体走线24；

第一子金属走线41；第二子金属走线42；第三子金属走线43；第八子金属走线44；第九子金属走线45；第十子金属走线46；

第四子金属走线61；和第五子金属走线62；第六子金属走线63；第七子金属走线64；第十一子金属走线65；第十二子金属走线66；第十三子金属走线67；第十四子金属走线68；第十五子金属走线69；

第十六子金属走线81；

第一接触孔H1；第二接触孔H2；第三接触孔H3；第四接触孔H4；第五接触孔H5；第六接触孔H6；第七接触孔H7；第八接触孔H8；第九接触孔H9；第十接触孔H10；第十一接触孔H11；第十二接触孔H12；第十三接触孔H13；第十四接触孔H14；第十五接触孔H15；开口X1。

具体实施方式

下面结合说明书附图，对本申请实施例的方案进行详细说明。

以下描述中，为了说明而不是为了限定，提出了诸如特定***结构、接口、技术之类的具体细节，以便透彻理解本申请。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括至少一个该特征。本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。本申请实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、***、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

参见图1和图2，图1是本申请提供的阵列基板的一实施例的结构示意图；图2是图1中A处的像素单元的模块示意图。

本申请实施例提供一种阵列基板100，包括第一显示区A1和第二显示区A2，其中，第一显示区A1的透光率大于第二显示区A2的透光率。且阵列基板100还包括阵列排布的多个像素单元P、连接多行像素单元P的扫描信号线Scan和驱动信号线EM、以及连接多列像素单元P的复位信号线Vint；其中，多个像素单元P包括设置于第一显示区A1的第一像素单元P1和设置于第二显示区A2的第二像素单元P2，定义至少部分第一像素单元P1和至少部分第二像素单元P2同行排布且通过第一扫描信号线Scan_1和第一驱动信号线EM_1连接，至少部分第一像素单元P1和至少部分第二像素单元P2同列排布且通过第一复位信号线Vint_1连接。且定义一行像素单元P只包含第二像素单元P2且通过第二扫描信号线Scan_2和第二驱动信号线EM_2连接，一列像素单元P只包含第二像素单元P2且通过第二复位信号线Vint_2连接。

其中，第一显示区A1可以为屏下摄像头区域（或称UDC区域），第二显示区A2可以为正常显示区域（或称AA区域），且第二显示区A2可以环绕第一显示区A1至少一侧设置，例如，第二显示区A2可以环绕第一显示区A1周圈设置，或第二显示区A2可以半环绕第一显示区A1设置等，在此不做限定。

然而，由于第一显示区A1为UDC区域，因此，为保证第一显示区A1的透光率较大，需要设置UDC区域的像素密度小于正常显示区域的像素密度；或者设置UDC区域中像素单元P的尺寸小于正常显示区域中像素单元P的尺寸，以减小设置于UDC区域内的走线。但是，本申请人发现，该设置存在UDC区域中电路架构与正常显示区域电路架构不同，导致屏下UDC区域所在的n行像素与其他区域存在显示差异的问题。

如图2所示，在本申请实施例中，为保证UDC区域的显示效果，设置UDC区域的像素密度等于正常显示区域的像素密度，而设置UDC区域中第一像素单元P1的尺寸小于正常显示区域中的第二像素单元P2的尺寸。

具体的，如图3所示，图3是本申请提供的第一像素单元和第二像素单元的一实施例的电路结构示意图，在本申请提供的实施例中，UDC区域采用结构简单的2T1C电路架构，除了UDC区域以外的AA区域，采用具有补偿功能的电路架构（如3T1C、4T2C、5T2C、6T1C、7T1C等电路架构），本申请实施例中，AA区域采用6T1C电路架构。

如图3所示，UDC区域与AA区域电路架构差异所示，由于UDC区的第一像素单元P1电路架构简化，因此存在第一扫描信号线Scan_1（如Scan2）、第二驱动信号线EM_1（如EM1&2）以及第一复位信号线Vint_1（如Vint）走线与第二扫描信号线Scan_2、第二驱动信号线EM_2以及第二复位信号线Vint_2之间的RC loading差异，从而导致屏下UDC区域所在的n行像素与其他区域存在显示差异的问题。

为解决上述问题，请参见图2和图4，图4为本申请提供的电容电阻补偿单元的一实施例的等效电路图。本申请实施例设置在第一扫描信号线Scan_1、第一驱动信号线EM_1以及第一复位信号线Vint_1上设置电容电阻补偿单元RC，其中，电容电阻补偿单元RC包括电阻补偿单元R和电容补偿单元C。具体的，第一扫描信号线Scan_1、第一驱动信号线EM_1以及第一复位信号线Vint_1上串接有电阻补偿单元R，电阻补偿单元R用于补偿UDC区域所在的n行像素单元P（每行像素单元P包含第一像素单元P1和第二像素单元P2）与其他行像素单元P（每行像素只包含第二像素单元P2）的电阻差异。且第一扫描信号线Scan_1的延伸线和第一驱动信号线EM_1的延伸线具有投影交叠区域，至少部分投影交叠区域构成电容补偿单元C，且第一扫描信号线Scan_1、第一驱动信号线EM_1以及第一复位信号线Vint_1均并联电容补偿单元C，电容补偿单元C用于补偿UDC区域所在的n行像素单元P与其他行像素单元P的电容差异，从而改善UDC区域所在的n行像素单元P与其他区域存在的显示差异的问题。

其中，图4中，“Signal-in”表示信号输入端，“Signal-out”表示信号输出端，其具体连接关系基于所在信号线上的信号流向设置。

具体的，UDC区域所在的n行像素单元P中，每行第一扫描信号线Scan_1均串接电阻补偿单元R以及并联电容补偿单元C，以对每行第一扫描信号线Scan_1进行RC补偿，可以补偿第一扫描信号线Scan_1与第二扫描信号线Scan_2之间的电阻和电容差异；UDC区域所在的n行像素单元P中，每行第一驱动信号线EM_1均串接电阻补偿单元R以及并联电容补偿单元C，以对每行第一驱动信号线EM_1进行RC补偿，可以补偿第一驱动信号线EM_1与第二驱动信号线EM_2之间的电阻和电容差异；UDC区域所在的n行像素单元P中，每列第一复位信号线Vint_1均串接电阻补偿单元R以及并联电容补偿单元C，以对每列第一复位描信号线进行RC补偿，可以补偿第一复位信号线Vint_1与第二复位信号线Vint_2之间的电阻和电容差异。通过对UDC区域所在的n行像素单元P连接的第一扫描信号线Scan_1、第一驱动信号线EM_1以及第一复位信号线Vint_1分别进行RC补偿，使之与其他区域像素单元P行连接的第二扫描信号线Scan_2、第二驱动信号线EM_2以及第二复位信号线Vint_2的电性一致，从而改善UDC区域所在的n行像素单元P与其他区域存在的显示差异的问题。

其中，在本实施例中，电阻补偿单元R和电容补偿单元C可以均设置于第一显示区A1。具体的，由于第二显示区A2内的第二像素单元P2的电路结构复杂，尺寸相对较大，因此，各第二像素单元P2之间的空隙较小，本实施例将电阻补偿单元R和电容补偿单元C均设置于第一显示区A1，可以不占用第二显示区A2内的空间，有利于简化电阻补偿单元R和电容补偿单元C的制备工艺。其中，电阻补偿单元R和电容补偿单元C可以设置于第一显示区A1靠近第二显示区A2的边缘位置，以最大程度地避免影响第一显示区A1的透光率。

或者，在本实施例中，电阻补偿单元R和电容补偿单元C也可以均设置于第二显示区A2。具体的，当第一显示区A1为UDC区域时，第一显示区A1需要有较大的透光率，以满足拍照需求，因此，为避免电阻补偿单元R和电容补偿单元C影响第一显示区A1的透光率，将电阻补偿单元R和电容补偿单元C设置于第二显示区A2。其中，电阻补偿单元R和电容补偿单元C可以设置于第二显示区A2靠近第一显示区A1的边缘位置，以最大程度地简化第二显示区A2内电阻补偿单元R和电容补偿单元C的制备工艺。

再或者，可以部分电阻补偿单元R设置于第一显示区A1，另外部分电阻补偿单元R设置于第二显示区A2；以及，部分电容补偿单元C设置于第一显示区A1，另外部分电容补偿单元C设置于第二显示区A2。具体的，通过合理地设置电阻补偿单元R和电容补偿单元C在第一显示区A1和第二显示区A2内的排布，以保证第一显示区A1透光率，以及简化第二显示区A2内电阻补偿单元R和电容补偿单元C的制备工艺。

具体的，请参见图5，图5为本申请提供的阵列基板的一实施例的膜层结构示意图。在本申请实施例中，阵列基板100包括衬底10、半导体层20、栅绝缘层30、第一金属层40、层间介质层50和第二金属层60。

具体的，半导体层20设置于衬底10的第一表面，其中，半导体层20包括用于形成第一像素单元P1的第一半导体层、用于形成第二像素单元P2的第二半导体层、以及用于形成电阻补偿单元R的半导体走线。

其中，栅绝缘层30设置于半导体层20背离衬底10的表面，用于隔离第一金属层40与半导体层20。

其中，第一金属层40设置于栅绝缘层30背离衬底10的表面；其中，第一金属层40包括用于形成第一像素单元P1的第一栅极、用于形成第二像素单元P2的第二栅极、以及用于形成部分第一扫描信号线Scan_1及其延伸线和部分第一驱动信号线EM_1及其延伸线的第一金属走线。

其中，层间介质层50设置于衬底10的第一表面，且覆盖半导体层20和第一金属层40，用于将第一金属层40、层间介质层50与第二金属层60隔离。

其中，第二金属层60设置于层间介质层50背离栅绝缘层30的表面，第二金属层60包括绝缘设置且用于形成第一像素单元P1的第一源极和第一漏极、绝缘设置且用于形成第二像素单元P2的第二源极和第二漏极、以及用于形成部分第一扫描信号线Scan_1及其延伸线和部分第一驱动信号线EM_1及其延伸线的第二金属走线。

其中，第一扫描信号线Scan_1的延伸线在衬底10的投影的至少部分与第一驱动信号线EM_1的延伸线在衬底10的投影的至少部分重叠，以作为电容补偿单元C。

请参见图6，图6为本申请第一实施例提供的RC补偿设计。具体的，在本申请第一实施例中，半导体走线包括第一子半导体走线21和第二子半导体走线22。第一金属走线包括用于形成部分第一扫描信号线Scan_1的第一子金属走线41、用于形成部分第一扫描信号线Scan_1的延伸线的第二子金属走线42、以及用于形成部分第一驱动信号线EM_1的第三子金属走线43。第二金属走线包括用于形成部分第一扫描信号线Scan_1的第四子金属走线61和第五子金属走线62、用于形成部分第一驱动信号线EM_1的延伸线的第六子金属走线63、用于形成部分第一驱动信号线EM_1的延伸线的第七子金属走线64。

其中，第一子金属走线41通过贯穿层间介质层50的第一接触孔H1连接第四子金属走线61，第四子金属走线61通过第二接触孔H2连接第一子半导体走线21，第一子半导体走线21通过第三接触孔H3连接第五子金属走线62，第五子金属走线62通过第四接触孔H4连接第二子金属走线42；第一子半导体走线21作为第一扫描信号线Scan_1上的电阻补偿单元R。

第三子金属走线43通过贯穿层间介质层50的第五接触孔H5连接第六子金属走线63，第六子金属走线63通过第六接触孔H6连接第二子半导体走线22，第二子半导体走线22通过第七接触孔H7连接第七子金属走线64；第二子半导体走线22作为第一驱动信号线EM_1上的电阻补偿单元R。

且第二子金属走线42在衬底10上的投影与第七子金属走线64在衬底10上的投影至少部分重叠，第二子金属走线42与第七子金属走线64的投影交叠区域作为第一扫描信号线Scan_1、第一驱动信号线EM_1和/或第一复位信号线Vint_1上的电容补偿单元C。

具体的，图6所示为一种横向走线的RC补偿设计，通过设置第一子半导体走线21和第二子半导体走线22形成电阻补偿单元R，并通过第二子金属走线42与第七子金属走线64的投影交叠区域形成电容补偿单元C，且电阻补偿单元R的阻值与第一子半导体走线21/第二子半导体走线22的尺寸以及掺杂浓度相关；电容补偿单元C与第二子金属走线42与第七子金属走线64在衬底10的投影交叠区域的重叠面积相关。因此，通过改变第一子半导体走线21/第二子半导体走线22的长度、宽度以及掺杂浓度等改变电阻补偿单元R的阻值大小，通过改变第二子金属走线42与第七子金属走线64的投影交叠面积改变电容补偿单元C的容值大小，从而根据实际情况设计UDC区域所在行的补偿。

另外，本申请第一实施例中，通过设置第一子半导体走线21和第二子半导体走线22分别形成第一扫描信号线Scan_1和第一驱动信号线EM_1上的电阻补偿单元R；并通过第二子金属走线42与第七子金属走线64的投影交叠区域形成第一扫描信号线Scan_1和第一驱动信号线EM_1上的电容补偿单元C，可以减少布线面积。

请继续参见图5，本申请实施例中，阵列基板100还包括钝化层70和第三金属层80。

其中，钝化层70设置于层间介质层50背离栅绝缘层30的表面且覆盖第二金属层60，用于隔离第二金属层60和第三金属层80。

其中，第三金属层80设置于钝化层70背离层间介质层50的表面，第三金属层80在衬底10的投影的至少部分与第一扫描信号线Scan_1的延伸线和/或第一驱动信号线EM_1的延伸线在衬底10的投影的至少部分重叠，至少部分第三金属层80与第一扫描信号线Scan_1的延伸线和/或第一驱动信号线EM_1的延伸线的投影交叠区域作为电容补偿单元C。

请参见图7，图7为本申请第二实施例提供的RC补偿设计。具体的，在本申请第二实施例中，半导体走线包括第三子半导体走线23和第四子半导体走线24。第一金属走线包括用于形成部分第一扫描信号线Scan_1的第八子金属走线44、用于形成部分第一驱动信号线EM_1的第九子金属走线45、以及用于形成部分第一扫描信号线Scan_1的延长线的第十子金属走线46。第二金属走线包括用于形成部分第一扫描信号线Scan_1的第十一子金属走线65和第十二子金属走线66、用于形成部分第一驱动信号线EM_1的第十三子金属走线67、以及用于形成部分第一驱动信号线EM_1的延长线的第十四子金属走线68和第十五子金属走线69。第三金属层80包括第十六子金属走线81。

其中，第八子金属走线44通过贯穿层间介质层50的第八接触孔H8连接第十一子金属走线65，第十一子金属走线65通过第九接触孔H9连接第三子半导体走线23，第三子半导体走线23通过第十接触孔H10连接第十二子金属走线66，第十二子金属走线66通过第十一接触孔H11连接第十六子金属走线81；第三子半导体走线23作为第一扫描信号线Scan_1上的电阻补偿单元R。

第九子金属走线45通过贯穿层间介质层50的第十二接触孔H12连接第十三子金属走线67，第十三子金属走线67通过第十三接触孔H13连接第四子半导体走线24，第四子半导体走线24通过第十四接触孔H14连接第十四子金属走线68，第十四子金属走线68通过第十五接触孔H15连接第十子金属走线46；第四子半导体走线24作为第一驱动信号线EM_1上的电阻补偿单元R。

且第十六子金属走线81在衬底10上的投影，与第十子金属走线46在衬底10上的投影和/或第十五子金属走线69在衬底10上的投影至少部分重叠，第十六子金属走线81与第十子金属走线46和/或第十五子金属走线69的投影交叠区域作为第一扫描信号线Scan_1、第一驱动信号线EM_1和/或第一复位信号线Vint_1上的电容补偿单元C。

具体的，图7所示为另一种横向走线的RC补偿设计，通过第三子半导体走线23和第四子半导体走线24形成电阻补偿单元R，通过第十六子金属走线81与第十子金属走线46和/或第十五子金属走线69交叠形成电容补偿单元C，且电阻补偿单元R的阻值与第三子半导体走线23/第四子半导体走线24的尺寸以及掺杂浓度相关；电容补偿单元C的容值与第十六子金属走线81与第十子金属走线46和/或第十五子金属走线69在衬底10的投影交叠区域的重叠面积相关。因此，通过改变第三子半导体走线23/第四子半导体走线24长度、宽度以及掺杂浓度等改变电阻补偿单元R的阻值大小，通过改变第十六子金属走线81与第十子金属走线46和/或第十五子金属走线69在衬底10的投影交叠区域的交叠面积改变电阻补偿单元R的容值大小，从而根据实际情况设计UDC区域所在行的补偿。

另外，本申请第二实施例中，通过设置第三子半导体走线23和第四子半导体走线24分别形成第一扫描信号线Scan_1和第一驱动信号线EM_1上的电阻补偿单元R；并通过第十六子金属走线81与第十子金属走线46和/或第十五子金属走线69的投影交叠区域形成第一扫描信号线Scan_1和第一驱动信号线EM_1上的电容补偿单元C，可以减少布线面积。

进一步，在本申请第二实施例中，第十五子金属走线69还连接预设电位。具体的，预设电位为一固定电位，通过设置第十五子金属走线69还连接预设电位，可以提高第十五子金属走线69与第十六子金属走线81形成的电容抗干扰能力，以及提高第十五子金属走线69与第十子金属走线46形成的电容抗干扰能力，从而降低信号之间的信号干扰。

其中，在上述第一实施例和/或第二实施例中，电阻补偿单元R的阻值小于等于1KΩ，电容补偿单元C的容值小于等于10pF。当然，在其他实施例中，基于不同显示面板的解析度不同，电阻补偿单元R的阻值和电容补偿单元C的容值可根据实际情况进行设置。

具体的，以上第一实施例和/或第二实施例仅作为示例，具体可根据实际需要设计。

请继续参见图5，在本实施例中，阵列基板100还包括平坦化层91、阳极层92、像素定义层93和支撑层94。

其中，平坦化层91设置于钝化层70背离层间介质层50的一侧且覆盖第三金属层80；阳极层92设置于平坦化层91背离钝化层70的一侧；且阳极层92通过接触孔与源极/漏极连接；像素定义层93设置于平坦化层91背离钝化层70的一侧，其中，像素定义层93具有用于容置发光器件的开口X1，阳极层92的至少部分从开口X1暴露；支撑层94设置于像素定义层93背离平坦化层91的一侧。

具体的，本申请实施例提供一种阵列基板100，设置第一扫描信号线Scan_1、第一驱动信号线EM_1以及第一复位信号线Vint_1上串接有电阻补偿单元R，电阻补偿单元R用于补偿UDC区域所在的n行像素单元P与其他行像素单元P的电阻差异。且第一扫描信号线Scan_1的延伸线和第一驱动信号线EM_1的延伸线具有投影交叠区域，至少部分投影交叠区域构成电容补偿单元C，且第一扫描信号线Scan_1、第一驱动信号线EM_1以及第一复位信号线Vint_1均并联电容补偿单元C，电容补偿单元C用于补偿UDC区域所在的n行像素单元P与其他行像素单元P的电容差异，从而改善UDC区域所在的n行像素单元P与其他区域存在的显示差异的问题。

参见图8，图8为本申请提供的显示面板的一实施例的结构示意图。本申请还提供一种显示面板300，包括阵列基板100和对设基板200。其中，阵列基板100为上述任一实施例提供的阵列基板100；对设基板设置于阵列基板100的一侧。

其中，对设基板200可以作为显示面板300的封装盖板，以防止水汽、灰尘等进入显示面板300，以及提供一定的刚性；进一步，对设基板200还可以作为显示面板300的彩膜基板。

以上仅为本申请的实施方式，并非因此限制本申请的专利保护范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种阵列基板，包括阵列排布的多个像素单元、连接多行所述像素单元的扫描信号线和驱动信号线、以及连接多列所述像素单元的复位信号线；其中，多个像素单元包括设置于第一显示区的第一像素单元和设置于第二显示区的第二像素单元，至少部分所述第一像素单元和至少部分所述第二像素单元同行排布且通过第一扫描信号线和第一驱动信号线连接，至少部分所述第一像素单元和至少部分所述第二像素单元同列排布且通过第一复位信号线连接；所述第一显示区的透光率大于所述第二显示区的透光率；

其特征在于，所述第一扫描信号线、所述第一驱动信号线以及所述第一复位信号线上串接有电阻补偿单元，且所述第一扫描信号线的延伸线和所述第一驱动信号线的延伸线具有投影交叠区域，至少部分所述投影交叠区域构成电容补偿单元，且所述第一扫描信号线、所述第一驱动信号线以及所述第一复位信号线均并联所述电容补偿单元；

所述阵列基板包括：

衬底；

半导体层，设置于所述衬底的第一表面，其中，所述半导体层包括用于形成所述第一像素单元的第一半导体层、用于形成所述第二像素单元的第二半导体层、以及用于形成所述电阻补偿单元的半导体走线；

栅绝缘层，设置于所述半导体层背离所述衬底的表面；

第一金属层，设置于所述栅绝缘层背离所述衬底的表面；其中，所述第一金属层包括用于形成第一像素单元的第一栅极、用于形成第二像素单元的第二栅极、以及用于形成部分所述第一扫描信号线及其延伸线和部分所述第一驱动信号线及其延伸线的第一金属走线；

层间介质层，设置于所述衬底的第一表面，且覆盖所述半导体层和所述第一金属层；

第二金属层，设置于所述层间介质层背离所述栅绝缘层的表面，所述第二金属层包括绝缘设置且用于形成所述第一像素单元的第一源极和第一漏极、绝缘设置且用于形成所述第二像素单元的第二源极和第二漏极、以及用于形成部分所述第一扫描信号线及其延伸线和部分所述第一驱动信号线及其延伸线的第二金属走线；

其中，所述第一扫描信号线的延伸线在所述衬底的投影的至少部分与所述第一驱动信号线的延伸线在所述衬底的投影的至少部分重叠，以作为所述电容补偿单元。

2.根据权利要求1所述的阵列基板，其特征在于，所述半导体走线包括第一子半导体走线和第二子半导体走线；

所述第一金属走线包括用于形成部分所述第一扫描信号线的第一子金属走线、用于形成部分所述第一扫描信号线的延伸线的第二子金属走线、以及用于形成部分所述第一驱动信号线的第三子金属走线；

所述第二金属走线包括用于形成部分所述第一扫描信号线的第四子金属走线和第五子金属走线、用于形成部分所述第一驱动信号线的延伸线的第六子金属走线、用于形成部分所述第一驱动信号线的延伸线的第七子金属走线；

其中，所述第一子金属走线通过贯穿所述层间介质层的第一接触孔连接所述第四子金属走线，所述第四子金属走线通过第二接触孔连接所述第一子半导体走线，所述第一子半导体走线通过第三接触孔连接所述第五子金属走线，所述第五子金属走线通过第四接触孔连接所述第二子金属走线；所述第一子半导体走线作为所述第一扫描信号线上的所述电阻补偿单元；

所述第三子金属走线通过贯穿所述层间介质层的第五接触孔连接所述第六子金属走线，所述第六子金属走线通过第六接触孔连接所述第二子半导体走线，所述第二子半导体走线通过第七接触孔连接所述第七子金属走线；所述第二子半导体走线作为所述第一驱动信号线上的所述电阻补偿单元；

且所述第二子金属走线在所述衬底上的投影与所述第七子金属走线在所述衬底上的投影至少部分重叠，所述第二子金属走线与所述第七子金属走线的投影交叠区域作为所述第一扫描信号线、所述第一驱动信号线和/或所述第一复位信号线上的电容补偿单元。

3.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括：

钝化层，设置于所述层间介质层背离所述栅绝缘层的表面且覆盖所述第二金属层；

第三金属层，设置于所述钝化层背离所述层间介质层的表面，所述第三金属层在所述衬底的投影的至少部分与所述第一扫描信号线的延伸线和/或所述第一驱动信号线的延伸线在所述衬底的投影的至少部分重叠，至少部分所述第三金属层与所述第一扫描信号线的延伸线和/或所述第一驱动信号线的延伸线的投影交叠区域作为所述电容补偿单元。

4.根据权利要求3所述的阵列基板，其特征在于，所述半导体走线包括第三子半导体走线和第四子半导体走线；

所述第一金属走线包括用于形成部分所述第一扫描信号线的第八子金属走线、用于形成部分所述第一驱动信号线的第九子金属走线、以及用于形成部分所述第一扫描信号线的延长线的第十子金属走线；

所述第二金属走线包括用于形成部分所述第一扫描信号线的第十一子金属走线和第十二子金属走线、用于形成部分所述第一驱动信号线的第十三子金属走线、以及用于形成部分所述第一驱动信号线的延长线的第十四子金属走线和第十五子金属走线；

所述第三金属层包括第十六子金属走线；

其中，所述第八子金属走线通过贯穿所述层间介质层的第八接触孔连接所述第十一子金属走线，所述第十一子金属走线通过第九接触孔连接所述第三子半导体走线，所述第三子半导体走线通过第十接触孔连接所述第十二子金属走线，所述第十二子金属走线通过第十一接触孔连接所述第十六子金属走线；所述第三子半导体走线作为所述第一扫描信号线上的所述电阻补偿单元；

所述第九子金属走线通过贯穿所述层间介质层的第十二接触孔连接所述第十三子金属走线，所述第十三子金属走线通过第十三接触孔连接所述第四子半导体走线，所述第四子半导体走线通过第十四接触孔连接所述第十四子金属走线，所述第十四子金属走线通过第十五接触孔连接第十子金属走线；所述第四子半导体走线作为所述第一驱动信号线上的所述电阻补偿单元；

且所述第十六子金属走线在所述衬底上的投影，与所述第十子金属走线在所述衬底上的投影和/或所述第十五子金属走线在所述衬底上的投影至少部分重叠，所述第十六子金属走线与所述第十子金属走线和/或所述第十五子金属走线的投影交叠区域作为所述第一扫描信号线、所述第一驱动信号线和/或所述第一复位信号线上的电容补偿单元。

5.根据权利要求4所述的阵列基板，其特征在于，所述第十五子金属走线还连接预设电位。

6.根据权利要求3所述的阵列基板，其特征在于，所述电阻补偿单元的阻值与所述半导体走线的尺寸以及掺杂浓度相关；

所述电容补偿单元与所述第一扫描信号线的延伸线与所述第一驱动信号线的延伸线在衬底的投影交叠区域的重叠面积相关；

其中，所述电阻补偿单元的阻值小于等于1KΩ；所述电容补偿单元的容值小于等于10pF。

7.根据权利要求1所述的阵列基板，其特征在于，所述第一显示区内所述第一像素单元的密度与所述第二显示区内所述第二像素单元的密度相同，且所述第一像素单元的尺寸小于所述第二像素单元的尺寸。

8.根据权利要求1所述的阵列基板，其特征在于，所述电阻补偿单元和所述电容补偿单元均设置于所述第一显示区；

或，所述电阻补偿单元和所述电容补偿单元均设置于所述第二显示区；

或，部分所述电阻补偿单元设置于所述第一显示区，另外部分所述电阻补偿单元设置于所述第二显示区；以及，部分所述电容补偿单元设置于所述第一显示区，另外部分所述电容补偿单元设置于所述第二显示区。

9.一种显示面板，其特征在于，包括：

阵列基板，所述阵列基板为上述权利要求1-8任一项所述的阵列基板；

对设基板，设置于所述阵列基板的一侧。