DE112020007758T5 - Halbleitereinheit und leistungswandlereinheit - Google Patents

Halbleitereinheit und leistungswandlereinheit Download PDF

Info

Publication number
DE112020007758T5
DE112020007758T5 DE112020007758.6T DE112020007758T DE112020007758T5 DE 112020007758 T5 DE112020007758 T5 DE 112020007758T5 DE 112020007758 T DE112020007758 T DE 112020007758T DE 112020007758 T5 DE112020007758 T5 DE 112020007758T5
Authority
DE
Germany
Prior art keywords
outer peripheral
region
layer
insulating layer
end portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020007758.6T
Other languages
English (en)
Inventor
Kohei Ebihara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112020007758T5 publication Critical patent/DE112020007758T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einer Halbleitereinheit ist ein Halbleitersubstrat in einen inneren Bereich, in dem ein aktiver Bereich angeordnet ist, und einen äußeren Bereich unterteilt, der den inneren Bereich umgibt. Die Halbleitereinheit weist Folgendes auf: eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, einen Abschlussmuldenbereich mit einem zweiten Leitfähigkeitstyp, der selektiv in einem oberen Schichtbereich der Halbleiterschicht so angeordnet ist, dass er den inneren Bereich umgibt, einen Störstellenbereich, der selektiv in einem oberen Schichtbereich des Abschlussmuldenbereichs angeordnet ist, eine Elektrode an der vorderen Oberfläche, eine Elektrode an der rückwärtigen Oberfläche, eine Isolierschicht, die so angeordnet ist, dass sie eine Oberseite des Abschlussmuldenbereichs teilweise bedeckt, eine äußere periphere Leiterschicht, die den inneren Bereich umgibt, wobei zumindest ein Bereich derselben auf der Isolierschicht angeordnet ist, sowie eine Zwischenisolierschicht, die zumindest die Isolierschicht und die äußere periphere Leiterschicht bedeckt. Die Elektrode an der vorderen Oberfläche ist von dem inneren Bereich bis zu einer Oberseite der Zwischenisolierschicht angeordnet und ist durch ein erstes Kontaktloch hindurch, das so durch die Zwischenisolierschicht hindurch verläuft, dass es bis zu dem Störstellenbereich reicht, mit dem Störstellenbereich verbunden. Die äußere periphere Leiterschicht ist so angeordnet, dass sie sich auf einer äußeren Seite in Bezug auf eine Position unterhalb eines Endbereichs der Elektrode an der vorderen Oberfläche auf der Zwischenisolierschicht befindet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitereinheit und bezieht sich insbesondere auf eine Halbleitereinheit, die eine Schutzschicht an der vorderen Oberfläche aufweist.
  • STAND DER TECHNIK
  • Um eine Durchschlagspannung in einer vertikalen Halbleitereinheit sicherzustellen, die für eine Leistungseinheit und dergleichen verwendet wird, wie zum Beispiel im Patentdokument 1 offenbart, ist die Anordnung eines Schutzringbereichs vom p-Typ (Abschlussmuldenbereich) in einem sogenannten Abschlussbereich in einer Halbleiterschicht vom n-Typ bekannt.
  • In der Halbleitereinheit, die einen Schutzringbereich aufweist, wird ein elektrisches Feld, das erzeugt wird, wenn eine Sperrspannung an einer Hauptelektrode der Halbleitereinheit anliegt, durch eine Verarmungsschicht reduziert, die durch einen pn-Übergang zwischen der Halbleiterschicht vom n-Typ und dem Schutzringbereich vom p-Typ gebildet wird, und ein Lawinendurchbruch bei einer Nennspannung oder einer niedrigeren Spannung, ein Durchschlag an einem Endbereich einer Elektrode und dergleichen können vermieden werden.
  • In einem im Patentdokument 1 beschriebenen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) ist ein Störstellenbereich vom p-Typ so ausgebildet, dass er in Richtung zu einer äußeren Peripherie hin weiter hervorsteht als eine Elektrode an der vorderen Oberfläche und eine Gate-Leiterschicht. In der Halbleitereinheit, wie beispielsweise dem vorstehend beschriebenen MOSFET, ist die Elektrode an der vorderen Oberfläche mit Ausnahme eines Bereichs, in dem ein Draht-Bonding durchgeführt wird, üblicherweise mit einer Schutzschicht an der vorderen Oberfläche bedeckt, die aus Polyimid oder dergleichen besteht. Ferner kann die Elektrode an der vorderen Oberfläche unter Verwendung eines Abdichtungsmaterials, wie beispielsweise eines Gels, abgedichtet sein.
  • STAND DER TECHNIK
  • Patentdokument
  • Patentdokument 1: WO 2014/087 600 A1
  • KURZBESCHREIBUNG
  • Mit der Erfindung zu lösendes Problem
  • Die aus Polyimid oder dergleichen bestehende Schutzschicht an der vorderen Oberfläche und das Abdichtungsmaterial, wie beispielsweise ein Gel, die vorstehend beschrieben sind, sind anfällig dafür, bei hoher Umgebungsfeuchtigkeit Feuchtigkeit zu enthalten. Die in der Schutzschicht an der vorderen Oberfläche und dem Abdichtungsmaterial enthaltene Feuchtigkeit kann die Elektrode an der vorderen Oberfläche nachteilig beeinflussen. Insbesondere kann durch die Elektrode an der vorderen Oberfläche, die in der Feuchtigkeit aufgelöst wird, oder durch ein Reagieren der Feuchtigkeit und der Elektrode an der vorderen Oberfläche miteinander eine Abscheidungsreaktion verursacht werden.
  • Die aus Polyimid oder dergleichen bestehende Schutzschicht an der vorderen Oberfläche und das Abdichtungsmaterial, wie beispielsweise ein Gel, die vorstehend beschrieben sind, sind anfällig dafür, bei hoher Umgebungsfeuchtigkeit Feuchtigkeit zu enthalten. Die Feuchtigkeit kann die Elektrode an der vorderen Oberfläche nachteilig beeinflussen. Insbesondere kann durch die Elektrode an der vorderen Oberfläche, die in der Feuchtigkeit aufgelöst wird, oder durch ein Reagieren der Feuchtigkeit und der Elektrode an der vorderen Oberfläche miteinander eine Abscheidungsreaktion verursacht werden.
  • In einem derartigen Fall können die Elektrode an der vorderen Oberfläche und die Schutzschicht an der vorderen Oberfläche reißen, oder die Schutzschicht an der vorderen Oberfläche kann sich an einer Grenzfläche zwischen der Elektrode an der vorderen Oberfläche und der Schutzschicht an der vorderen Oberfläche ablösen. Wenn Hohlräume, die sich aufgrund von Rissen in der Elektrode an der vorderen Oberfläche und der Schutzschicht an der vorderen Oberfläche oder einer Ablösung der Schutzschicht an der vorderen Oberfläche bilden, als Leckpfade wirken, ist es möglich, dass sich die Isolationszuverlässigkeit der Halbleitereinheit verschlechtert.
  • Es wird eine Technologie gemäß der vorliegenden Erfindung konzipiert, um das vorstehend beschriebene Problem zu lösen, und die Erfindung hat die Aufgabe, eine Halbleitereinheit mit einer verbesserten Isolationszuverlässigkeit anzugeben.
  • Mittel zum Lösen des Problems
  • Bei einer Halbleitereinheit gemäß der vorliegenden Erfindung handelt es sich um eine Halbleitereinheit, die einen aktiven Bereich aufweist, in dem ein Hauptstrom in einer Dickenrichtung eines Halbleitersubstrats fließt. Das Halbleitersubstrat ist in einen inneren Bereich, in dem der aktive Bereich angeordnet ist, und einen äußeren Bereich unterteilt, der den inneren Bereich umgibt. Die Halbleitereinheit weist Folgendes auf eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, einen Abschlussmuldenbereich mit einem zweiten Leitfähigkeitstyp, bei dem es sich um einen Leitfähigkeitstyp handelt, der sich von dem ersten Leitfähigkeitstyp unterscheidet, wobei der Abschlussmuldenbereich selektiv in einem oberen Schichtbereich der Halbleiterschicht so angeordnet ist, dass er den inneren Bereich in einer Draufsicht umgibt, einen Störstellenbereich mit dem ersten oder dem zweiten Leitfähigkeitstyp, wobei der Störstellenbereich selektiv in einem oberen Schichtbereich des Abschlussmuldenbereichs angeordnet ist, eine Elektrode an der vorderen Oberfläche, die auf einer Seite einer zweiten Hauptoberfläche des Halbleitersubstrats angeordnet ist, wobei die zweite Hauptoberfläche einer ersten Hauptoberfläche des Halbleitersubstrats gegenüberliegt, eine Elektrode an der rückwärtigen Oberfläche, die auf der ersten Hauptoberfläche angeordnet ist, eine Isolierschicht, die so angeordnet ist, dass sie eine Oberseite des Abschlussmuldenbereichs teilweise bedeckt, eine äußere periphere Leiterschicht, die den inneren Bereich in einer Draufsicht umgibt, wobei zumindest ein Bereich der äußeren peripheren Leiterschicht auf der Isolierschicht angeordnet ist, sowie eine Zwischenisolierschicht, welche zumindest die Isolierschicht und die äußere periphere Leiterschicht bedeckt.
  • Der Abschlussmuldenbereich erstreckt sich von einer Grenze zwischen dem inneren Bereich und dem äußeren Bereich bis in den äußeren Bereich. Die Elektrode an der vorderen Oberfläche ist von dem inneren Bereich bis zu einer Oberseite der Zwischenisolierschicht angeordnet und ist durch ein erstes Kontaktloch hindurch, das durch die Zwischenisolierschicht so hindurch verläuft, dass es bis zu dem Störstellenbereich reicht, mit dem Störstellenbereich verbunden. Die äußere periphere Leiterschicht ist so angeordnet, dass sich ein äußerer peripherer Endbereich der äußeren peripheren Leiterschicht auf einer äußeren peripheren Seite, die dem inneren Bereich in einer Draufsicht gegenüberliegt, auf einer inneren peripheren Seite in Bezug auf einen äußeren peripheren Endbereich des Abschlussmuldenbereichs befindet, der dem inneren Bereich in einer Draufsicht gegenüberliegt, und sich auf einer äußeren Seite in Bezug auf eine Position unterhalb eines Endbereichs der Elektrode an der vorderen Oberfläche auf der Zwischenisolierschicht befindet.
  • Effekte der Erfindung
  • Gemäß der Halbleitereinheit der vorliegenden Erfindung kann die Bildung eines abgeschiedenen Materials an einem Endbereich der Elektrode an der vorderen Oberfläche in einem Abschlussbereich reduziert werden, bei dem es sich um den äußeren Bereich handelt, und Risse in der Elektrode an der vorderen Oberfläche oder eine Ablösung werden reduziert. Im Ergebnis können eine Erhöhung eines Leckstroms sowie eine Luftentladung aufgrund von Rissen in der Elektrode an der vorderen Oberfläche oder einer Ablösung reduziert werden, und somit kann die Isolationszuverlässigkeit der Halbleitereinheit verbessert werden.
  • Diese und weitere Ziele, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden detaillierten Beschreibung der vorliegenden Erfindung in Zusammenhang mit den beigefügten Zeichnungen noch deutlicher ersichtlich.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 eine Querschnitts-Teildarstellung, die eine Konfiguration einer Halbleitereinheit gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 eine Draufsicht, die eine Konfiguration der Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 3 eine Querschnitts-Teildarstellung, die eine Konfiguration der Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 4 eine Querschnitts-Teildarstellung, die eine Konfiguration einer Modifikation der Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 5 eine Querschnitts-Teildarstellung, die eine Konfiguration einer Modifikation der Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 6 eine Querschnitts-Teildarstellung, die eine Konfiguration einer Modifikation der Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 7 eine Draufsicht, die eine Konfiguration einer Modifikation der Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 8 eine Querschnitts-Teildarstellung, die eine Konfiguration einer Modifikation der Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 9 eine Querschnitts-Teildarstellung, die eine Konfiguration einer Modifikation der Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 10 eine Darstellung, die einen Bereich zeigt, in dem eine Verarmungsschicht bis zu einer oberen Oberfläche eines epitaxialen Substrats reicht;
    • 11 eine Querschnitts-Teildarstellung, die einen Herstellungsprozess für die Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 12 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 13 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 14 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 15 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 16 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 17 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 18 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 19 eine Draufsicht, die eine Konfiguration einer Halbleitereinheit gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 20 eine Querschnitts-Teildarstellung, die eine Konfiguration der Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 21 eine Querschnitts-Teildarstellung, die eine Konfiguration einer Modifikation der Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 22 eine Querschnitts-Teildarstellung, die eine Konfiguration einer Modifikation der Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 23 eine Querschnitts-Teildarstellung, die einen Herstellungsprozess für die Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 24 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 25 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 26 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 27 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 28 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 29 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 30 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 31 eine Querschnitts-Teildarstellung, die den Herstellungsprozess für die Halbleitereinheit gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 32 eine Blockdarstellung, die eine Konfiguration eines Leistungswandlungssystems gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt, bei dem eine Leistungswandlereinheit eingesetzt wird.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Einleitung
  • Die folgende Beschreibung definiert, dass es sich bei einem „aktiven Bereich“ einer Halbleitereinheit um einen Bereich handelt, in dem im EIN-Zustand der Halbleitereinheit der Hauptstrom fließt, und dass es sich bei einem „Abschlussbereich“ der Halbleitereinheit um einen Bereich um den aktiven Bereich herum handelt. In der folgenden Beschreibung impliziert ferner eine „äußere Seite“ der Halbleitereinheit eine Richtung von einem mittigen Bereich zu einem äußeren peripheren Bereich der Halbleitereinheit hin, und eine „innere Seite“ der Halbleitereinheit impliziert eine Richtung entgegengesetzt zu der „äußeren Seite“.
  • Ferner definiert die folgende Beschreibung in Bezug auf Leitfähigkeitstypen von Störstellen, dass es sich bei einem n-Typ um einen „ersten Leitfähigkeitstyp“ handelt und es sich bei einem p-Typ, der ein Leitfähigkeitstyp entgegengesetzt zu dem n-Typ ist, um einen „zweiten Leitfähigkeitstyp“ handelt. Umgekehrt kann jedoch der „erste Leitfähigkeitstyp“ auch als der p-Typ definiert sein, und der „zweite Leitfähigkeitstyp“ kann als der n-Typ definiert sein.
  • Ferner wird der Begriff „MOS“ ursprünglich für eine Übergangsstruktur aus Metall-Oxid-Halbleiter verwendet und soll ein Akronym für einen Metall-Oxid-Halbleiter sein. Bei elektrischen Feldeffekttransistoren (auf die im Folgenden einfach als „MOS-Transistoren“ Bezug genommen wird), die eine MOS-Struktur aufweisen, wurden jedoch insbesondere unter dem Gesichtspunkt von Verbesserungen in Bezug auf Integration, Herstellungsprozesse und dergleichen, die in den letzten Jahren vorgenommen wurden, Materialien für Gate-Isolierschichten und Gate-Elektroden verbessert.
  • In einem MOS-Transistor wurde zum Beispiel hauptsächlich unter dem Gesichtspunkt einer selbstausgerichteten Bildung von Sources und Drains anstelle eines Metalls polykristallines Silicium als Material für die Gate-Elektroden eingesetzt. Ferner wurde unter dem Gesichtspunkt von Verbesserungen in Bezug auf elektrische Eigenschaften ein Material mit hoher Dielektrizitätskonstante als Material für die Gate-Isolierschichten eingesetzt. Das Material ist jedoch nicht zwangsläufig auf Oxid beschränkt.
  • Demzufolge ist die Verwendung des Begriffs „MOS“ weder zwangsläufig auf eine laminierte Struktur aus Metall-Oxid-Halbleiter beschränkt noch wird eine derartige Beschränkung in dieser Beschreibung vorausgesetzt. Mit anderen Worten, es ist hier im Hinblick auf übliches allgemeines technisches Wissen „MOS“ nicht einfach ein Akronym, das aus dem Ursprung des Begriffs entspringt, sondern umfasst weitestgehend auch laminierte Leiter-Isolator-HalbleiterStrukturen.
  • In der folgenden Beschreibung schließt ferner eine Beschreibung „auf/über X (auf/über einer oberen Oberfläche von X)“ sowie „bedeckt X“ das Vorhandensein eines Objekts zwischen Komponenten oder Bestandteilen nicht aus. Die Beschreibung „B angeordnet auf/über A (auf/über einer oberen Oberfläche von A)“ oder „B bedeckt A“ kann zum Beispiel einen Fall aufweisen, in dem eine weitere Komponente oder ein weiterer Bestandteil C zwischen A und B angeordnet ist. In der folgenden Beschreibung können ferner Begriffe verwendet werden, die auf spezielle Positionen und Richtungen hinweisen, wie beispielsweise „nach oben“, „nach unten“, „seitlich“, „unten“, „vorn“ und „hinten“. Diese Begriffe werden jedoch der Einfachheit halber verwendet, um ein Verständnis von Details von Ausführungsformen zu erleichtern, und beziehen sich nicht auf Richtungen bei einer tatsächlichen Realisierung.
  • Es ist anzumerken, dass die Zeichnungen schematisch dargestellt sind und Konfigurationen, soweit zweckdienlich, der Einfachheit der Beschreibung halber in den Zeichnungen weggelassen oder vereinfacht sind. Ferner sind gegenseitige Beziehungen von Abmessungen und Positionen von Konfigurationen oder dergleichen in verschiedenen Zeichnungen nicht zwangsläufig exakt dargestellt und können, soweit zweckdienlich, abgeändert werden. Ferner kann eine Schraffur verwendet werden, um das Verständnis von Details von Ausführungsformen nicht nur in Querschnittsdarstellungen, sondern auch in Zeichnungen wie beispielsweise Draufsichten zu erleichtern.
  • Ferner werden in der folgenden Beschreibung vergleichbare Komponenten oder Bestandteile in den Zeichnungen mit den gleichen Bezugszeichen bezeichnet, und diese werden auch an vergleichbare Begriffe und Funktionen vergeben. Somit kann eine detaillierte Beschreibung in Bezug auf derartige Komponenten oder Bestandteile weggelassen werden, um Redundanz zu vermeiden.
  • Ferner ist in der folgenden Beschreibung, wenn nichts anderes vermerkt, eine Beschreibung, wie beispielsweise „versehen mit“ einer bestimmten Komponente oder einem bestimmten Bestandteil, eine bestimmte Komponente oder einen bestimmten Bestandteil „umfassen“ oder „aufweisen“, kein ausschließender Ausdruck, der das Vorhandensein einer anderen Komponente oder eines anderen Bestandteils ausschließt.
  • Auch wenn in der folgenden Beschreibung ferner Ordinalzahlen verwendet werden, wie beispielsweise „erster/erste/erstes“ oder „zweiter/zweite/zweites“, werden diese Begriffe der Einfachheit halber verwendet, um ein Verständnis von Details von Ausführungsformen zu erleichtern, und die Reihenfolgen und dergleichen, die durch diese Ordinalzahlen definiert werden, sind nicht restriktiv.
  • Ferner umfassen in der folgenden Beschreibung, wenn nichts anderes vermerkt ist, Ausdrücke, die auf einen gleichen Zustand hinweisen, wie beispielsweise „gleich“, „gleichwertig“, „gleichmäßig“ oder „homogen“, einen Fall, der auf einen exakt gleichwertigen Zustand hinweist, sowie einen Fall, in dem es eine Toleranz oder einen Unterschied gibt, solange vergleichbare Funktionen erzielt werden.
  • Im Folgenden werden Ausführungsformen unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Bei den folgenden Ausführungsformen werden der Beschreibung der Technologie halber detaillierte Merkmale und dergleichen angegeben. Bei diesen handelt es sich jedoch lediglich um Beispiele, und nicht sämtliche derselben sind zwangsläufig wesentliche Merkmale, um eine Realisierung der Ausführungsformen zu ermöglichen.
  • Erste Ausführungsform
  • Im Folgenden werden eine Konfiguration, ein Betrieb sowie ein Verfahren zur Herstellung einer Halbleitereinheit gemäß einer ersten Ausführungsform beschrieben.
  • Konfiguration der Halbleitereinheit
  • 1 ist eine Querschnitts-Teildarstellung, die eine Konfiguration eines MOSFET 100 gemäß der ersten Ausführungsform zeigt, bei dem es sich um eine Halbleitereinheit handelt. 2 ist eine Draufsicht auf den MOSFET 100. Es ist anzumerken, dass eine Querschnittsdarstellung entlang einer Linie A-A bei Betrachtung in Richtung der Pfeile in 2 1 entspricht. Es ist anzumerken, dass in 2 der Einfachheit einer Konfiguration der oberen Oberfläche des MOSFET 100 halber eine Schutzschicht 6 an der vorderen Oberfläche (eine Schicht an einer oberen Oberfläche) weggelassen ist. Ferner entspricht in 1 die rechte Seite dem Abschlussbereich des MOSFET 100, und die linke Seite entspricht dem aktiven Bereich, in dem im EIN-Zustand des MOSFET 100 der Hauptstrom fließt.
  • Ferner ist 3 eine Querschnittsdarstellung, die eine Konfiguration einer Einheitszelle UC zeigt, bei der es sich um eine minimale Einheitsstruktur für den MOSFET 100 handelt, die in einem inneren Bereich RI ausgebildet ist, bei dem es sich um den in 1 dargestellten aktiven Bereich handelt. In dem inneren Bereich RI des MOSFET 100 ist eine Mehrzahl von Einheitszellen UC angeordnet, von denen eine in 3 dargestellt ist, und eine am linken Ende von 1 dargestellte Struktur entspricht einer äußersten peripheren Einheitszelle UC in dem inneren Bereich RI.
  • Wie in 1 dargestellt, ist der MOSFET 100 in einem epitaxialen Substrat 30 ausgebildet, das aus einem einkristallinen Substrat 31 und einer epitaxialen Schicht 32 besteht, die auf einer oberen Oberfläche des einkristallinen Substrats 31 ausgebildet ist. Bei dem einkristallinen Substrat 31 handelt es sich um ein Halbleitersubstrat, das aus Siliciumcarbid (SiC) vom n-Typ (dem ersten Leitfähigkeitstyp) besteht, und bei der epitaxialen Schicht 32 handelt es sich um eine Halbleiterschicht vom n-Typ, die aus SiC besteht, das epitaxial auf der oberen Oberfläche des einkristallinen Substrats 31 aufgewachsen wurde. Mit anderen Worten, es handelt sich bei dem MOSFET 100 um einen SiC-MOSFET. Es ist anzumerken, dass es sich bei dem epitaxialen Substrat 30 um ein SiC-Substrat handelt, das bei der ersten Ausführungsform einen 4H-Polytyp aufweist.
  • In einem oberen Schichtbereich der epitaxialen Schicht 32 in dem aktiven Bereich, das heißt in dem inneren Bereich RI, ist selektiv ein Elementmuldenbereich 9 vom p-Typ (dem zweiten Leitfähigkeitstyp) ausgebildet. Ferner sind in dem oberen Schichtbereich des Elementmuldenbereichs 9 jeweils selektiv ein Source-Bereich 11 vom n-Typ und ein Kontaktbereich 19 vom p-Typ ausgebildet, die eine höhere Störstellenkonzentration als jene des Elementmuldenbereiches 9 aufweisen.
  • In einem oberen Schichtbereich der epitaxialen Schicht 32 in dem Abschlussbereich, das heißt in dem äußeren Bereich RO, der den inneren Bereich RI umgibt, ist selektiv ein Abschlussmuldenbereich 2 vom p-Typ ausgebildet. Bei dem Abschlussmuldenbereich 2 handelt es sich um einen rahmenartigen (ringartigen) Bereich, der den aktiven Bereich in einer Draufsicht umgibt, und er fungiert als ein sogenannter Schutzring.
  • In einem oberen Schichtbereich des Abschlussmuldenbereichs 2 ist ein Bereich 20 vom p-Typ mit einer hohen Konzentration, der eine relativ hohe Störstellenkonzentration aufweist, selektiv so ausgebildet, dass er den aktiven Bereich umgibt. Hierbei ist der Bereich 20 mit einer hohen Konzentration nicht auf den p-Typ beschränkt und kann vom n-Typ sein. Durch Anordnen des Bereichs 20 mit einer hohen Konzentration kann ein Kontaktwiderstand reduziert werden.
  • Ein Bereich vom n-Typ der epitaxialen Schicht 32 mit Ausnahme des Elementmuldenbereichs 9, des Source-Bereichs 11, des Kontaktbereichs 19 und des Abschlussmuldenbereichs 2 entspricht einer Drift-Schicht 1, in der ein Strom mittels Drift fließt.
  • Die Störstellenkonzentration der Drift-Schicht 1 ist geringer als die Störstellenkonzentration des einkristallinen Substrats 31. Somit weist das einkristalline Substrat 31 einen spezifischen elektrischen Widerstand auf, der geringer als jener der Drift-Schicht 1 ist. Hierbei ist die Störstellenkonzentration der Drift-Schicht 1 zum Beispiel gleich 1 × 1014/cm3 oder höher und gleich 1 × 1017/cm3 oder geringer.
  • Der Abschlussmuldenbereich 2 ist in einem oberen Schichtbereich der epitaxialen Schicht 32 so ausgebildet, dass er sich von einer Grenze zwischen dem inneren Bereich RI und dem äußeren Bereich RO bis in den äußeren Bereich RO erstreckt. Es ist anzumerken, dass, wenn eine Grenze an einem Endbereich (einem inneren peripheren Endbereich) des Abschlussmuldenbereichs 2 auf einer inneren Seite (einer inneren peripheren Seite) vorgegeben ist, eine innere Seite in Bezug auf die Grenze als der innere Bereich RI definiert ist und eine äußere Seite in Bezug auf die Grenze als der äußere Bereich RO definiert ist.
  • Wie in 1 dargestellt, ist ferner eine Gate-Isolierschicht 12 auf einer oberen Oberfläche S2 (einer zweiten Hauptoberfläche) des epitaxialen Substrats 30 in dem aktiven Bereich so ausgebildet ist, dass sie sich über dem Source-Bereich 11, über dem Elementmuldenbereich 9, der zwischen dem Source-Bereich 11 und der Drift-Schicht 1 eingefügt ist, und über der Drift-Schicht 1 erstreckt. Ferner ist eine Gate-Elektrode 3 auf einer oberen Oberfläche der Gate-Isolierschicht 12 ausgebildet. Ein oberer Schichtbereich des Elementmuldenbereichs 9, der mit der Gate-Isolierschicht 12 und der Gate-Elektrode 3 bedeckt ist, das heißt, ein Teil des Elementmuldenbereichs 9, der zwischen dem Source-Bereich 11 und der Drift-Schicht 1 eingefügt ist, entspricht einem Kanalbereich, in dem sich ein Inversionskanal bildet, wenn der MOSFET 100 in den EIN-Zustand gelangt.
  • Die Gate-Elektrode 3 in dem aktiven Bereich ist mit einer Zwischenisolierschicht 14 bedeckt, und eine Source-Elektrode 51 ist auf einer oberen Oberfläche der Zwischenisolierschicht 14 ausgebildet. Somit sind die Gate-Elektrode 3 und die Source-Elektrode 51 durch die Zwischenisolierschicht 14 elektrisch isoliert voneinander. Es ist anzumerken, dass die Zwischenisolierschicht 14 zum Beispiel eine Elementzusammensetzung aus Bor oder Phosphor aufweist.
  • Es ist anzumerken, dass die Gate-Isolierschicht 12 und die Gate-Elektrode 3 so ausgebildet sind, dass sie sich auch über dem Abschlussmuldenbereich 2 in dem äußeren Bereich RO und über dem Elementmuldenbereich 9, der zwischen dem Source-Bereich 11 und der Drift-Schicht 1 eingefügt ist, sowie über der Drift-Schicht 1 der äußersten peripheren Einheitszelle UC in dem inneren Bereich RI erstrecken und zu dem äußeren Bereich RO hinausgeführt sind. Die Gate-Isolierschicht 12 und die Gate-Elektrode 3 sind mit der Zwischenisolierschicht 14 bedeckt. Die Gate-Elektrode 3, die zu dem äußeren Bereich RO hinausgeführt ist, ist mit der Gate-Elektrode 3 verbunden, die in dem aktiven Bereich angeordnet ist.
  • Die Zwischenisolierschicht 14 bedeckt eine Feldisolierschicht 4 so, dass sie sich bis zu der äußeren Seite des Abschlussmuldenbereichs 2 erstreckt.
  • Wie in 1 dargestellt, ist ferner die Feldisolierschicht 4, die eine Schichtdicke aufweist, die größer als jene der Gate-Isolierschicht 12 ist, auf der oberen Oberfläche S2 des epitaxialen Substrats 30 in dem Abschlussbereich angeordnet. Die Feld-Isolierschicht 4 bedeckt einen Teil des Abschlussmuldenbereichs 2 und erstreckt sich über ein äußeres peripheres Ende des Abschlussmuldenbereichs 2 hinaus, so dass sie sich bis zu der äußeren Seite des Abschlussmuldenbereichs 2 erstreckt. Ferner ist die Feldisolierschicht 4 in dem inneren Bereich RI nicht angeordnet. Mit anderen Worten, es weist die Feldisolierschicht 4 eine Öffnung auf, die den inneren Bereich RI in einer Draufsicht umschließt.
  • An einem inneren Randbereich der Öffnung der Feldisolierschicht 4 ist eine äußere periphere Leiterschicht 13 so ausgebildet, dass sie von der Oberseite der Gate-Isolierschicht 12 auf eine obere Oberfläche der Feldisolierschicht 4 ansteigt, und sie ist über dem Abschlussmuldenbereich 2 angeordnet, wobei die Gate-Isolierschicht 12 oder die Feldisolierschicht 4 dazwischen eingefügt ist. Die äußere periphere Leiterschicht 13 ebenso wie die Gate-Isolierschicht 12 sind mit der Zwischenisolierschicht 14 bedeckt.
  • Wie in 1 dargestellt, ist ferner ein Bereich der äußeren peripheren Leiterschicht 13 so ausgebildet, dass er sich 1 µm oder mehr auf einer äußeren Seite in Bezug auf eine Position unterhalb eines äußeren peripheren Randbereichs der Source-Elektrode 51 erstreckt.
  • Es sind ein Kontaktloch CH1, das so durch die Zwischenisolierschicht 14 und die Gate-Isolierschicht 12 hindurch verläuft, dass es bis zu dem Source-Bereich 11 und dem Kontaktbereich 19 reicht, sowie ein Kontaktloch CH11 (ein erstes Kontaktloch) angeordnet, das so durch die Zwischenisolierschicht 14 und die Gate-Isolierschicht 12 hindurch verläuft, dass es bis zu dem Bereich 20 mit einer hohen Konzentration reicht. Die Source-Elektrode 51 ist durch das Kontaktloch CH1 hindurch mit dem Source-Bereich 11 und dem Kontaktbereich 19 verbunden und ist durch das Kontaktloch CH11 hindurch mit dem Bereich 20 mit einer hohen Konzentration verbunden.
  • Die Source-Elektrode 51 und der Kontaktbereich 19 bilden durch das Kontaktloch CH1 hindurch einen ohmschen Kontakt. Ferner bilden die Source-Elektrode 51 und der Bereich 20 mit einer hohen Konzentration durch das Kontaktloch CH1 1 hindurch einen ohmschen Kontakt oder einen Schottky-Kontakt.
  • Wie in 1 dargestellt, ist ferner eine Elektrode 8 an der rückwärtigen Oberfläche, die als eine Drain-Elektrode fungiert, an einer unteren Oberfläche S1 (der ersten Hauptoberfläche) des epitaxialen Substrats 30 angeordnet.
  • Wie in 2 dargestellt, erstreckt sich die äußere periphere Leiterschicht 13 bis in den Abschlussbereich, der sich auf einer äußeren Seite in Bezug auf eine äußere Peripherie der Source-Elektrode 51 befindet, und umgibt die Source-Elektrode 51 im Wesentlichen. Die Source-Elektrode 51 ist in einer solchen Weise angeordnet, dass sich ein Schlitzbereich, der von der einen Seite der Source-Elektrode 51 aus angeordnet ist und in einer Draufsicht im Wesentlichen eine rechteckige Form aufweist, bis zu einer Position jenseits der Hälfte der Source-Elektrode 51 erstreckt, und eine Gate-Leitung 52w tritt in den Schlitzbereich ein. Mit anderen Worten, es tritt eine Gate-Kontaktstelle 52p in einen zurückgesetzten Bereich ein, der auf der einen Seite der Source-Elektrode 51 angeordnet ist, und es ist ein Gate-Bereich 52 angeordnet, der die Gate-Leitung 52w aufweist, die in den sich von dem zurückgesetzten Bereich aus fortsetzenden Schlitzbereich eintritt, und der Gate-Bereich 52 mit Ausnahme eines Bereichs desselben ist so ausgebildet, dass er in einer Draufsicht von der Source-Elektrode 51 umgeben ist. Es ist anzumerken, dass auf eine Kombination aus der Source-Elektrode 51 und dem Gate-Bereich 52 als eine Elektrode 50 an der vorderen Oberfläche Bezug genommen wird.
  • Die Gate-Leitung 52w ist mit der Gate-Elektrode 3 elektrisch verbunden, die durch ein (nicht dargestelltes) Kontaktloch hindurch aus dem aktiven Bereich hinausgeführt ist, und der Gate-Elektrode 3 in dem aktiven Bereich wird ein Gate-Steuersignal zugeführt.
  • Der Gate-Bereich 52, das heißt die Gate-Kontaktstelle 52p und die Gate-Leitung 52w, fungiert als eine Elektrode, die das Gate-Steuersignal empfängt, um einen elektrischen Pfad zwischen der Source-Elektrode 51 und der Elektrode 8 an der rückwärtigen Oberfläche zu steuern. Wie in 2 dargestellt, ist der Gate-Bereich 52 von der Source-Elektrode 51 getrennt und ist außerdem von der Source-Elektrode 51 elektrisch isoliert.
  • Es ist anzumerken, dass die Schutzschicht 6 an der vorderen Oberfläche in 1 so ausgebildet ist, dass sie die Source-Elektrode 51 und die Zwischenisolierschicht 14 bedeckt, die freiliegt, ohne mit der Source-Elektrode 51 bedeckt zu sein. Die Schutzschicht 6 an der vorderen Oberfläche weist jedoch Öffnungen über der Source-Elektrode 51 und über dem Gate-Bereich 52 (2) auf, so dass eine elektrische Verbindung zwischen der Source-Elektrode 51 und dem Gate-Bereich 52 und dem Außenbereich ermöglicht wird.
  • Erste Modifikation
  • 4 ist eine Querschnittsdarstellung, die eine Konfiguration eines MOSFET 101 als Modifikation der ersten Ausführungsform zeigt. Es ist anzumerken, dass in 4 die gleichen Konfigurationen wie jene des unter Bezugnahme auf 1 beschriebenen MOSFET 100 mit den gleichen Bezugszeichen bezeichnet sind und eine redundante Beschreibung weggelassen wird.
  • Wie in 4 dargestellt, weist der MOSFET 101 einen Muldenbereich 21 vom p-Typ mit einer geringen Konzentration auf, der in einem oberen Schichtbereich der Drift-Schicht 1 auf einer äußeren peripheren Seite in Bezug auf den Abschlussmuldenbereich 2 angeordnet ist. Der Muldenbereich 21 mit einer geringen Konzentration ist in mehreren rahmenartigen Bereichen angeordnet, die den Abschlussmuldenbereich 2 in einer Draufsicht umgeben, ist jedoch nicht auf derartige mehrere Bereiche beschränkt und kann ein einziger rahmenartiger Bereich sein. Die Störstellenkonzentration des Muldenbereichs 21 mit einer geringen Konzentration ist gleich der Störstellenkonzentration des Abschlussmuldenbereichs 2 oder geringer als diese.
  • Zweite Modifikation
  • 5 ist eine Querschnittsdarstellung, die eine Konfiguration eines MOSFET 102 als Modifikation der ersten Ausführungsform zeigt. Es ist anzumerken, dass in 5 die gleichen Konfigurationen wie jene des unter Bezugnahme auf 1 beschriebenen MOSFET 100 mit den gleichen Bezugszeichen bezeichnet sind und eine redundante Beschreibung weggelassen wird.
  • Wie in 5 dargestellt, ist die Feldisolierschicht 4 in dem MOSFET 102 so angeordnet, dass sie sich bis zu einer Position in der Nähe eines inneren Randbereichs des Abschlussmuldenbereichs 2 erstreckt, und die Gate-Elektrode 3, die zu dem äußeren Bereich RO hinausgeführt ist, ist so ausgebildet, dass sie auf den inneren Randbereich der Feldisolierschicht 4 ansteigt.
  • Die Source-Elektrode 51 ist mit dem Bereich 20 mit einer hohen Konzentration verbunden, so dass sie durch ein Kontaktloch CH12 hindurch, das so durch die Zwischenisolierschicht 14 und die Feldisolierschicht 4 hindurch verläuft, dass es bis zu dem Bereich 20 mit einer hohen Konzentration reicht, einen ohmschen Kontakt oder einen Schottky-Kontakt mit diesem bildet. Die äußere periphere Leiterschicht 13 ist auf der Feldisolierschicht 4 auf einer äußeren Seite in Bezug auf das Kontaktloch CH12 angeordnet.
  • Dritte Modifikation
  • 6 ist eine Querschnittsdarstellung, die eine Konfiguration eines MOSFET 103 als Modifikation der ersten Ausführungsform zeigt. Es ist anzumerken, dass in 6 die gleichen Konfigurationen wie jene des unter Bezugnahme auf 1 beschriebenen MOSFET 100 mit den gleichen Bezugszeichen bezeichnet sind und eine redundante Beschreibung weggelassen wird.
  • Wie in 6 dargestellt, ist die Feldisolierschicht 4 in dem MOSFET 103 so angeordnet, dass sie sich bis zu einer Position in der Nähe des inneren Randbereichs des Abschlussmuldenbereichs 2 erstreckt, und die Gate-Elektrode 3, die zu dem äußeren Bereich RO hinausgeführt ist, ist so ausgebildet, dass sie auf die Feldisolierschicht 4 ansteigt und sich bis zu einer Position in der Nähe der äußeren peripheren Leiterschicht 13 erstreckt.
  • Die Source-Elektrode 51 ist mit dem Bereich 20 mit einer hohen Konzentration verbunden, so dass sie durch das Kontaktloch CH12 hindurch, das so durch die Zwischenisolierschicht 14 und die Feldisolierschicht 4 hindurch verläuft, dass es bis zu dem Bereich 20 mit einer hohen Konzentration reicht, einen ohmschen Kontakt oder einen Schottky-Kontakt mit diesem bildet. Die äußere periphere Leiterschicht 13 ist so, dass sie von der Gate-Elektrode 3 getrennt ist, auf der Feldisolierschicht 4 auf einer äußeren Seite in Bezug auf die Gate-Elektrode 3 angeordnet, wobei sie sich jenseits des Kontaktlochs CH12 erstreckt.
  • Vierte Modifikation
  • 7 ist eine Draufsicht, die eine Konfiguration eines MOSFET 104 als Modifikation der ersten Ausführungsform zeigt. Es ist anzumerken, dass in 7 die gleichen Konfigurationen wie jene des unter Bezugnahme auf 2 beschriebenen MOSFET 100 mit den gleichen Bezugszeichen bezeichnet sind und eine redundante Beschreibung weggelassen wird.
  • Wie in 7 dargestellt, ist der aus der Gate-Kontaktstelle 52p und der Gate-Leitung 52w bestehende Gate-Bereich 52 in dem MOSFET 104 so angeordnet, dass dessen gesamte Peripherie in einer Draufsicht von der Source-Elektrode 51 umgeben ist, und die äußere periphere Leiterschicht 13 ist so angeordnet, dass sie die äußere Peripherie der Source-Elektrode 51 umgibt.
  • Durch Einsetzen einer derartigen Konfiguration kann eine Abscheidung eines Isolators an einem äußeren peripheren Endbereich der Source-Elektrode 51 in der gesamten Peripherie des Abschlussbereichs reduziert werden, und Risse in der Source-Elektrode 51 und der Schutzschicht 6 an der vorderen Oberfläche sowie eine Ablösung derselben können reduziert werden. Dementsprechend kann die Isolationszuverlässigkeit der Halbleitereinheit verbessert werden.
  • Fünfte Modifikation
  • 8 ist eine Querschnittsdarstellung, die eine Konfiguration eines MOSFET 105 als Modifikation der ersten Ausführungsform zeigt. Es ist anzumerken, dass in 8 die gleichen Konfigurationen wie jene des unter Bezugnahme auf 1 beschriebenen MOSFET 100 mit den gleichen Bezugszeichen bezeichnet sind und eine redundante Beschreibung weggelassen wird.
  • Wie in 8 dargestellt, ist in dem MOSFET 105 ein Kontaktloch CH13 (ein zweites Kontaktloch), das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, über der äußeren peripheren Leiterschicht 13 auf der Feldisolierschicht 4 angeordnet, und die Source-Elektrode 51 und die äußere periphere Leiterschicht 13 sind durch das Kontaktloch CH13 hindurch verbunden. Es ist anzumerken, dass die Anzahl von Kontaktlöchern CH13 nicht auf eines beschränkt ist und eine Mehrzahl von Kontaktlöchern CH13 angeordnet sein kann.
  • Durch Einsetzen einer derartigen Konfiguration kann eine elektrische Feldstärke an dem äußeren peripheren Endbereich der Source-Elektrode 51 effektiver reduziert werden und kann eine Abscheidung eines Isolators reduziert werden. Demzufolge können Risse in der Source-Elektrode und der Schicht an der oberen Oberfläche sowie eine Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit der Halbleitereinheit verbessert werden.
  • Sechste Modifikation
  • 9 ist eine Querschnittsdarstellung, die eine Konfiguration eines MOSFET 106 als Modifikation der ersten Ausführungsform zeigt. Es ist anzumerken, dass in 9 die gleichen Konfigurationen wie jene des unter Bezugnahme auf 1 beschriebenen MOSFET 100 mit den gleichen Bezugszeichen bezeichnet sind und eine redundante Beschreibung weggelassen wird.
  • Wie in 9 dargestellt ist das Kontaktloch CH13 in dem MOSFET 106, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, über der äußeren peripheren Leiterschicht 13 auf der Feldisolierschicht 4 angeordnet, und die Source-Elektrode 51 und die äußere periphere Leiterschicht 13 sind durch das Kontaktloch CH13 hindurch verbunden. Das Kontaktloch CH13 ist an einem Bereich angeordnet, der sich an der äußersten Peripherie der Source-Elektrode 51 befindet, und die äußerste Peripherie der Source-Elektrode 51 und die äußere periphere Leiterschicht 13 sind verbunden.
  • Durch Einsetzen einer derartigen Konfiguration kann die elektrische Feldstärke an dem äußeren peripheren Endbereich der Source-Elektrode 51 effektiver reduziert werden und kann eine Abscheidung eines Isolators reduziert werden. Demzufolge können Risse in der Source-Elektrode und der Schicht an der oberen Oberfläche sowie eine Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit der Halbleitereinheit verbessert werden.
  • Betrieb der Halbleitereinheit
  • Als Nächstes wird ein Betrieb des unter Bezugnahme auf 1 und 2 beschriebenen MOSFET 100 gemäß der ersten Ausführungsform in zwei Zuständen beschrieben.
  • Bei einem ersten Zustand handelt es sich um einen Zustand, in dem eine positive Spannung bei einem Schwellenwert oder eine höhere Spannung an der Gate-Elektrode 3 anliegt, und auf diesen Zustand wird im Folgenden als einen „EIN-Zustand“ Bezug genommen. Wenn sich der MOSFET 100 in dem EIN-Zustand befindet, bildet sich ein Inversionskanal in dem Kanalbereich. Der Inversionskanal dient als ein Pfad, so dass Elektronen als Ladungsträger zwischen dem Source-Bereich 11 und der Drift-Schicht 1 fließen. Wenn im EIN-Zustand eine in Bezug auf ein Potential der Source-Elektrode 51 hohe Spannung an der Elektrode 8 an der rückwärtigen Oberfläche anliegt, fließt ein Strom, der durch das einkristalline Substrat 31 und die Drift-Schicht 1 hindurch strömt. Auf die Spannung zwischen der Source-Elektrode 51 und der Elektrode 8 an der rückwärtigen Oberfläche wird in diesem Fall als eine „EIN-Spannung“ Bezug genommen, und auf den Strom, der zwischen der Source-Elektrode 51 und der Elektrode 8 an der rückwärtigen Oberfläche fließt, wird als ein „EIN-Strom“ Bezug genommen. Der EIN-Strom fließt nur in dem aktiven Bereich, in dem ein Kanal vorhanden ist, und fließt nicht in dem Abschlussbereich.
  • Bei einem zweiten Zustand handelt es sich um einen Zustand, in dem eine Spannung, die niedriger als der Schwellenwert ist, an der Gate-Elektrode 3 anliegt, und auf diesen Zustand wird im Folgenden als ein „AUS-Zustand“ Bezug genommen. Wenn sich der MOSFET 100 in dem AUS-Zustand befindet, bildet sich kein Inversionskanal in dem Kanalbereich. Dementsprechend fließt kein EIN-Strom. Wenn somit eine hohe Spannung zwischen der Source-Elektrode 51 und der Elektrode 8 an der rückwärtigen Oberfläche anliegt, wird die hohe Spannung aufrechterhalten. Die Spannung zwischen der Gate-Elektrode 3 und der Source-Elektrode 51 ist in diesem Fall signifikant geringer als die Spannung zwischen der Source-Elektrode 51 und der Elektrode 8 an der rückwärtigen Oberfläche, und somit liegt die hohe Spannung auch zwischen der Gate-Elektrode 3 und der Elektrode 8 an der rückwärtigen Oberfläche an.
  • Im AUS-Zustand liegt die hohe Spannung auch in dem Abschlussbereich jeweils zwischen der Source-Elektrode 51, dem Gate-Bereich 52 sowie der Gate-Elektrode 3 und der Elektrode 8 an der rückwärtigen Oberfläche an. Es ist anzumerken, dass wie in dem Fall, in dem ein elektrischer Kontakt zwischen dem Elementmuldenbereich 9 und der Source-Elektrode 51 in dem aktiven Bereich ausgebildet ist, ein elektrischer Kontakt zwischen dem Abschlussmuldenbereich 2 und der Source-Elektrode 51 in dem Abschlussbereich ausgebildet ist. Dadurch wird das Anliegen eines hohen elektrischen Felds an der Gate-Isolierschicht 12, der Feldisolierschicht 4 und der Zwischenisolierschicht 14 verhindert.
  • Wenn sich der MOSFET 100 im AUS-Zustand befindet, liegt ein hohes elektrisches Feld in der Nähe der Grenzflächen der pn-Übergänge zwischen der Drift-Schicht 1 und dem Elementmuldenbereich 9 sowie zwischen der Drift-Schicht 1 und dem Abschlussmuldenbereich 2 an. Eine Spannung an der Elektrode 8 an der rückwärtigen Oberfläche beim Auftreten eines Lawinendurchbruchs, wenn das elektrische Feld ein kritisches elektrisches Feld erreicht hat, ist als eine maximale Spannung (Lawinendurchbruchspannung) des MOSFET 100 definiert. Üblicherweise ist eine Nennspannung derart bestimmt, dass der MOSFET 100 innerhalb eines Bereichs von Spannungen verwendet wird, die keinen Lawinendurchbruch verursachen.
  • Im AUS-Zustand des MOSFET 100 dehnen sich Verarmungsschichten von den Grenzflächen der pn-Übergänge zwischen der Drift-Schicht 1 und dem Elementmuldenbereich 9 sowie zwischen der Drift-Schicht 1 und dem Abschlussmuldenbereich 2 in einer Richtung zu dem einkristallinen Substrat 31 hin, das heißt in 1 in einer Richtung nach unten, sowie in einer Richtung zu einer äußeren Peripherie der Drift-Schicht 1 hin aus, das heißt in 1 in einer Richtung von dem inneren Bereich RI zu dem äußeren Bereich RO. Ferner dehnt sich außerdem eine Verarmungsschicht von der Grenzfläche des pn-Übergangs zwischen der Drift-Schicht 1 und dem Abschlussmuldenbereich 2 in den Abschlussmuldenbereich 2 aus, und ein Grad der Ausdehnung ist stark abhängig von der Störstellenkonzentration des Abschlussmuldenbereichs 2.
  • Wenn die Störstellenkonzentration des Abschlussmuldenbereichs 2 erhöht wird, wird mit anderen Worten die Ausdehnung der Verarmungsschicht in dem Abschlussmuldenbereich 2 reduziert, so dass ermöglicht wird, dass sich eine Position der Vorderseite der Verarmungsschicht an einer Position nahe bei der Grenze zwischen dem Abschlussmuldenbereich 2 und der Drift-Schicht 1 befindet.
  • Es ist anzumerken, dass die Position der Vorderseite der Verarmungsschicht unter Verwendung der Technologie einer CAD-(TCAD)-Simulation oder dergleichen analysiert werden kann. In dem äußeren Bereich RO wird in einer Verarmungsschicht innerhalb der epitaxialen Schicht 32, das heißt einem verarmten Bereich, eine Potentialdifferenz von einer äußeren peripheren Seite der epitaxialen Schicht 32 zu der Mitte hin erzeugt.
  • Im AUS-Zustand liegt in der Halbleitereinheit, bei der SiC mit einer besonders hohen elektrischen Feldstärke oder dergleichen als ein Material verwendet wird, das hohe elektrische Feld auch an einem Endbereich des Elektrodenmaterials an, wenn sich der Endbereich eines Elektrodenmaterials an einer Position befindet, an der eine obere Oberfläche der epitaxialen Schicht 32 verarmt ist, wobei dies zu einem Durchbruch des Elektrodenmaterials führen kann. Somit wird die Störstellenkonzentration des Abschlussmuldenbereichs 2 in dem MOSFET 100 gemäß der ersten Ausführungsform mit einer derartigen Störstellenkonzentration vorgegeben, dass in einer oberen Oberfläche des Abschlussmuldenbereichs 2 unterhalb der Source-Elektrode 51 und des Gate-Bereichs 52 keine Verarmung verursacht wird.
  • Hier wird ein Fall betrachtet, in dem der MOSFET 100 bei einer hohen Umgebungsfeuchtigkeit in den AUS-Zustand gelangt. Das Abdichtungsharz, das angeordnet ist, um einen Halbleiter-Chip zu bedecken, kann Feuchtigkeit enthalten. Wenn die Schutzschicht 6 an der vorderen Oberfläche (eine Schicht an einer oberen Oberfläche) zum Beispiel aus einem Harzmaterial mit einem hohen Absorptionsvermögen besteht, wie beispielsweise Polyimid, kann die Schutzschicht 6 an der vorderen Oberfläche bei einer hohen Umgebungsfeuchtigkeit viel Feuchtigkeit enthalten, und die Feuchtigkeit kann obere Oberflächen der epitaxialen Schicht 32 und der Source-Elektrode 51 erreichen.
  • Wenn die Schutzschicht 6 an der vorderen Oberfläche ferner aus einem Material mit einer hohen Beständigkeit gegenüber einer Umgebungsfeuchtigkeit besteht, wie beispielsweise SiN, ist es möglich, dass aufgrund von Spannungen und dergleichen, die während Prozessen verursacht werden, eine Anfälligkeit für die Bildung von Rissen in der Schutzschicht 6 an der vorderen Oberfläche besteht, und die epitaxiale Schicht 32 und die Source-Elektrode 51 können durch die Risse hindurch Feuchtigkeit ausgesetzt sein.
  • In einem derartigen Zustand wirkt ein Endbereich der epitaxialen Schicht 32 aufgrund einer im AUS-Zustand an dem MOSFET 100 anliegenden Spannung als eine Anode, und die Source-Elektrode 51 in dem Abschlussbereich wirkt als eine Kathode. In der Nähe der Source-Elektrode 51, die als eine Kathode wirkt, verursacht Feuchtigkeit eine Reduktionsreaktion von Sauerstoff, die nachstehend in Formel (1) gezeigt ist, sowie eine Bildungsreaktion von Wasserstoff, die nachstehend in Formel (2) gezeigt ist. O2 + 2H2O + 4e- → 4OH- (1) H2O + e- → OH- + 1/2H2 (2)
  • Aufgrund dessen wird die Konzentration von Hydroxid-Ionen in der Nähe der Source-Elektrode 51 erhöht. Die Hydroxid-Ionen reagieren chemisch mit der Source-Elektrode 51. Wenn die Source-Elektrode 51 zum Beispiel aus Aluminium besteht, kann sich Aluminium durch die chemische Reaktion in Aluminiumhydroxid verwandeln.
  • Die Reaktion zwischen Aluminium und Hydroxid-Ionen wird gemäß der umgebenden elektrischen Feldstärke beschleunigt. Innerhalb der Halbleiterschicht wird in einem verarmten Bereich ein Potentialgradient erzeugt, und somit wird in dem MOSFET 100 gemäß der ersten Ausführungsform ein Potentialgradient entlang der oberen Oberfläche S2 in einem Bereich erzeugt, in dem die Verarmungsschicht bis zu einer oberen Oberfläche des epitaxialen Substrats 30 reicht.
  • 10 ist eine Darstellung, die einen Bereich zeigt, in dem die Verarmungsschicht bis zu der oberen Oberfläche des epitaxialen Substrats 30 reicht, wobei Äquipotentiallinien als gestrichelte Linien gezeigt sind. In 10 handelt es sich bei einem Bereich, in dem an der Grenze zwischen der epitaxialen Schicht 32 und der Feldisolierschicht 4 eine Potentialdifferenz ausgebildet ist, um einen Bereich, in dem die Verarmungsschicht bis zu der oberen Oberfläche des epitaxialen Substrats 30 reicht, und er befindet sich in Abhängigkeit von der Störstellenkonzentration des Abschlussmuldenbereichs 2 auf der inneren Seite oder der äußeren Seite.
  • Wie in 10 dargestellt, sind die Äquipotentiallinien in einer Weise ausgebildet, dass sie die Grenzfläche zwischen der epitaxialen Schicht 32 und der Feldisolierschicht 4 im Wesentlichen unter rechten Winkeln kreuzen, und dementsprechend werden Potentialgradienten auch in der Feldisolierschicht 4 und der Zwischenisolierschicht 14 erzeugt, und elektrische Felder werden um den Endbereich der Source-Elektrode 51 herum erzeugt. Wenn die elektrische Feldstärke an dem Endbereich der Source-Elektrode 51 dementsprechend einen bestimmten Wert oder einen höheren Wert erreicht, wird die Bildungsreaktion für Aluminiumhydroxid hervorgerufen, und die Reaktion wird einhergehend mit einer Erhöhung der elektrischen Feldstärke beschleunigt.
  • Wenn ferner ein Potential des Abschlussmuldenbereichs 2 aufgrund eines elektrischen Widerstands, der in einem Kontaktbereich zwischen der Source-Elektrode 51 und dem Abschlussmuldenbereich 2 auftritt, eines Flächenwiderstands des Abschlussmuldenbereichs 2 sowie eines Diffusionspotentials eines pn-Übergangs zwischen dem Bereich 20 mit einer hohen Konzentration und dem Abschlussmuldenbereich 2, das verursacht wird, wenn der Bereich 20 mit einer hohen Konzentration vom n-Typ ist, höher als jenes der Source-Elektrode 51 wird, wird die elektrische Feldstärke unterhalb der Source-Elektrode 51 erhöht.
  • Wenn die Konzentration des Abschlussmuldenbereichs 2 ferner gering ist und die Verarmungsschicht, die sich von der Grenzfläche des pn-Übergangs zwischen der Drift-Schicht 1 und dem Abschlussmuldenbereich 2 in den Abschlussmuldenbereich 2 hinein ausdehnt, bis zu der oberen Oberfläche S2 reicht, wird ein Potentialgradient entlang der oberen Oberfläche S2 in dem Abschlussmuldenbereich 2 erzeugt. In diesem Fall nähert sich ein Bereich an der oberen Oberfläche S2, der ein hohes Potential aufweist, der Source-Elektrode 51, und die elektrische Feldstärke unterhalb der Source-Elektrode 51 wird weiter erhöht.
  • In einem derartigen Fall besteht die Anfälligkeit, dass eine Konzentration des elektrischen Felds insbesondere an einem äußeren peripheren Endbereich unterhalb der Source-Elektrode 51 verursacht wird, und die Bildung von Aluminiumhydroxid wird beschleunigt.
  • Wenn die Zwischenisolierschicht 14 Bor (B) oder Phosphor (P) enthält, erhöht eine höhere Konzentration derselben die Anfälligkeit der Zwischenisolierschicht 14 dafür, Feuchtigkeit zu absorbieren. Wenn die Konzentration von Bor zum Beispiel 2 % übersteigt und die Konzentration von Phosphor 5 % übersteigt, wird eine derartige Tendenz erkennbar, und die Bildung von Aluminiumhydroxid wird beschleunigt.
  • Wenn Aluminiumhydroxid an einer Oberfläche der Source-Elektrode 51 gebildet wird, wie vorstehend beschrieben, werden aufgrund einer kubischen Ausdehnung Risse in der Source-Elektrode 51 und der Schutzschicht 6 an der vorderen Oberfläche oder eine Ablösung derselben verursacht, und in der oberen Oberfläche der Zwischenisolierschicht 14 bilden sich Hohlräume. Das Fließen eines übermäßigen Leckstroms aufgrund des Eindringens von Feuchtigkeit in die Hohlräume sowie eine Luftentladung in den Hohlräumen können zu einem Durchbruch des MOSFET 100 führen.
  • Bei dem MOSFET 100 gemäß der ersten Ausführungsform jedoch, wie in der Querschnittsdarstellung von 1 gezeigt, befindet sich dagegen der äußere periphere Endbereich der Source-Elektrode 51 auf einer inneren peripheren Seite in Bezug auf einen äußeren peripheren Endbereich des Abschlussmuldenbereichs 2, und somit wird die elektrische Feldstärke um die Source-Elektrode 51 herum reduziert.
  • Durch Vorgeben der Störstellenkonzentration des Abschlussmuldenbereichs 2 mit einem bestimmten Wert oder einem höheren Wert dehnt sich hier die Verarmungsschicht kaum jemals in den Abschlussmuldenbereich 2 hinein aus, und die elektrische Feldstärke um die in 2 gezeigte Gate-Kontaktstelle 52p herum kann effektiv reduziert werden. Daher kann die Bildung von Aluminiumhydroxid effektiv reduziert werden.
  • Wie in 4 dargestellt, wird ferner wie bei dem MOSFETT 101 durch Anordnen des Bereichs 21 mit einer geringen Konzentration in einem oberen Schichtbereich der Drift-Schicht 1 auf einer äußeren peripheren Seite in Bezug auf den Abschlussmuldenbereich 2 ein Bereich an der oberen Oberfläche S2, der ein hohes Potential aufweist, von der Source-Elektrode 51 weiter verlagert, und die elektrische Feldstärke um die Source-Elektrode 51 herum kann effektiv reduziert werden, und die elektrische Feldstärke an der epitaxialen Schicht 32 um den äußeren peripheren Endbereich des Abschlussmuldenbereichs 2 herum kann reduziert werden. Daher kann die Lawinendurchbruchspannung des MOSFET 101 erhöht werden.
  • Ferner ist die äußere periphere Leiterschicht 13 bei dem MOSFET 100 gemäß der ersten Ausführungsform, wie in der Querschnittsdarstellung von 1 gezeigt, unterhalb des äußeren peripheren Endbereichs der Source-Elektrode 51 ausgebildet. Die äußere periphere Leiterschicht 13 weist ein Potential zwischen jenen der Source-Elektrode 51 und des Abschlussmuldenbereichs 2 auf, und durch Verlagern eines Bereichs, der das Potential aufweist, auf einer äußeren peripheren Seite in Bezug auf die Source-Elektrode 51 wird eine Konzentration des elektrischen Felds aufgrund einer Potentialdifferenz zwischen der Source-Elektrode 51 und dem Abschlussmuldenbereich 2 um den äußeren peripheren Endbereich der Source-Elektrode 51 herum reduziert.
  • Auf diese Weise kann eine Konzentration des elektrischen Felds an dem äußeren peripheren Endbereich unterhalb der Source-Elektrode 51 bei dem MOSFET 100 gemäß der ersten Ausführungsform aufgrund des Vorhandenseins der äußeren peripheren Leiterschicht 13 unterhalb des äußeren peripheren Endbereichs der Source-Elektrode 51, der besonders anfällig dafür ist, eine Konzentration eines elektrischen Felds zu verursachen, reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Wenn ferner die äußere periphere Leiterschicht 13 so ausgebildet ist, dass sie sich 1 µm oder mehr auf einer äußeren peripheren Seite in Bezug auf den äußeren peripheren Endbereich der Source-Elektrode 51 erstreckt, kann eine Konzentration des elektrischen Felds um den äußeren peripheren Endbereich der Source-Elektrode 51 herum effektiv reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Wenn ferner die äußere periphere Leiterschicht 13 in dem gesamten Bereich unterhalb des äußeren peripheren Endbereichs der Source-Elektrode 51 ausgebildet ist, kann eine Konzentration des elektrischen Felds in dem gesamten Bereich unterhalb des äußeren peripheren Endbereichs der Source-Elektrode 51 reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Ferner kann wie bei dem in 8 dargestellten MOSFET 105 durch Verbinden der Source-Elektrode 51 und der äußeren peripheren Leiterschicht 13 durch das Kontaktloch CH13 über der äußeren peripheren Leiterschicht 13 hindurch, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, bewirkt werden, dass das Potential der äußeren peripheren Leiterschicht 13 gleich dem Potential der Source-Elektrode 51 wird.
  • Damit wird eine Potentialdifferenz, die zwischen der Source-Elektrode 51 und dem Abschlussmuldenbereich 2 erzeugt wird, lediglich innerhalb der Gate-Isolierschicht 12 und der Feldisolierschicht 4 erzeugt, und eine Potentialdifferenz in der Zwischenisolierschicht 14 zwischen der Source-Elektrode 51 und der äußeren peripheren Leiterschicht 13 kann reduziert werden. Daher kann eine Konzentration des elektrischen Felds unterhalb des äußeren peripheren Endbereichs der Source-Elektrode 51 effektiver reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Ferner kann wie bei dem in 9 dargestellten MOSFET 106 durch Verbinden der Source-Elektrode 51 und der äußeren peripheren Leiterschicht 13 durch das Kontaktloch CH13 an einer Position an der äußersten Peripherie der Source-Elektrode 51 hindurch, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, eine Konzentration des elektrischen Felds unterhalb des äußeren peripheren Endbereichs der Source-Elektrode 51 ausreichend reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Wie vorstehend beschrieben, kann die Bildung von Aluminiumhydroxid an dem äußeren peripheren Endbereich der Source-Elektrode 51 bei dem MOSFET 100 gemäß der ersten Ausführungsform und deren Modifikationen reduziert werden. Im Ergebnis können eine Erhöhung eines Leckstroms sowie eine Luftentladung aufgrund von Rissen in der Source-Elektrode 51 und der Schutzschicht 6 an der vorderen Oberfläche oder einer Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit verbessert werden.
  • Verfahren zur Herstellung der Halbleitereinheit
  • Unter Bezugnahme auf 11 bis 18, bei denen es sich um Querschnittsdarstellungen handelt, die einen Herstellungsprozess der Reihe nach zeigen, wird als Nächstes ein Verfahren zur Herstellung des MOSFET 100 gemäß der ersten Ausführungsform beschrieben. Es ist anzumerken, dass im Folgenden die Beschreibung eines Verfahrens zur Herstellung des in 4 dargestellten MOSFET 101 zur Beschreibung des Verfahrens zur Herstellung des MOSFET 100 verwendet wird.
  • Zunächst wird das einkristalline Substrat 31 mit einem geringen Widerstand hergestellt, das eine relativ hohe Konzentration (n+) von Störstellen des n-Typs enthält. Bei dem einkristallinen Substrat 31 handelt es sich um ein SiC-Substrat mit einem 4H-Polytyp, und es weist einen Versatzwinkel von 4 Grad oder 8 Grad auf.
  • Als Nächstes wird SiC epitaxial auf dem einkristallinen Substrat 31 aufgewachsen, und es wird die epitaxiale Schicht 32 vom n-Typ gebildet, die eine Störstellenkonzentration von 1 × 1014/cm3 oder mehr und von 1 × 1017/cm3 oder weniger aufweist. Auf diese Weise wird das in 11 dargestellte epitaxiale Substrat 30 erhalten.
  • Als Nächstes wird ein Prozess zur Bildung eines Störstellenbereichs in einem oberen Schichtbereich der epitaxialen Schicht 32 mit einer Kombination aus einer Bildung einer Resistmaske durch einen Photolithographie-Prozess und einem Ionenimplantationsprozess unter Verwendung der Resistmaske als einer Implantationsmaske wiederholt. Wie in 11 dargestellt, werden auf diese Weise der Abschlussmuldenbereich 2, der Elementmuldenbereich 9, der Kontaktbereich 19, der Bereich 20 mit einer hohen Konzentration, der Source-Bereich 11 sowie der Muldenbereich 21 mit einer geringen Konzentration in dem oberen Schichtbereich der epitaxialen Schicht 32 gebildet.
  • Bei der Ionenimplantation wird Stickstoff (N) oder P für Störstellen vom n-Typ verwendet, und Al oder B wird für Störstellen vom p-Typ verwendet. Der Elementmuldenbereich 9 und der Abschlussmuldenbereich 2 können im gleichen Ionenimplantationsprozess gemeinsam gebildet werden. Ferner können der Kontaktbereich 19 und der Bereich 20 mit einer hohen Konzentration des Abschlussmuldenbereichs 2 im gleichen Ionenimplantationsprozess gemeinsam gebildet werden.
  • Die Störstellenkonzentration des Elementmuldenbereichs 9 ist gleich 1,0 × 1018/cm3 oder höher und gleich 1,0 × 1020/cm3 oder geringer.
  • Die Störstellenkonzentration des Source-Bereichs 11 und die Störstellenkonzentration des Kontaktbereichs 19 sind jeweils höher als die Störstellenkonzentration des Elementmuldenbereichs 9 und sind zum Beispiel gleich 1,0 × 1019/cm3 oder höher und gleich 1,0 × 1021/cm3 oder geringer.
  • Um eine derartige Menge an Störstellen in dem Abschlussmuldenbereich 2 sicherzustellen, dass im AUS-Zustand eine Ausdehnung der Verarmungsschicht in den Abschlussmuldenbereich 2 hinein erschwert wird, ist eine Dosis für den Abschlussmuldenbereich 2 bevorzugt gleich 2,0 × 1013/cm2 oder höher und ist zum Beispiel gleich 5,0 × 1013/cm2.
  • Eine Dosis für den Muldenbereich 21 mit einer geringen Konzentration ist bevorzugt gleich 0,5 × 1013/cm2 oder höher und gleich 5 × 1013/cm2 oder geringer und ist zum Beispiel gleich 1,0 × 1013/cm2.
  • Wenn es sich bei den Störstellen um Al handelt, ist die Implantationsenergie der Ionenimplantation zum Beispiel gleich 100 keV oder höher und gleich 700 keV oder geringer. In diesem Fall ist die aus der vorstehenden Dosis [cm-2] umgerechnete Störstellenkonzentration des Muldenbereichs 21 mit einer geringen Konzentration gleich 1 × 1017/cm3 oder höher und gleich 1 × 1019/cm3 oder geringer. Wenn es sich ferner bei den Störstellen um N handelt, ist die Implantationsenergie der Ionenimplantation zum Beispiel gleich 20 keV oder höher und gleich 300 keV oder geringer.
  • Anschließend wird unter Verwendung einer Vorrichtung für eine thermische Behandlung eine Temperbehandlung bei einer Temperatur von 1500 °C oder einer höheren Temperatur durchgeführt. Damit werden die durch die Ionenimplantation hinzugefügten Störstellen aktiviert.
  • Als Nächstes wird zum Beispiel unter Verwendung eines chemischen Gasphasenabscheidungs(CVD)-Verfahrens eine SiO2-Schicht mit einer Dicke von 0,5 µm oder mehr und von 2 µm oder weniger auf der oberen Oberfläche S2 des epitaxialen Substrats 30 gebildet. Danach wird die SiO2-Schicht mittels eines Photolithographie-Prozesses und eines Ätzprozesses strukturiert. Auf diese Weise wird die Feldisolierschicht 4 gebildet, wie in 12 dargestellt. In diesem Fall wird die Feldisolierschicht 4 in einer derartigen Form strukturiert, dass die Feldisolierschicht 4 einen Teil des Abschlussmuldenbereichs 2 bedeckt und sich über den Endbereich des Abschlussmuldenbereichs 2 hinaus bis zu der äußeren peripheren Seite des Abschlussmuldenbereichs 2 erstreckt.
  • Als Nächstes wird in dem in 13 dargestellten Prozess die obere Oberfläche der epitaxialen Schicht 32, die nicht mit der Feldisolierschicht 4 bedeckt ist, thermisch oxidiert. Auf diese Weise wird eine SiO2-Schicht OX1 als die Gate-Isolierschicht 12 gebildet. Danach wird unter Verwendung eines CVD-Verfahrens bei einem geringen Druck eine polykristalline Silicium-Schicht PS1, die eine Leitfähigkeit aufweist, auf einer oberen Oberfläche der SiO2-Schicht OX1 gebildet.
  • Als Nächstes wird die polykristalline Silicium-Schicht PS1 in dem in 14 dargestellten Prozess mittels eines Photolithographie-Prozesses und eines Ätzprozesses strukturiert. Auf diese Weise wird die Gate-Elektrode 3 gebildet. In diesem Fall kann die äußere periphere Leiterschicht 13 durch Bilden einer Resistmaske in einem vorgegebenen Layout gleichzeitig in dem Abschlussbereich gebildet werden. Anschließend wird unter Verwendung eines CVD-Verfahrens eine SiO2-Schicht OX2 als die Zwischenisolierschicht 14 gebildet.
  • Die äußere periphere Leiterschicht 13 wird derart gebildet, dass ein Bereich der äußeren peripheren Leiterschicht 13 oder die gesamte Schicht auf die obere Oberfläche der Feldisolierschicht 4 ansteigt, und wird derart gebildet, dass sich der äußere periphere Endbereich der äußeren peripheren Leiterschicht 13 auf einer inneren peripheren Seite in Bezug auf den äußeren peripheren Endbereich des Abschlussmuldenbereichs 2 befindet.
  • Es ist anzumerken, dass die äußere periphere Leiterschicht 13 nicht auf eine polykristalline Silicium-Schicht beschränkt ist und hergestellt werden kann, indem eine Metallschicht gebildet wird, die eine Ionisierungs-Tendenz aufweist, die geringer als jene der Source-Elektrode 51 ist, wie beispielsweise Titan (Ti), Nickel (Ni) sowie Gold (Au), wobei ein Sputter-Verfahren, ein Gasphasenabscheidungs-Verfahren oder dergleichen verwendet wird, und die Metallschicht dann strukturiert wird.
  • Ferner kann die Feldisolierschicht 4 wie bei dem in 5 dargestellten MOSFET 102 und dem in 6 dargestellten MOSFET 103 so angeordnet werden, dass sie sich bis zu einer Position in der Nähe des inneren Randbereichs des Abschlussmuldenbereichs 2 erstreckt, und die Gate-Elektrode 3, die zu dem äußeren Bereich RO hinausgeführt wird, kann so gebildet werden, dass sie auf den inneren Randbereich der Feldisolierschicht 4 ansteigt.
  • Als Nächstes werden in dem in 15 dargestellten Prozess mittels eines Photolithographie-Prozesses und eines Ätzprozesses das Kontaktloch CH1, das so durch die SiO2-Schichten OX2 und OX1 hindurch verläuft, dass es bis zu dem Kontaktbereich 19 und dem Source-Bereich 11 reicht, und das Kontaktloch CH11 gebildet, das so durch die SiO2-Schichten OX2 und OX1 hindurch verläuft, dass es bis zu dem Bereich 20 mit einer hohen Konzentration reicht. Damit dient die SiO2-Schicht OX1 als die Gate-Isolierschicht 12, und die SiO2-Schicht OX2 dient als die Zwischenisolierschicht 14.
  • Es ist anzumerken, dass, wenn das Kontaktloch CH13, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, auf der äußeren peripheren Seite in Bezug auf das Kontaktloch CH11 gebildet wird, die in 8 und 9 dargestellten MOSFETs 105 und 106 erhalten werden können.
  • Die Zwischenisolierschicht 14 kann aus einem Borphosphor-Silicat-Glas (BPSG), das durch Dotieren von B und P in SiO2 erhalten wird, oder aus einer mehrlagigen Schicht bestehen, die SiO2, SiN, BPSG und dergleichen enthält. Wird sie einer Temperbehandlung bei zum Beispiel 1000 °C unterzogen, nimmt das BPSG eine Form mit sanften Höhenunterschieden an. Dadurch wird die Einbettbarkeit von Elektroden in die Kontaktlöcher verbessert, so dass auch die Bildung einer feinen Struktur ermöglicht wird.
  • Als Nächstes wird in dem in 16 dargestellten Prozess unter Verwendung eines Sputter-Verfahrens, eines Gasphasen-Abscheidungs-Verfahrens oder dergleichen eine Materialschicht ML1, die zu der Elektrode 50 an der vorderen Oberfläche werden soll, wie beispielsweise zu der Source-Elektrode 51 und dem Gate-Bereich 52, der die Gate-Kontaktstelle 52p und die Gate-Leitung 52w umfasst, auf der oberen Oberfläche S2 des epitaxialen Substrats 30 gebildet.
  • Ferner wird in dem in 17 dargestellten Prozess unter Verwendung eines Verfahrens ähnlich jenem für die Materialschicht ML1 eine Materialschicht ML2, die zu der Elektrode 8 an der rückwärtigen Oberfläche werden soll, an der unteren Oberfläche S1 des epitaxialen Substrats 30 gebildet.
  • Zur Bildung der Materialschicht ML1 wird zum Beispiel ein Metall verwendet, das eines oder mehrere von Titan (Ti), Nickel (Ni), Al, Kupfer (Cu) und Gold (Au), eine Al-Legierung, wie beispielsweise Al-Si, oder dergleichen enthält. Zur Bildung der Materialschicht ML2 wird zum Beispiel ein Metall verwendet, das eines oder mehrere von Ti, Ni, Al, Cu und Au oder dergleichen enthält. Es ist anzumerken, dass in einem Bereich, in dem die Materialschicht ML1 und die Materialschicht ML2 mit dem epitaxialen Substrat 30 in Kontakt kommen, durch eine thermische Behandlung im Voraus eine Silicid-Schicht gebildet werden kann. Es ist anzumerken, dass die Bildung der Elektrode 8 an der rückwärtigen Oberfläche durchgeführt werden kann, nachdem sämtliche Prozesse beendet sind.
  • Als Nächstes wird in dem in 18 dargestellten Prozess die Materialschicht ML1 mittels eines Photolithographie-Prozesses und eines Ätzprozesses so strukturiert, dass die Source-Elektrode 51 und der Gate-Bereich 52 (der die Gate-Kontaktstelle 52p und die Gate-Leitung 52w) umfasst) getrennt werden, und dadurch wird die Elektrode 50 an der vorderen Oberfläche gebildet.
  • Wie in der Querschnittsdarstellung von 1 gezeigt, wird die Source-Elektrode 51 in diesem Fall derart gebildet, dass sich die äußere periphere Leiterschicht 13 unterhalb des äußeren peripheren Endbereichs der Source-Elektrode 51 befindet. Es ist anzumerken, dass die äußere periphere Leiterschicht 13 nicht nur in dem Bereich der Linie A-A von 2 gebildet werden kann, sondern auch in dem gesamten Bereich unterhalb des äußeren peripheren Endbereichs der Source-Elektrode 51.
  • Schließlich wird die Schutzschicht 6 an der vorderen Oberfläche so gebildet, dass sie den Endbereich der Elektrode 50 an der vorderen Oberfläche und zumindest einen Teil des epitaxialen Substrats 30 in dem äußeren Bereich RO bedeckt. Auf diese Weise wird der in 4 dargestellte MOSFET 101 erhalten. Es ist anzumerken, dass der in 1 dargestellte MOSFET 100 erhalten wird, wenn die Bildung des Muldenbereichs 21 mit einer geringen Konzentration in dem unter Bezugnahme auf 11 beschriebenen Prozess weggelassen wird.
  • Die Schutzschicht 6 an der vorderen Oberfläche wird zum Beispiel durch einen Prozess zur Aufbringung eines Polyimids, einen Photolithographie-Prozess sowie einen Ätzprozess zu einer gewünschten Form verarbeitet. Alternativ kann die Schutzschicht 6 an der vorderen Oberfläche durch Abscheiden einer SiN-Schicht unter Verwendung eines CVD-Verfahrens und Durchführen eines Photolithographie-Prozesses und eines Ätzprozesses gebildet werden.
  • Wie vorstehend beschrieben, wird gemäß dem MOSFET 100 der ersten Ausführungsform die Bildung von Aluminiumhydroxid an dem Endbereich der Source-Elektrode 51 in dem Abschlussbereich reduziert und werden Risse in der Source-Elektrode 51 und der Schutzschicht 6 an der vorderen Oberfläche oder eine Ablösung derselben reduziert. Im Ergebnis können eine Erhöhung eines Leckstroms sowie eine Luftentladung aufgrund von Rissen in der Source-Elektrode 51 und der Schutzschicht 6 an der vorderen Oberfläche oder einer Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit des MOSFET 100 verbessert werden.
  • Zweite Ausführungsform
  • Nachstehend werden eine Konfiguration, ein Betrieb sowie ein Verfahren zur Herstellung einer Halbleitereinheit gemäß einer zweiten Ausführungsform beschrieben. Es ist anzumerken, dass die gleichen Konfigurationen wie jene des MOSFET 100 gemäß der ersten Ausführungsform in der folgenden Beschreibung mit den gleichen Bezugszeichen bezeichnet sind und eine redundante Beschreibung weggelassen wird.
  • Konfiguration der Halbleitereinheit
  • 19 ist eine Draufsicht, die eine Konfiguration eines MOSFET 200 zeigt, bei dem es sich um eine Halbleitereinheit gemäß der zweiten Ausführungsform handelt. Ferner ist 20 eine Querschnittsdarstellung entlang einer Linie B-B bei Betrachtung in Richtung der Pfeile in 19. Es ist anzumerken, dass in 19 der Einfachheit einer Konfiguration einer oberen Oberfläche des MOSFET 200 halber eine Schutzschicht 6 an der vorderen Oberfläche (eine Schicht an einer oberen Oberfläche) weggelassen ist.
  • In dem MOSFET 200 gemäß der zweiten Ausführungsform, wie in 19 und 20 dargestellt, ist die mit der Gate-Kontaktstelle 52p verbundene Gate-Leitung 52w in dem Abschlussbereich, das heißt dem äußeren Bereich RO, so angeordnet, dass sie in einer Draufsicht eine Source-Kontaktstelle 51p mit Ausnahme eines Bereichs umgibt, in dem die Gate-Kontaktstelle 52p ausgebildet ist. Ferner ist eine mit der Source-Kontaktstelle 51p verbundene Source-Leitung 51w so angeordnet, dass sie die Gate-Kontaktstelle 52p und die Gate-Leitung 52w in einer Draufsicht umgibt. Die Source-Kontaktstelle 51p und die Source-Leitung 51w bilden die Source-Elektrode 51, und die Gate-Kontaktstelle 52p und die Gate-Leitung 52w bilden den Gate-Bereich 52.
  • Wie in 20 dargestellt, ist der Bereich 20 mit einer hohen Konzentration des Abschlussmuldenbereichs 2 so angeordnet, dass er sich bis zu einer Position unterhalb der Source-Leitung 51w erstreckt, und die Source-Leitung 51w ist so verbunden, dass sie durch ein Kontaktloch CH3 hindurch, das so durch die Feldisolierschicht 4 und die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu dem Bereich 20 mit einer hohen Konzentration des Abschlussmuldenbereichs 2 reicht, einen ohmschen Kontakt oder einen Schottky-Kontakt mit dem Bereich 20 mit einer hohen Konzentration bildet.
  • Wie in 20 dargestellt, ist die Feldisolierschicht 4 in dem MOSFET 200 ferner so angeordnet, dass sie sich bis zu einer Position in der Nähe eines inneren Randbereichs des Abschlussmuldenbereichs 2 erstreckt, die Gate-Elektrode 3, die zu dem äußeren Bereich RO hinausgeführt ist, ist so ausgebildet, dass sie auf einen inneren Randbereich der Feldisolierschicht 4 ansteigt und sich ferner bis zu einer äußeren peripheren Seite erstreckt, und die Gate-Leitung 52w ist so verbunden, dass sie durch ein Kontaktloch CH2 hindurch, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der Gate-Elektrode 3 reicht, einen ohmschen Kontakt oder einen Schottky-Kontakt mit der Gate-Elektrode 3 bildet.
  • Die Gate-Kontaktstelle 52p und die Gate-Leitung 52w müssen nicht zwangsläufig direkt verbunden sein und können zum Beispiel über de Gate-Elektrode 3 elektrisch verbunden sein. In einer ähnlichen Weise müssen die Source-Kontaktstelle 51p und die Source-Leitung 51w nicht zwangsläufig direkt verbunden sein und können zum Beispiel über die äußere periphere Leiterschicht 13 elektrisch verbunden sein.
  • In dem MOSFET 200 gemäß der zweiten Ausführungsform, wie in 20 dargestellt, ist die äußere periphere Leiterschicht 13 unterhalb eines äußeren peripheren Endbereichs der Source-Leitung 51w ausgebildet. Ferner ist die äußere periphere Leiterschicht 13 so ausgebildet, dass sie sich 1 µm oder mehr auf einer äußeren Seite in Bezug auf eine Position unterhalb des äußeren peripheren Endbereichs der Source-Leitung 51w erstreckt. Es ist anzumerken, dass die äußere periphere Leiterschicht 13 in dem gesamten Bereich unterhalb des äußeren peripheren Endbereichs der Source-Leitung 51w ausgebildet sein kann.
  • In dem MOSFET 200 gemäß der zweiten Ausführungsform, wie in 20 dargestellt, ist die äußere periphere Leiterschicht 13 ferner unterhalb eines inneren peripheren Endbereichs der Source-Leitung 51w ausgebildet. Ferner ist die äußere periphere Leiterschicht 13 so ausgebildet, dass sie sich 1 µm oder mehr auf einer inneren Seite in Bezug auf eine Position unterhalb des inneren peripheren Endbereichs der Source-Leitung 51w erstreckt. Es ist anzumerken, dass die äußere periphere Leiterschicht 13 in dem gesamten Bereich unterhalb des inneren peripheren Endbereichs der Source-Leitung 51w ausgebildet sein kann.
  • Erste Modifikation
  • 21 ist eine Querschnittsdarstellung, die eine Konfiguration eines MOSFET 201 als Modifikation der zweiten Ausführungsform zeigt. Es ist anzumerken, dass in 21 die gleichen Konfigurationen wie jene des unter Bezugnahme auf 20 beschriebenen MOSFET 200 mit den gleichen Bezugszeichen bezeichnet sind und eine redundante Beschreibung weggelassen wird.
  • Wie in 21 dargestellt, weist der MOSFET 201 einen Muldenbereich 21 vom p-Typ mit einer geringen Konzentration auf, der in einem oberen Schichtbereich der Drift-Schicht 1 auf einer äußeren peripheren Seite in Bezug auf den Abschlussmuldenbereich 2 angeordnet ist. Der Muldenbereich 21 mit einer geringen Konzentration ist in mehreren rahmenartigen Bereichen angeordnet, die den Abschlussmuldenbereich 2 in einer Draufsicht umgeben, ist jedoch nicht auf derartige mehrere Bereiche beschränkt und kann ein einziger rahmenartiger Bereich sein. Die Störstellenkonzentration des Muldenbereichs 21 mit einer geringen Konzentration ist gleich der Störstellenkonzentration des Abschlussmuldenbereichs 2 oder geringer als diese.
  • Zweite Modifikation
  • Ferner kann wie bei dem in 8 dargestellten MOSFET 105 als Modifikation der ersten Ausführungsform ein Kontaktloch CH13, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, über der äußeren peripheren Leiterschicht 13 auf der Feldisolierschicht 4 angeordnet sein, und die Source-Leitung 51w und die äußere periphere Leiterschicht 13 können durch das Kontaktloch CH13 hindurch verbunden sein. Es ist anzumerken, dass die Anzahl von Kontaktlöchern CH13 nicht auf eines beschränkt ist und eine Mehrzahl von Kontaktlöchern CH13 angeordnet sein kann.
  • Durch Einsetzen einer derartigen Konfiguration kann die elektrische Feldstärke an der Source-Leitung 51w effektiver reduziert werden, und eine Abscheidung eines Isolators wird reduziert. Dementsprechend können Risse in der Source-Leitung 51w und der Schutzschicht 6 an der vorderen Oberfläche sowie eine Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit der Halbleitereinheit verbessert werden.
  • Wie bei dem in 9 dargestellten MOSFET 106 als Modifikation der ersten Ausführungsform kann ferner das Kontaktloch CH13, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, über der äußeren peripheren Leiterschicht 13 angeordnet sein, und die äußerste Peripherie der Source-Leitung 51w und die äußere periphere Leiterschicht 13 können durch das Kontaktloch CH13 hindurch verbunden sein.
  • Durch Einsetzen einer derartigen Konfiguration wird die elektrische Feldstärke an der äußersten Peripherie der Source-Leitung 51w effektiver reduziert, und eine Abscheidung eines Isolators wird reduziert. Dementsprechend können Risse in der Source-Leitung 51w und der Schutzschicht 6 an der vorderen Oberfläche sowie eine Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit der Halbleitereinheit verbessert werden.
  • 22 ist eine Querschnittsdarstellung, die eine Konfiguration eines MOSFET 202 als Modifikation der zweiten Ausführungsform zeigt. Es ist anzumerken, dass in 22 die gleichen Konfigurationen wie jene des unter Bezugnahme auf 20 beschriebenen MOSFET 200 mit den gleichen Bezugszeichen bezeichnet sind und eine redundante Beschreibung weggelassen wird.
  • Wie in 22 dargestellt, ist in dem MOSFET 202 ein Kontaktloch CH4 (ein drittes Kontaktloch), das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, an einer Position des inneren peripheren Endbereichs der Source-Leitung 51w angeordnet, und die Source-Leitung 51w und die äußere periphere Leiterschicht 13 sind an der innersten Peripherie der Source-Leitung 51w verbunden.
  • Durch Einsetzen einer derartigen Konfiguration kann die elektrische Feldstärke an dem inneren peripheren Endbereich der Source-Leitung 51w effektiver reduziert werden, und die Abscheidung eines Isolators kann reduziert werden. Demzufolge können Risse in der Source-Elektrode und der Schicht an der oberen Oberfläche sowie eine Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit der Halbleitereinheit verbessert werden.
  • Es ist anzumerken, dass das Kontaktloch CH4 an Positionen des inneren peripheren Endbereichs und des äußeren peripheren Endbereichs der Source-Leitung 51w angeordnet sein kann.
  • Betrieb der Halbleitereinheit
  • Als Nächstes wird ein Betrieb des unter Bezugnahme auf 19 und 20 beschriebenen MOSFET 200 gemäß der zweiten Ausführungsform beschrieben.
  • Auch bei dem MOSFET 200 gemäß der zweiten Ausführungsform gibt es in einer ähnlichen Weise wie bei dem MOSFET gemäß der ersten Ausführungsform separate Betriebsweisen für den „EIN-Zustand“, bei dem es sich um einen Zustand handelt, in dem eine positive Spannung bei einem Schwellenwert oder eine höhere Spannung an der Gate-Elektrode 3 anliegt, und für den „AUS-Zustand“, bei dem es sich um einen Zustand handelt, in dem eine Spannung, die niedriger als der Schwellenwert ist, an der Gate-Elektrode 3 anliegt.
  • In der Halbleitereinheit, bei der SiC, das eine besonders hohe elektrische Feldstärke aufweist, oder dergleichen als Material verwendet wird, wird, wenn sich ein Endbereich eines Elektrodenmaterials an einer Position befindet, an der eine obere Oberfläche der epitaxialen Schicht 32 verarmt ist, das hohe elektrische Feld im AUS-Zustand auch an dem Endbereich des Elektrodenmaterials erzeugt, was zu einem Durchbruch des Elektrodenmaterials führen kann. Somit wird die Störstellenkonzentration des Abschlussmuldenbereichs 2 in dem MOSFET 200 gemäß der zweiten Ausführungsform üblicherweise mit einer derartigen Störstellenkonzentration vorgegeben, dass innerhalb des Abschlussmuldenbereichs 2 unterhalb der Source-Elektrode 51 und des Gate-Bereichs 52 keine Verarmung verursacht wird.
  • Hier wird ein Fall betrachtet, in dem der MOSFET 200 bei hoher Umgebungsfeuchtigkeit in den AUS-Zustand gelangt. Ein Abdichtungsharz, das zur Bedeckung eines Halbleiter-Chips angeordnet ist, kann Feuchtigkeit enthalten. Wenn die Schutzschicht 6 an der vorderen Oberfläche (die Schicht an der oberen Oberfläche) zum Beispiel aus einem Harzmaterial mit einem hohen Absorptionsvermögen besteht, wie beispielsweise aus Polyimid, kann die Schutzschicht 6 an der vorderen Oberfläche bei einer hohen Umgebungsfeuchtigkeit viel Feuchtigkeit enthalten, und die Feuchtigkeit kann obere Oberflächen der epitaxialen Schicht 32 und der Source-Elektrode 51 erreichen.
  • Wenn die Schutzschicht 6 an der vorderen Oberfläche ferner aus einem Material mit einer hohen Beständigkeit gegenüber einer Umgebungsfeuchtigkeit besteht, wie beispielsweise aus SiN, besteht aufgrund von Spannungen und dergleichen, die während eines Prozesses verursacht werden, eine Anfälligkeit für die Bildung von Rissen in der Schutzschicht 6 an der vorderen Oberfläche, und die epitaxiale Schicht 32 und die Source-Elektrode 51 können durch die Risse hindurch Feuchtigkeit ausgesetzt sein.
  • In einem derartigen Zustand wirkt ein Endbereich der epitaxialen Schicht 32 aufgrund einer Spannung, die im AUS-Zustand an dem MOSFET 200 anliegt, als eine Anode, und die Source-Elektrode 51 in dem Abschlussbereich wirkt als eine Kathode. In der Nähe der Source-Elektrode 51, die als eine Kathode wirkt, ist die Konzentration von Hydroxid-Ionen erhöht, wie bei der ersten Ausführungsform beschrieben. Die Hydroxid-Ionen reagieren chemisch mit der Source-Elektrode 51. Wenn die Source-Elektrode 51 zum Beispiel aus Aluminium besteht, kann sich das Aluminium in Aluminiumhydroxid umwandeln.
  • In dem MOSFET 200 gemäß der zweiten Ausführungsform befindet sich die Source-Leitung 51w näher bei dem Endbereich der epitaxialen Schicht 32, der als eine Anode wirkt, als die Source-Kontaktstelle 51p, und somit besteht eine Anfälligkeit dahingehend, dass in der Source-Leitung 51w Aluminiumhydroxid gebildet wird.
  • Die Reaktion zwischen Aluminium und Hydroxid-Ionen wird gemäß einer umgebenden elektrischen Feldstärke beschleunigt. Innerhalb der Halbleiterschicht wird in einem verarmten Bereich ein Potentialgradient erzeugt, und somit wird in dem MOSFET 200 ein Potentialgradient entlang der oberen Oberfläche S2 in einem Bereich erzeugt, in dem die Verarmungsschicht bis zu einer oberen Oberfläche des epitaxialen Substrats 30 reicht. Der Potentialgradient wird auch in der Feldisolierschicht 4 und der Zwischenisolierschicht 14 gebildet, die auf der oberen Oberfläche S2 der epitaxialen Schicht 32 ausgebildet ist, und somit werden elektrische Felder um den äußeren peripheren Endbereich der Source-Leitung 51w herum erzeugt. Demzufolge wird eine Bildungsreaktion für Aluminiumhydroxid verursacht, wenn die elektrische Feldstärke an dem äußeren peripheren Endbereich der Source-Leitung 51w einen bestimmten Wert oder einen höheren Wert erreicht, und die Reaktion wird einhergehend mit einer Erhöhung der elektrischen Feldstärke beschleunigt.
  • Ferner werden aufgrund einer Potentialdifferenz zwischen der Source-Leitung 51w und dem Abschlussmuldenbereich 2 und einer Potentialdifferenz zwischen der Source-Leitung 51w und der Gate-Leitung 52w elektrische Felder um den inneren peripheren Endbereich der Source-Leitung 51w herum erzeugt. Wenn die elektrische Feldstärke an dem inneren peripheren Endbereich der Source-Leitung 51w einen bestimmten Wert oder einen höheren Wert erreicht, wird demzufolge eine Bildungsreaktion für Aluminiumhydroxid verursacht, und die Reaktion wird einhergehend mit einer Erhöhung der elektrischen Feldstärke beschleunigt.
  • Wenn auf einer Oberfläche der Source-Leitung 51w Aluminiumhydroxid gebildet wird, wie vorstehend beschrieben, werden aufgrund einer kubischen Ausdehnung Risse in der Source-Leitung 51w und der Schutzschicht 6 an der vorderen Oberfläche oder eine Ablösung derselben verursacht, und in der oberen Oberfläche der Zwischenisolierschicht 14 bilden sich Hohlräume. Das Fließen eines übermäßigen Leckstroms aufgrund des Eindringens von Feuchtigkeit in die Hohlräume sowie eine Luftentladung in den Hohlräumen können zu einem Durchbruch des MOSFET 100 führen.
  • Bei dem MOSFET 200 gemäß der zweiten Ausführungsform, wie in der Querschnittsdarstellung von 20 gezeigt, befindet sich dagegen der äußere periphere Endbereich der Source-Leitung 51w auf einer inneren peripheren Seite in Bezug auf einen äußeren peripheren Endbereich des Abschlussmuldenbereichs 2, und somit wird die elektrische Feldstärke um die Source-Leitung 51w herum reduziert.
  • Durch Vorgeben der Störstellenkonzentration des Abschlussmuldenbereichs 2 mit einem bestimmten Wert oder einem höheren Wert dehnt sich die Verarmungsschicht hier kaum jemals in den Abschlussmuldenbereich 2 aus, und die elektrische Feldstärke um die Source-Leitung 51w herum kann effektiv reduziert werden. Daher kann die Bildung von Aluminiumhydroxid effektiv reduziert werden.
  • Wie bei dem in 21 dargestellten MOSFET 201 kann ferner durch Anordnen des Muldenbereichs 21 mit einer geringen Konzentration in einem äußeren peripheren Bereich des Abschlussmuldenbereichs 2 die elektrische Feldstärke um die Source-Leitung 51w herum effektiv reduziert werden, und die elektrische Feldstärke an der epitaxialen Schicht 32 um den äußeren peripheren Endbereich des Abschlussmuldenbereichs 2 herum kann reduziert werden. Daher kann die Lawinendurchbruchspannung des MOSFET 200 erhöht werden.
  • Bei dem MOSFET 200 gemäß der zweiten Ausführungsform, wie in der Querschnittsdarstellung von 20 gezeigt, ist ferner die äußere periphere Leiterschicht 13 unterhalb des äußeren peripheren Endbereichs der Source-Leitung 51w ausgebildet, und die äußere periphere Leiterschicht 13 ist unterhalb des inneren peripheren Endbereichs der Source-Leitung 51w ausgebildet. Die äußere periphere Leiterschicht 13 weist ein Potential zwischen der Source-Leitung 51w und dem Abschlussmuldenbereich 2 auf, und durch Verlagern eines Bereichs, damit das Potential auf einer äußeren peripheren Seite in Bezug auf den äußeren peripheren Endbereich der Source-Leitung 51w und einer inneren peripheren Seite in Bezug auf den inneren peripheren Endbereich derselben vorliegt, wird eine Konzentration des elektrischen Felds aufgrund einer Potentialdifferenz zwischen der Source-Leitung 51w und dem Abschlussmuldenbereich 2 um den äußeren peripheren Endbereich und den inneren peripheren Endbereich der Source-Leitung 51w herum reduziert.
  • Auf diese Weise kann bei dem MOSFET 200 gemäß der zweiten Ausführungsform aufgrund des Vorhandenseins der äußeren peripheren Leiterschicht 13 unterhalb des äußeren peripheren Endbereichs und des inneren peripheren Endbereichs der Source-Leitung 51w, bei denen insbesondere eine Anfälligkeit dahingehend besteht, dass eine Konzentration des elektrischen Felds verursacht wird, eine Konzentration des elektrischen Felds unterhalb des äußeren peripheren Endbereichs der Source-Leitung 51w und unterhalb des inneren peripheren Endbereichs derselben reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Wenn ferner die äußere periphere Leiterschicht 13 so ausgebildet ist, dass sie sich 1 µm oder mehr auf einer äußeren peripheren Seite in Bezug auf den äußeren peripheren Endbereich der Source-Leitung 51w und 1 µm oder mehr auf einer inneren peripheren Seite in Bezug auf den inneren peripheren Endbereich derselben erstreckt, kann eine Konzentration des elektrischen Felds um den äußeren peripheren Endbereich und den inneren peripheren Endbereich der Source-Leitung 51w herum effektiv reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Ferner kann bei dem in 8 dargestellten MOSFET 105 als Modifikation der ersten Ausführungsform durch Anordnen des Kontaktlochs CH13, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, über der äußeren peripheren Leiterschicht 13 auf der Feldisolierschicht 4 und Verbinden der Source-Leitung 51w und der äußeren peripheren Leiterschicht 13 durch das Kontaktloch CH13 hindurch bewirkt werden, dass das Potential der äußeren peripheren Leiterschicht 13 gleich dem Potential der Source-Elektrode 51 wird.
  • Damit wird eine Potentialdifferenz, die zwischen der Source-Leitung 51w und dem Abschlussmuldenbereich 2 erzeugt wird, lediglich innerhalb der Gate-Isolierschicht 12 und der Feldisolierschicht 4 erzeugt, und eine Potentialdifferenz in der Zwischenisolierschicht 14 zwischen der Source-Leitung 51w und der äußeren peripheren Leiterschicht 13 kann reduziert werden. Daher kann eine Konzentration des elektrischen Felds an dem äußeren peripheren Endbereich unterhalb der Source-Leitung 51w effektiver reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Wie bei dem in 9 dargestellten MOSFET 106 kann ferner durch Verbinden der Source-Elektrode 51 und der äußeren peripheren Leiterschicht 13 durch das Kontaktloch CH13 an einer Position der äußersten Peripherie der Source-Leitung 51w hindurch, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, eine Konzentration des elektrischen Felds unterhalb des äußeren peripheren Endbereichs der Source-Elektrode 51 ausreichend reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Wie vorstehend beschrieben, kann die Bildung von Aluminiumhydroxid in dem MOSFET 100 gemäß der ersten Ausführungsform und deren Modifikationen an dem äußeren peripheren Endbereich der Source-Elektrode 51 reduziert werden. Im Ergebnis können eine Erhöhung eines Leckstroms sowie eine Luftentladung aufgrund von Rissen in der Source-Elektrode 51 und der Schutzschicht 6 an der vorderen Oberfläche oder einer Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit verbessert werden.
  • Wie bei dem in 9 dargestellten MOSFET 106 als Modifikation der ersten Ausführungsform können ferner die äußerste Peripherie der Source-Leitung 51w und die äußere periphere Leiterschicht 13 durch das Kontaktloch CH13 über der äußeren peripheren Leiterschicht 13 hindurch verbunden sein, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht. Diese Konfiguration und eine Konfiguration, bei der die innerste Peripherie der Source-Leitung 51w und die äußere periphere Leiterschicht 13 durch das Kontaktloch CH4 an einer Position des inneren peripheren Endbereichs der Source-Leitung 51w hindurch, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht 13 reicht, wie bei dem in 22 dargestellten MOSFET 202 als Modifikation der zweiten Ausführungsform verbunden sind, können miteinander kombiniert werden.
  • Wenn die Source-Leitung 51w und die äußere periphere Leiterschicht 13 durch das Kontaktloch an der äußersten Peripherie und der innersten Peripherie der Source-Leitung 51w hindurch verbunden sind, kann eine Konzentration des elektrischen Felds an dem äußeren peripheren Endbereich und dem inneren peripheren Endbereich unterhalb der Source-Leitung 51w auf diese Weise ausreichend reduziert werden, und die Bildung von Aluminiumhydroxid kann reduziert werden.
  • Wie vorstehend beschrieben, wird die Bildung von Aluminiumhydroxid an dem Endbereich der Source-Leitung 51w bei dem MOSFET 200 gemäß der zweiten Ausführungsform reduziert. Im Ergebnis können eine Erhöhung eines Leckstroms sowie eine Luftentladung aufgrund von Rissen in der Source-Leitung 51w und der Schutzschicht 6 an der vorderen Oberfläche oder einer Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit verbessert werden.
  • Verfahren zur Herstellung der Halbleitereinheit
  • Als Nächstes wird unter Bezugnahme auf 23 bis 31, bei denen es sich um Querschnittsdarstellungen handelt, die einen Herstellungsprozess der Reihe nach zeigen, ein Verfahren zur Herstellung des MOSFET 200 gemäß der zweiten Ausführungsform beschrieben. Es ist anzumerken, dass im Folgenden eine Beschreibung eines Verfahrens zur Herstellung des in 21 dargestellten MOSFET 201 zur Beschreibung des Verfahrens zur Herstellung des MOSFET 200 verwendet wird. Es ist anzumerken, dass eine Beschreibung der gleichen Prozesse wie jener bei dem unter Bezugnahme von 1 bis 18 beschriebenen Verfahren zur Herstellung des MOSFET 100 gemäß der ersten Ausführungsform weggelassen wird, soweit zweckdienlich.
  • Zunächst wird das einkristalline Substrat 31 mit einem geringen Widerstand hergestellt, das eine relativ hohe Konzentration .(n+) von Störstellen des n-Typs enthält, und auf dem einkristallinen Substrat 31 wird SiC epitaxial aufgewachsen, und die epitaxiale Schicht 32 wird gebildet. Auf diese Weise wird das in 23 dargestellte epitaxiale Substrat 30 erhalten.
  • Anschließend wird ein Prozess zur Bildung eines Störstellenbereichs in einem oberen Schichtbereich der epitaxialen Schicht 32 mit einer Kombination aus einer Bildung einer Resistmaske mittels eines Photolithographie-Prozesses und einem Ionenimplantations-Prozess unter Verwendung der Resistmaske als einer Implantationsmaske wiederholt. Wie in 23 dargestellt, werden auf diese Weise der Abschlussmuldenbereich 2, der Elementmuldenbereich 9, der Kontaktbereich 19, der Bereich 20 mit einer hohen Konzentration, der Source-Bereich 11 sowie der Muldenbereich 21 mit einer geringen Konzentration in dem oberen Schichtbereich der epitaxialen Schicht 32 gebildet.
  • Als Nächstes wird unter Verwendung eines CVD-Verfahrens eine SiO2-Schicht auf der oberen Oberfläche S2 des epitaxialen Substrats 30 gebildet, und die SiO2-Schicht wird mittels eines Photolithographie-Prozesses und eines Ätzprozesses strukturiert. Auf diese Weise wird die Feldisolierschicht 4 gebildet, wie in 24 dargestellt. In diesem Fall wird die Feldisolierschicht 4 in einer derartigen Form strukturiert, dass die Feldisolierschicht 4 einen Teil des Abschlussmuldenbereichs 2 bedeckt und sich über den Endbereich des Abschlussmuldenbereichs 2 hinaus bis zu der äußeren peripheren Seite des Abschlussmuldenbereichs 2 erstreckt.
  • Als Nächstes wird die obere Oberfläche der epitaxialen Schicht 32, die nicht mit der Feldisolierschicht 4 bedeckt ist, in dem in 25 dargestellten Prozess thermisch oxidiert. Auf diese Weise wird eine SiO2-Schicht OX1 als die Gate-Isolierschicht 12 gebildet. Anschließend wird eine polykristalline Silicium-Schicht PS1, die eine Leitfähigkeit aufweist, unter Verwendung eines CVD-Verfahrens bei einem geringen Druck auf einer oberen Oberfläche der SiO2-Schicht OX1 gebildet.
  • Als Nächstes wird die polykristalline Silicium-Schicht PS1 in dem in 26 dargestellten Prozess mittels eines Photolithographie-Prozesses und eines Ätzprozesses strukturiert. Auf diese Weise wird die Gate-Elektrode 3 gebildet. In diesem Fall wird die äußere periphere Leiterschicht 13 durch Bilden einer Resistmaske mit einem vorgegebenen Layout gleichzeitig in dem Abschlussbereich gebildet. Die äußere periphere Leiterschicht 13 wird auf einer äußeren peripheren Seite in Bezug auf die Gate-Elektrode 3 angeordnet, die derart ausgebildet ist, dass ein Teil derselben auf die obere Oberfläche der Feldisolierschicht 4 ansteigt, und wird derart gebildet, dass sich der äußere periphere Endbereich derselben auf einer inneren peripheren Seite in Bezug auf den äußeren peripheren Endbereich des Abschlussmuldenbereichs 2 befindet.
  • Als Nächstes wird in dem in 27 dargestellten Prozess unter Verwendung eines CVD-Verfahrens eine SiO2-Schicht OX2 als die Zwischenisolierschicht 14 gebildet.
  • Als Nächstes werden in dem in 28 dargestellten Prozess mittels eines Photolithographie-Prozesses und eines Ätzprozesses das Kontaktloch CH1, das so durch die SiO2-Schichten OX2 und OX1 hindurch verläuft, dass es bis zu dem Kontaktbereich 19 und dem Source-Bereich 11 reicht, sowie das Kontaktloch CH11 gebildet, das so durch die SiO2-Schichten OX2 und OX1 hindurch verläuft, dass es bis zu dem Bereich 20 mit einer hohen Konzentration reicht. Gleichzeitig werden auf einer äußeren peripheren Seite in Bezug auf das Kontaktloch CH11 das Kontaktloch CH2, das so durch die Zwischenisolierschicht 14 hindurch verläuft, dass es bis zu der Gate-Elektrode 3 reicht, sowie das Kontaktloch CH3 gebildet, das so durch die Zwischenisolierschicht 14 und die Feldisolierschicht 4 hindurch verläuft, dass es bis zu dem Bereich 20 mit einer hohen Konzentration reicht. Damit dient die SiO2-Schicht OX1 als die Gate-Isolierschicht 12, und die SiO2-Schicht OX2 dient als die Zwischenisolierschicht 14.
  • Als Nächstes wird in dem in 29 dargestellten Prozess unter Verwendung eines Sputter-Verfahrens, eines Gasphasenabscheidungs-Verfahrens oder dergleichen eine Materialschicht ML1, die zu der Elektrode 50 an der vorderen Oberfläche werden soll, wie beispielsweise zu der Source-Elektrode 51, welche die Source-Kontaktstelle 51p und die Source-Leitung 51w umfasst, und zu dem Gate-Bereich 52, der die Gate-Kontaktstelle 52p und die Gate-Leitung 52w umfasst, auf der oberen Oberfläche S2 des epitaxialen Substrats 30 gebildet.
  • Ferner wird in dem in 30 dargestellten Prozess unter Verwendung eines Verfahrens ähnlich jenem für die Materialschicht ML1 eine Materialschicht ML2, die zu der Elektrode 8 an der rückwärtigen Oberfläche werden soll, auf der unteren Oberfläche S1 des epitaxialen Substrats 30 gebildet.
  • Als Nächstes wird in dem in 31 dargestellten Prozess die Materialschicht ML1 mittels eines Photolithographie-Prozesses und eines Ätzprozesses so strukturiert, dass die Source-Elektrode 51 (welche die Source-Kontaktstelle 51p und die Source-Leitung 51w umfasst) und der Gate-Bereich 52 (der die Gate-Kontaktstelle 52p und die Gate-Leitung 52w umfasst) getrennt werden, und dadurch wird die Elektrode 50 an der vorderen Oberfläche gebildet.
  • Wie in der Querschnittsdarstellung von 20 gezeigt, wird die Source-Leitung 51w in diesem Fall derart gebildet, dass sich die äußere periphere Leiterschicht 13 unterhalb des äußeren peripheren Endbereichs und des inneren peripheren Bereichs der Source-Leitung 51w befindet. Es ist anzumerken, dass die äußere periphere Leiterschicht 13 nicht nur in dem Bereich der Linie B-B von 20 gebildet werden kann, sondern auch in dem gesamten Bereich unterhalb des äußeren peripheren Endbereichs und des inneren peripheren Endbereichs der Source-Leitung 51w.
  • Durch Einsetzen einer derartigen Konfiguration kann die Abscheidung eines Isolators an dem äußeren peripheren Endbereich und dem inneren peripheren Endbereich der Source-Leitung 51w an der gesamten Peripherie des Abschlussbereichs reduziert werden, Risse in der Source-Leitung 51w und der Schutzschicht 6 an der vorderen Oberfläche sowie eine Ablösung derselben können reduziert werden, und somit kann die Isolationszuverlässigkeit der Halbleitereinheit verbessert werden.
  • Schließlich wird die Schutzschicht 6 an der vorderen Oberfläche so gebildet, dass sie den Endbereich der Elektrode 50 an der vorderen Oberfläche und zumindest einen Teil des epitaxialen Substrats 30 in dem äußeren Bereich RO bedeckt. Auf diese Weise wird der in 21 dargestellte MOSFET 201 erhalten. Es ist anzumerken, dass, wenn die Bildung des Muldenbereichs 21 mit einer geringen Konzentration in dem unter Bezugnahme auf 23 beschriebenen Prozess weggelassen wird, der in 20 dargestellte MOSFET 200 erhalten wird.
  • Wie vorstehend beschrieben, wird gemäß dem MOSFET 200 der zweiten Ausführungsform die Bildung von Aluminiumhydroxid an dem Endbereich der Source-Leitung 51w in dem Abschlussbereich reduziert, und Risse in der Source-Leitung 51w und der Schutzschicht 6 an der vorderen Oberfläche oder eine Ablösung derselben werden reduziert. Im Ergebnis können eine Erhöhung eines Leckstroms sowie eine Luftentladung aufgrund von Rissen in der Source-Leitung 51w und der Schutzschicht 6 an der vorderen Oberfläche oder einer Ablösung derselben reduziert werden, und somit kann die Isolationszuverlässigkeit des MOSFET 200 verbessert werden.
  • Weitere Beispiele von Materialien für das Halbleitersubstrat
  • Die vorstehend beschriebene Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform zeigt ein Beispiel, bei dem SiC als ein Material für das epitaxiale Substrat 30 verwendet wird. Dies ist jedoch nicht restriktiv, und es können auch andere Halbleiter mit großer Bandlücke, wie beispielsweise Galliumnitrid (GaN), als das Material für das epitaxiale Substrat 30 verwendet werden.
  • Ferner ist der MOSFET als ein Beispiel für die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform gezeigt. Dies ist jedoch nicht restriktiv, und die vorliegende Erfindung kann auch bei anderen Transistoren als dem MOSFET eingesetzt werden, zum Beispiel bei einem JFET (Junction FET), einem Bipolartransistor mit isoliertem Gate (IGBT) oder dergleichen.
  • Weitere Beispiele für Transistoren
  • Ferner ist ein planarer Transistor als ein Beispiel für den MOSFET 100 gemäß der ersten Ausführungsform und den MOSFET 200 gemäß der zweiten Ausführungsform gezeigt. Die vorliegende Erfindung kann jedoch auch bei einem Graben-Transistor eingesetzt werden.
  • Dritte Ausführungsform
  • Es werden eine Leistungswandlereinheit sowie ein Verfahren zur Herstellung der Leistungswandlereinheit gemäß einer dritten Ausführungsform beschrieben. Bei der dritten Ausführungsform wird die vorstehend beschriebene Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform bei einer Leistungswandlereinheit eingesetzt, und in der folgenden Beschreibung sind Komponenten oder Bestandteile, die vergleichbar mit den bei der ersten und der zweiten Ausführungsform beschriebenen Komponenten oder Bestandteilen sind, zur Darstellung mit den gleichen Bezugszeichen bezeichnet, und eine detaillierte Beschreibung derselben wird weggelassen, soweit zweckdienlich.
  • Konfiguration der Leistungswandlereinheit
  • Wenngleich die einzusetzende Leistungswandlereinheit nicht auf eine mit einem speziellen Verwendungszweck beschränkt ist, wird im Folgenden ein Fall beschrieben, bei dem sie bei einem Dreiphasen-Wechselrichter eingesetzt wird.
  • 32 ist eine Blockdarstellung, die schematisch eine Konfiguration eines Leistungswandlungssystems zeigt, das eine Leistungswandlereinheit 2200 gemäß der dritten Ausführungsform aufweist.
  • Das in 32 dargestellte Leistungswandlungssystem weist eine Energieversorgungsquelle 2100, eine Leistungswandlereinheit 2200 sowie eine Last 2300 auf. Bei der Energieversorgung 2100 handelt es sich um eine DC-Energieversorgung, und sie führt der Leistungswandlereinheit 2200 eine DC-Energie zu. Die Energieversorgung 2100 kann mit verschiedenen Objekten konfiguriert sein und kann zum Beispiel mit einem DC-System, einer Solarbatterie, einer Speicherbatterie oder dergleichen konfiguriert sein. Alternativ kann die Energieversorgung 2100 mit einer Gleichrichterschaltung oder einem AC-DC-Wandler konfiguriert sein, der mit einem AC-System verbunden ist. Alternativ kann die Energieversorgung 2100 mit einem DC-DC-Wandler konfiguriert sein, der eine von einem DC-System abgegebene DC-Energie in eine vorgegebene Energie umwandelt.
  • Bei der Leistungswandlereinheit 2200 handelt es sich um einen Dreiphasen-Wechselrichter, der zwischen die Energieversorgung 2100 und die Last 2300 geschaltet ist. Die Leistungswandlereinheit 2200 wandelt eine von der Energieversorgung 2100 zugeführte DC-Energie in eine AC-Energie um und führt die AC-Energie der Last 2300 zu.
  • Wie in 32 dargestellt, weist die Leistungswandlervorrichtung 2200 ferner eine Wandlerschaltung 2201, die eine DC-Energie in eine AC-Energie umwandelt und die AC-Energie abgibt, eine Treiberschaltung 2202, die ein Treibersignal zum Treiben jeweiliger Schaltelemente der Wandlerschaltung ausgibt, sowie eine Steuerschaltung 2203 auf, die ein Steuersignal zum Steuern der Treiberschaltung 2202 an die Treiberschaltung 2202 ausgibt.
  • Bei der Last 2300 handelt es sich um einen Dreiphasen-Elektromotor, der durch die von der Leistungswandlereinheit 2200 zugeführte AC-Energie angetrieben wird. Es ist anzumerken, dass die Last 2300 nicht auf eine mit einem speziellen Verwendungszweck beschränkt ist, es handelt sich um einen Elektromotor, der an verschiedenen elektrischen Vorrichtungen montiert ist, und er wird zum Beispiel als ein Elektromotor für ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Fahrstuhl oder eine Klimaanlage verwendet.
  • Es werden Details der Leistungswandlereinheit 2200 beschrieben. Die Wandlerschaltung 2201 weist Schaltelemente und Freilaufdioden auf (nicht dargestellt). Wenn die Schaltelemente Schaltvorgänge durchführen, wird die von der Energieversorgung 2100 zugeführte DC-Energie in eine AC-Energie umgewandelt, und diese wird dann der Last 2300 zugeführt.
  • Wenngleich es verschiedene spezielle Schaltungskonfigurationen der Wandlerschaltung 2201 gibt, kann es sich bei der Wandlerschaltung 2201 gemäß der dritten Ausführungsform um eine zweistufige Dreiphasen-Vollbrückenschaltung handeln, die sechs Schaltelemente und sechs Freilaufdioden aufweist, die umgekehrt parallel zu ihren jeweiligen Schaltelementen geschaltet sind.
  • Bei jedem der Schaltelemente in der Wandlerschaltung 2201 wird irgendeine der vorstehend beschriebenen Halbleitereinheiten gemäß der ersten und der zweiten Ausführungsform eingesetzt. Bei den sechs Schaltelementen sind jeweils zwei Schaltelemente in Reihe geschaltet, um obere und untere Zweige zu bilden, und jeder von den oberen und den unteren Zweigen bildet jeweils eine Phase (Phase U, Phase V und Phase W) der Vollbrückenschaltung. Ausgangsanschlüsse der oberen und unteren Zweige, das heißt drei Ausgangsanschlüsse der Wandlerschaltung 2201, sind mit der Last 2300 verbunden.
  • Die Treiberschaltung 2202 erzeugt ein Treibersignal zum Treiben der Schaltelemente der Wandlerschaltung 2201 und führt das Treibersignal Steuerelektroden der Schaltelemente der Wandlerschaltung 2201 zu. Insbesondere gibt die Treiberschaltung 2202 basierend auf einem Steuersignal, das von der später zu beschreibenden Steuerschaltung 2203 ausgegeben wird, ein Treibersignal, um die Schaltelemente in einen EIN-Zustand zu versetzen, und ein Treibersignal, um die Schaltelemente in einen AUS-Zustand zu versetzen, an die Steuerelektroden der jeweiligen Schaltelemente aus.
  • Wenn ein Schaltelement im EIN-Zustand gehalten werden soll, handelt es sich bei dem Treibersignal um ein Spannungssignal (ein EIN-Signal), das eine Schwellenspannung des Schaltelements oder eine höhere Spannung aufweist, während es sich bei dem Treibersignal um ein Spannungssignal (ein AUS-Signal) handelt, das eine geringere Spannung als die Schwellenspannung des Schaltelements aufweist, wenn das Schaltelement im AUS-Zustand gehalten werden soll.
  • Die Steuerschaltung 2203 steuert die Schaltelemente der Wandlerschaltung 2201 so, dass der Last 2300 eine gewünschte Energie zugeführt wird. Insbesondere berechnet die Steuerschaltung 2203 einen Zeitpunkt (einen EIN-Zeitpunkt), zu dem die Schaltelemente der Wandlerschaltung 2201 jeweils in den EIN-Zustand zu versetzen sind, basierend auf einer Energie, die der Last 2300 zuzuführen ist. Die Wandlerschaltung 2201 kann zum Beispiel unter Verwendung der Pulsbreitenmodulations(PWM)-Steuerung gesteuert werden, um den EIN-Zeitpunkt jedes Schaltelements gemäß einer auszugebenden Spannung zu modulieren.
  • Die Steuerschaltung 2203 gibt zu jeweiligen Zeitpunkten einen Steuerbefehl (ein Steuersignal) an die Treiberschaltung 2202 aus, so dass das EIN-Signal an das Schaltelement ausgegeben wird, das in den EIN-Zustand versetzt werden soll, und das AUS-Signal an das Schaltelement ausgegeben wird, das in den AUS-Zustand versetzt werden soll. Die Treiberschaltung 2202 gibt das EIN-Signal oder das AUS-Signal basierend auf dem Steuersignal als das Treibersignal an die Steuerelektrode jedes Schaltelements aus.
  • Bei der Leistungswandlereinheit 2200 gemäß der dritten Ausführungsform wird irgendeine der vorstehend beschriebenen Halbleitereinheiten gemäß der ersten und der zweiten Ausführungsform für die Schaltelemente der Wandlerschaltung 2201 eingesetzt, und daher kann der EIN-Widerstand nach einem Energiezuführungs-Zyklus stabilisiert werden.
  • Wenn die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform bei der Leistungswandlereinheit 2200 eingesetzt wird, wie vorstehend beschrieben, wird die Halbleitereinheit üblicherweise in Gel, Harz oder dergleichen eingebettet verwendet. Da diese Materialien überhaupt nicht vollständig gegenüber Feuchtigkeit isolieren können, halten die bei der ersten und der zweiten Ausführungsform beschriebenen Konfigurationen den Isolationsschutz der Halbleitereinheit aufrecht. Wenn die Halbleitereinheit mit den bei der ersten und der zweiten Ausführungsform beschriebenen Konfigurationen eingesetzt wird, kann, mit anderen Worten, die Zuverlässigkeit der Leistungswandlereinheit 2200 verbessert werden.
  • Es ist anzumerken, dass bei der dritten Ausführungsform ein Beispiel beschrieben wird, bei dem die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform bei einem zweistufigen Dreiphasen-Wechselrichter eingesetzt wird. Ein Beispiel für eine Einsatzmöglichkeit der Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform ist jedoch nicht auf diesen beschränkt, und die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform kann bei verschiedenen Leistungswandlereinheiten eingesetzt werden.
  • Ferner wird bei der dritten Ausführungsform eine zweistufige Leistungswandlereinheit beschrieben. Die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform kann jedoch auch bei einer dreistufigen oder mehrstufigen Leistungswandlereinheit eingesetzt werden. Wenn ferner einer Einphasen-Last eine Energie zugeführt wird, kann die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform bei einem Einphasen-Wechselrichter eingesetzt werden.
  • Wenn ferner einer DC-Last oder dergleichen eine Energie zugeführt wird, kann die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform auch bei einem DC-DC-Wandler oder einem AC-DC-Wandler eingesetzt werden.
  • Die Leistungswandlereinheit, bei der die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform eingesetzt wird, ist ferner nicht auf den vorstehend beschriebenen Fall beschränkt, in dem ein Elektromotor als eine Last verwendet wird, und kann zum Beispiel auch als eine Energieversorgungseinheit einer elektrischen Entladungsmaschine, einer Lasermaschine, eines Induktionskochfelds oder eines kontaktlosen Energieversorgungssystem verwendet werden. Ferner kann die Leistungswandlereinheit, bei der die Halbleitereinheit gemäß der ersten und der zweiten Ausführungsform eingesetzt wird, auch als eine Energieaufbereitungsanlage in einem photovoltaischen System, einem Energiespeichersystem oder dergleichen verwendet werden.
  • Verfahren zur Herstellung der Leistungswandlereinheit
  • Als Nächstes wird ein Verfahren zur Herstellung der Leistungswandlereinheit gemäß der dritten Ausführungsform beschrieben. Zunächst wird die Halbleitereinheit unter Verwendung des bei der ersten und der zweiten Ausführungsform beschriebenen Herstellungsverfahrens hergestellt. Danach wird die Wandlerschaltung 2201, welche die Halbleitereinheit aufweist, in die Leistungswandlereinheit 2200 integriert. Bei der Wandlerschaltung 2201 handelt es sich um eine Schaltung für eine Umwandlung einer eingegebenen Energie und eine Ausgabe der umgewandelten Energie.
  • Dann wird die Treiberschaltung 2202 in die Leistungswandlereinheit 2200 integriert. Bei der Treiberschaltung 2202 handelt es sich um eine Schaltung für eine Ausgabe eines Treibersignals zum Treiben der Halbleitereinheit an die Halbleitereinheit. Danach wird die Steuerschaltung 2203 in die Leistungswandlereinheit 2200 integriert. Bei der Steuerschaltung 2203 handelt es sich um eine Schaltung für eine Ausgabe eines Steuersignals zum Steuern der Treiberschaltung 2202 an die Treiberschaltung 2202.
  • Es ist ein Beispiel gezeigt, bei dem die bei der ersten und der zweiten Ausführungsform beschriebene Halbleitereinheit, das heißt, ein Halbleiter-Schaltelement, aus einem SiC-Halbleiter besteht. Es kann jedoch auch ein Schaltelement verwendet werden, das aus einem anderen Halbleiter mit großer Bandlücke als dem SiC-Halbleiter besteht.
  • Beispiele für Halbleiter mit großer Bandlücke, bei denen es sich um Nicht-Si-Halbleiter handelt, umfassen außer Siliciumcarbid ein auf Galliumnitrid basierendes Material sowie Diamant. Das aus einem Halbleiter mit großer Bandlücke bestehende Schaltelement kann auch in einem Bereich mit hoher Spannung verwendet werden, in dem ein Si-Halbleiter Schwierigkeiten in Bezug auf einen unipolaren Betrieb aufweist, und somit können Schaltverluste, die zum Zeitpunkt eines Schaltvorgangs erzeugt werden, signifikant reduziert werden. Dadurch wird eine signifikante Reduktion von Energieverlusten ermöglicht.
  • Ferner weist das aus einem Halbleiter mit großer Bandlücke bestehende Schaltelement geringe Energieverluste auf und weist außerdem eine hohe thermische Beständigkeit auf. Wenn dementsprechend ein Leistungsmodul konfiguriert wird, das eine Kühleinheit aufweist, können Abstrahlungsrippen eines Kühlkörpers (einer Wärmesenke) verkleinert werden, und somit kann ein Halbleitermodul weiter verkleinert werden.
  • Ferner ist das aus einem Halbleiter mit großer Bandlücke bestehende Schaltelement für einen Schaltbetrieb mit hoher Frequenz geeignet. Im Fall eines Einsatzes bei einer Wandlerschaltung, die maßgeblich zur Verwendung bei höheren Frequenzen erforderlich ist, können dementsprechend eine Drosselspule, ein Kondensator und dergleichen, die mit der Wandlerschaltung verbunden sind, aufgrund der Verwendung bei höheren Schaltfrequenzen ebenfalls verkleinert werden.
  • Wenngleich jede der vorstehend beschriebenen Ausführungsformen eine physikalische Eigenschaft, ein Material, eine Abmessung, eine Form, eine relative Beziehung in Bezug auf eine Anordnung, eine Bedingung für eine Realisierung oder dergleichen jeder Komponente oder jedes Bestandteils beschreiben kann, sind diese in sämtlichen Aspekten illustrativ und nicht restriktiv. Daher werden zahlreiche nicht dargestellte Modifikationen und Variationen innerhalb des Umfangs der Erfindung konzipiert.
  • Es sind zum Beispiel die vorstehenden Fälle eingeschlossen, bei denen jede Komponente oder jeder Bestandteil modifiziert, hinzugefügt oder weggelassen werden kann, und es kann zumindest eine Komponente oder ein Bestandteil in zumindest einer Ausführungsform entnommen und mit einer Komponente oder einem Bestandteil einer anderen Ausführungsform kombiniert werden.
  • Wenn keine Inkonsistenz entsteht, kann es sich ferner bei einer Komponente oder einem Bestandteil, die oder der in jeder der vorstehend beschriebenen Ausführungsformen in Bezug auf die Anzahl mit „eine/einer“ angegeben beschrieben ist, in Bezug auf die Anzahl um „eine/einen oder mehrere“ handeln. Ferner handelt es sich bei jeder Komponente oder jedem Bestandteil, die oder der die vorliegende Erfindung bildet, um eine konzeptionelle Einheit. Eine Komponente oder ein Bestandteil kann eine Mehrzahl von Strukturen aufweisen, und eine Komponente oder ein Bestandteil kann einem Teil einer bestimmten Struktur entsprechen. Ferner weist jede Komponente oder jeder Bestandteil der vorliegenden Erfindung eine Struktur auf, die eine andere Konfiguration oder eine andere Form aufweisen kann, solange die Struktur die gleiche Funktion ausübt.
  • Es ist anzumerken, dass bei der vorliegenden Erfindung jede der Ausführungsformen frei mit einer anderen kombiniert werden kann und jede der Ausführungsformen innerhalb des Umfangs der Erfindung modifiziert werden kann oder dabei Merkmale weggelassen werden können, soweit zweckdienlich.
  • Wenngleich die Erfindung im Detail gezeigt und beschrieben ist, ist die vorstehende Beschreibung in sämtlichen Aspekten nur illustrativ und nicht restriktiv. Daher versteht es sich, dass zahlreiche nicht dargestellte Modifikationen und Variationen konzipiert werden können, ohne von dem Umfang der Erfindung abzuweichen. Ferner wird auf die Darstellung in dieser Beschreibung für alle Zwecke der vorliegenden Erfindung Bezug genommen, und es wird nicht anerkannt, dass sie Stand der Technik ist, wenn nichts anderes angemerkt ist.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • WO 2014/087600 A1 [0005]

Claims (16)

  1. Halbleitereinheit, die einen aktiven Bereich aufweist, in dem ein Hauptstrom in einer Dickenrichtung eines Halbleitersubstrats fließt, - wobei das Halbleitersubstrat in einen inneren Bereich, in dem der aktive Bereich angeordnet ist, und einen äußeren Bereich unterteilt ist, der den inneren Bereich umgibt, - wobei die Halbleitereinheit Folgendes aufweist: - eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, - einen Abschlussmuldenbereich mit einem zweiten Leitfähigkeitstyp, bei dem es sich um einen Leitfähigkeitstyp handelt, der sich von dem ersten Leitfähigkeitstyp unterscheidet, wobei der Abschlussmuldenbereich selektiv in einem oberen Schichtbereich der Halbleiterschicht so angeordnet ist, dass er den inneren Bereich in einer Draufsicht umgibt, - einen Störstellenbereich mit dem ersten oder dem zweiten Leitfähigkeitstyp, wobei der Störstellenbereich selektiv in einem oberen Schichtbereich des Abschlussmuldenbereichs angeordnet ist, - eine Elektrode an der vorderen Oberfläche, die auf einer Seite einer zweiten Hauptoberfläche des Halbleitersubstrats angeordnet ist, wobei die zweite Hauptoberfläche einer ersten Hauptoberfläche des Halbleitersubstrats gegenüberliegt, - eine Elektrode an der rückwärtigen Oberfläche, die auf der ersten Hauptoberfläche angeordnet ist, - eine Isolierschicht, die so angeordnet ist, dass sie eine Oberseite des Abschlussmuldenbereichs teilweise bedeckt, - eine äußere periphere Leiterschicht, die den inneren Bereich in einer Draufsicht umgibt, wobei zumindest ein Bereich der äußeren peripheren Leiterschicht auf der Isolierschicht angeordnet ist, und - eine Zwischenisolierschicht, die zumindest die Isolierschicht und die äußere periphere Leiterschicht bedeckt, - wobei sich der Abschlussmuldenbereich von einer Grenze zwischen dem inneren Bereich und dem äußeren Bereich bis in den äußeren Bereich erstreckt, - wobei die Elektrode an der vorderen Oberfläche von dem inneren Bereich zu einer Oberseite der Zwischenisolierschicht hin angeordnet ist und durch ein erstes Kontaktloch hindurch, das so durch die Zwischenisolierschicht hindurch verläuft, dass es bis zu dem Störstellenbereich reicht, mit dem Störstellenbereich verbunden ist, und - wobei die äußere periphere Leiterschicht so angeordnet ist, dass sich ein äußerer peripherer Endbereich der äußeren peripheren Leiterschicht auf einer äußeren peripheren Seite, die dem inneren Bereich in einer Draufsicht gegenüberliegt, auf einer inneren peripheren Seite in Bezug auf einen äußeren peripheren Endbereich des Abschlussmuldenbereichs befindet, der dem inneren Bereich in einer Draufsicht gegenüberliegt, und sich auf einer äußeren Seite in Bezug auf eine Position unterhalb eines Endbereichs der Elektrode an der vorderen Oberfläche auf der Zwischenisolierschicht befindet.
  2. Halbleitereinheit nach Anspruch 1, wobei die äußere periphere Leiterschicht so angeordnet ist, dass sich der äußere periphere Endbereich der äußeren peripheren Leiterschicht auf der äußeren Seite in Bezug auf die Position unterhalb des Endbereichs der Elektrode an der vorderen Oberfläche auf der Zwischenisolierschicht an der gesamten Peripherie befindet, die den inneren Bereich umgibt.
  3. Halbleitereinheit nach Anspruch 1, wobei die äußere periphere Leiterschicht so angeordnet ist, dass sich der äußere periphere Endbereich der äußeren peripheren Leiterschicht zumindest 1 µm auf der äußeren Seite in Bezug auf die Position unterhalb des Endbereichs der Elektrode an der vorderen Oberfläche auf der Zwischenisolierschicht befindet.
  4. Halbleitereinheit nach Anspruch 1, wobei die Elektrode an der vorderen Oberfläche durch ein zweites Kontaktloch hindurch, das so durch die Zwischenisolierschicht hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht reicht, mit der äußeren peripheren Leiterschicht verbunden ist.
  5. Halbleitereinheit nach Anspruch 4, wobei die Elektrode an der vorderen Oberfläche durch das zweite Kontaktloch an dem Endbereich auf der Zwischenisolierschicht hindurch mit der äußeren peripheren Leiterschicht verbunden ist.
  6. Halbleitereinheit, die einen aktiven Bereich aufweist, in dem ein Hauptstrom in einer Dickenrichtung eines Halbleitersubstrats fließt, - wobei das Halbleitersubstrat in einen inneren Bereich, in dem der aktive Bereich angeordnet ist, und einen äußeren Bereich unterteilt ist, der den inneren Bereich umgibt, - wobei die Halbleitereinheit Folgendes aufweist: - eine Halbleiterschicht mit einem ersten Leitfähigkeitstyp, - einen Abschlussmuldenbereich mit einem zweiten Leitfähigkeitstyp, bei dem es sich um einen Leitfähigkeitstyp handelt, der sich von dem ersten Leitfähigkeitstyp unterscheidet, wobei der Abschlussmuldenbereich selektiv in einem oberen Schichtbereich der Halbleiterschicht so angeordnet ist, dass er den inneren Bereich in einer Draufsicht umgibt, - einen Störstellenbereich mit dem ersten oder dem zweiten Leitfähigkeitstyp, wobei der Störstellenbereich selektiv in einem oberen Schichtbereich des Abschlussmuldenbereichs angeordnet ist, - eine Elektrode an der vorderen Oberfläche, die auf einer Seite einer zweiten Hauptoberfläche des Halbleitersubstrats angeordnet ist, wobei die zweite Hauptoberfläche einer ersten Hauptoberfläche des Halbleitersubstrats gegenüberliegt, - eine Elektrode an der rückwärtigen Oberfläche, die auf der ersten Hauptoberfläche angeordnet ist, - eine Isolierschicht, die so angeordnet ist, dass sie eine Oberseite des Abschlussmuldenbereichs teilweise bedeckt, - eine äußere periphere Leiterschicht, wobei zumindest ein Bereich der äußeren peripheren Leiterschicht auf der Isolierschicht angeordnet ist, und - eine Zwischenisolierschicht, die zumindest die Isolierschicht und die äußere periphere Leiterschicht bedeckt, - wobei sich der Abschlussmuldenbereich von einer Grenze zwischen dem inneren Bereich und dem äußeren Bereich bis in den äußeren Bereich erstreckt, - wobei der innere Bereich eine minimale Einheitsstruktur für einen Transistor aufweist, wobei der innere Bereich eine Mehrzahl der minimalen Einheitsstrukturen aufweist, so dass der aktive Bereich gebildet wird, - wobei die Elektrode an der vorderen Oberfläche Folgendes aufweist: - einen Gate-Bereich, der mit einer Gate-Elektrode des Transistors elektrisch verbunden ist, und - eine Source-Elektrode, die mit einer Elektrode des Source-Bereichs des Transistors elektrisch verbunden ist, - wobei zumindest ein Bereich der Gate-Elektrode auf der Isolierschicht angeordnet ist, - wobei die Source-Elektrode eine Source-Kontaktstelle und eine Source-Leitung aufweist, die mit der Source-Kontaktstelle verbunden ist, wobei die Source-Kontaktstelle von dem inneren Bereich bis zu einer Oberseite der Zwischenisolierschicht angeordnet ist und durch ein erstes Kontaktloch hindurch, das so durch die Zwischenisolierschicht hindurch verläuft, dass es bis zu dem Störstellenbereich reicht, mit dem Störstellenbereich verbunden ist, - wobei der Gate-Bereich eine Gate-Leitung und eine Gate-Kontaktstelle aufweist, die mit der Gate-Leitung verbunden ist, wobei die Gate-Leitung von der Source-Kontaktstelle getrennt ist, auf der Zwischenisolierschicht so angeordnet ist, dass sie die Source-Kontaktstelle in einer Draufsicht umgibt, und durch ein zweites Kontaktloch hindurch, das so durch die Zwischenisolierschicht hindurch verläuft, dass es bis zu der Gate-Elektrode auf der Isolierschicht reicht, mit der Gate-Elektrode verbunden ist, - wobei die Source-Leitung von der Gate-Leitung getrennt ist und auf der Zwischenisolierschicht so angeordnet ist, dass sie die Gate-Leitung in einer Draufsicht umgibt, - wobei die äußere periphere Leiterschicht auf der Isolierschicht so angeordnet ist, dass sie die Gate-Elektrode in einer Draufsicht umgibt, und - wobei die äußere periphere Leiterschicht so angeordnet ist, dass sich ein äußerer peripherer Endbereich der äußeren peripheren Leiterschicht auf einer äußeren peripheren Seite, die dem inneren Bereich gegenüberliegt, auf einer inneren peripheren Seite in Bezug auf einen äußeren peripheren Endbereich des Abschlussmuldenbereichs befindet, der dem inneren Bereich in einer Draufsicht gegenüberliegt, sich auf einer äußeren Seite in Bezug auf eine Position unterhalb eines äußeren peripheren Endbereichs der Source-Leitung befindet und sich auf einer inneren Seite in Bezug auf eine Position unterhalb eines inneren peripheren Endbereichs der Source-Leitung befindet.
  7. Halbleitereinheit nach Anspruch 6, wobei die äußere periphere Leiterschicht so angeordnet ist, dass sich der äußere periphere Endbereich der äußeren peripheren Leiterschicht auf der äußeren Seite in Bezug auf die Position unterhalb des äußeren peripheren Endbereichs der Source-Leitung befindet und sich auf der inneren Seite in Bezug auf die Position unterhalb des inneren peripheren Endbereichs der Source-Leitung an der gesamten Peripherie befindet, welche die Gate-Elektrode umgibt.
  8. Halbleitereinheit nach Anspruch 6, wobei die äußere periphere Leiterschicht so angeordnet ist, dass sich der äußere periphere Endbereich der äußeren peripheren Leiterschicht zumindest 1 µm auf der äußeren Seite in Bezug auf die Position unterhalb des äußeren peripheren Endbereichs der Source-Leitung befindet und sich zumindest 1 µm auf der inneren Seite in Bezug auf die Position unterhalb des inneren peripheren Endbereichs der Source-Leitung befindet.
  9. Halbleitereinheit nach Anspruch 6, wobei die Source-Leitung durch ein drittes Kontaktloch hindurch, das so durch die Zwischenisolierschicht hindurch verläuft, dass es bis zu der äußeren peripheren Leiterschicht reicht, mit der äußeren peripheren Leiterschicht verbunden ist.
  10. Halbleitereinheit nach Anspruch 9, wobei die Source-Leitung durch das dritte Kontaktloch an dem äußeren peripheren Endbereich der Source-Leitung hindurch mit der äußeren peripheren Leiterschicht verbunden ist.
  11. Halbleitereinheit nach Anspruch 9, wobei die Source-Leitung durch das dritte Kontaktloch an dem inneren peripheren Endbereich der Source-Leitung hindurch mit der äußeren peripheren Leiterschicht verbunden ist.
  12. Halbleitereinheit nach Anspruch 1 oder 6, wobei es sich bei der Halbleiterschicht um eine Siliciumcarbid-Halbleiterschicht handelt.
  13. Halbleitereinheit nach Anspruch 1 oder 6, wobei die Zwischenisolierschicht eine Elementzusammensetzung aus Bor oder Phosphor aufweist.
  14. Halbleitereinheit nach Anspruch 1 oder 6, wobei die Störstellenkonzentration des Abschlussmuldenbereichs pro Einheitsfläche gleich 2 × 1013 cm-2 oder höher ist.
  15. Halbleitereinheit nach Anspruch 1 oder 6, wobei das Halbleitersubstrat einen Muldenbereich mit dem zweiten Leitfähigkeitstyp aufweist, wobei der Muldenbereich selektiv in einem oberen Schichtbereich der Halbleiterschicht angeordnet ist, und wobei der Muldenbereich eine Störstellenkonzentration aufweist, die gleich der Störstellenkonzentration des Abschlussmuldenbereichs oder geringer als diese ist.
  16. Leistungswandlereinheit, die Folgendes aufweist: - eine Wandlerschaltung, die so konfiguriert ist, dass sie eine eingegebene Leistung umwandelt und die umgewandelte Leistung abgibt, wobei die Wandlerschaltung die Halbleitereinheit nach einem der Ansprüche 1 bis 15 aufweist; - eine Treiberschaltung, die so konfiguriert ist, dass sie ein Treibersignal zum Treiben der Halbleitereinheit an die Halbleitereinheit ausgibt; und - eine Steuerschaltung, die so konfiguriert ist, dass sie ein Steuersignal zum Steuern der Treiberschaltung an die Treiberschaltung ausgibt.
DE112020007758.6T 2020-11-06 2020-11-06 Halbleitereinheit und leistungswandlereinheit Pending DE112020007758T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/041487 WO2022097262A1 (ja) 2020-11-06 2020-11-06 半導体装置および電力変換装置

Publications (1)

Publication Number Publication Date
DE112020007758T5 true DE112020007758T5 (de) 2023-08-17

Family

ID=81457053

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020007758.6T Pending DE112020007758T5 (de) 2020-11-06 2020-11-06 Halbleitereinheit und leistungswandlereinheit

Country Status (5)

Country Link
US (1) US20230378342A1 (de)
JP (1) JP7459292B2 (de)
CN (1) CN116368623A (de)
DE (1) DE112020007758T5 (de)
WO (1) WO2022097262A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014087600A1 (ja) 2012-12-04 2014-06-12 株式会社デンソー 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4793293B2 (ja) * 2007-03-16 2011-10-12 日産自動車株式会社 炭化珪素半導体装置及びその製造方法
KR101230680B1 (ko) * 2009-04-30 2013-02-07 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그 제조 방법
JP5677222B2 (ja) * 2011-07-25 2015-02-25 三菱電機株式会社 炭化珪素半導体装置
JP6617292B2 (ja) * 2014-05-23 2019-12-11 パナソニックＩｐマネジメント株式会社 炭化珪素半導体装置
JP7000240B2 (ja) * 2018-04-18 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置
DE112019007188T5 (de) * 2019-04-11 2022-03-31 Mitsubishi Electric Corporation Halbleitereinheit und leistungswandlereinheit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014087600A1 (ja) 2012-12-04 2014-06-12 株式会社デンソー 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN116368623A (zh) 2023-06-30
WO2022097262A1 (ja) 2022-05-12
JP7459292B2 (ja) 2024-04-01
JPWO2022097262A1 (de) 2022-05-12
US20230378342A1 (en) 2023-11-23

Similar Documents

Publication Publication Date Title
DE112017001788B4 (de) Halbleitereinheit, Verfahren zur Herstellung derselben und Leistungswandler
DE112015002815B4 (de) Leistungsmodul und Herstellungsverfahren dafür
DE19638439C2 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement und Herstellungsverfahren
DE112017005529B4 (de) Siliciumcarbid-halbleitereinheit und leistungswandlereinheit
DE112010003113B4 (de) Halbleitervorrichtungen mit elektroden mit integrierten widerständen
DE112017002221T5 (de) Halbleiterbauelement und Leistungswandlervorrichtung
DE102019206090A1 (de) Siliziumcarbid-Halbleitervorrichtung, Leistungswandler und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE102014116091B4 (de) Halbleiterbauelement
DE112019007188T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112017007186B4 (de) Halbleitereinheit und leistungswandler
DE102018132111B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112018002471B4 (de) Halbleitereinheit und leistungswandlungsvorrichtung
DE112015002272T5 (de) Sic leistungsmodule mit hohem strom und niedrigen schaltverlusten
DE112018006450T5 (de) Siliciumcarbid-halbleiteranordnung und leistungswandler
DE112018007915T5 (de) Halbleitereinheit und leistungswandler
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE112017004153T5 (de) Halbleitervorrichtung
DE112019006894T5 (de) Halbleitereinheit und leistungswandler
DE112019000291T5 (de) Halbleiterbauteil und Leistungsmodul
DE102018117717A1 (de) Siliciumcarbid-halbleiterbauelement, leistungsmodul und leistungsumrichtelement
DE112013007095T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür sowie Leistungsumsetzungsvorrichtung
DE102022124033A1 (de) Halbleitervorrichtung, Leistungsumwandlungseinrichtung und Verfahren zum Ansteuern einer Halbleitervorrichtung
DE112019006756T5 (de) Halbleiterelement und leistungswandlereinheit
DE112019006587T5 (de) Halbleitereinheit und leistungswandlereinheit
DE112019007043T5 (de) Siliciumcarbid-halbleitereinheit, leistungswandlereinheit und herstellungsverfahren für eine siliciumcarbid-halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence