DE112019008007T5 - Leistungsmodul und leistungswandlereinheit - Google Patents

Leistungsmodul und leistungswandlereinheit Download PDF

Info

Publication number
DE112019008007T5
DE112019008007T5 DE112019008007.5T DE112019008007T DE112019008007T5 DE 112019008007 T5 DE112019008007 T5 DE 112019008007T5 DE 112019008007 T DE112019008007 T DE 112019008007T DE 112019008007 T5 DE112019008007 T5 DE 112019008007T5
Authority
DE
Germany
Prior art keywords
power module
sintered
layer
semiconductor unit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019008007.5T
Other languages
English (en)
Inventor
Yoshinori Yokoyama
Tetsu Negishi
Koji Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112019008007T5 publication Critical patent/DE112019008007T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29347—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/37124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/85424—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85447—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

Es wird ein Leistungsmodul angegeben, bei dem der thermische Widerstand in dem Bereich von einer Halbleitereinheit bis zu einer Basisplatte reduziert ist und die Spannungen in dem Verbindungsbereich abgeschwächt sind. Das Leistungsmodul weist Folgendes auf: zumindest eine Halbleitereinheit (1), ein isolierendes Substrat (11), das eine isolierende Schicht (5), eine Schaltungsschicht (3, 4), die auf einer oberen Oberfläche der isolierenden Schicht (5) angeordnet ist, und eine Metallschicht (6, 7) aufweist, die auf einer unteren Oberfläche der isolierenden Schicht (5) angeordnet ist, sowie ein Sinter-Verbindungselement (2) mit einer oberen Oberfläche, die in Bezug auf den äußeren Umfang größer als eine rückwärtige Oberfläche der zumindest einen Halbleitereinheit (1) ist, um die rückwärtige Oberfläche der zumindest einen Halbleitereinheit (1) und eine obere Oberfläche der Schaltungsschicht (3) auf der Seite einer oberen Oberfläche der isolierenden Schicht (5) miteinander zu verbinden.

Description

  • TECHNISCHES GEBIET
  • Diese Erfindung bezieht sich auf ein Leistungsmodul und eine Leistungswandlereinheit mit einem reduzierten thermischen Widerstand.
  • STAND DER TECHNIK
  • In einem Leistungsmodul erzeugt eine Halbleitereinheit Wärme, wenn die auf dem Leistungsmodul montierte Halbleitereinheit betrieben wird. Die Wärme von der Halbleitereinheit erzeugt thermische Spannungen zwischen Komponenten des Leistungsmoduls und verursacht im Ergebnis eine Verschlechterung der Zuverlässigkeit des Leistungsmoduls. Daher ist es erforderlich, dass ein Leistungsmodul eine hohe Wärmeabführung aufweist, um den Temperaturanstieg aufgrund der Wärmeerzeugung der Halbleitereinheit zu unterbinden.
  • Um dem gerecht zu werden, wird mit der Intention, den Einfluss der von der Halbleitereinheit erzeugten Wärme zu reduzieren, eine Metallplatte, die größer als die Halbleitereinheit ist, dazu verwendet, die Wärme der Halbleitereinheit in der lateralen Richtung zu verteilen, um die Wärmeabführung von der Halbleitereinheit zu verbessern und den thermischen Widerstand um diese herum zu reduzieren (siehe zum Beispiel Patentdokument 1).
  • LITERATUR DES STANDS DER TECHNIK
  • Patentdokument
  • Patentdokument 1: Ungeprüfte Japanische Patentanmeldungs-Veröffentlichung JP 2014 - 120 717 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösende Probleme
  • Wenngleich die Wärme bei dem im Patentdokument 1 beschriebenen Leistungsmodul in der lateralen Richtung verteilt wird, indem die Halbleitereinheit unter Verwendung eines Verbindungsmaterials mit der Metallplatte verbunden wird, die größer als die Halbleitereinheit ist, tragen das Lot, das als Verbindungsmaterial verwendet wird, und die Abmessung der Lotfläche, die nahezu die gleiche Abmessung wie die Halbleitereinheit aufweist, weiterhin dazu bei, dass der thermische Widerstand in dem thermischen Pfad von der Halbleitereinheit zu der Metallplatte hoch bleibt und der Effekt einer Verteilung der Wärme unzureichend bleibt. Im Ergebnis verschlechtert sich die Zuverlässigkeit des Leistungsmoduls.
  • Die Erfindung wurde konzipiert, um die vorstehend erwähnten Probleme zu lösen und ein Leistungsmodul zu erhalten, das eine verbesserte Zuverlässigkeit aufweist, indem Wärme von einer Halbleitereinheit verteilt wird und somit die Wärmeabführung von der Halbleitereinheit verbessert wird.
  • Mittel zum Lösen der Probleme
  • Das Leistungsmodul gemäß der Erfindung weist Folgendes auf: zumindest eine Halbleitereinheit, ein isolierendes Substrat, das eine isolierende Schicht, eine Schaltungsschicht, die auf einer oberen Oberfläche der isolierenden Schicht angeordnet ist, und eine Metallschicht aufweist, die auf einer unteren Oberfläche der isolierenden Schicht angeordnet ist, sowie ein Sinter-Verbindungselement mit einer oberen Oberfläche, die in Bezug auf den äußeren Umfang größer als eine rückwärtige Oberfläche der zumindest einen Halbleitereinheit ist, um die rückwärtige Oberfläche der zumindest einen Halbleitereinheit und eine obere Oberfläche der Metallschicht auf der Seite einer oberen Oberfläche der isolierenden Schicht miteinander zu verbinden.
  • Vorteilhafte Effekte der Erfindung
  • Gemäß der Erfindung wird ein Sinter-Verbindungselement angegeben, das in Bezug auf den äußeren Umfang größer als die rückwärtige Oberfläche einer Halbleitereinheit ist. Dadurch wird es möglich, die Wärmeabführung von der Halbleitereinheit zu verbessern, so dass wiederum die Zuverlässigkeit des Leistungsmoduls verbessert wird.
  • Figurenliste
  • In den Figuren zeigen:
    • 1 ein schematisches Schaubild einer Querschnittsstruktur, welches das Leistungsmodul gemäß Ausführungsform 1 zeigt;
    • 2 ein schematisches Schaubild einer planaren Struktur, welches das Leistungsmodul gemäß Ausführungsform 1 zeigt;
    • 3 ein schematisches Schaubild einer Querschnittsstruktur, in dem ein Verbindungsbereich für eine Halbleitereinheit des Leistungsmoduls gemäß Ausführungsform 1 vergrößert ist;
    • 4 ein weiteres schematisches Schaubild einer Querschnittsstruktur, in dem der Verbindungsbereich für eine Halbleitereinheit des Leistungsmoduls gemäß Ausführungsform 1 vergrößert ist;
    • 5 ein schematisches Schaubild einer planaren Struktur, in dem der Verbindungsbereich für eine Halbleitereinheit des Leistungsmoduls gemäß Ausführungsform 1 vergrößert ist;
    • 6 ein schematisches Schaubild einer Querschnittsstruktur, das ein weiteres Leistungsmodul gemäß Ausführungsform 1 zeigt;
    • 7 ein schematisches Schaubild einer Querschnittsstruktur, das ein Leistungsmodul gemäß Ausführungsform 2 zeigt;
    • 8 ein schematisches Schaubild einer planaren Struktur, welches das Leistungsmodul gemäß Ausführungsform 2 zeigt;
    • 9 ein schematisches Schaubild einer Querschnittsstruktur, das ein Leistungsmodul gemäß Ausführungsform 3 zeigt;
    • 10 ein schematisches Schaubild einer Querschnittsstruktur, das ein weiteres Leistungsmodul gemäß Ausführungsform 3 zeigt;
    • 11 ein schematisches Schaubild einer Querschnittsstruktur, das ein weiteres Leistungsmodul gemäß Ausführungsform 3 zeigt;
    • 12 ein Blockschaubild, das eine Konfiguration eines Leistungswandlungssystems zeigt, bei dem eine Leistungswandlereinheit gemäß Ausführungsform 4 eingesetzt wird.
  • BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
  • Zunächst wird eine Gesamtkonfiguration eines Leistungsmoduls gemäß dieser Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Es ist anzumerken, dass die Figuren schematisch sind und nicht die exakten Abmessungen der in den Figuren gezeigten Komponenten widerspiegeln. Darüber hinaus handelt es sich bei den Komponenten mit den gleichen Bezugszeichen um die gleichen oder äquivalente Komponenten, was in der gesamten Beschreibung gilt.
  • Ausführungsform 1
  • 1 ist ein schematisches Schaubild einer Querschnittsstruktur, das ein Leistungsmodul gemäß Ausführungsform 1 zeigt.
  • 2 ist ein schematisches Schaubild einer planaren Struktur, welches das Leistungsmodul gemäß Ausführungsform 1 zeigt. 1 ist ein schematisches Schaubild einer Querschnittsstruktur entlang einer mit einem Punkt strichpunktierten Linie A-A in 2. 2 ist ein schematisches Schaubild einer planaren Struktur des Leistungsmoduls 100 bei einer Betrachtung von oben durch ein Abdichtungselement 9 hindurch.
  • Wie in diesen Figuren gezeigt, weist das Leistungsmodul 100 Folgendes auf: eine Halbleitereinheit 1, ein Sinter-Verbindungselement 2, ein isolierendes Substrat 11, eine Basisplatte 8, ein Abdichtungselement 9, Bonding-Drähte 10, bei denen es sich um Verdrahtungselemente handelt, sowie Leiteranschlüsse 12.
  • In 1 ist das isolierende Substrat 11 in dem Leistungsmodul 100 direkt mit der oberen Oberfläche der Basisplatte 8 verbunden. Die Halbleitereinheit 1 ist über das Sinter-Verbindungselement 2, das eine obere Oberfläche aufweist, die in Bezug auf den äußeren Umfang größer als die rückwärtige Oberfläche der Halbleitereinheit 1 ist, mit der oberen Oberfläche des isolierenden Substrats 11 verbunden. Auf der oberen Oberfläche der Halbleitereinheit 1 sind eine Hauptelektrode 13 und Steuersignalelektroden 14 ausgebildet.
  • Die Hauptelektrode 13 und die Steuersignalelektroden 14 der Halbleitereinheit 1 sind jeweils über einen Bonding-Draht 10 mit einem Leiteranschluss 12 verbunden. Das Abdichtungselement 9 befindet sich in Kontakt mit der oberen Oberfläche der Basisplatte 8, um so das isolierende Substrat 11, die Halbleitereinheit 1 sowie die Bonding-Drähte 10 abzudichten. Das eine Ende jedes Leiteranschlusses 12 ist innerhalb des Abdichtungselements 9 angeordnet, und das andere Ende steht aus der seitlichen Oberfläche des Abdichtungselements 9 hervor.
  • In 2 ist das Abdichtungselement 9 durch eine gestrichelte Linie gezeigt, so dass die positionelle Beziehung zu den Elementen verständlich wird, die in dem Abdichtungselement 9 abgedichtet sind. Bei dem äußersten Umfang des Leistungsmoduls 100 handelt es sich um die Peripherie der Basisplatte 8. Das Abdichtungselement 9 ist innerhalb der Peripherie der Basisplatte 8 angeordnet. Eine isolierende Schicht 5 des isolierenden Substrats 11 ist innerhalb des äußeren Rands des Abdichtungselements 9 positioniert.
  • Eine zweite Schaltungsschicht 4 auf der Seite der oberen Oberfläche des isolierenden Substrats 11 ist innerhalb des äußeren Rands der isolierenden Schicht 5 des isolierenden Substrats 11 positioniert. Eine erste Schaltungsschicht 3 ist innerhalb des äußeren Rands der zweiten Schaltungsschicht 4 positioniert. Das Sinter-Verbindungselement 2 ist innerhalb des äußeren Rands der ersten Schaltungsschicht 3 positioniert.
  • Die Halbleitereinheit 1 ist mit der oberen Oberfläche des Sinter-Verbindungselements 2 verbunden, die in Bezug auf den äußeren Umfang größer als die rückwärtige Oberfläche der Halbleitereinheit 1 ist. Es ist wünschenswert, dass der äußere Umfang des Sinter-Verbindungselements 2 an jedem Punkt desselben größer als der äußere Umfang der Halbleitereinheit 1 ist. Es kann jedoch einen Bereich geben, in dem der äußere Umfang des Sinter-Verbindungselements 2 mit dem äußeren Umfang der Halbleitereinheit 1 überlappt oder kleiner als dieser ist.
  • Das Leistungsmodul 100 weist eine Mehrzahl von Leiteranschlüssen 12 auf, die auf jeder Seite eines Paars gegenüberliegender Seiten in dem Leistungsmodul 100 angeordnet sind. Bei jedem der Leiteranschlüsse 12 ist das eine Ende desselben innerhalb des äußeren Rands des Abdichtungselements 9 positioniert, und das andere Ende desselben ist außerhalb des äußeren Rands des Abdichtungselements 9 positioniert. Die Leiteranschlüsse 12 sind über einen oder mehrere Bonding-Drähte 10 jeweils mit der Hauptelektrode 13 oder einer der Steuersignalelektroden 14 verbunden, die auf der oberen Oberfläche der Halbleitereinheit 1 ausgebildet sind.
  • Als Nächstes werden eine Struktur, Materialien sowie Eigenschaften der Materialien jeder Komponente beschrieben.
  • Die Halbleitereinheit 1 weist eine vordere Oberfläche (eine obere Oberfläche) sowie eine rückwärtige Oberfläche (eine untere Oberfläche) auf. Die Hauptelektrode 13 und die Steuersignalelektroden 14, bei denen es sich um Elektroden an der vorderen Oberfläche handelt, sind auf der vorderen Oberfläche der Halbleitereinheit 1 ausgebildet, und eine (nicht gezeigte) Elektrode an der rückwärtigen Oberfläche, welche die gleiche Abmessung wie der äußere Umfang der rückwärtigen Oberfläche der Halbleitereinheit 1 aufweist, ist auf der rückwärtigen Oberfläche der Halbleitereinheit 1 ausgebildet.
  • Die Hauptelektrode 13 und jede von den Steuersignalelektroden 14 der Halbleitereinheit 1 sind über einen Bonding-Draht 10, bei dem es sich um ein Verdrahtungselement handelt, jeweils mit einem Leiteranschluss 12 verbunden, bei dem es sich um ein Anschlusselement handelt. Beispiele für die Halbleitereinheit 1 umfassen einen Bipolartransistor mit isoliertem Gate (IGBT), eine Freilaufdiode (FWD) sowie einen Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET).
  • Beispiele für das Material der Halbleitereinheit 1 umfassen Silicium (Si), Siliciumcarbid (SiC), Galliumnitrid (GaN) sowie Gallium(III)oxid (Ga2O3). Die Arten und Materialien der Halbleitereinheit 1 sind jedoch nicht auf diese beschränkt. Das in 1 gezeigte Leistungsmodul 100 weist eine Halbleitereinheit 1 auf, kann jedoch auch eine Mehrzahl von Halbleitereinheiten 1 aufweisen. Auch wenn die Mehrzahl von Halbleitereinheiten 1 enthalten ist, können die Halbleitereinheiten 1 und die erste Schaltungsschicht 3 unter Verwendung des Sinter-Verbindungselements 2 verbunden sein.
  • Wie in den 1 und 2 gezeigt, sind die Hauptelektrode 13 und die Steuersignalelektroden 14 auf der Oberfläche der Halbleitereinheit 1 angeordnet. Die Arten von Elektroden, die auf der Oberfläche der Halbleitereinheit 1 ausgebildet sind, sind jedoch nicht auf diese beschränkt. Zum Beispiel kann nur die Hauptelektrode 13 auf der Oberfläche der Halbleitereinheit 1 ausgebildet sein.
  • Das isolierende Substrat 11 weist eine obere Oberfläche und eine untere Oberfläche auf. Das isolierende Substrat 11 weist die isolierende Schicht 5 auf. Für die isolierende Schicht 5 wird ein keramisches Substrat verwendet, das aus einem Material wie beispielsweise Aluminiumoxid (Al2O3), Aluminiumnitrid (AlN) und Siliciumnitrid (Si3N4) besteht. Die Materialien für das keramische Substrat sind jedoch nicht auf diese beschränkt.
  • Die isolierende Schicht 5 weist eine obere Oberfläche und eine untere Oberfläche auf. Auf der Seite der oberen Oberfläche der isolierenden Schicht 5 sind die erste Schaltungsschicht 3 und die zweite Schaltungsschicht 4 ausgebildet, bei denen es sich um Schaltungsschichten handelt. Die untere Oberfläche der zweiten Schaltungsschicht 4 befindet sich in Kontakt mit der oberen Oberfläche der isolierenden Schicht 5.
  • Die untere Oberfläche der ersten Schaltungsschicht 3 befindet sich in Kontakt mit der oberen Oberfläche der zweiten Schaltungsschicht 4. Auf der Seite der unteren Oberfläche der isolierenden Schicht 5 sind eine erste Metallschicht 7 und eine zweite Metallschicht 6 ausgebildet, bei denen es sich um Metallschichten handelt. Die obere Oberfläche der zweiten Metallschicht 6 befindet sich in Kontakt mit der unteren Oberfläche der isolierenden Schicht 5. Die obere Oberfläche der ersten Metallschicht 7 befindet sich in Kontakt mit der unteren Oberfläche der zweiten Metallschicht 6.
  • Für die erste Schaltungsschicht 3 und die erste Metallschicht 7 wird zum Beispiel Kupfer (Cu) verwendet, und für die zweite Schaltungsschicht 4 und die zweite Metallschicht 6 wird zum Beispiel Aluminium (Al) verwendet. Die Materialien, die für die erste Schaltungsschicht 3, die erste Metallschicht 7, die zweite Schaltungsschicht 4 und die zweite Metallschicht 6 zu verwenden sind, sind jedoch nicht auf diese beschränkt.
  • Es reicht aus, wenn die zweite Schaltungsschicht 4 und die zweite Metallschicht 6 unter Verwendung eines direkten Verbindungsverfahrens oder eines Verbindungsverfahrens mit einem aktiven Metall mit dem keramischen Substrat verbunden werden können, bei dem es sich um die isolierende Schicht 5 handelt. Außerdem reicht es aus, wenn die erste Schaltungsschicht 3 und die erste Metallschicht 7 über die zweite Schaltungsschicht 4 beziehungsweise die zweite Metallschicht 6 unter Verwendung eines direkten Verbindungsverfahrens oder eines Verbindungsverfahrens mit einem aktiven Metall mit dem keramischen Substrat 5 verbunden werden können.
  • Es reicht aus, wenn es sich bei den Materialien, die für die erste Schaltungsschicht 3, die erste Metallschicht 7, die zweite Schaltungsschicht 4 und die zweite Metallschicht 6 zu verwenden sind, um ein Material mit einer hohen elektrischen Leitfähigkeit handelt. Die zweite Schaltungsschicht 4 und die zweite Metallschicht 6 werden als eine Pufferschicht verwendet, um die Spannungen abzuschwächen, die zwischen Schichten erzeugt werden, wenn die erste Schaltungsschicht 3 und die erste Metallschicht 7 mit dem keramischen Substrat verbunden sind, das einen linearen Ausdehnungskoeffizienten aufweist, der sich von jenen der ersten Schaltungsschicht 3 und der ersten Metallschicht 7 unterscheidet.
  • Hierbei handelt es sich bei dem direkten Verbindungsverfahren um ein Verfahren, bei dem die zweite Schaltungsschicht 4 und die zweite Metallschicht 6 mit dem keramischen Substrat verbunden werden, indem bewirkt wird, dass die zweite Schaltungsschicht 4 und die zweite Metallschicht 6 direkt mit dem keramischen Substrat reagieren. Bei dem Verbindungsverfahren mit einem aktiven Metall handelt es sich um ein Verfahren, bei dem die zweite Schaltungsschicht 4 oder die zweite Metallschicht 6 mit dem keramischen Substrat verbunden wird, indem ein Lötmaterial verwendet wird, zu dem ein aktives Metall hinzugefügt wird, wie beispielsweise Titan (Ti) und Zirkonium (Zr).
  • Wenn die äußeren peripheren Ränder der ersten Schaltungsschicht 3 und der zweiten Schaltungsschicht 4 oder der ersten Metallschicht 7 und der zweiten Metallschicht 6 in dem isolierenden Substrat 11 ausgerichtet werden, indem sie in Bezug auf die laterale Abmessung im Wesentlichen gleich gestaltet werden, bestehen Bedenken dahingehend, dass sich Spannungen an dem äußeren peripheren Rand der ersten Schaltungsschicht 3 oder der ersten Metallschicht 7 konzentrieren und im Ergebnis in der zweiten Schaltungsschicht 4 oder der zweiten Metallschicht 6, die als eine Pufferschicht dient, Risse entstehen und dass sich die Risse bis zu dem keramischen Substrat ausdehnen.
  • Um zu verhindern, dass sich die Risse ausdehnen, werden die Abmessungen der ersten Schaltungsschicht 3 und der ersten Metallschicht 7 in der lateralen Richtung kleiner als die Abmessungen der zweiten Schaltungsschicht 4 beziehungsweise der zweiten Metallschicht 6 in der lateralen Richtung gestaltet.
  • Das Sinter-Verbindungselement 2 weist eine obere Oberfläche und eine untere Oberfläche auf. Das Sinter-Verbindungselement 2 ist zwischen der Halbleitereinheit 1 und der ersten Schaltungsschicht 3 angeordnet. Das Sinter-Verbindungselement 2 verbindet die Elektrode an der rückwärtigen Oberfläche der Halbleitereinheit 1 und die obere Oberfläche der ersten Schaltungsschicht 3 miteinander. Der äußere Umfang des Sinter-Verbindungselements 2 ist in Bezug auf die Abmessung größer als der äußere Umfang der rückwärtigen Oberfläche der Halbleitereinheit 1, und somit weist es einen flachen Bereich 23 auf, der von dem äußeren Umfang der rückwärtigen Oberfläche der Halbleitereinheit 1 nach außen hervorsteht (freiliegt).
  • Bei dem Sinter-Verbindungselement 2 handelt es sich um einen Metallleiter, der Metallpartikel aus Silber oder Kupfer enthält. Die Rohmaterialien des Sinter-Verbindungselements 2 umfassen zum Beispiel ein Sinter-Pastenmaterial, wie beispielsweise eine Paste mit Ag-Nanopartikeln, eine Paste mit Cu-Nanopartikeln sowie die gleichen Pasten, deren Partikel Mikropartikel aufweisen. Die Partikel bilden Hohlräume im Inneren des Sinter-Verbindungselements 2. Ein weiches Sinter-Verbindungselement 2, dessen Elastizitätsmodul gleich 13 GPa oder geringer ist, kann gebildet werden, indem die Porosität, die als das Verhältnis des Volumens der Hohlräume zu dem Gesamtvolumen des Sinter-Verbindungselements 2 definiert ist, mit zumindest 30 % und nicht mehr als 50 % vorgegeben wird.
  • Der thermische Widerstand des Sinter-Verbindungselements 2 ist geringer als irgendeiner der thermischen Widerstände der isolierenden Schicht 5, der ersten Schaltungsschicht 3 und der zweiten Schaltungsschicht 4, die beide auf der Seite der oberen Oberfläche der isolierenden Schicht 5 angeordnet sind, sowie der ersten Metallschicht 7 und der zweiten Metallschicht 6, die beide auf der Seite der unteren Oberfläche der isolierenden Schicht 5 angeordnet sind.
  • Die in den 1 und 2 gezeigte Konfiguration weist eine Halbleitereinheit 1, ein Sinter-Verbindungselement 2 und eine erste Schaltungsschicht 3 auf. Es kann jedoch die Mehrzahl von Halbleitereinheiten 1 und die gleiche Anzahl von Sinter-Verbindungselementen 2 angeordnet sein und jeweils auf der oberen Oberfläche der ersten Schaltungsschicht 3 platziert sein.
  • Die Basisplatte 8, die plattenförmig ist, weist eine obere Oberfläche und eine untere Oberfläche auf. Die Basisplatte 8 dient als ein Wärmeabführungselement, das Wärme, die während des Betriebs des Leistungsmoduls 100 erzeugt wird, in den Außenbereich des Leistungsmoduls 100 abführt. Daher wird ein Material mit einer guten thermischen Leitfähigkeit für die Basisplatte 8 verwendet. Als Material für die Basisplatte 8 kann zum Beispiel eine Legierung, deren Hauptkomponente entweder Aluminium (Al) oder Kupfer (Cu) ist, ein Verbundmaterial (Al-SiC) aus Siliciumcarbid (SiC) und Al oder ein Verbundmaterial (Mg-SiC) aus SiC und Magnesium (Mg) verwendet werden. Die Materialien, die für die Basisplatte 8 verwendet werden können, sind jedoch nicht auf diese beschränkt.
  • Das isolierende Substrat 11 ist direkt mit der oberen Oberfläche der Basisplatte 8 verbunden. Insbesondere ist die erste Metallschicht 7, die auf der Seite der unteren Oberfläche des isolierenden Substrats 11 angeordnet ist, direkt mit der oberen Oberfläche der Basisplatte 8 verbunden. Das direkte Verbindungsverfahren oder das Verbindungsverfahren mit einem aktiven Metall wird als ein Verfahren zum Verbinden der ersten Metallschicht 7, die auf der Seite der unteren Oberfläche des isolierenden Substrats 11 angeordnet ist, mit der oberen Oberfläche der Basisplatte 8 verwendet.
  • Bei dem Abdichtungselement 9 handelt es sich um ein Harz, das die Elemente auf der Seite der oberen Oberfläche der Basisplatte 8 einschließlich des isolierenden Substrats 11, das mit der oberen Oberfläche der Basisplatte 8 verbunden ist, und der Halbleitereinheit 1, die unter Verwendung des Sinter-Verbindungselements 2 mit der oberen Oberfläche des isolierenden Substrats 11 verbunden ist, in einer solchen Weise abdichtet, dass sich das Harz selbst in Kontakt mit der oberen Oberfläche der Basisplatte 8 befindet. Die Konfiguration des in 1 gezeigten Leistungsmoduls 100 kann als eine Einheit dienen. In diesem Fall kann eine Mehrzahl von Einheiten in Kombination verwendet werden.
  • Daher kann, anstatt die Einheiten einzeln abzudichten, das Innere des Körpers des Leistungsmoduls mit der darin montierten Mehrzahl von Einheiten unter Verwendung des Abdichtungselements 9 in einem einzigen Abdichtungsprozess abgedichtet werden (integriertes Abdichten). Als Material für das Abdichtungselement 9 wird zum Beispiel ein Epoxidharz verwendet. Die Materialien, die für das Abdichtungselement 9 zu verwenden sind, sind jedoch nicht auf dieses beschränkt. Zum Beispiel kann auch ein Silikonharz, ein Urethan-Harz, ein Polyimid-Harz, ein Polyamid-Harz, ein Polyamidimid-Harz, ein Acrylharz, ein Gummimaterial oder dergleichen verwendet werden.
  • Bei den Leiteranschlüssen 12 handelt es sich um ein Anschlusselement zum elektrischen Verbinden des Inneren des Leistungsmoduls 100, das mit dem Abdichtungsharz 9 bedeckt ist, und des Außenbereichs. Die Leiteranschlüsse 12 sind über die Bonding-Drähte 10 mit den Elektroden an der vorderen Oberfläche der Halbleitereinheit 1 verbunden. Die Materialien für die Leiteranschlüsse 12 sind gute elektrische Leiter, wie beispielsweise Aluminium, Kupfer, Silber, Gold, eine Legierung derselben sowie ein Verbundmaterial. Sie sind jedoch nicht auf diese beschränkt, und es kann jedes beliebige Material verwendet werden, an das ein Bonding-Draht 10 gebondet werden kann.
  • Die Bonding-Drähte 10 verbinden die auf der vorderen Oberfläche der Halbleitereinheit 1 ausgebildeten Elektroden elektrisch mit den Leiteranschlüssen 12. Die Bonding-Drähte 10 sind an die Seite der vorderen Oberfläche der Halbleitereinheit 1 gebondet. Die Bonding-Drähte 10 können auch als ein Verdrahtungsmittel verwendet werden, um die auf der Seite der oberen Oberfläche des isolierenden Substrats 11 angeordneten Schaltungsschichten miteinander zu verbinden.
  • In 2 ist in Bezug auf die Anzahl der Bonding-Drähte 10 ein Bonding-Draht 10 für jede der Steuersignalelektroden 14 gezeigt und sind drei Bonding-Drähte 10 für die Hauptelektrode 13 gezeigt. Die Konfiguration ist jedoch nicht darauf beschränkt, und die Verdrahtung kann in Abhängigkeit von den Anforderungen in der Schaltungskonfiguration des Leistungsmoduls 100 unter Verwendung einer größeren Anzahl der Bonding-Drähte 10 oder unter Verwendung von Bonding-Drähten 10 mit einer unterschiedlichen Dicke angeordnet werden.
  • Beispiele für die Materialien, die für die Bonding-Drähte 10 zu verwenden sind, umfassen gute elektrische Leiter, die an die Hauptelektrode 13, die Steuersignalelektroden 14 und die Leiteranschlüsse 12 gebondet werden können, wie beispielsweise Aluminium, Kupfer, Silber, Gold, eine Legierung derselben sowie ein Verbundmaterial, sind jedoch nicht auf diese beschränkt.
  • 3 ist ein schematisches Schaubild einer Querschnittsstruktur, in dem ein Verbindungsbereich für eine Halbleitereinheit des Leistungsmoduls gemäß Ausführungsform 1 vergrößert ist. 4 ist ein weiteres schematisches Schaubild einer Querschnittsstruktur, in dem der Verbindungsbereich für eine Halbleitereinheit des Leistungsmoduls gemäß Ausführungsform 1 vergrößert ist. 5 ist ein schematisches Schaubild einer planaren Struktur, in dem der Verbindungsbereich für eine Halbleitereinheit des Leistungsmoduls gemäß Ausführungsform 1 vergrößert ist.
  • Wie in 3 gezeigt, weist das Sinter-Verbindungselement 2 den flachen Bereich 23 sowie einen seitlichen Bereich 24 auf. Das Sinter-Verbindungselement 2 ist in Bezug auf den äußeren Umfang größer als die rückwärtige Oberfläche der Halbleitereinheit 1, so dass der flache Bereich 23 aus dem äußeren Umfang der rückwärtigen Oberfläche der Halbleitereinheit 1 heraus vorsteht. Der seitliche Bereich 24 des Sinter-Verbindungselements 2 weist eine Form auf, bei welcher der Abstand zwischen der oberen Oberfläche und der unteren Oberfläche des Sinter-Verbindungselements 2 von außen nach innen in Bezug auf das Sinter-Verbindungselement 2 zunimmt.
  • Das Sinter-Verbindungselement 2 zieht sich durch die Sinterbehandlung zusammen. Im Ergebnis wird in dem seitlichen Bereich 24 des Sinter-Verbindungselements 2 zwischen der oberen Oberfläche und der unteren Oberfläche eine Abschrägung erzeugt. Der Winkel der Abschrägung ist als ein Winkel zwischen der geraden Linie, die durch die gestrichelte Linie C gezeigt ist, und der unteren Oberfläche des Sinter-Verbindungselements 2 dargestellt (der oberen Oberfläche der ersten Schaltungsschicht 3), das heißt, als ein Neigungs-Winkel 20.
  • Die Form der Abschrägungsneigung des seitlichen Bereichs 24 in dem Sinter-Verbindungselement 2 kann gerade oder gekrümmt sein. Es ist anzumerken, dass der seitliche Bereich 24 des Sinter-Verbindungselements 2 in Abhängigkeit von dem Neigungs-Winkel 20 des Sinter-Verbindungselements 2 um den äußeren peripheren Rand der Halbleitereinheit 1 herum als eine von der oberen Oberfläche zu der unteren Oberfläche der Halbleitereinheit 1 geneigte Seite ausgebildet sein kann, ohne deutlich den flachen Bereich 23 aufzuweisen.
  • Genauer gesagt, es bildet sich der Neigungs-Winkel 20 in dem seitlichen Bereich 24 des Sinter-Verbindungselements 2 in dem Herstellungsprozess aus, da es wahrscheinlicher ist, dass sich der Bereich der Seite der oberen Oberfläche des Sinter-Verbindungselements 2 zusammenzieht, an dem es nicht mit der Halbleitereinheit 1 verbunden ist, als dass sich die Seite der unteren Oberfläche des Sinter-Verbindungselements 2 zusammenzieht, an der es mit der ersten Schaltungsschicht 3 verbunden ist.
  • Der Neigungs-Winkel 20 am Rand des seitlichen Bereichs 24 des Sinter-Verbindungselements 2 beträgt 45 Grad bis 90 Grad, und zumindest die Ecke, die entlang des Umfangs des Sinter-Verbindungselements 2 ausgebildet ist, weist eine abgerundete Form auf. Ein Neigungs-Winkel 20 unter 45 Grad vergrößert den Unterschied in Bezug auf ein Zusammenziehen zwischen der oberen Oberfläche und der unteren Oberfläche des Sinter-Verbindungselements 2 und kann im Ergebnis das Sinter-Verbindungselement 2 an dem Verbindungsbereich zwischen der unteren Oberfläche des Sinter-Verbindungselements 2 und der oberen Oberfläche der ersten Schaltungsschicht 3 ablösen.
  • Aus diesem Grund ist es wünschenswert, dass der Neigungs-Winkel 20 zumindest 45 Grad beträgt, um die Zuverlässigkeit an dem Verbindungsbereich sicherzustellen. Die Breite (die Länge) des flachen Bereichs 23 des Sinter-Verbindungselements 2, die in einem Bereich von 1 mm bis 2 mm liegt, kann gemäß der an das Leistungsmodul anzulegenden Nennspannung (Spannung) bestimmt werden.
  • Das in 4 gezeigte Sinter-Verbindungselement 2 weist eine Aussparung (Vertiefung) 18 in seiner oberen Oberfläche auf. Seine grundlegende Konfiguration ist die gleiche wie jene, die in 3 gezeigt ist. Bei der in 4 gezeigten Konfiguration ist jedoch die Aussparung 18 in dem Bereich des Sinter-Verbindungselements 2 angeordnet, in dem sich das Sinter-Verbindungselement 2 in Kontakt mit der rückwärtigen Oberfläche der Halbleitereinheit 1 befindet. Die rückwärtige Oberfläche der Halbleitereinheit 1 ist in der Aussparung 18 mit dem Sinter-Verbindungselement 2 verbunden.
  • Die Elektrode an der rückwärtigen Oberfläche der Halbleitereinheit 1 ist mit der Bodenfläche und den seitlichen Oberflächen der Aussparung 18 verbunden, die in der oberen Oberfläche des Sinter-Verbindungselements 2 angeordnet ist. Das Sinter-Verbindungselement 2 wird mit Druck beaufschlagt, nachdem die Halbleitereinheit 1 auf dessen Oberfläche angeordnet worden ist. Im Ergebnis wird die Aussparung 18 an der oberen Oberfläche des Sinter-Verbindungselements 2 gebildet, indem die Halbleitereinheit 1 an die obere Oberfläche des Sinter-Verbindungselements 2 gepresst wird.
  • 5 ist ein schematisches Schaubild einer planaren Struktur (von oberen Oberflächen) der in den 3 und 4 gezeigten Konfigurationen. Da es sich um eine Betrachtung von oben handelt (planare Ansicht), überlappen die Peripherien sowohl der in 4 gezeigten Aussparung 18 als auch der Halbleitereinheit 1 in 5 miteinander. Wie in 5 gezeigt, sind an der Außenseite der Peripherie der Halbleitereinheit 1 der flache Bereich 23 des Sinter-Verbindungselements 2 und der seitliche Bereich 24 des Sinter-Verbindungselements 2 angeordnet, der sich von dem flachen Bereich 23 aus fortsetzt.
  • Das in 3, 4 und 5 gezeigte Sinter-Verbindungselement 2 kann Elemente ohne Druck oder unter einem Druck von 5 MPa oder weniger so verbinden, wie ein Lot, das üblicherweise als ein Verbindungsmaterial verwendet wird, Elemente verbinden kann. Es ist von der Höhe des Drucks abhängig, ob die obere Oberfläche des Sinter-Verbindungselements 2 die Aussparung 18 aufweist, wie in 4 gezeigt, oder abgeflacht ist, wie in 3 gezeigt. In Bezug auf die Dicke des Sinter-Verbindungselements 2 ist die Dicke nach dem Sintern etwa gleich 40 µm. Der Einfachheit halber zeigen die 3, 4 und 5 die Metallpartikel und die Hohlräume nicht, die das in 1 gezeigte Sinter-Verbindungselement 2 ausmachen.
  • 6 ist ein schematisches Schaubild einer Querschnittsstruktur, die ein weiteres Leistungsmodul gemäß Ausführungsform 1 zeigt. Wie in der Figur gezeigt, weist ein Leistungsmodul 200 Folgendes auf: die Halbleitereinheit 1, das Sinter-Verbindungselement 2, ein isolierendes Substrat 31, die Basisplatte 8, das Abdichtungselement 9, die Bonding-Drähte 10, die Leiteranschlüsse 12 sowie ein die Unterseite des isolierenden Substrats verbindendes Element 21, bei dem es sich um eine Verbindungsschicht handelt.
  • Das isolierende Substrat 11 des in 1 und 2 gezeigten Leistungsmoduls 100 weist eine Konfiguration auf, bei der die erste Schaltungsschicht 3, die zweite Schaltungsschicht 4, die erste Metallschicht 7, die zweite Metallschicht 6 und die isolierende Schicht (das keramische Substrat) 5 enthalten sind. Bei dem in 6 gezeigten Leistungsmodul 200 ist die Konfiguration dagegen derart, dass die erste Schaltungsschicht 3, bei der es sich um eine Schaltungsschicht handelt, und die erste Metallschicht 7, bei der es sich um eine Metallschicht handelt, direkt mit der isolierenden Schicht 5 verbunden sind, ohne dass die zweite Schaltungsschicht 4 und die zweite Metallschicht 6 vorliegen.
  • Ferner sind das isolierende Substrat 31 und die Basisplatte 8 in dem Leistungsmodul 200 unter Verwendung des die Unterseite des isolierenden Substrats verbindenden Elements 21 miteinander verbunden. Ein blei(Pb)-freies Lot oder ein bleihaltiges Lot kann für das die Unterseite des isolierenden Substrats verbindende Element 21 verwendet werden. Wie im Fall des Sinter-Verbindungselements 2 umfassen die Rohmaterialien für das die Unterseite des isolierenden Substrats verbindende Element 21 zum Beispiel ein Sinter-Pastenmaterial, wie beispielsweise eine Paste mit Ag-Nanopartikeln, eine Paste mit Cu-Nanopartikeln sowie die gleichen Pasten, deren Partikel Mikropartikel enthalten.
  • Wie in 1 gezeigt, kann das Verbinden durchgeführt werden, indem nicht das die Unterseite des isolierenden Substrats verbindende Element 21 verwendet wird, sondern das direkte Verbindungsverfahren oder das Verbindungsverfahren mit einem aktiven Metall verwendet wird. Bei dieser Konfiguration ist nur die erste Schaltungsschicht die Schaltungsschicht.
  • Die Elastizitätsmodule der Elemente der Leistungsmodule 100 und 200, die jeweils ihre jeweiligen vorstehend beschriebenen Konfigurationen aufweisen, werden in der folgenden Reihenfolge höher: Halbleitereinheit 1; Struktur (Platte), in der die Basisplatte 8 und das isolierende Substrat 11 oder 31 miteinander verbunden sind; Bonding-Drähte 10; und Sinter-Verbindungselement 2.
  • Wie vorstehend beschrieben, wird das Sinter-Verbindungselement 2 in Bezug auf den äußeren Umfang größer als die rückwärtige Oberfläche der Halbleitereinheit 1 gestaltet, um den flachen Bereich 23 anzuordnen, der aus dem äußeren Umfang der rückwärtigen Oberfläche der Halbleitereinheit 1 hervorsteht. Durch Verwenden dieses flachen Bereichs 23 des Sinter-Verbindungselements 2 wird die in der Halbleitereinheit 1 erzeugte Wärme abgeführt. Dadurch wird die Wärmeabführung von der Halbleitereinheit 1 verbessert und im Ergebnis die Zuverlässigkeit der Leistungsmodule 100 und 200 erhöht.
  • Die Halbleitereinheit 1 und das isolierende Substrat 11 oder 31 sind durch Verwenden des Sinter-Verbindungselements 2 miteinander verbunden, das in Bezug auf den äußeren Umfang größer als die rückwärtige Oberfläche der Halbleitereinheit 1 ist. Im Ergebnis ist der Rand der Halbleitereinheit 1 entfernt von dem Rand des Sinter-Verbindungselements 2 angeordnet. Daher liegt an dem Rand des Sinter-Verbindungselements 2 keine Spannungskonzentration vor, und somit wird verhindert, dass sich Risse von dem Rand des Sinter-Verbindungselements 2 in das Sinter-Verbindungselement 2 hinein ausdehnen.
  • Darüber hinaus ist die Halbleitereinheit 1 unter Verwendung des Sinter-Verbindungselements 2, das im Vergleich zu den Verbindungen zwischen den anderen Elementen sehr weich ist, mit dem isolierenden Substrat 11 verbunden. Dadurch wird die Halbleitereinheit 1, die unter Verwendung des weichen Sinter-Verbindungselements 2 mit der Struktur (dem Substrat) verbunden ist, die (das) durch Verbinden des harten isolierenden Substrats 11 und der harten Basisplatte 8 miteinander gebildet wird, vor einer Beschädigung geschützt, und außerdem wird dadurch die Lebensdauer des Bondings der Bonding-Drähte 10 in ihren Bonding-Bereichen verlängert.
  • Darüber hinaus weist das Sinter-Verbindungselement 2 außerdem Hohlräume an seiner Oberfläche auf. Diese Hohlräume erzeugen einen Verankerungseffekt, der wiederum die Haftung zwischen der Oberfläche des Sinter-Verbindungselements 2 und dem Abdichtungselement 9 verbessert. Dadurch wird ein Ablösen des Abdichtungselements 9 verhindert.
  • Als Nächstes wird das Herstellungsverfahren für das Leistungsmodul 100 gemäß Ausführungsform 1 beschrieben, das konfiguriert ist, wie vorstehend beschrieben.
  • Zunächst wird die als eine untere Einheit des Leistungsmoduls 100 dienende Basisplatte 8 hergestellt (Schritt zum Herstellen der Basisplatte).
  • Als Nächstes wird das isolierende Substrat 11 mit der ersten Schaltungsschicht 3 und der zweiten Schaltungsschicht 4, die auf der oberen Oberfläche der isolierenden Schicht 5 angeordnet werden, und mit der ersten Metallschicht 7 und der zweiten Metallschicht 6 hergestellt, die auf der unteren Oberfläche der isolierenden Schicht 5 angeordnet werden (Schritt zum Herstellen des isolierenden Substrats). Zum Verbinden der ersten Schaltungsschicht 3 und der zweiten Schaltungsschicht 4 mit der isolierenden Schicht 5 und zum Verbinden der ersten Metallschicht 7 und der zweiten Metallschicht 6 mit der isolierenden Schicht 5 wird ein Lötprozess oder dergleichen verwendet.
  • Als Nächstes wird die Halbleitereinheit 1 unter Verwendung des Sinter-Verbindungselements 2 mit der oberen Oberfläche der ersten Schaltungsschicht 3 auf der Seite der oberen Oberfläche des isolierenden Substrats 11 verbunden (Schritt zum Verbinden der Halbleitereinheit). Das Sinter-Verbindungselement 2 wird gebildet, indem es zunächst an der oberen Oberfläche der ersten Schaltungsschicht 3 angeklebt wird, wobei ein Druckverfahren oder ein Verfahren unter Verwendung einer Auftragseinrichtung eingesetzt wird, und dann bei einer Erwärmungstemperatur mit der gleichen Höhe wie jener der Temperatur gesintert wird, die für ein herkömmliches Lotmaterial auf der Basis von Sn verwendet wird, wenngleich die Erwärmungstemperatur in Abhängigkeit von den Durchmessern der verwendeten Partikel variiert.
  • Das Sinter-Verbindungselement 2 wird so angeklebt, dass es größer als die Halbleitereinheit 1 ist. Die Halbleitereinheit 1 ist mit der ersten Schaltungsschicht 3 verbunden, nachdem sie auf der oberen Oberfläche des Sinter-Verbindungselements 2 montiert worden ist. Das an die obere Oberfläche der ersten Schaltungsschicht 3 angeklebte Sinter-Verbindungselement 2 weist durch die Sinter-Behandlung eine Dicke von etwa 40 µm auf.
  • Nachdem die Halbleitereinheit 1 mit der oberen Oberfläche der ersten Schaltungsschicht 3 verbunden worden ist, die auf der Seite der oberen Oberfläche des isolierenden Substrats 11 angeordnet ist, werden die obere Oberfläche der Basisplatte 8 und die untere Oberfläche der ersten Metallschicht 7, die auf der Seite der unteren Oberfläche der isolierenden Schicht 5 angeordnet ist, unter Verwendung des direkten Verbindungsverfahrens oder des Verbindungsverfahrens mit einem aktiven Metall miteinander verbunden (Schritt zum Verbinden des isolierenden Substrats). Somit sind die Basisplatte 8 und das isolierende Substrat 11 miteinander verbunden.
  • Nachdem die Halbleitereinheit 1 auf der oberen Oberfläche der ersten Schaltungsschicht 3 platziert worden ist, die auf der Seite der oberen Oberfläche des isolierenden Substrats 11 angeordnet ist, werden die Hauptelektrode 13 und die Steuersignalelektroden 14, bei denen es sich um die Oberflächenelektroden der Halbleitereinheit 1 handelt, sowie die Leiteranschlüsse 12, bei denen es sich um die Anschlusselemente handelt, unter Verwendung der Bonding-Drähte 10, bei denen es sich um die Verdrahtungselemente handelt, elektrisch verbunden (Schritt zum Bilden der Elementverdrahtung).
  • Nach dem Bilden der Verdrahtung unter Verwendung der Bonding-Drähte 10 werden die Halbleitereinheit 1, das isolierende Substrat 11 sowie die Bonding-Drähte 10 unter Verwendung des Abdichtungselements 9 abgedichtet. Dabei werden die Leiteranschlüsse 12 durch das Abdichtungselement 9 so abgedichtet, dass das eine Ende jedes Leiteranschlusses 12 im Inneren des Abdichtungselements 9 gehalten wird und das andere Ende desselben in Bezug auf die Seite des Abdichtungselements 9 freiliegt (Abdichtungsschritt).
  • Hierbei handelt es sich um die hauptsächlichen Herstellungsschritte, durch die das in 1 gezeigte Leistungsmodul 100 hergestellt wird. Außerdem kann das Leistungsmodul 200 hergestellt werden, indem die Konfiguration des isolierenden Substrats 11 durch die Konfiguration des isolierenden Substrats 31 zur Bildung der Schaltungsschicht und der Metallschicht ersetzt wird.
  • Bei den Leistungsmodulen 100 und 200, die konfiguriert sind, wie vorstehend beschrieben, ist das Sinter-Verbindungselement 2 in Bezug auf den äußeren Umfang größer als die rückwärtige Oberfläche der Halbleitereinheit 1 gestaltet, so dass der flache Bereich 23 angeordnet ist, der aus dem äußeren Umfang der rückwärtigen Oberfläche der Halbleitereinheit 1 hervorsteht. Daher wird die in der Halbleitereinheit 1 erzeugte Wärme über den flachen Bereich 23 des Sinter-Verbindungselements 2 verteilt, um von diesem abgeführt zu werden. Dadurch wird die Wärmeabführung von der Halbleitereinheit 1 verbessert und im Ergebnis die Zuverlässigkeit der Leistungsmodule 100 und 200 erhöht.
  • Die Halbleitereinheit 1 und das isolierende Substrat 11 oder 31 werden miteinander verbunden, indem das Sinter-Verbindungselement 2 verwendet wird, das in Bezug auf den äußeren Umfang größer als die rückwärtige Oberfläche der Halbleitereinheit 1 ist. Im Ergebnis ist der Rand der Halbleitereinheit 1 entfernt von dem Rand des Sinter-Verbindungselements 2 angeordnet. Daher liegt am Rand des Sinter-Verbindungselements 2 keine Spannungskonzentration vor, und somit wird verhindert, dass sich Risse von dem Rand des Sinter-Verbindungselements 2 in das Sinter-Verbindungselements 2 hinein ausdehnen.
  • Darüber hinaus wird die Halbleitereinheit 1 unter Verwendung des Sinter-Verbindungselements 2, das im Vergleich zu den Verbindungen zwischen den anderen Elementen sehr weich ist, mit dem isolierenden Substrat 11 verbunden. Dadurch wird die Halbleitereinheit 1, die unter Verwendung des weichen Sinter-Verbindungselements 2 mit der Struktur (dem Substrat) verbunden wird, die (das) durch Verbinden des harten isolierenden Substrats 11 und der harten Basisplatte 8 miteinander gebildet wird, vor einer Beschädigung geschützt, und außerdem wird dadurch die Lebensdauer des Bondings der Bonding-Drähte 10 in ihren Bonding-Bereichen verlängert.
  • Darüber hinaus weist das Sinter-Verbindungselement 2 Hohlräume an seiner Oberfläche auf. Diese Hohlräume erzeugen einen Verankerungseffekt, der wiederum die Haftung zwischen der Oberfläche des Sinter-Verbindungselements 2 und dem Abdichtungselement 9 verbessert. Dadurch wird ein Ablösen des Abdichtungselements 9 verhindert.
  • Ausführungsform 2
  • Ausführungsform 2 unterscheidet sich von Ausführungsform 1 dahingehend, dass eine Mehrzahl von Halbleitereinheiten 1 auf der oberen Oberfläche des Sinter-Verbindungselements 2 angeordnet ist. Wie zuvor beschrieben, ist die Mehrzahl von Halbleitereinheiten 1 auf derselben oberen Oberfläche des Sinter-Verbindungselements 2 angeordnet, die größer als der gesamte Anordnungsbereich der Halbleitereinheiten 1 ist und den flachen Bereich 23 aufweist, der aus dem Anordnungsbereich hervorsteht.
  • Daher wird die in den Halbleitereinheiten 1 erzeugte Wärme über den flachen Bereich 23 des Sinter-Verbindungselements 2 verteilt, so dass sie von diesem abgeführt wird. Dadurch wird die Wärmeabführung von den Halbleitereinheiten 1 verbessert und im Ergebnis die Zuverlässigkeit des Leistungsmoduls 300 erhöht. Die sonstigen Merkmale sind die gleichen wie bei Ausführungsform 1, so dass die detaillierten Beschreibungen werggelassen werden.
  • 7 ist ein schematisches Schaubild einer Querschnittsstruktur, das ein Leistungsmodul gemäß Ausführungsform 2 zeigt. 8 ist ein schematisches Schaubild einer planaren Struktur, welches das Leistungsmodul gemäß Ausführungsform 2 zeigt. 7 ist ein schematisches Schaubild einer Querschnittsstruktur des Leistungsmoduls entlang einer mit einem Punkt strichpunktierten Linie B-B in 8. 8 ist ein schematisches Schaubild einer planaren Struktur des Leistungsmoduls 300 bei einer Betrachtung von oben durch ein Abdichtungselement 9 hindurch.
  • Wie in der Figur gezeigt, weist das Leistungsmodul 300 die Mehrzahl von Halbleitereinheiten 1, das Sinter-Verbindungselement 2, das isolierende Substrat 11, die Basisplatte 8, das Abdichtungselement 9, die Bonding-Drähte 10 sowie die Leiteranschlüsse 12 auf.
  • Bei der Ausführungsform 1 ist ein Sinter-Verbindungselement 2 für eine Halbleitereinheit 1 angeordnet, ungeachtet dessen, ob es sich um eine Halbleitereinheit 1 handelt oder ob mehrere von diesen vorhanden sind. Im Gegensatz dazu sind bei der Ausführungsform 2 die Halbleitereinheiten 1 unter Verwendung des einen Sinter-Verbindungselements 2, das größer als die gesamte Verbindungsfläche der Halbleitereinheiten 1 ist, mit der oberen Oberfläche der ersten Schaltungsschicht 3 des isolierenden Substrats 11 verbunden.
  • Die obere Oberfläche des Sinter-Verbindungselements 2 liegt zwischen den Halbleitereinheiten 1 frei. Somit kann sich das Abdichtungselement 9 über die Zwischenräume zwischen den Halbleitereinheiten 1 direkt in Kontakt mit der oberen Oberfläche des Sinter-Verbindungselements 2 befinden, das Hohlräume an dieser aufweist. Dadurch wird die Haftung des Abdichtungselements 9 an dem Sinter-Verbindungselement 2 verbessert und ein Ablösen des Abdichtungselements 9 verhindert.
  • Wenn die Mehrzahl von Halbleitereinheiten 1 über das Sinter-Verbindungselement 2 mit der oberen Oberfläche der ersten Schaltungsschicht 3 verbunden ist, wie in 7 und 8 gezeigt, kann die Breite (die Länge) des flachen Bereichs 23, der aus dem äußeren Umfang hervorsteht, der die rückwärtigen Oberflächen der Halbleitereinheiten 1 umgibt, gemäß der anzulegenden Nennspannung des Leistungsmoduls innerhalb eines Bereichs im Wesentlichen von 1 mm bis 2 mm bestimmt werden. Die Halbleitereinheiten 1 müssen durch einen Abstand, der so groß wie die Breite (die Länge) des flachen Bereichs 23 des Sinter-Verbindungselements 2 ist, voneinander getrennt sein.
  • In einem Fall, in dem zum Beispiel insgesamt 8 Halbleitereinheiten 1, die jeweils eine Abmessung von 20 mm2 aufweisen, auf der oberen Oberfläche des Sinter-Verbindungselements 2 angeordnet sind, je zwei vertikal und vier horizontal, wie in einer Betrachtung von oben (einer planaren Ansicht) in 8 gezeigt, muss das Sinter-Verbindungselement 2 eine Abmessung von etwa 46 mm in der Länge und 90 mm in der Breite aufweisen. Dadurch wird eine Anordnung der Mehrzahl von Halbleitereinheiten 1 auf diesem ermöglicht, während eine Isolation zwischen diesen sichergestellt wird.
  • Auch in einem Fall, in dem die Mehrzahl von Halbleitereinheiten 1 verwendet wird, wird die von den Halbleitereinheiten 1 erzeugte Wärme verteilt und abgeführt, indem die obere Oberfläche des Sinter-Verbindungselements 2 größer als die gesamte Verbindungsfläche der Halbleitereinheiten gestaltet wird. Dadurch wird die Wärmeabführung des Leistungsmoduls 300 verbessert und im Ergebnis dessen Zuverlässigkeit erhöht.
  • Darüber hinaus sind die Halbleitereinheiten 1 unter Verwendung eines Sinter-Verbindungselements 2 so verbunden, dass der Rand des Sinter-Verbindungselements 2 in Bezug auf die Ränder der Halbleitereinheiten 1 versetzt ist. Dadurch wird eine Spannungskonzentration an dem Sinter-Verbindungselement 2 reduziert, das sich in Kontakt mit den Rändern der Halbleitereinheiten 1 befindet, und somit wird dadurch verhindert, dass in dem Sinter-Verbindungselement 2 Risse entstehen.
  • Bei dem Leistungsmodul 300, das konfiguriert ist, wie vorstehend beschrieben, ist das Sinter-Verbindungselement 2 in Bezug auf den äußeren Umfang größer als die gesamte Verbindungsfläche der Halbleitereinheiten 1 gestaltet, so dass der flache Bereich 23 angeordnet ist, der aus dem äußeren Umfang hervorsteht, der die rückwärtigen Oberflächen der Halbleitereinheiten 1 umgibt. Daher wird die in den Halbleitereinheiten 1 erzeugte Wärme über den flachen Bereich 23 des Sinter-Verbindungselements 2 hinweg verteilt, um sie von diesem abzuführen. Dadurch wird die Wärmeabführung von den Halbleitereinheiten 1 verbessert und im Ergebnis die Zuverlässigkeit des Leistungsmoduls 300 erhöht.
  • Die Halbleitereinheiten 1 sind unter Verwendung des Sinter-Verbindungselements 2, das in Bezug auf den äußeren Umfang größer als die gesamte Verbindungsfläche der Halbleitereinheiten 1 ist, mit dem isolierenden Substrat 11 verbunden. Im Ergebnis sind die Ränder der Halbleitereinheiten 1 entfernt von dem Rand des Sinter-Verbindungselements 2 angeordnet. Daher liegt am Rand des Sinter-Verbindungselements 2 keine Spannungskonzentration vor, und somit wird verhindert, dass sich Risse von dem Rand des Sinter-Verbindungselements 2 in das Sinter-Verbindungselement 2 hinein ausdehnen.
  • Darüber hinaus sind die Halbleitereinheiten 1 unter Verwendung des Sinter-Verbindungselements 2, das im Vergleich mit den Verbindungen zwischen den anderen Elementen sehr weich ist, mit dem isolierenden Substrat 11 verbunden. Dadurch werden die Halbleitereinheiten 1, die unter Verwendung des weichen Sinter-Verbindungselements 2 mit der Struktur (dem Substrat) verbunden sind, die (das) durch Verbinden des harten isolierenden Substrats 11 und der harten Basisplatte 8 miteinander gebildet wird, vor einer Beschädigung geschützt, und außerdem wird dadurch die Lebensdauer des Bondings der Bonding-Drähte 10 in ihren Bonding-Bereichen verlängert.
  • Darüber hinaus weist das Sinter-Verbindungselement 2 Hohlräume an seiner Oberfläche auf. Diese Hohlräume erzeugen einen Verankerungseffekt, der wiederum die Haftung zwischen der Oberfläche des Sinter-Verbindungselements 2 und dem Abdichtungselement 9 verbessert. Dadurch wird ein Ablösen des Abdichtungselements 9 verhindert.
  • Ausführungsform 3
  • Ausführungsform 3 unterscheidet sich von den Ausführungsformen 1 und 2 dahingehend, dass die Bonding-Drähte 10 und die Leiteranschlüsse 12 durch eine Hauptanschluss-Verbindungsschicht 16 beziehungsweise durch einen Hauptanschluss 15 ersetzt sind. Bei dem hier verwendeten Hauptanschluss 15 handelt es sich um ein plattenförmiges Metallelement. Wie zuvor beschrieben, sind die Halbleitereinheiten 1 auch in einem Fall, in dem die Elektroden, die auf den oberen Oberflächen der Halbleitereinheiten 1 ausgebildet sind, unter Verwendung der Hauptanschluss-Verbindungsschicht 16 und des Hauptanschlusses 15 mit dem Außenbereich verbunden sind, auf der oberen Oberfläche des Sinter-Verbindungselements 2 angeordnet, die größer als der gesamte Anordnungsbereich der Halbleitereinheiten 1 ist und den flachen Bereich 23 aufweist, der aus dem Anordnungsbereich hervorsteht.
  • Daher wird die in den Halbleitereinheiten 1 erzeugte Wärme über den flachen Bereich 23 des Sinter-Verbindungselements 2 hinweg verteilt, um aus diesem abgeführt zu werden. Dadurch wird die Wärmeabführung von den Halbleitereinheiten 1 verbessert und im Ergebnis die Zuverlässigkeit eines Leistungsmoduls 400 erhöht. Die sonstigen Merkmale sind die gleichen wie bei den Ausführungsformen 1 und 2, so dass die detaillierten Beschreibungen weggelassen werden.
  • 9 ist ein schematisches Schaubild einer Querschnittsstruktur, welches das Leistungsmodul gemäß Ausführungsform 3 zeigt.
  • Wie in der Figur gezeigt, weist das Leistungsmodul 400 die Mehrzahl von Halbleitereinheiten 1, das Sinter-Verbindungselement 2, das isolierende Substrat 11, die Basisplatte 8, das Abdichtungselement 9, den Hauptanschluss 15, bei dem es sich um ein plattenförmiges Metallelement handelt, sowie die Hauptanschluss-Verbindungsschicht 16 auf.
  • Wie in 9 gezeigt, wird das Verbindungsverfahren zum Verbinden der Elektroden der Halbleitereinheiten 1 und des Außenbereichs bei Ausführungsform 3 von dem Verfahren, bei dem die Bonding-Drähte 10 und die Leiteranschlüsse 12 verwendet werden, in ein als Direct Lead Bonding (DLB) bezeichnetes Verfahren abgeändert, bei dem die Hauptanschluss-Verbindungsschicht 16, die auf den Hauptelektroden der Halbleitereinheiten 1 ausgebildet ist, und der Hauptanschluss 15 verwendet werden.
  • Wie in 9 gezeigt, ist der Hauptanschluss 15 über die Hauptanschluss-Verbindungsschicht 16 mit den (nicht gezeigten) Hauptelektroden der Halbleitereinheiten 1 verbunden. Der Hauptanschluss 15, der Vorsprünge 25 an den mit der Hauptanschluss-Verbindungsschicht 16 zu verbindenden Bereichen aufweist, ist außerhalb des Abdichtungselements 9 positioniert. Die Vorsprünge 25 können von der unteren Oberfläche des Hauptanschlusses 15 oder von der seitlichen Oberfläche desselben in Richtung zu den Elektroden der oberen Oberflächen der Halbleitereinheiten 1 hervorstehen.
  • Bei dem Material für den Hauptanschluss 15 sollte es sich um ein Material mit einer guten elektrischen Leitfähigkeit handeln. Die Beispiele umfassen eine Legierung, die eine Hauptkomponente aus Kupfer (Cu) oder Aluminium (Al) enthält, sowie ein Verbundmaterial, das den linearen Ausdehnungskoeffizienten näher an jenen der Halbleitereinheiten 1 heranbringt, sind jedoch nicht auf diese beschränkt. Wenngleich nicht gezeigt, kann die DLB-Struktur in 9 dazu verwendet werden, eine Verbindung mit Steuersignalanschlüssen herzustellen, es können jedoch auch die Bonding-Drähte 10 verwendet werden, da die Steuersignalanschlüsse im Vergleich zu dem Hauptanschluss 15 nur eine sehr begrenzte Strommenge durchleiten. Es ist möglich, dass einige der Halbleitereinheiten 1 die Steuersignalanschlüsse nicht aufweisen.
  • Die Rohmaterialien für die Hauptanschluss-Verbindungsschicht 16 umfassen zum Beispiel ein Sinter-Pastenmaterial, wie z.B. eine Paste mit Ag-Nanopartikeln, eine Paste mit Cu-Nanopartikeln sowie die gleichen Pasten, deren Partikel Mikropartikel aufweisen. Es kann auch ein Hochtemperatur-Lot, das Blei(Pb) und Zinn (Sn) enthält, ein bleifreies Lot oder dergleichen verwendet werden. Als ein weiteres Beispiel kann ein leitfähiges Klebematerial, das Ag- oder Cu-Partikel und ein Epoxidharz enthält, als Material für die Hauptanschluss-Verbindungsschicht 16 verwendet werden. Die für die Hauptanschluss-Verbindungsschicht 16 zu verwendenden Materialien sind jedoch nicht auf diese beschränkt.
  • Die vorstehend beispielhaft aufgezeigten Materialien können auch in einer Konfiguration verwendet werden, in welcher der Hauptanschluss 15 die Vorsprünge 25 nicht aufweist und mit der Hauptanschluss-Verbindungsschicht 16 im Inneren des Abdichtungselements 9 verbunden ist. Alternativ kann ein Bereich des Hauptanschlusses 15, der die Vorsprünge 25 aufweist, innerhalb des Abdichtungselements 9 angeordnet und abgedichtet sein.
  • In diesem Fall ist das Ende des Hauptanschlusses 15, das mit den Vorsprüngen 25 versehen ist, im Inneren des Abdichtungselements 9 enthalten. Das andere Ende des Hauptanschlusses 15, das dem mit den Vorsprüngen 25 versehenen Bereich gegenüberliegt, liegt in Bezug auf die Seite des Abdichtungselements 9 so frei (steht hervor), dass es sich außerhalb der Abdichtung befindet.
  • Wie zuvor beschrieben, sind die Halbleitereinheiten 1 auf der oberen Oberfläche des Sinter-Verbindungselements 2 angeordnet, die größer als der gesamte Anordnungsbereich der Halbleitereinheiten 1 ist und den flachen Bereich 23 aufweist, der aus dem Anordnungsbereich hervorsteht. Die Dicke des Sinter-Verbindungselements 2 ist an jeder Position, an der eine Halbleitereinheit 1 angeordnet ist, die gleiche. Daher sind die Höhen der oberen Oberflächen der Halbleitereinheiten 1 bündig. Dadurch wird es möglich, den Hauptanschluss 15 mit der DLB-Struktur problemlos und gleichzeitig mit den Hauptelektroden 13 der Halbleitereinheiten 1 zu verbinden.
  • 10 ist ein Schaubild einer Querschnittsstruktur, die ein weiteres Leistungsmodul gemäß Ausführungsform 3 zeigt. Wie in der Figur gezeigt, weist ein Leistungsmodul 500 die Mehrzahl von Halbleitereinheiten 1, das Sinter-Verbindungselement 2, das isolierende Substrat 11, die Basisplatte 8, das Abdichtungselement 9, den Hauptanschluss 15, bei dem es sich um ein plattenförmiges Metallelement handelt, die Hauptanschluss-Verbindungsschicht 16, eine Spannungspufferschicht 22 sowie eine Vertiefung (eine Aussparung) 17 auf, die an der oberen Oberfläche der ersten Schaltungsschicht 3 ausgebildet ist.
  • Wie in 10 gezeigt, wird die DLB-Struktur wie in 9 als Verbindungsstruktur zum Außenbereich verwendet. Die Elektroden der Halbleitereinheiten 1 und der Außenbereich können jedoch unter Verwendung der Bonding-Drähte als Verbindungsmittel verbunden werden. Die Vertiefung 17 der ersten Schaltungsschicht ist an dem oberen Oberflächenbereich der ersten Schaltungsschicht 3 ausgebildet, der dem Randbereich des Sinter-Verbindungselements 2 gegenüberliegt.
  • Die Vertiefung 17 der ersten Schaltungsschicht 3 nimmt einen Teil des Sinter-Verbindungselements 2 auf und wird mit diesem gefüllt. Das Sinter-Verbindungselement 2, welches das Innere der Vertiefung 17 der ersten Schaltungsschicht 3 füllt, trägt zu der Erhöhung der Dicke des Randbereichs des Sinter-Verbindungselements 2 bei.
  • Um die linearen Ausdehnungskoeffizienten der Halbleitereinheiten 1 und des Hauptanschlusses 15 in Einklang zu bringen, sind die Halbleitereinheiten 1 und der Hauptanschluss 15 in 10 miteinander verbunden, wobei die Spannungspufferschicht 22 dazwischen angeordnet ist, wobei die Spannungspufferschicht 22 eine Hauptanschluss-Verbindungsschicht 16 auf ihrer Oberseite und Unterseite aufweist. Wenn es keinen signifikanten Unterschied in Bezug auf die linearen Ausdehnungskoeffizienten zwischen den Halbleitereinheiten 1 und dem Hauptanschluss 15 gibt, können die Halbleitereinheiten 1 und der Hauptanschluss 15 wie in 9 unter Verwendung der Hauptanschluss-Verbindungsschicht 16 ohne die Spannungspufferschicht 22 verbunden werden.
  • Wie vorstehend beschrieben, vergrößert die Vertiefung 17, die an dem oberen Oberflächenbereich der ersten Schaltungsschicht 3 angeordnet ist, der dem Randbereich des Sinter-Verbindungselements 2 gegenüberliegt, die Dicke des Rands des Sinter-Verbindungselements 2 und reduziert dadurch die an diesem anliegenden Spannungen. Dadurch wird ein Ablösen oder Reißen des Sinter-Verbindungselements 2 verhindert.
  • 11 ist ein schematisches Schaubild einer Querschnittsstruktur, das ein weiteres Leistungsmodul gemäß Ausführungsform 3 zeigt. Wie in der Figur gezeigt, weist das Leistungsmodul 600 die Mehrzahl von Halbleitereinheiten 1, das Sinter-Verbindungselement 2, das isolierende Substrat 11, die Basisplatte 8, das Abdichtungselement 9, den Hauptanschluss 15, bei dem es sich um ein plattenförmiges Metallelement handelt, die Hauptanschluss-Verbindungsschicht 16 sowie einen hervorstehenden Bereich 26 des Sinter-Verbindungselements 2 auf, der an der seitlichen Oberfläche der ersten Schaltungsschicht 3 ausgebildet ist.
  • Das Sinter-Verbindungselement 2 in 11 unterscheidet sich von dem Sinter-Verbindungselement 2 in 9 dahingehend, dass das Sinter-Verbindungselement 2 die obere Oberfläche sowie die seitlichen Oberflächen der ersten Schaltungsschicht 3 bedeckt, indem es auch über die seitliche Fläche der ersten Schaltungsschicht 3 hinweg ausgedehnt wird. Der hervorstehende Bereich 26 des Sinter-Verbindungselements 2 befindet sich in Kontakt mit der seitlichen Oberfläche der ersten Schaltungsschicht 3 und der oberen Oberfläche der zweiten Schaltungsschicht 4.
  • Wenngleich die Figur einen Fall zeigt, in dem die Mehrzahl von Halbleitereinheiten 1 mit dem Sinter-Verbindungselement 2 verbunden ist, kann eine ähnliche Konfiguration auch in einem Fall, in dem eine einzelne Halbleitereinheit 1 verwendet wird, oder in einem Fall verwendet werden, in dem die zweite Schaltungsschicht oder die zweite Metallschicht nicht verwendet wird.
  • Wenn die zweite Schaltungsschicht 4 nicht verwendet wird, befindet sich der hervorstehende Bereich 26 des Sinter-Verbindungselements 2 in Kontakt mit der oberen Oberfläche der isolierenden Schicht 5. Da das Sinter-Verbindungselement 2 auch auf der seitlichen Oberfläche der ersten Schaltungsschicht 3 ausgebildet ist, ist die Breite, mit anderen Worten, der äußere Umfang, der ersten Schaltungsschicht 3 kleiner als die Breite, mit anderen Worten, der äußere Umfang, der ersten Metallschicht 7 vorgegeben.
  • Wie vorstehend beschrieben, bedeckt das Sinter-Verbindungselement 2 die gesamte freiliegende Oberfläche der ersten Schaltungsschicht 3 einschließlich der oberen Oberfläche und der seitlichen Oberflächen, und außerdem sind Hohlräume an der Oberfläche des Sinter-Verbindungselements 2 ausgebildet, die sich in Kontakt mit dem Abdichtungselement 9 befindet. Daher erzeugen die an der Oberfläche des Sinter-Verbindungselements 2 ausgebildeten Hohlräume den Verankerungseffekt ohne die Notwendigkeit, die Oberfläche der ersten Schaltungsschicht 3 aufzurauen, um Unregelmäßigkeiten zu bilden. Dadurch wird die Haftung zwischen dem Sinter-Verbindungselement 2 und dem Abdichtungselement 9 verbessert.
  • Bei jedem der Leistungsmodule 400, 500 und 600, das konfiguriert ist, wie vorstehend beschrieben, wird das Sinter-Verbindungselement 2 in Bezug auf den äußeren Umfang größer als die gesamte Verbindungsfläche der Halbleitereinheit 1 gestaltet, um den flachen Bereich 23 anzuordnen, der aus dem äußeren Umfang hervorsteht, der die rückwärtigen Oberflächen der Halbleitereinheiten 1 umgibt. Daher wird die in den Halbleitereinheiten 1 erzeugte Wärme über den flachen Bereich 23 des Sinter-Verbindungselements 2 hinweg verteilt, um von diesem abgeführt zu werden. Dadurch wird die Wärmeabführung von den Halbleitereinheiten 1 verbessert und im Ergebnis die Zuverlässigkeit der Leistungsmodule 400, 500 und 600 erhöht.
  • Die Halbleitereinheiten 1 sind unter Verwendung des Sinter-Verbindungselements 2, das in Bezug auf den äußeren Umfang größer als die gesamte Verbindungsfläche der Halbleitereinheiten 1 ist, mit dem isolierenden Substrat 11 verbunden. Im Ergebnis sind die Ränder der Halbleitereinheiten 1 entfernt von dem Rand des Sinter-Verbindungselements 2 angeordnet. Daher liegt an dem Rand des Sinter-Verbindungselements 2 keine Spannungskonzentration vor, und somit wird verhindert, dass sich Risse von dem Rand des Sinter-Verbindungselements 2 in das Sinter-Verbindungselements 2 hinein ausdehnen.
  • Darüber hinaus sind die Halbleitereinheiten 1 unter Verwendung des Sinter-Verbindungselements 2, das im Vergleich zu den Verbindungen zwischen den anderen Elementen sehr weich ist, mit dem isolierenden Substrat 11 verbunden. Dadurch werden die Halbleitereinheiten 1, die unter Verwendung des weichen Sinter-Verbindungselements 2 mit der Struktur (dem Substrat) verbunden sind, die (das) durch Verbinden des harten isolierenden Substrats 11 und der harten Basisplatte 8 miteinander gebildet wird, vor einer Beschädigung geschützt, und außerdem wird dadurch die Lebensdauer des Bondings der Bonding-Drähte 10 in ihren Bonding-Bereichen verlängert.
  • Darüber hinaus weist das Sinter-Verbindungselement 2 an seiner Oberfläche Hohlräume auf. Diese Hohlräume erzeugen den Verankerungseffekt, der wiederum die Haftung zwischen der Oberfläche des Sinter-Verbindungselements 2 und dem Abdichtungselement 9 verbessert. Dadurch wird ein Ablösen des Abdichtungselements 9 verhindert.
  • Darüber hinaus vergrößert die Vertiefung 17, die an dem oberen Oberflächenbereich der ersten Schaltungsschicht 3 angeordnet ist, der dem Randbereich des Sinter-Verbindungselements 2 gegenüberliegt, die Dicke des Rands des Sinter-Verbindungselements 2 und reduziert dadurch die an diesem anliegenden Spannungen. Dadurch wird ein Ablösen oder Reißen des Sinter-Verbindungselements 2 verhindert.
  • Ferner bedeckt das Sinter-Verbindungselement 2, das den hervorstehenden Bereich 26 aufweist, die gesamte freiliegende Oberfläche der ersten Schaltungsschicht 3 einschließlich der oberen Oberfläche und der seitlichen Oberflächen, und außerdem sind Hohlräume an der Oberfläche des Sinter-Verbindungselements 2 ausgebildet, die sich in Kontakt mit dem Abdichtungselement 9 befindet.
  • Der dadurch erzeugte Verankerungseffekt verbessert die Haftung zwischen dem Sinter-Verbindungselement 2 und dem Abdichtungselement 9 ohne die Notwendigkeit, die Oberfläche der ersten Schaltungsschicht 3 aufzurauen, um Unregelmäßigkeiten zu bilden.
  • Ausführungsform 4
  • Bei Ausführungsform 4 wird das Leistungsmodul gemäß irgendeiner der vorstehend beschriebenen Ausführungsformen 1 bis 3 bei einer Leistungswandlereinheit eingesetzt. Die Anwendung dieser Erfindung ist nicht auf einen speziellen Typ einer Leistungswandlereinheit beschränkt. Bei Ausführungsform 4 wird jedoch ein Beispiel beschrieben, bei dem diese Erfindung bei einem Dreiphasen-Wechselrichter verwendet wird.
  • 12 ist ein Blockschaubild, das eine Konfiguration eines Leistungswandlungssystems zeigt, bei der die Leistungswandlereinheit gemäß Ausführungsform 4 eingesetzt wird.
  • Das in 12 gezeigte Leistungswandlungssystem weist eine Stromversorgung 1000, eine Leistungswandlereinheit 2000 sowie eine Last 3000 auf. Die Stromversorgung 1000, bei der es sich um eine Gleichstromversorgung handelt, führt der Leistungswandlereinheit 2000 einen Gleichstrom zu. Für die Stromversorgung 1000 können verschiedene Vorrichtungen und Systeme verwendet werden, wie beispielsweise ein Gleichstromsystem, eine Solarzelle, eine Speicherbatterie, eine Gleichrichterschaltung, die mit einem Wechselstromsystem verbunden ist, ein AC/DC-Wandler. Des Weiteren kann für die Stromversorgung 1000 ein DC/DC-Wandler verwendet werden, der einen von dem Gleichstromsystem ausgegebenen Gleichstrom in einen vorgegebenen Strom umwandelt.
  • Die Leistungswandlereinheit 2000, bei des es sich um einen Dreiphasen-Wechselrichter handelt, der zwischen die Stromversorgung 1000 und die Last 3000 geschaltet ist, wandelt den von der Stromversorgung 1000 zugeführten Gleichstrom in einen Wechselstrom um und führt den Wechselstrom der Last 3000 zu. Wie in 12 gezeigt, weist die Leistungswandlereinheit 2000 eine Hauptwandlerschaltung 2001, die den von der Stromversorgung 1000 eingegebenen Gleichstrom in einen Wechselstrom umwandelt und diesen ausgibt, sowie eine Steuerschaltung 2003 auf, die ein Steuersignal zum Steuern der Hauptwandlerschaltung 2001 an diese ausgibt.
  • Bei der Last 3000 handelt es sich um einen Dreiphasen-Elektromotor, der durch den von der Leistungswandlereinheit 2000 zugeführten Wechselstrom angetrieben wird. Es ist anzumerken, dass es sich bei der Last 3000 um einen Elektromotor handelt, der in verschiedenen elektrischen Geräten installiert wird, wobei er nicht auf irgendeine spezielle Anwendung beschränkt ist. Zum Beispiel handelt es sich um einen Elektromotor, der in einem Hybrid-Fahrzeug, einem Elektro-Fahrzeug, einem Schienenfahrzeug, einem Fahrstuhl, einer Klimaanlage etc. verwendet wird.
  • Bei dem Folgenden handelt es sich um eine detaillierte Beschreibung der Leistungswandlereinheit 2000. Die Hauptwandlerschaltung 2001 weist eine Schalteinheit und eine Reflux-Diode auf, die beide (nicht gezeigt) in dem Leistungsmodul 2002 eingebaut sind. Die Hauptwandlerschaltung 2001 wandelt den von der Stromversorgung 1000 zugeführten Gleichstrom durch einen Schaltvorgang der Schalteinheit in einen Wechselstrom um und führt den Wechselstrom der Last 3000 zu. Die speziellen Schaltungskonfigurationen der Hauptwandlerschaltung 2001 sind vielfältig.
  • Bei der Hauptwandlerschaltung 2001 gemäß der vorliegenden Ausführungsform handelt es sich um eine Dreiphasen-Vollbrückenschaltung mit zwei Stufen, und sie weist sechs Schalteinheiten und sechs Freilaufdioden auf, die jeweils umgekehrt parallel zu einer der Schalteinheiten geschaltet sind. Die Hauptwandlerschaltung 2001 besteht aus dem Leistungsmodul 2002, in das die Schalteinheiten und die Freilaufdioden eingebaut sind, und weiteren Komponenten, wobei es sich bei dem Leistungsmodul 2002 um eines handelt, das in irgendeiner der vorstehend erläuterten Ausführungsformen 1 bis 3 beschrieben ist.
  • Die sechs Schalteinheiten sind in Paaren kombiniert. In jedem Paar sind die Schalteinheiten in Reihe geschaltet, um ein Paar aus einem oberen und einem unteren Zweig zu bilden. Jedes Paar aus dem oberen und dem unteren Zweig bildet eine Phase (U-Phase, V-Phase oder W-Phase) der Vollbrückenschaltung. Die Ausgangsanschlüsse der Paare der oberen und unteren Zweige, mit anderen Worten, die drei Ausgangsanschlüsse der Hauptwandlerschaltung 2001, sind mit der Last 3000 verbunden.
  • Die Hauptwandlerschaltung 2001 weist eine Treiberschaltung auf (nicht gezeigt), um die Schaltungseinheiten zu treiben. Die Treiberschaltung kann in dem Leistungsmodul 2002 eingebaut sein oder kann separat angeordnet sein. Die Treiberschaltung erzeugt ein Treibersignal, um die Schalteinheiten der Hauptwandlerschaltung 2001 zu treiben, und führt dieses den Steuerelektroden der Schalteinheiten der Hauptwandlerschaltung 2001 zu. Insbesondere gibt die Treiberschaltung ein Treibersignal, um eine Schalteinheit einzuschalten, und ein Treibersignal, um eine Schalteinheit auszuschalten, gemäß dem Steuersignal von der später zu beschreibenden Steuerschaltung 2003 an ihre Steuerelektroden aus.
  • Bei dem Treibersignal zum Halten einer Schalteinheit in einem EIN-Zustand handelt es sich um ein Spannungssignal (EIN-Signal) über der Schwellenspannung der Schalteinheit. Bei dem Treibersignal zum Halten der Schalteinheit in einem AUS-Zustand handelt es sich um ein Spannungssignal (AUS-Signal) unterhalb der Schwellenspannung der Schalteinheit.
  • Die Steuereinheit 2003 steuert die Schalteinheiten der Hauptwandlerschaltung 2001 so, dass der Last 3000 der Strom zugeführt wird, den sie benötigt. Insbesondere berechnet die Steuerschaltung 2003 die Zeit (EIN-Zeit), wenn sich jede der Schalteinheiten der Hauptwandlerschaltung 2001 in einem EIN-Zustand befinden sollte, auf der Basis des Stroms, welcher der Last 3000 zuzuführen ist. Zum Beispiel kann die PWM-Steuerung, bei der die EIN-Zeit jeder Schalteinheit gemäß der auszugebenden Spannung moduliert wird, bei der Steuerung der Hauptwandlerschaltung 2001 eingesetzt werden.
  • Ein Steuerbefehl (ein Steuersignal) wird rechtzeitig an die Treiberschaltung der Hauptwandlerschaltung 2001 ausgegeben, so dass ein EIN-Signal an die Schalteinheit ausgegeben wird, die sich in einem EIN-Zustand befinden soll, und ein AUS-Signal an die Schalteinheit ausgegeben wird, die sich in einem AUS-Zustand befinden soll. Die Treiberschaltung gibt das EIN-Signal oder das AUS-Signal als ein Treibersignal gemäß diesem Steuersignal an die Steuerelektrode von jeder der Schalteinheiten aus.
  • Die Leistungsmodule der Ausführungsformen 1 bis 3 verbessern die Zuverlässigkeit der Leistungswandlereinheit gemäß Ausführungsform 4, wenn sie als Leistungsmodule 2002 der Hauptwandlerschaltung 2001 verwendet werden, die konfiguriert ist, wie vorstehend beschrieben.
  • Bei der vorliegenden Ausführungsform ist ein Beispiel beschrieben, bei dem die Erfindung bei einem Dreiphasen-Wechselrichter mit zwei Stufen verwendet wird. Die Erfindung ist jedoch als solche nicht beschränkt und kann bei verschiedenen Leistungswandlereinheiten verwendet werden. Bei der vorliegenden Ausführungsform wird eine Leistungswandlereinheit mit zwei Stufen für die Beschreibung verwendet. Diese Erfindung kann jedoch auch bei einer mehrstufigen Leistungswandlereinheit mit drei oder mehr Stufen und auch bei einem einphasigen Wechselrichter verwendet werden, wenn die Last einphasig ist. Diese Erfindung kann auch bei einem DC/DC-Wandler, einem AC/DC-Wandler und dergleichen verwendet werden, wenn einer Gleichstromlast oder dergleichen ein Strom zugeführt wird.
  • Nicht beschränkt auf eine Anwendung auf einen Elektromotor als Last, wie vorstehend beschrieben, kann die Leistungswandlereinheit gemäß dieser Erfindung zum Beispiel auch als ein Stromzuführungssystem einer elektrischen Entladungsvorrichtung, einer Laserbearbeitungsmaschine, eines Induktionskochfelds sowie einer kontaktlosen Stromversorgung und außerdem als Energieaufbereitungsanlage eines photovoltaischen Solarstromerzeugungssystems oder eines Stromspeichersystems verwendet werden.
  • Es ist anzumerken, dass dann, wenn es sich bei der Halbleitereinheit 1 um eine SiC-Einheit handelt, diese bei einer höheren Temperatur als einer Temperatur zu betreiben ist, bei der ein Si-Halbleiter betrieben wird, um aus den SiC-Eigenschaften Vorteile zu ziehen. Für Leistungsmodule mit einer SiC-Einheit, die eine höhere Zuverlässigkeit erfordern, ist die Erfindung vorteilhafter, welche die Leistungsmodule mit einer höheren Zuverlässigkeit liefern kann.
  • Die vorstehend beschriebenen Ausführungsformen sind in sämtlichen Hinsichten illustrativ und nicht beschränkend. Der Umfang dieser Erfindung ist durch den Umfang der Ansprüche angegeben, nicht durch den Umfang der vorstehend beschriebenen Ausführungsformen, und er umfasst sämtliche Modifikationen, die innerhalb des Inhaltes und Umfangs äquivalent zu jenen der Ansprüche durchgeführt werden. Die in den vorstehenden Ausführungsformen offenbarten Komponenten können bei Bedarf kombiniert werden.
  • Bezugszeichenliste
    • 1
    Halbleitereinheit
    2
    Sinter-Verbindungselement
    3
    erste Schaltungsschicht
    4
    zweite Schaltungsschicht
    5
    isolierende Schicht (keramisches Substrat)
    6
    zweite Metallschicht
    7
    erste Metallschicht
    8
    Basisplatte
    9
    Abdichtungselement
    10
    Bonding-Draht
    11, 31
    isolierendes Substrat
    12
    Leiter-Anschluss
    13
    Hauptelektrode
    14
    Steuersignalelektrode
    15
    Hauptanschluss
    16
    Hauptanschluss-Verbindungsschicht
    17
    Vertiefung der ersten Schaltungsschicht
    18
    Aussparung des Sinter-Verbindungselements
    20
    Neigungs-Winkel
    21
    die Unterseite des isolierenden Substrats verbindendes Element
    22
    Spannungspufferschicht
    23
    flacher Bereich des Sinter-Verbindungselements
    24
    seitlicher Bereich des Sinter-Verbindungselements
    25
    hervorstehender Bereich des Hauptanschlusses
    26
    hervorstehender Bereich des Sinter-Verbindungselements
    100, 200, 300, 400, 500, 600, 2002
    Leistungsmodul
    1000
    Stromversorgung
    2000
    Leistungswandlereinheit
    2001
    Hauptwandlerschaltung
    2003
    Steuerschaltung
    3000
    Last
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014 [0004]
    • JP 120717 A [0004]

Claims (14)

  1. Leistungsmodul, das Folgendes aufweist: - zumindest eine Halbleitereinheit; - ein isolierendes Substrat, das eine isolierende Schicht, eine Schaltungsschicht, die auf einer oberen Oberfläche der isolierenden Schicht angeordnet ist, sowie eine Metallschicht aufweist, die auf einer unteren Oberfläche der isolierenden Schicht angeordnet ist; und - ein Sinter-Verbindungselement mit einer oberen Oberfläche, die in Bezug auf den äußeren Umfang größer als eine rückwärtige Oberfläche der zumindest einen Halbleitereinheit ist, um die rückwärtige Oberfläche der zumindest einen Halbleitereinheit und eine obere Oberfläche der Schaltungsschicht auf der Seite der oberen Oberfläche der isolierenden Schicht miteinander zu verbinden.
  2. Leistungsmodul nach Anspruch 1, wobei die obere Oberfläche des Sinter-Verbindungselements einen flachen Bereich aufweist, der aus dem äußeren Umfang der zumindest einen Halbleitereinheit hervorsteht.
  3. Leistungsmodul nach Anspruch 2, wobei das Sinter-Verbindungselement einen seitlichen Bereich aufweist, in dem ein Abstand zwischen einer oberen Oberfläche und einer unteren Oberfläche des Sinter-Verbindungselements von außen nach innen in Bezug auf das Sinter-Verbindungselement zunimmt.
  4. Leistungsmodul nach einem der Ansprüche 1 bis 3, das ferner eine Basisplatte, die mit der unteren Oberfläche des isolierenden Substrats verbunden ist, sowie ein Verdrahtungselement aufweist, das mit einer vorderen Oberfläche der zumindest einen Halbleitereinheit verbunden ist, wobei die Elastizitätsmodule der Elemente in der folgenden Reihenfolge größer werden: die zumindest eine Halbleitereinheit; eine Struktur, in der die Basisplatte und das isolierende Substrat miteinander verbunden sind; das Verdrahtungselement; und das Sinter-Verbindungselement.
  5. Leistungsmodul nach Anspruch 4, wobei die auf der unteren Oberfläche der isolierenden Schicht angeordnete Metallschicht und die Basisplatte direkt miteinander verbunden sind.
  6. Leistungsmodul nach Anspruch 4, wobei die auf der unteren Oberfläche der isolierenden Schicht angeordnete Metallschicht und die Basisplatte über eine Verbindungsschicht miteinander verbunden sind.
  7. Leistungsmodul nach einem der Ansprüche 4 bis 6, wobei es sich bei dem Verdrahtungselement um einen Bonding-Draht oder ein plattenförmiges Metallelement handelt.
  8. Leistungsmodul nach einem der Ansprüche 1 bis 6, wobei der thermische Widerstand des Sinter-Verbindungselements geringer als jener der isolierenden Schicht, der Schaltungsschicht, die auf der oberen Oberfläche der isolierenden Schicht angeordnet ist, und der Metallschicht ist, die auf der unteren Oberfläche der isolierenden Schicht angeordnet ist.
  9. Leistungsmodul nach einem der Ansprüche 1 bis 7, wobei die zumindest eine Halbleitereinheit eine Mehrzahl der Halbleitereinheiten aufweist, die auf der oberen Oberfläche desselben Sinter-Verbindungselements angeordnet sind.
  10. Leistungsmodul nach einem der Ansprüche 1 bis 8, wobei das Sinter-Verbindungselement Metallpartikel aus Silber oder Kupfer enthält.
  11. Leistungsmodul nach einem der Ansprüche 1 bis 10, wobei die obere Oberfläche der Schaltungsschicht, die auf der oberen Oberfläche des isolierenden Substrats angeordnet ist, eine Vertiefung aufweist, in der das Sinter-Verbindungselement angeordnet ist.
  12. Leistungsmodul nach einem der Ansprüche 1 bis 11, wobei das Sinter-Verbindungselement außerdem über einer seitlichen Fläche der Schaltungsschicht ausgebildet ist, die auf der oberen Oberfläche der isolierenden Schicht angeordnet ist.
  13. Leistungsmodul nach einem der Ansprüche 1 bis 12, wobei die Schaltungsschicht eine erste Schaltungsschicht und eine zweite Schaltungsschicht aufweist, die Metallschicht eine erste Metallschicht und eine zweite Metallschicht aufweist, die erste Schaltungsschicht in Bezug auf die Abmessung kleiner als die zweite Schaltungsschicht ist und die erste Metallschicht in Bezug auf die Abmessung kleiner als die zweite Metallschicht ist.
  14. Leistungswandlereinheit, die Folgendes aufweist: - ein Leistungsmodul nach einem der Ansprüche 1 bis 13; - eine Hauptwandlerschaltung, um eine eingegebene Leistung umzuwandeln und die umgewandelte Leistung abzugeben; - eine Steuerschaltung, um ein Steuersignal zum Steuern der Hauptwandlerschaltung an die Hauptwandlerschaltung auszugeben.
DE112019008007.5T 2019-12-26 2019-12-26 Leistungsmodul und leistungswandlereinheit Pending DE112019008007T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/051238 WO2021130989A1 (ja) 2019-12-26 2019-12-26 パワーモジュールおよび電力変換装置

Publications (1)

Publication Number Publication Date
DE112019008007T5 true DE112019008007T5 (de) 2022-10-27

Family

ID=76573796

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019008007.5T Pending DE112019008007T5 (de) 2019-12-26 2019-12-26 Leistungsmodul und leistungswandlereinheit

Country Status (5)

Country Link
US (1) US20220415747A1 (de)
JP (1) JP6927437B1 (de)
CN (1) CN114846598A (de)
DE (1) DE112019008007T5 (de)
WO (1) WO2021130989A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7184230B1 (ja) * 2022-06-01 2022-12-06 三菱電機株式会社 半導体装置および半導体装置の製造方法
CN116364661A (zh) * 2023-06-02 2023-06-30 清华大学 压接型半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120717A (ja) 2012-12-19 2014-06-30 Denso Corp 電子装置およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003297873A (ja) * 2002-03-29 2003-10-17 Hitachi Ltd 半導体装置，構造体及び電子装置
DE102008055134A1 (de) * 2008-12-23 2010-07-01 Robert Bosch Gmbh Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils
US8466548B2 (en) * 2011-05-31 2013-06-18 Infineon Technologies Ag Semiconductor device including excess solder
JP5723225B2 (ja) * 2011-06-03 2015-05-27 パナソニック株式会社 接合構造体
WO2013021750A1 (ja) * 2011-08-11 2013-02-14 古河電気工業株式会社 配線基板およびその製造方法ならびに半導体装置
WO2013141149A1 (ja) * 2012-03-19 2013-09-26 三菱電機株式会社 半導体装置の製造方法
JP6066952B2 (ja) * 2014-03-20 2017-01-25 三菱電機株式会社 半導体モジュールの製造方法
WO2016121159A1 (ja) * 2015-01-26 2016-08-04 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP6537627B2 (ja) * 2015-11-27 2019-07-03 三菱電機株式会社 電力用半導体装置
JP2018129352A (ja) * 2017-02-07 2018-08-16 三菱電機株式会社 電力用半導体装置およびそれを用いた電力変換装置
JP7369508B2 (ja) * 2017-08-04 2023-10-26 デンカ株式会社 セラミックス回路基板
CN111316408B (zh) * 2017-10-30 2023-07-18 三菱电机株式会社 电力用半导体装置以及电力用半导体装置的制造方法
JP7175095B2 (ja) * 2018-03-28 2022-11-18 三菱電機株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014120717A (ja) 2012-12-19 2014-06-30 Denso Corp 電子装置およびその製造方法

Also Published As

Publication number Publication date
JP6927437B1 (ja) 2021-09-01
CN114846598A (zh) 2022-08-02
JPWO2021130989A1 (ja) 2021-12-23
US20220415747A1 (en) 2022-12-29
WO2021130989A1 (ja) 2021-07-01

Similar Documents

Publication Publication Date Title
DE102012206596B4 (de) Halbleitervorrichtung
DE112017007415B4 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE212018000087U1 (de) Halbleitervorrichtung
DE112018002403B4 (de) Leistungsmodul, elektroenergie-umwandlungseinrichtung, sowie verfahren zum herstellen eines leistungsmoduls
DE112015000660T5 (de) Leistungsmodul und Herstellungsverfahren dafür
DE102019211221B4 (de) Leistungs-Halbleitervorrichtung und deren Herstellungsverfahren und Leistungsumwandlungsvorrichtung
DE112018000405T5 (de) Halbleiteranordnung und leistungswandlergerät
DE102019210172A1 (de) Halbleitervorrichtung, Leistungswandler, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Herstellen eines Leistungswandlers
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE112019007349T5 (de) Halbleiteranordnung, leistungswandler und verfahren zur herstellung einer halbleiteranordnung
DE112018001741T5 (de) Halbleiteranordnung Verfahren zu dessen Herstellung undLeistungswandlervorrichtung
DE112020007745T5 (de) Halbleitergehäuse, halbleitervorrichtung und leistungswandlervorrichtung
DE102019112935A1 (de) Halbleitermodul
DE112018007723T5 (de) Leistungshalbleitermodul und leistungswandlervorrichtung
DE112019008007T5 (de) Leistungsmodul und leistungswandlereinheit
DE112018008233T5 (de) Halbleiteranordnung, verfahren zur herstellung einer halbleiteranordnung und leistungswandler
DE112017007960B4 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung
DE112018004816T5 (de) Leistungsmodul, verfahren zur herstellung desselben und leistungswandler
DE102019218322B4 (de) Halbleitervorrichtung und Leistungswandler
DE102019212727B4 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE112021001391T5 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE112016005885T5 (de) Metallrohlinge zum doppelseitigen Kühlen eines Leistungsmoduls
DE112019007415T5 (de) Halbleitermodul und stromwandler
DE112019002851T5 (de) Halbleiterbauelement und leistungswandlervorrichtung
DE112019002333T5 (de) Leistungshalbleitermodul, Verfahren zum Herstellen desselben und Leistungswandlungsvorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023400000

Ipc: H01L0021580000

R084 Declaration of willingness to licence