DE112016007473T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112016007473T5
DE112016007473T5 DE112016007473.5T DE112016007473T DE112016007473T5 DE 112016007473 T5 DE112016007473 T5 DE 112016007473T5 DE 112016007473 T DE112016007473 T DE 112016007473T DE 112016007473 T5 DE112016007473 T5 DE 112016007473T5
Authority
DE
Germany
Prior art keywords
housing
electrode
holding part
housing electrode
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016007473.5T
Other languages
English (en)
Inventor
Naohiro Ogushi
Koichi Taguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112016007473T5 publication Critical patent/DE112016007473T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Gehäuse (6) umgibt einen Halbleiterchip (5). Eine Gehäuseelektrode (7) ist an einer oberen Fläche des Gehäuses (6) angebracht. Ein Draht (8) ist mit dem Halbleiterchip (5) und der Gehäuseelektrode (7) verbunden. Ein erster Halteteil (10) drückt die Gehäuseelektrode (7) auf der oberen Fläche des Gehäuses (6) außerhalb eines Verbindungsteils, wo der Draht (8) an die Gehäuseelektrode (7) gebondet ist, nach unten. Ein zweiter Halteteil (11) drückt die Gehäuseelektrode (7) auf der oberen Fläche des Gehäuses (6) innerhalb des Verbindungsteils nach unten. Eine Vertiefung (12) ist auf der oberen Fläche des Gehäuses (6) ausgebildet, Die Gehäuseelektrode (7) ist so gebogen, dass sie in die Vertiefung (12) passt. Der zweite Halteteil (11) ist in der Vertiefung (12) angeordnet.

Description

  • Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung, in der ein Draht an eine Gehäuseelektrode gebondet ist, und insbesondere auf eine Halbleitervorrichtung, die eine Reduzierung der Drahthöhe ermöglicht.
  • Hintergrund
  • In Halbleitervorrichtungen zur Leistungsumwandlung werden Drähte mittels Ultraschallbonden oder dergleichen an Gehäuseelektroden gebondet. Für bessere Drahtbonding-Eigenschaften müssen die Gehäuseelektroden fest am Gehäuse befestigt sein. Als Stand der Technik gibt es ein Design, bei dem Gehäuseelektroden mittels Insert-Molding bzw. Spritzgussformen gebildet werden (siehe zum Beispiel PTL 1: Ausführungsform 3, 25 bis 28 oder PTL 2: Ausführungsform 1, 5).
  • Zitatliste
  • Patentliteratur
    • [PTL 1] Offengelegte japanische Patentanmeldung Nr. 2009-21286
    • [PTL 2] Offengelegte japanische Patentanmeldung Nr. 2009-130007
  • Zusammenfassung
  • Technisches Problem
  • Insert-Molding bzw. Spritzgussformen von Gehäuseelektroden befestigt die Gehäuseelektroden nicht fest genug. Die Gehäuseelektroden werden daher auf sowohl inneren als auch äußeren Seiten von Drahtverbindungsteilen gehalten. Dies führt jedoch zu der Notwendigkeit, die Drahthöhe so zu erhöhen, dass die Drähte einen Halteteil, der die Gehäuseelektrode innerhalb des Verbindungsteils nach unten drückt, nicht berühren. Wenn unter den strukturellen Komponenten innerhalb des Gehäuses der Draht am höchsten positioniert ist, muss ein Versiegelungsmaterial bis zu einer zur Drahthöhe passenden Höhe aufgegossen werden. Dies führt zum Problem einer erhöhten Dicke, eines erhöhten Gewichts und erhöhter Kosten der Halbleitervorrichtung.
  • Die vorliegende Erfindung wurde gemacht, um das oben beschriebene Problem zu lösen, und es ist eine Aufgabe der Erfindung, eine Halbleitervorrichtung vorzusehen, die eine Reduzierung der Drahthöhe ermöglicht, während zugelassen wird, dass Drahtbonding-Eigenschaften verbessert werden.
  • Lösung für das Problem
  • Eine Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst: einen Halbleiterchip; ein Gehäuse, das den Halbleiterchip umgibt; eine Gehäuseelektrode, die an einer Oberseite bzw. oberen Fläche des Gehäuses angebracht ist; einen Draht, der mit dem Halbleiterchip und der Gehäuseelektrode verbunden ist; einen ersten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses außerhalb eines Verbindungsteils, wo der Draht an die Gehäuseelektrode gebondet ist, nach unten drückt; und einen zweiten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses innerhalb des Verbindungsteils nach unten drückt, wobei eine Vertiefung auf der oberen Fläche des Gehäuses ausgebildet ist, die Gehäuseelektrode so gebogen ist, dass sie in die Vertiefung passt, und der zweite Halteteil in der Vertiefung angeordnet ist.
  • Vorteilhafte Effekte der Erfindung
  • In der vorliegenden Erfindung drücken der erste Halteteil und der zweite Halteteil beide Enden der Gehäuseelektrode nach unten und befestigen die Gehäuseelektrode fest am Gehäuse. Folglich können die Drahtbonding-Eigenschaften verbessert werden. Ferner ist der zweite Halteteil in der Vertiefung auf der oberen Fläche des Gehäuses angeordnet, so dass die Höhe der oberen Fläche des zweiten Halteteils nicht höher als die der oberen Fläche der Gehäuseelektrode außerhalb der Vertiefung ist. Daher kann die Höhe des Drahts reduziert werden.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 2 ist eine Draufsicht, die eine Gehäuseelektrode gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht.
    • 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung veranschaulicht.
    • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung veranschaulicht.
    • 5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 4 der vorliegenden Erfindung veranschaulicht.
    • 6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 5 der vorliegenden Erfindung veranschaulicht.
    • 7 ist eine Draufsicht, die eine Gehäuseelektrode gemäß der Ausführungsform 5 der vorliegenden Erfindung veranschaulicht.
    • 8 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 6 der vorliegenden Erfindung veranschaulicht.
    • 9 ist eine Draufsicht, die eine Gehäuseelektrode gemäß der Ausführungsform 6 der vorliegenden Erfindung veranschaulicht.
    • 10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 7 der vorliegenden Erfindung veranschaulicht.
    • 11 ist eine Draufsicht und eine Querschnittsansicht, die eine Gehäuseelektrode gemäß der Ausführungsform 7 der vorliegenden Erfindung veranschaulichen.
    • 12 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 8 der vorliegenden Erfindung veranschaulicht.
    • 13 ist eine Querschnittsansicht, die einen zweiten Halteteil gemäß der Ausführungsform 8 der vorliegenden Erfindung in einem größeren Maßstab veranschaulicht.
    • 14 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 9 der vorliegenden Erfindung veranschaulicht.
    • 15 ist eine Draufsicht, die eine Gehäuseelektrode gemäß der Ausführungsform 9 der vorliegenden Erfindung veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Unter Bezugnahme auf die Zeichnungen wird eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung beschrieben. Die gleichen Komponenten sind durch die gleichen Symbole bezeichnet, und deren wiederholte Beschreibung kann weggelassen werden.
  • Ausführungsform 1
  • 1 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. 2 ist eine Draufsicht, die eine Gehäuseelektrode gemäß der Ausführungsform 1 der vorliegenden Erfindung veranschaulicht. Eine untere Oberflächenelektrode 2 ist auf der unteren Oberfläche eines isolierenden Substrats 1 vorgesehen, und eine Basisplatte 3 ist auf der Oberseite bzw. oberen Fläche des Substrats vorgesehen. Über ein Lot 4 ist ein Halbleiterchip 5 auf der Basisplatte 3 vorgesehen.
  • Ein Gehäuse 6 umgibt den Halbleiterchip 5 auf der Basisplatte 3. Eine Gehäuseelektrode 7 ist an einer oberen Fläche des Gehäuses 6 angebracht. Ein Draht 8 ist mit dem Halbleiterchip 5 und der Gehäuseelektrode 7 verbunden. Der Halbleiterchip 5 und der Draht 8 sind mit einem Versiegelungsmaterial 9 innerhalb des Gehäuses 6 versiegelt.
  • Ein erster Halteteil 10 drückt die Gehäuseelektrode 7 auf der oberen Fläche des Gehäuses 6 außerhalb eines Verbindungsteils, wo der Draht 8 an die Gehäuseelektrode 7 gebondet ist, nach unten. Ein zweiter Halteteil 11 drückt die Gehäuseelektrode 7 auf der oberen Fläche des Gehäuses 6 innerhalb des Verbindungsteils nach unten. Der erste Halteteil 10 und der zweite Halteteil 11 bestehen aus dem gleichen Material wie das Gehäuse 6, d.h. Gehäuseharz.
  • Eine Vertiefung 12 ist in einer inneren Ecke auf der oberen Fläche des Gehäuses 6 ausgebildet. Die Gehäuseelektrode 7 ist so gebogen, dass sie in die Vertiefung 12 passt. Der zweite Halteteil 11 ist in der Vertiefung 12 angeordnet. Die obere Fläche des zweiten Halteteils 11 ist bei einer Höhe positioniert, die nicht höher als diejenige der oberen Fläche des Verbindungsteils der Gehäuseelektrode 7 ist.
  • Da der erste Halteteil 10 und der zweite Halteteil 11 beide Enden der Gehäuseelektrode 7 nach unten drücken und die Gehäuseelektrode 7 am Gehäuse 6 fest sichern, können die Drahtbonding-Eigenschaften verbessert werden. Da der zweite Halteteil 11 in der Vertiefung 12 auf der oberen Fläche des Gehäuses 6 angeordnet ist, um die Höhe der oberen Fläche des zweiten Halteteils 11 niedrig zu halten, kann die Höhe des Drahts 8 reduziert werden. Dies mildert die Beschränkungen der Dicke der Halbleitervorrichtung ab und ermöglicht eine Größenreduzierung und ermöglicht auch eine Reduzierung von Gewicht und Kosten.
  • Ausführungsform 2
  • 3 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 2 der vorliegenden Erfindung veranschaulicht. Die Vertiefung 12 ist von der inneren Endfläche des Gehäuses 6 nach außen beabstandet. Auf diese Weise kann eine gewisse Länge einer Kriechstrecke zwischen dem Halbleiterchip 5 und der Gehäuseelektrode 7 gewährleistet werden. Sonstige Strukturen und Effekte sind die Gleichen wie jene der Ausführungsform 1.
  • Ausführungsform 3
  • 4 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 3 der vorliegenden Erfindung veranschaulicht. Ein Durchgangsloch 13 ist in einem gebogenen Teil der Gehäuseelektrode 7 ausgebildet. Dies erlaubt, dass das Gehäuseharz durch das Durchgangsloch 13 zum zweiten Halteteil 11 strömt, wenn der zweite Halteteil 11 mit dem Gehäuseharz gebildet wird. Sonstige Strukturen und Effekte sind die Gleichen wie jene der Ausführungsform 2. Während das Durchgangsloch 13 hier der Konfiguration der Ausführungsform 2 hinzugefügt ist, kann das Durchgangsloch 13 der Konfiguration der Ausführungsform 1 hinzugefügt werden.
  • Ausführungsform 4
  • 5 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 4 der vorliegenden Erfindung veranschaulicht. In dieser Ausführungsform ist die Gehäuseelektrode 7 geschliffen, um eine Vertiefung 14 in der oberen Fläche der Gehäuseelektrode 7 auszubilden. Der zweite Halteteil 11 ist in der Vertiefung 14 angeordnet. Auf diese Weise können die gleichen Effekte wie jene der Ausführungsform 1 erreicht werden. Verglichen mit dem Biegeprozess in Ausführungsform 1 kann ferner die Verarbeitungsgenauigkeit der Gehäuseelektrode 7 erhöht werden.
  • Ausführungsform 5
  • 6 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 5 der vorliegenden Erfindung veranschaulicht. 7 ist eine Draufsicht, die eine Gehäuseelektrode gemäß der Ausführungsform 5 der vorliegenden Erfindung veranschaulicht. Die Vertiefung 14 ist ein Durchgangsloch, das nach unten in der Breite stufenartig reduziert ist. Der zweite Halteteil 11 muss nur in der Vertiefung 14 jeder Gehäuseelektrode 7 platziert werden und muss nicht zwischen benachbarten Gehäuseelektroden 7 vorgesehen sein. Somit kann die für den zweiten Halteteil 11 verwendete Menge an Harz reduziert werden. Sonstige Strukturen und Effekte sind die Gleichen wie jene der Ausführungsform 2.
  • Ausführungsform 6
  • 8 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 6 der vorliegenden Erfindung veranschaulicht. 9 ist eine Draufsicht, die eine Gehäuseelektrode gemäß der Ausführungsform 6 der vorliegenden Erfindung veranschaulicht. Die Vertiefung 14 ist ein Durchgangsloch mit einer trapezförmigen Querschnittsform. Folglich ist die Bearbeitung einfach. Sonstige Strukturen und Effekte sind die Gleichen wie jene der Ausführungsform 5.
  • Ausführungsform 7
  • 10 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß Ausführungsform 7 der vorliegenden Erfindung veranschaulicht. 11 ist eine Draufsicht und eine Querschnittsansicht, die eine Gehäuseelektrode gemäß der Ausführungsform 7 der vorliegenden Erfindung veranschaulichen. Die Gehäuseelektrode 7 weist einen Querschnitt in H-Form mit Vertiefungen 15 in den Seitenflächen auf. Wird das Gehäuseharz in die Vertiefungen 15 gefüllt, wird die Gehäuseelektrode 7 am Gehäuse 6 fixiert. Da die Gehäuseelektrode 7 auf diese Weise fest am Gehäuse 6 fixiert ist, können die Drahtbonding-Eigenschaften verbessert werden. Da der zweite Halteteil 11 nicht auf der Gehäuseelektrode 7 vorgesehen werden muss, kann auch die Höhe des Drahts 8 reduziert werden.
  • Ausführungsform 8
  • 12 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 8 der vorliegenden Erfindung veranschaulicht. 13 ist eine Querschnittsansicht, die einen zweiten Halteteil gemäß der Ausführungsform 8 der vorliegenden Erfindung in einem größeren Maßstab veranschaulicht. Wie bei der Ausführungsform 1 drücken der erste Halteteil 10 und der zweite Halteteil 11 beide Enden der Gehäuseelektrode 7 nach unten, um die Gehäuseelektrode 7 fest am Gehäuse 6 zu befestigen, so dass die Drahtbonding-Eigenschaften verbessert werden können.
  • In dieser Ausführungsform ist der zweite Halteteil 11 entlang dem Draht 8 angeschrägt. Der zweite Halteteil 11 ist in eine angeschrägte Form geschliffen, um so dem Draht 8 auszuweichen, wodurch eine gewisse Distanz zwischen dem zweiten Halteteil 11 und dem Draht 8 gewährleistet ist. Dies erlaubt, dass die Höhe des Drahts 8 ohne Ändern der Struktur der Gehäuseelektrode 7 reduziert wird.
  • Ausführungsform 9
  • 14 ist eine Querschnittsansicht, die eine Halbleitervorrichtung gemäß einer Ausführungsform 9 der vorliegenden Erfindung veranschaulicht. 15 ist eine Draufsicht, die eine Gehäuseelektrode gemäß der Ausführungsform 9 der vorliegenden Erfindung veranschaulicht. Wie bei der Ausführungsform 1 drücken der erste Halteteil 10 und der zweite Halteteil 11 beide Enden der Gehäuseelektrode 7 nach unten, um die Gehäuseelektrode 7 fest am Gehäuse 6 zu befestigen, so dass die Drahtbonding-Eigenschaften verbessert werden können.
  • Der zweite Halteteil 11 wird, wenn er aus dem gleichen Harzmaterial wie demjenigen des Gehäuses 6 gebildet wird, so dass er sich über die Elektroden erstreckt, am Ende eine große Höhe aufweisen. In dieser Ausführungsform wird daher der zweite Halteteil 11 durch Auftragung eines Klebstoffs ausgebildet. Dies erlaubt, dass die Höhe des zweiten Halteteils 11 reduziert wird, ohne die Struktur der Gehäuseelektrode 7 zu ändern.
  • Der Halbleiterchip 5 ist ein MOSFET, eine SBD, ein IGBT, eine PN-Diode oder dergleichen. Der Halbleiterchip 5 ist nicht auf einen aus Silizium gebildeten Halbleiterchip beschränkt, sondern kann stattdessen aus einem Halbleiter mit breiter Bandlücke geschaffen sein, der eine breitere Bandlücke als diejenige von Silizium aufweist. Der Halbleiter mit breiter Bandlücke ist zum Beispiel ein Siliziumcarbid, ein Material auf Galliumnitrid-Basis oder Diamant. Ein Halbleiterchip 5, der aus solch einem Halbleiter mit breiter Bandlücke gebildet ist, weist eine hohe Spannungsfestigkeit und eine hohe zulässige Stromdichte auf und kann somit miniaturisiert werden. Die Verwendung solch eines miniaturisierten Halbleiterchips 5 ermöglicht die Miniaturisierung und hohe Integration der Halbleitervorrichtung, in der der Halbleiterchip 5 integriert ist. Da der Halbleiterchip 5 eine hohe Wärmebeständigkeit aufweist, kann überdies eine Abstrahllamelle eines Kühlkörpers miniaturisiert werden, und ein wassergekühlter Teil kann luftgekühlt werden, was zu einer weiteren Miniaturisierung der Halbleitervorrichtung führt. Da der Halbleiterchip 5 einen geringen Leistungsverlust und eine hohe Effizienz aufweist, kann ferner eine hocheffiziente Halbleitervorrichtung erzielt werden.
  • Bezugszeichenliste
  • 5 Halbleiterchip; 6 Gehäuse; 7 Gehäuseelektrode; 8 Draht; 10 erster Halteteil; 11 zweiter Halteteil; 12, 14, 15 Vertiefung; 13 Durchgangsloch
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009021286 [0002]
    • JP 2009130007 [0002]

Claims (11)

  1. Halbleitervorrichtung, umfassend: einen Halbleiterchip; ein Gehäuse, das den Halbleiterchip umgibt; eine Gehäuseelektrode, die an einer oberen Fläche des Gehäuses angebracht ist; einen Draht, der mit dem Halbleiterchip und der Gehäuseelektrode verbunden ist; einen ersten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses außerhalb eines Verbindungsteils, wo der Draht an die Gehäuseelektrode gebondet ist, nach unten drückt; und einen zweiten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses innerhalb des Verbindungsteils nach unten drückt, wobei eine Vertiefung auf der oberen Fläche des Gehäuses ausgebildet ist, die Gehäuseelektrode so gebogen ist, dass sie in die Vertiefung passt, und der zweite Halteteil in der Vertiefung angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die Vertiefung von einer inneren Endfläche des Gehäuses beabstandet ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Durchgangsloch in einem gebogenen Teil der Gehäuseelektrode ausgebildet ist.
  4. Halbleitervorrichtung, umfassend: einen Halbleiterchip; ein Gehäuse, das den Halbleiterchip umgibt; eine Gehäuseelektrode, die an einer oberen Fläche des Gehäuses angebracht ist; einen Draht, der mit dem Halbleiterchip und der Gehäuseelektrode verbunden ist; einen ersten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses außerhalb eines Verbindungsteils, wo der Draht an die Gehäuseelektrode gebondet ist, nach unten drückt; und einen zweiten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses innerhalb des Verbindungsteils nach unten drückt, wobei eine Vertiefung auf der oberen Fläche des Gehäuses ausgebildet ist, und der zweite Halteteil in der Vertiefung angeordnet ist.
  5. Halbleitervorrichtung nach Anspruch 4, wobei die Vertiefung ein Durchgangsloch ist, das nach unten in der Breite reduziert ist.
  6. Halbleitervorrichtung nach Anspruch 5, wobei die Vertiefung ein Durchgangsloch ist, das eine trapezförmige Querschnittsform aufweist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei eine obere Fläche des zweiten Halteteils bei einer Höhe positioniert ist, die nicht höher als eine Höhe einer oberen Fläche des Verbindungsteils der Gehäuseelektrode ist.
  8. Halbleitervorrichtung, umfassend: einen Halbleiterchip; ein Gehäuse, das den Halbleiterchip umgibt; eine Gehäuseelektrode, die an einer oberen Fläche des Gehäuses angebracht ist; und einen Draht, der mit dem Halbleiterchip und der Gehäuseelektrode verbunden ist, wobei auf einer Seitenfläche der Gehäuseelektrode eine Vertiefung ausgebildet ist und die Gehäuseelektrode mit einem in die Vertiefung gefüllten Gehäuseharz am Gehäuse fixiert ist.
  9. Halbleitervorrichtung, umfassend: einen Halbleiterchip; ein Gehäuse, das den Halbleiterchip umgibt; eine Gehäuseelektrode, die an einer oberen Fläche des Gehäuses angebracht ist; einen Draht, der mit dem Halbleiterchip und der Gehäuseelektrode verbunden ist; einen ersten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses außerhalb eines Verbindungsteils, wo der Draht an die Gehäuseelektrode gebondet ist, nach unten drückt; und einen zweiten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses innerhalb des Verbindungsteils nach unten drückt, wobei der zweite Halteteil entlang dem Draht angeschrägt ist.
  10. Halbleitervorrichtung, umfassend: einen Halbleiterchip; ein Gehäuse, das den Halbleiterchip umgibt; eine Gehäuseelektrode, die an einer oberen Fläche des Gehäuses angebracht ist; einen Draht, der mit dem Halbleiterchip und der Gehäuseelektrode verbunden ist; einen ersten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses außerhalb eines Verbindungsteils, wo der Draht an die Gehäuseelektrode gebondet ist, nach unten drückt; und einen zweiten Halteteil, der die Gehäuseelektrode auf der oberen Fläche des Gehäuses innerhalb des Verbindungsteils nach unten drückt, wobei der zweite Halteteil ein Klebstoff ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei der Halbleiterchip aus einem Halbleiter mit breiter Bandlücke besteht.
DE112016007473.5T 2016-11-25 2016-11-25 Halbleitervorrichtung Pending DE112016007473T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/085007 WO2018096656A1 (ja) 2016-11-25 2016-11-25 半導体装置

Publications (1)

Publication Number Publication Date
DE112016007473T5 true DE112016007473T5 (de) 2019-08-14

Family

ID=62195810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007473.5T Pending DE112016007473T5 (de) 2016-11-25 2016-11-25 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10763183B2 (de)
JP (1) JP6702431B2 (de)
CN (1) CN110024118A (de)
DE (1) DE112016007473T5 (de)
WO (1) WO2018096656A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7005469B2 (ja) 2018-11-07 2022-02-04 三菱電機株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021286A (ja) 2007-07-10 2009-01-29 Mitsubishi Electric Corp 電力用半導体装置
JP2009130007A (ja) 2007-11-21 2009-06-11 Mitsubishi Electric Corp 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS611042A (ja) * 1984-06-13 1986-01-07 Toshiba Corp 半導体装置
DE19522172C1 (de) * 1995-06-19 1996-11-21 Siemens Ag Leistungs-Halbleitermodul mit Anschlußstiften
JP3168901B2 (ja) * 1996-02-22 2001-05-21 株式会社日立製作所 パワー半導体モジュール
JPH1197611A (ja) * 1997-09-22 1999-04-09 Tokin Corp 半導体装置用リードフレーム
JP3347059B2 (ja) * 1998-05-13 2002-11-20 日本インター株式会社 複合半導体装置
JP4007143B2 (ja) * 2002-10-09 2007-11-14 日産自動車株式会社 電子部品、電子部品の製造方法及び製造装置
JP4884830B2 (ja) * 2006-05-11 2012-02-29 三菱電機株式会社 半導体装置
JP5481111B2 (ja) * 2009-07-02 2014-04-23 新電元工業株式会社 半導体装置
JP2012204667A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置
JP5948881B2 (ja) 2012-01-16 2016-07-06 大日本印刷株式会社 半導体装置用リードフレーム
JP6041053B2 (ja) 2013-06-10 2016-12-07 富士電機株式会社 半導体装置及びその製造方法
WO2015152373A1 (ja) * 2014-04-03 2015-10-08 三菱電機株式会社 半導体装置
JP6413709B2 (ja) 2014-12-02 2018-10-31 富士電機株式会社 半導体装置およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021286A (ja) 2007-07-10 2009-01-29 Mitsubishi Electric Corp 電力用半導体装置
JP2009130007A (ja) 2007-11-21 2009-06-11 Mitsubishi Electric Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN110024118A (zh) 2019-07-16
JPWO2018096656A1 (ja) 2019-04-11
US20190318971A1 (en) 2019-10-17
JP6702431B2 (ja) 2020-06-03
WO2018096656A1 (ja) 2018-05-31
US10763183B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
DE112015002348T5 (de) Halbleitervorrichtung für elektrische Energie
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE102012224355A1 (de) Leistungsmodul
DE102016208034B4 (de) Halbleiterbauelement
DE112018001784T5 (de) Stromerfassungswiderstand
DE112006000568T5 (de) Leistungshalbleiterbaugruppe
DE102017218138A1 (de) Vorrichtung mit Substrat mit leitfähigen Säulen
DE112016005807T5 (de) Halbleitereinheit und Verfahren zur Herstellung derselben
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE102021129498A1 (de) Vergossenes halbleiter-package mit zwei integrierten wärmeverteilern
DE112016007464T5 (de) Halbleitervorrichtung
DE102015223300B4 (de) Halbleitervorrichtung
DE102014217266B4 (de) Halbleitervorrichtung
DE112016007473T5 (de) Halbleitervorrichtung
DE102019201158A1 (de) Halbleiterbaugruppe
DE112020002845T5 (de) Halbleitervorrichtung
DE102020122125A1 (de) Halbleitermodul
DE112016007096T5 (de) Halbleitervorrichtung
DE112018006776T5 (de) Halbleitervorrichtung
DE102015215132B4 (de) Halbleitervorrichtung
DE112018005048T5 (de) Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist
DE102015209977A1 (de) Halbleitervorrichtung
DE102007027901A1 (de) Leistungselektronikmodul
DE112021002959T5 (de) Montagestruktur für halbleitermodule
DE102011088442A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication