DE112014004770B4 - Hochspannungs-Leistungs-Chipmodul - Google Patents

Hochspannungs-Leistungs-Chipmodul Download PDF

Info

Publication number
DE112014004770B4
DE112014004770B4 DE112014004770.8T DE112014004770T DE112014004770B4 DE 112014004770 B4 DE112014004770 B4 DE 112014004770B4 DE 112014004770 T DE112014004770 T DE 112014004770T DE 112014004770 B4 DE112014004770 B4 DE 112014004770B4
Authority
DE
Germany
Prior art keywords
power
power module
power semiconductor
chip
corona
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112014004770.8T
Other languages
English (en)
Other versions
DE112014004770T5 (de
Inventor
Brandon PASSMORE
Eric Cole
Brice Mcpherson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of DE112014004770T5 publication Critical patent/DE112014004770T5/de
Application granted granted Critical
Publication of DE112014004770B4 publication Critical patent/DE112014004770B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H05K7/1427—Housings
    • H05K7/1432—Housings specially adapted for power drive units or power converters
    • H05K7/14339—Housings specially adapted for power drive units or power converters specially adapted for high voltage operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Leistungsmodul (100), das umfasst:eine Grundplatte (200);Seitenwände (300);ein Leistungssubstrat (400), das innerhalb der Seitenwände montiert ist;eine gedruckte Schaltung bzw. Leiterplatte (600) aufweisend eine Vielzahl von elektrischen Steckern (700); undwenigstens einen Leistungs-Halbleiter-Chip (500), der unter Druck zwischen dem Leistungssubstrat und der gedruckten Schaltung gehalten ist und mit diesen beiden elektrisch in Kontakt steht, so dass der wenigstens eine Leistungs-Halbleiter-Chip (500) direkt auf dem Leistungssubstrat (400) ist und die gedruckte Schaltung bzw. Leiterplatte (600) direkt auf dem wenigstens einen Leistungs-Halbleiter-Chip (500) ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf Verbesserungen bei Hochspannungs-Leistungsmodulen. Insbesondere bezieht sich die Erfindung auf Verbesserungen, die für die Schaffung eines Moduls mit niedriger Bauhöhe bzw. niedrigem Profil mit niedrigen parasitären Verlusten, Hochspannungsfähigkeit und Betrieb bei hohen Temperaturen besonders geeignet sind.
  • STAND DER TECHNIK
  • Wie der Fachmann auf dem Gebiet würdigen wird, sind Leistungsmodule in verschiedenen Formen bekannt. Leistungsmodule oder Leistungsbaugruppen sind in verschiedenen Formen bekannt. Patente enthalten das Patent der Vereinigten Staaten US 7 687 903 B2 , erteilt am 30. März 2010 an Son u. a., mit dem Titel Power module and method of fabricating the same; das Patent der Vereinigten Staaten US 7 786 486 B2 , erteilt am 31. August 2010 an Casey u. a., mit dem Titel Double-sided package for power module; das Patent der Vereinigten Staaten US 8 018 056 B2 , erteilt am 13. September 2011 an Hauenstein, mit dem Titel Package for high power density devices; das Patent der Vereinigten Staaten US 8 368 210 B2 , erteilt am 5. Februar 2013 an Hauenstein, mit dem Titel Wafer scale package for high power devices; das Patent der Vereinigten Staaten US 6 307 755 B1 , erteilt am 23. Oktober 2001 an Williams, mit dem Titel Surface mount semiconductor package, dieleadframe combination and leadframe therefore and method of mounting leadframes to surfaces of semiconductor die. Zusätzliche Artikel enthalten: R. K. Ulrich und W. D. Brown, „Advanced Electronic Packaging“, New Jersey: John Wiley & Sons, Inc., 2006, S. 203; und Shengnan Li, „Packaging Design of IGBT Power Module Using Novel Switching Cells“, Dissertationsschrift, University of Tennessee, 2011, http://trace.tennessee.edu/utk_graddiss/1205. Jede/s dieser Patente und Veröffentlichungen ist hier in seiner/ihrer Gesamtheit durch Literaturhinweis eingefügt.
  • US 2005 / 0 174 744 A1 beschreibt einen elastisch-plastischen Sockel für eine Landgitteranordnung (Land Grid Array, LGA) oder eine Kugelgitteranordnung (Ball Grid Array, BGA). Ein Untersystem für integrierte Schaltungen mit Land-/Kugelgitteranordnung (L/BGA) umfasst eine Trägerplatte, eine gedruckte Leiterplatte (PCB), einen L/BGA-Sockel, der auf der PCB oder in direktem Kontakt mit den PCB-Flächen montiert ist, ein Land- oder Kugelgitteranordnungs-Gehäuse, das mit dem L/BGA-Sockel ausgerichtet ist, einen Rahmen, der den L/BGA-Sockel und das Gehäuse umgibt, und eine Wärmesenke oder eine Wärmeübertragungsvorrichtung, die über dem Gehäuse und dem Rahmen angeordnet ist, wobei die Leiterplatte unter Verwendung von mehreren Schrauben oder Befestigungselementen sandwichartig zwischen der Trägerplatte und dem Rahmen angeordnet ist und wobei der Rahmen dem Untersystem eine erhöhte Steifigkeit verleiht, und wobei das Untersystem mit Schrauben oder Befestigungselementen durch die Wärmesenke oder die Wärmeübertragungsvorrichtung, den Rahmen, die Leiterplatte und die Trägerplatte befestigt ist, so dass die Oberseite des IC-Gehäuses in engem Kontakt mit der Unterseite der Wärmesenke steht.
  • US 2011 / 0 193 491 A1 offenbart eine kompakte Treibervorrichtung zur Ansteuerung einer LED-Beleuchtungsvorrichtung. Die Treibervorrichtung umfasst ein Substrat, einen Leistungskondensator, der einen LED-Treiberstrom zur Ansteuerung der LED-Beleuchtungsvorrichtung liefert, und einen Leistungswiderstand. Der Leistungskondensator und der Leistungswiderstand sind an dem Substrat befestigt und lötfrei miteinander verbunden.
  • Aus diesen früheren Entgegenhaltungen ist zu sehen, dass diese Patente des Standes der Technik in Bezug auf ihre Lehre und Nutzung sehr beschränkt sind und dass ein verbessertes Leistungsmodul notwendig ist, um diese Beschränkungen zu überwinden.
  • OFFENBARUNG DER ERFINDUNG
  • Die vorliegende Erfindung ist auf ein verbessertes Leistungsmodul zur Verwendung unter Hochspannungs-Hochtemperatur-Betriebsfällen bzw. Operationen gerichtet. In Übereinstimmung mit einer beispielhaften Ausführungsform der vorliegenden Erfindung wird ein Leistungs-Chipmodul unter Verwendung einer Grundplatte, die Seitenwände stützt, die eine innere Kammer bzw. ein Innenfach bilden, geschaffen. Ein Leistungssubstrat ist mit Gewindeeinsätzen, die an dem Leistungssubstrat befestigt sind, in dem Innenfach montiert und über dem Leistungssubstrat ist eine gedruckte Schaltung bzw. Leiterplatte positioniert und unter Verwendung der Gewindeeinsätze an das Leistungssubstrat geschraubt. Ein oder mehrere Hochspannungs-Leistungs-Chips sind an die gedruckte Schaltung montiert und sind dann unter Druck zwischen dem Leistungssubstrat und der gedruckten Schaltung gehalten, so dass elektrische Kontakte auf der Oberseite und auf der Unterseite des Leistungs-Chips entweder mit dem Leistungssubstrat oder mit der gedruckten Schaltung bzw. Leiterplatte einen elektrischen Kontakt herstellen. Von der gedruckten Schaltung bzw. Leiterplatte verlaufen Messerstecker bzw. Flachsteckverbinder durch Messeröffnungen bzw. Flachstecköffnungen in einem Deckel nach oben. Der Deckel enthält Corona-Extender bzw. Koronaringe, die um die Flachstecköffnungen positioniert sind, um Hochspannungsanwendungen zu ermöglichen, während die Baugruppe klein und leicht gehalten wird. Die Seitenwand weist einen Umriss auf, der ebenfalls einen oder mehrere Corona-Extender bzw. Koronaringe enthält. Diese und weitere Aufgaben und Vorteile der vorliegenden Erfindung zusammen mit ihren zugehörigen Merkmalen der Neuheit gehen bei Durchsicht der folgenden ausführlichen Beschreibung der Erfindung hervor oder werden aus ihr ersichtlich.
  • Figurenliste
  • In den folgenden Zeichnungen, die einen Bestandteil der Patentschrift bilden und die in Verbindung damit zu betrachten sind und in denen nach Möglichkeit überall gleiche Bezugszeichen genutzt worden sind, um gleiche Teile zu bezeichnen, zeigt in den verschiedenen Ansichten:
    • 1a eine Explosionsdarstellung des diskreten 15-kV-Hochspannungs-Leistungs-Chipmoduls 100, 102.
    • 1b eine Darstellung im vollständig zusammengesetzten und montierten Zustand des diskreten Leistungs-Chipmoduls 100, 102.
    • 2a die maximale Sperrschichttemperatur bzw. Chip-Übergangstemperatur als Funktion der Verlustleistung.
    • 2b das simulierte Temperaturprofil für eine Verlustleistung von 250 W.
    • 3 ein CAD-Modell der Vorgehensweise der herkömmlichen Hochspannungs-Aufbautechnik und der Vorgehensweise der vorliegenden Erfindung.
    • 4a die thermisch-mechanische Belastung, die für eine herkömmliche Chip-Befestigung 310 3a an dem Hochspannungs-Leistungs-Chip bei 200 °C erzeugt wird.
    • 4b die thermisch-mechanische Belastung, die für einen Chip-Druckkontakt 312 bei 200 °C an dem Hochspannungs-Leistungs-Chip erzeugt wird.
    • 5 die Gate- und die Leistungsschleifen-Induktivität für die herkömmliche Baugruppe und für die Siliciumcarbid-Baugruppe als Funktion der Frequenz bis zu 1 MHz.
    • 6 den Gate- und den Leistungsschleifenwiderstand für die herkömmliche Baugruppe und für die Siliciumcarbid-Baugruppe als Funktion der Frequenz bis zu 1 MHz.
    • 7 die Feldlinien- bzw. Stromkraftlinienpfade bei 1 kHz für den herkömmlichen Hochspannungs-Baugruppenentwurf und für den niederparasitären Hochspannungs-Baugruppenentwurf der Erfindung.
    • 8 den Leckstrom als Funktion der Vorwärtsblockierspannung bis zu 3 kV für den bloßen Chip und nach Befestigung des Chips und Unterfüllung.
    • 9 den Vorwärts-Gate-Strom über den oberen pnÜbergang des Thyristors.
    • 10 eine Explosions-CAD-Darstellung und eine CAD-Darstellung des Hochspannungs-SiC-Mehrchip-Leistungsmoduls 102 in zusammengesetztem Zustand.
    • 11 einen Größenvergleich des Entwurfs des Hochspannungs-Halbbrücken-SiC-Mehrchip-Leistungsmoduls 102 für >15 kV der Erfindung im Vergleich zu einem kommerziellen 6,5-kV-Si-IGBT-Einzelschalter-Mehrchip-Leistungsmodul 102.
    • 12 ein Hochspannungs-SiC-Mehrchip-Leistungsmodul 102, das auf einer Metallplatte montiert ist, die eine Wärmesenke emuliert.
    • 13 ein vergrößertes Bild des Maschennetzmodells des Mehrchip-Leistungsmoduls 102, das für jede der Komponenten und Schichten ein hochwertiges Maschennetz zeigt.
    • 14 ein modelliertes Temperaturprofil des Mehrchip-Leistungsmoduls 102, wenn an den gesamten Chip gleichmäßig eine Verlustleistung von 200 W angelegt wird, und einen Graphen der maximalen Chip-Übergangstemperatur bzw. der maximalen Sperrschichttemperatur des Chips als Funktion der Gesamtverlustleistung pro Halbbrückenschalterposition.
  • OFFENBARUNG DER ERFINDUNG
  • Die 1 bis 14 zeigen die Leistungsmodule 100, 102 und die Testergebnisse von diesen Modulen. 1 zeigt eine Explosionsdarstellung des diskreten Hochspannungs-Leistungs-Chipmoduls 100 mit niedrigem parasitärem Verlust oder des Entwurfs der diskreten Baugruppe 100, wobei sie die Hauptkomponenten der Baugruppe 100 hervorhebt, die eine Grundplatte 200, Seitenwände 300, ein Leistungssubstrat 400, Gewindeeinsätze 450, einen Hochspannungs-Leistungs-Chip 500, eine gedruckte Schaltung bzw. Leiterplatte 600, die Schraubenöffnungen 602 definiert, Druckkraftschrauben 452, Flachsteckverbinder bzw. Messerstecker 700 und den Deckel 800 enthält.
  • Als Material der Grundplatte 200 wurde Kupfer gewählt. Kupfer weist eine hohe Wärmeleitfähigkeit auf, wobei die Durchbiegung kein großes Problem war, da die Grundplatte 200 und das Leistungssubstrat 400 beide verhältnismäßig klein sind.
  • Um die Komponenten einzuschließen, wurde eine einteilige Hochtemperaturseitenwand 300 verwendet. Die Seitenwand 300 enthält einen Corona-Extender bzw. Koronaring 302 und stellt außerdem einen mechanischen Schutz des Leistungs-Chips 500 bereit. Der Corona-Extender und das Seitenwandmaterial stellen eine elektrische Isolation der externen Flachsteckverbinder bzw. Messerstecker 700 des Leistungssubstrats 400 und der Grundplatte 200 bereit.
  • Um die Grundplatte 200 von dem Leistungs-Chip 500 elektrisch zu isolieren, wurde an der Grundplatte unter Verwendung von Lötmittel Pb95Sn5 Direkt-Bond-Kupfer befestigt, das 12 mil Cu / 40 mil AlN / 12 mil Cu umfasste. Gleichzeitig wurden Gewindeeinsätze an das Direkt-Bond-Kupfer gelötet, um zu ermöglichen, dass der Chip 500 an der gedruckten Schaltung bzw. Leiterplatte 600 befestigt wird, damit er mit dem Direkt-Bond-Kupfer mechanisch und elektrisch verbunden ist. Der Hauptzweck der gedruckten Schaltung bzw. Leiterplatte 600 war, die Gate- und die Anoden/Source-Verdrahtungen zu den Flachsteckverbindern bzw. Messersteckern 700 zu führen. Dies wurde unter Verwendung eines Leistungs-Flip-Chip-Befestigungsverfahrens auf der Unterseite der Platine, gefolgt von einem Unterfüllen, das die Oberseitenverbindungen des Chips 500 von den Unterseitenverbindungen isolierte, erzielt. Als Au-ßenverbindungsverfahren wurden Flachsteckverbinder bzw. Messerstecker 700 gewählt, die direkt auf eine Leiterplatten-Gate-Treiber-Platine gelötet werden können, mit Oberflächenmontage-Messerstecker-Buchsenverbindern verbunden werden können oder mit einer externen Verteilerschiene verbunden werden können. Für diskrete Baugruppen sind Flachsteck- bzw. Messer- und Stiftverbinder üblich. Da Mehrchip-Leistungsmodule 102 üblicherweise Schraubverbindungen verwenden, verwendet das unten diskutierte fertige Hochspannungs-Mehrchip-Leistungsmodul 102 aber Au-ßenschraubverbindungen für die Verteilerschiene. Schließlich wurde ein Hochtemperaturkunststoffdeckel 800 zum elektrischen Isolieren der Flachsteckverbinder entworfen.
  • Wie in 1a und 1b gezeigt ist, wurden Corona-Extender 850 in den Deckel 800 eingebaut und um die Flachstecköffnungen 852 entworfen, die durch den Deckel 800 hindurch geformt wurden, um geeignete Kriechstrecken und Sicherheitsabstände für den 15-kV-Betrieb zu ermöglichen. Die Corona-Extender sind als Koronaringe gezeigt. Zu diesem Zweck hat die Erfindung UL-Kriechstrecken und UL-Sicherheitsabstände als Richtlinie verwendet, um die Hochspannungsanforderungen der Baugruppe zu erfüllen. In Übereinstimmung mit diesen Normen ist der Luft-Spannungsnennwert des maximalen Sicherheitsabstands auf Meeresspiegel 25,5 kV. Für die Kriechstrecke müssen die Werte extrapoliert werden, da nur Betriebsspannungen von 10 kV und niedriger vorgesehen sind. Dennoch ist der Spannungsnennwert der Baugruppe für einen Verunreinigungsgrad von 1 wegen der Kriechstrecken 15 kV. Für einen Verunreinigungsgrad von 2 ist der Spannungsnennwert der Baugruppe 12 kV. Da für Tests in einer Laborumgebung anfangs ein diskreter Demonstrator entworfen wurde, ist ein Verunreinigungsgrad von 1 ausreichend. Allerdings wurde ein Verunreinigungsgrad von 2 angenommen, als das Mehrchip-Leistungsmodul 102 entworfen wurde. Es ist wichtig hervorzuheben, dass der Verunreinigungsgrad stark sowohl von der Anwendungsumgebung als auch von dem Systementwurf abhängt. Da die meisten Systementwürfe Partikelfilter verwenden, um den Eintritt von Partikeln in ein Elektronikgehäuse zu verringern oder vollständig zu beseitigen, wäre in den meisten Fällen ein Verunreinigungsgrad von 2 ausreichend. Somit ist ein Entwurf für einen Verunreinigungsgrad von 2 mit einem akzeptablen Sicherheitsfaktor für einen spezifischen Spannungsnennwert für den Entwurf des Mehrchip-Leistungsmoduls 102 ausreichend.
  • 2a zeigt die maximale Übergangstemperatur des Chips 500 als Funktion der Verlustleistung und 2b zeigt das simulierte Temperaturprofil für eine Verlustleistung von 250 W. Aus diesem Temperaturmodell war der Übergangs-Gehäuse-Wärmewiderstand annähernd 0,25 °C/W. Um den niedrigen Übergangs-Gehäuse-Wärmewiderstand zu überprüfen und um die maximale Verlustleistung pro Chip 500 unter Verwendung einer passiv gekühlten Wärmesenke zu bestimmen, wurde eine dreidimensionale FEA-Temperaturmodellierung der diskreten Baugruppe unter Verwendung eines Computersimulators ausgeführt. Um das Modell zu vereinfachen und die Rechenzeit zu verringern, wurden unwichtige Merkmale unterdrückt, wobei der Leistungs-Chip 500, das Leistungssubstrat 400 und die Grundplatte 200 verblieben. Um die Rechenzeit weiter zu verringern, wurde an der Grundplatte 200 eine Platte aus Aluminium 75 montiert, um eine Wärmesenke zu repräsentieren. Auf die untere Oberfläche der Aluminiumplatte wurde ein Konvektionskoeffizient von 230 W/m2 · K angewendet. Auf jede der Schichten wurde ein hochwertiges Maschennetz angewendet und die maximale Übergangstemperatur des Chips 500 und die Gehäusetemperatur wurden als Funktion der Verlustleistung von 50-250 W in Inkrementen von 50 W modelliert. Wie in 2a und 2b gezeigt ist, liegt die Übergangstemperatur des Chips 500 für eine Verlustleistung von 200 W unter 200 °C, was eine typische maximale Betriebstemperatur für einen SiC-Leistungs-Chip 500 ist. Diese hohe Verlustleistung ist wegen des niedrigen Übergangs-Gehäuse-Wärmewiderstands von 0,25 °C/W erreichbar, die sich aus der Verwendung von Konfektionierungsmaterialien mit hoher Wärmeleitfähigkeit, gekoppelt mit dem Leistungs-Chip 500 mit verhältnismäßig großer Fläche, ergibt. Dieses Modell verwendet einen 10 kV-Cree-MOSFET, der 8,1 mm × 8,1 mm ist. Zur Referenz sind typische diskrete Baugruppen im TO-Stil 0,60 °C/W - 0,65 °C/W.
  • 3 zeigt die thermisch-mechanische Belastung, die an dem Hochtemperatur-Leistungs-Chip 500 bei 200 °C für eine herkömmliche Chip-Befestigung 310 und für den Chip-Druckkontakt 312 der vorliegenden Erfindungen erzeugt wird. Einer der potentiellen Vorteile der Verwendung eines Chip-Druckkontakts zu dem Leistungssubstrat 400 ist neben der Bearbeitbarkeit die Verringerung der Belastung an dem Chip 500 bei erhöhten Temperaturen. Für eine herkömmliche Chip-Befestigung 310 werden flussmittelfreie Lötmittel 311 wie etwa Au80Sn20 verwendet, um zwischen dem Chip 500 und dem Leistungssubstrat eine Bondung mit verhältnismäßig hoher Wärmeleitfähigkeit und niedrigem Wärmeausdehnungskoeffizienten CTE zu erreichen. Allerdings werden in dem Chip 500 mit herkömmlicher Befestigung bei hohen Temperaturen > 150 °C wegen der CTE-Fehlanpassung zwischen dem Chip 500, dem Leistungssubstrat 400 und der Grundplatte 200 Belastungen erzeugt, die den vorzeitigen Ausfall verursachen können. Ein weiterer großer Nachteil der Verwendung von Au80Sn20 im Vergleich zu anderen Lötmitteln ist die niedrige Dehnbarkeit. Somit ist die Lötmittelauswahl für die Befestigung des Chips 500 für den Hochtemperaturbetrieb von Leistungselektronik in der Industrie ein gut bekanntes Problem.
  • Eine Lösung ist die Verwendung eines Chip-Druckkontakts 312, der sich auf einem kleinen Betrag ununterbrochener Kraft stützt, die auf den Chip 500 ausgeübt wird, um sicherzustellen, dass die Drain- oder Katodenanschlussfläche mit der Leiterbahn 401 des Leistungssubstrats 400 in Kontakt ist. Wie zuvor erwähnt wurde, kann dies dadurch erreicht werden, dass der Chip 500 von unten an eine gedruckte Schaltung bzw. Leiterplatte 600 mit einer hohen Rjc = 0,25 °C/W-Temperatur montiert wird und die Leiterplatte 600 in der Weise an die Baugruppe geschraubt wird, dass die untere Anschlussfläche des Chips 500 mit der Leiterbahn 401 des Leistungssubstrats 400 eng verbunden ist. Um sicherzustellen, dass der Kontakt eine hohe Wärmeleitfähigkeit und elektrische Leitfähigkeit mit dem Leistungssubstrat 400 aufweist, wird ein weiches Löttablettenmaterial wie etwa Pb95Sn5 oder Pb95In5 verwendet.
  • 3 zeigt die thermisch-mechanische Belastung, die an dem Hochspannungs-Leistungs-Chip 500 bei 200 °C für eine herkömmliche Chip-Befestigung 310 und für den Chip-Druckkontakt 312 erzeugt wird. Wie in 3 gezeigt ist, weist der Leistungs-Chip 500 für das herkömmliche Gehäuse im Vergleich zu dem Druckkontaktverfahren einen erheblichen Betrag an Belastung auf. Um diesen Wert für beide Fälle zu quantifizieren, wurde die durchschnittliche Belastung in jedem der Körper des Chips 500 berechnet. Im Gegensatz dazu, die maximale Belastung zu identifizieren, ist die durchschnittliche Belastung stärker repräsentativ für die Belastung, die an dem Chip 500 erzeugt wird. Die maximale Belastung in dem Leistungs-Chip 500 ist in beiden Fällen ähnlich. Allerdings ist die in dem Leistungs-Chip 500 erzeugte Nettobelastung für die Druckbefestigung über den gesamten Chip 500 minimiert. Das ist der Zweck, die durchschnittliche Belastung über den gesamten Chip 500 zu berechnen. Die durchschnittliche Belastung an dem Chip 500 für den herkömmlichen Druckkontakt und für den Druckkontakt des Chips 500 war 88 MPa bzw. 33 MPa. Dies ist annähernd 2,5 × die Belastung in dem Hochspannungs-Leistungs-Chip 500 unter Verwendung der Vorgehensweise einer herkömmlichen Chip-Befestigung 310.
  • 4a zeigt ein CAD-Modell der herkömmlichen Hochspannungs-Konfektionierungs-Vorgehensweise und 4b zeigt die Vorgehensweise der Hochspannungskonfektionierung der vorliegenden Erfindung. Einer der Hauptvorteile dieser Konfektionierungsvorgehensweise war die Verringerung parasitärer Effekte der Baugruppe. Die Verringerung parasitärer Effekte überträgt sich in einen erhöhten Systemwirkungsgrad und in eine verbesserte Zuverlässigkeit. Um die Konfektionierungsvorgehensweise mit niedrigen parasitären Effekten der Erfindung zu quantifizieren und zu analysieren, wurde die diskrete Hochspannungsbaugruppe modelliert und wurden die parasitären Impedanzen extrahiert. Im Vergleich wurde ebenfalls eine diskrete Hochspannungskonfektionierungsvorgehensweise analog zu vorhandenen Hochspannungs-Si-IGBT-Netzteilen modelliert. Die Modelle wurden in Computermodellen entworfen, in denen an jeder der Baugruppen strenge elektromagnetische Simulationen ausgeführt wurden.
  • Wie in 4 gezeigt ist, verlängern herkömmliche Hochspannungs-Konfektionierungsvorgehensweisen die Leistungsleitungen 405 sowie die Gate- und die Erfassungs-Verbindung 406, um die gewünschte Spannungsisolation zu erreichen. Im Gegensatz dazu verwendet die vorliegende Erfindung Hochspannungs-Corona-Extender 850, die in dem Deckel 800 entworfen sind, die mit fortgeschrittenen Materialien mit hoher Spannungsfestigkeit gekoppelt sind, so dass die Höhe dieser Verbindungen minimiert werden kann, was parasitäre Impedanzen weiter verringert. Außerdem ist in 5 eine Stromkraftliniendarstellung der Leistungsschleife für jede der Baugruppen gezeigt. Für die herkömmliche Baugruppe und für die Baugruppe der Erfindung wurde ein Spannungsabfall von 1,6 mV bzw. von 0,5 mV berechnet.
  • In 5 sind die Gate- und die Leistungsschleifen-Induktivität für die herkömmliche Baugruppe und für die Baugruppe der Erfindung als Funktion der Frequenz bis zu 1 MHz gezeigt. Für die Gate-Schleifen-Induktivität und für die Leistungsschleifen-Induktivität ist die herkömmliche Baugruppe im Vergleich zur Baugruppe der Erfindung 1, 5× und 3× größer.
  • In 6 sind der Gate- und der Leistungsschleifenwiderstand für die herkömmliche Baugruppe und für die Baugruppe der Erfindung als Funktion der Frequenz bis 1 MHz gezeigt. Für den Gate-Schleifen-Widerstand und für den Leistungsschleifenwiderstand ist die herkömmliche Baugruppe im Vergleich zu der Baugruppe der Erfindung 4× bzw. 2× größer.
  • Es ist wichtig zu erwähnen, dass diese Simulationen auf dem letzten diskreten Hochspannungsentwurf beruhen. Somit wurden an der diskreten Baugruppe auf der Grundlage dieser Ergebnisse keine iterativen Entwurfsverbesserungen vorgenommen. Dennoch wurden diese Ergebnisse während des Entwurfs des Hochspannungs-SiC-Mehrchip-Leistungsmoduls 102 berücksichtigt.
  • 7 zeigt die Feldlinien- bzw. Stromkraftlinienpfade bei 1 kHz für den herkömmlichen Hochspannungs-Baugruppenentwurf und für den Hochspannungs-Baugruppenentwurf der Erfindung mit niedrigen parasitären Effekten. Feldlinien- bzw. Stromkraftliniendarstellungen der Leistungsschleife zeigen den Spannungsabfall über die Schleife. Zu Veranschaulichungszwecken wurde die Kraftliniendarstellung der diskreten Baugruppe der Erfindung entgegen der Uhrzeigerrichtung um 90 Grad gedreht.
  • 5 zeigt die Gate- und die Leistungsschleifen-Induktivität für die herkömmliche Baugruppe und für die Baugruppe der Erfindung.
  • 6 zeigt den Gate- und den Leistungsschleifenwiderstand für die herkömmliche Baugruppe und für die Baugruppe der Erfindung.
  • Um zu überprüfen, dass die Befestigung des Leistungs-Flip-Chips 500 mit jeder der Anschlussflächen elektrisch verbunden ist und die Vorrichtung während des Befestigungsprozesses nicht beschädigt, wurden die Vorwärts-Blockierspannungs-Kennlinien sowie der Vorwärts-Gate-Strom für drei Proben gemessen. Bevor der Leistungs-Chip 500 an der gedruckten Schaltung bzw. Leiterplatte befestigt wurde, wurde der bloße Chip 500 untersucht, um irgendeine Änderung der Blockierspannungs- oder Vorwärtsstromeigenschaften zu analysieren. Es wurden 5 kV/40 A-Thyristoren von GeneSiC beschafft und zum Überprüfen des Befestigungsprozesses verwendet.
  • 8 zeigt den Leckstrom als Funktion der Vorwärtsblockierspannung bis zu 3 kV. Alle drei Proben weisen zwischen dem bloßen Chip 500 und den verarbeiteten Vorrichtungen sehr ähnliche Leckströme auf. Wegen des niedrigen Leckstroms der Probe 1 ist es schwierig, den Unterschied zwischen den zwei Kurven aus der Skale des Graphen zu überprüfen. Dennoch liegen die Leckströme der Probe 1 innerhalb von 2 nA voneinander. Gegenwärtig sind 3 kV die maximale Spannung des Kennlinienschreibers Agilent 1505A. Um eine höhere Vorspannung anzulegen, wurde eine externe Hochspannungs-Leistungsversorgung verwendet, um die Blockierspannung bis zu 5 kV für jede der Proben zu bestätigen.
  • Die nächste Messung diente zur Überprüfung, dass die Gate-Anschlussfläche des Chips 500 mit der Gate-Leiterbahn auf der gedruckten Schaltung bzw. Leiterplatte 600 verbunden war. Der Vorwärts-Gate-Strom des oberen pnÜbergangs des Thyristors wurde als Funktion der Gate-Spannung gemessen, bevor und nachdem der Chip 500 wie in 3 gezeigt auf der gedruckten Schaltung bzw. Leiterplatte 600 befestigt und unterfüllt wurde. Erwartungsgemäß ist der Gate-Strom wegen der Verringerung des Kontaktwiderstands an dem Chip 500 zu der Leiterplattengrenzfläche nach dem Befestigen und Unterfüllen des Chips 500 geringfügig höher. Wenn der bloße Chip 500 gemessen wurde, wurden Stromsonden verwendet, um mit den Anodenanschlussflächen einen Kontakt herzustellen, was den Kontaktwiderstand wegen der begrenzten Kontaktfläche geringfügig erhöht. Auf jeden Fall veranschaulichen alle Proben eine gute Verbindung zwischen dem Chip 500 und der gedruckten Schaltung bzw. Leiterplatte 600.
  • 8 zeigt den Leckstrom als Funktion der Vorwärtsblockierspannung für der bloße Chip und nach dem Befestigen und Unterfüllen des Dies.
  • 9 zeigt den Vorwärts-Gate-Strom über den oberen pnÜbergang des Thyristors.
  • In die Baugruppe wurde eine mechanische Leiterplatte 600 ohne Chip, die aber Flachsteckverbinder bzw. Messerstecker 700 enthielt, gefolgt von dem Deckel 800, eingefügt und es wurden die Hochspannungskennlinien als Funktion der Temperatur getestet. Als ein erster Versuch wurde eine Silikondichtung verwendet, wobei auf die Grenzflächen Silikonfett aufgetragen wurde, um das Leistungssubstrat 400 von der Oberseite der gedruckten Schaltung bzw. Leiterplatte 600 und von den Flachsteckverbindern 700 elektrisch zu isolieren. Über die Katode/den Drain und die Anode/die Source wurde eine Vorspannung angelegt und als Funktion der Temperatur bei 25 °C, 50 °C, 100 °C, 150 °C und 200 °C von 0 kV bis 15 kV überstrichen. Bei 150 °C wurde eine maximale Blockierspannung von 15 kV erreicht. Die Baugruppe wurde bei 200 °C getestet und unterhalb von 5 kV begannen die Passivierungsmaterialen auszufallen. Es ist wichtig anzumerken, dass das Silikonfett, das verwendet wurde, kein Hochtemperaturfett war und folglich nur für bis zu 200 °C ausgelegt war. Somit könnte für künftige Experimente ein Fett für höhere Temperatur mit einer stabilen Spannungsfestigkeit über die Temperatur verwendet werden, um die Blockierspannung auf höhere Temperaturen zu erweitern. Außerdem können Leiterbahnen und Verbinder im Vergleich zu der diskreten Baugruppe wegen des größeren Platzbedarfs erheblich auseinandergezogen werden, wenn die Konfektionierungsvorgehensweise in das hier diskutierte Mehrchip-Modul 102 integriert wird. Somit werden Hochspannungsentwurfsanforderungen eine geringere Herausforderung.
  • In der Baugruppe wurde ein Silikongel verteilt, um die Silikondichtung und das Silikonfett als Passivierungsmaterial zu ersetzen. Daraufhin wurde die Baugruppe bis zu 15 kV über die Temperatur getestet. Bei einer Maximaltemperatur von 225 °C wurde eine Sperrung von 19 kV erreicht.
  • Eine Hochspannungs-SiC-Halbbrücke wurde so ausgelegt, dass sie vier Hochspannungs-SiC-Leistungs-Chips 500 aufnimmt, die aus dem Cree-10-kV-SiC-MOSFET, aus dem Cree-15-kV-SiC-IGBT, aus der Cree-10-kV-Schottky-Diode und aus dem GeneSiC-9-kV-SJT bestehen. Im Ergebnis hat das Mehrchip-Leistungsmodul 102 in Abhängigkeit von dem wie im Folgenden gezeigt genutzten Hochspannungs-Leistungs-Chip 500 drei verschiedene Nennwerte:
    • • SiC-IGBT-Mehrchip-Leistungsmodul 102 = 15 kV/100 A
    • • SiC-MOSFET-Mehrchip-Leistungsmodul 102 = 10 kV/50 A
    • • SiC-SJT-Mehrchip-Leistungsmodul 102 = 9 kV/60 A.
  • Es wurde entschieden, den Platzbedarf des SiC-Halbbrücken-Mehrchip-Leistungsmoduls 102 an den kommerziell verfügbaren 6,5-kV-Standard-Einzelschalter-IGBT, Platzbedarf 73 mm × 140 mm, anzupassen. Da der Stromnennwert des Hochspannungs-SiC-Leistungs-Chips 500 gegenwärtig niedriger als der der Si-IGBTs ist, ist die zusätzliche Fläche notwendig, um einen sinnvollen Stromnennwert des Mehrchip-Leistungsmoduls 102 zu erreichen. Außerdem verringert ein großer Platzbedarf den Wärmewiderstand des Mehrchip-Moduls 102, der eine Haupteigenschaft beim Entfernen von Wärme aus dem Leistungs-Chip 500 ist. Es ist wichtig hervorzuheben, dass die Dicke des Entwurfs der Erfindung erheblich geringer als die kommerzieller Module ist, obwohl der Platzbedarf des Entwurfs des Mehrchip-Leistungsmoduls 102 der Erfindung ähnlich dem des kommerziell verfügbaren Mehrchip-Leistungsmoduls 102 auf Si-Grundlage ist. Wie diskutiert und modelliert wurde, haben die Höhe des Moduls 102 und schließlich die Höhe der Verbinder einen großen Einfluss auf parasitäre Impedanzen der Baugruppe. Somit ist das Volumen des Entwurfs des Halbbrücken-Mehrchip-Leistungsmoduls 102 für eine Hochspannung von >15 kV der Erfindung wesentlich kleiner als das eines kommerziell verfügbaren Entwurfs eines 6,5-kV-Si-IGBT-Mehrchip-Leistungsmoduls 102.
  • In 10 sind eine Explosionsdarstellung und ein zusammengesetztes Bild des Entwurfs des Hochspannungs-Mehrchip-Leistungsmoduls 102 gezeigt. Der Entwurf 102 beruht auf der diskreten Hochspannungsbaugruppe, die zuvor diskutiert und dargestellt wurde. Um die Belastung des Moduls 102 und die Durchbiegung der Grundplatte 200 zu verringern, wurden einzelne AlN-Direkt-Bond-Kupferleistungssubstrate, die einen Einzelschalter/eine Diodenhalbbrücke umfassten, auf eine Metallmatrixverbundwerkstoff-Grundplatte, eine MMC-Grundplatte, 200 gelötet. Üblicherweise weisen die Metallmatrixverbundwerkstoff-Materialien, MMC-Materialien, eine niedrige CTE und eine niedrige Dichte auf, was eine niedrige CTE-Fehlanpassung zwischen der Grundplatte 200 und dem Leistungssubstrat 400 ermöglicht. Außerdem kann die Verwendung eines Metallmatrixverbundwerkstoffs das Gewicht 5× oder mehr verringern, da die Grundplatte 200 die dichteste Komponente des Leistungsmoduls 102 ist. Drei dem Flachsteckverbinder 700 ähnliche Leistungsleitungen 703 für +V, -V und Out sind direkt auf die Leistungssubstrate 400 gelötet und zwischen den Verdrahtungsplatinen 600 durchgeschossen, um jedes der Leistungssubstrate 400 bei dem geeigneten Knoten kurzzuschließen. Die Leistungsleitungen 703 führen durch den Kunststoffdeckel 800 und sind gebogen, wenn der Deckel 800 intakt ist, um Käfigmutterschraubverbindungen zu erzeugen.
  • Ähnlich der diskreten Baugruppe 100 sind das Gate und die Source des Hochspannungs-Leistungs-Chips 500 an Hochspannungs-Leiterplatten 600 befestigt, die als Verdrahtungsplatinen 600 gezeigt sind. Daraufhin sind die Verdrahtungsplatinen 600 unter Verwendung von Gewindeeinsätzen 450 an die Leistungssubstrate 400 geschraubt 452. Für künftige Überarbeitungen des Entwurfs wäre es vorteilhaft, die Verdrahtungsplatinen 600 so zu entwerfen, dass die Verbindungen direkt in das Leistungssubstrat 400 gesteckt werden, was die Notwendigkeit des Verschraubens 452 der Platinen 600 mit dem Leistungssubstrat 400 beseitigt. Allerdings sind für einen ersten Prototyp Schraubverbindungen ausreichend.
  • Die Gate- und die Erfassungsverdrahtung 603 für jede Schalterposition bestehen aus Kupfersammelschienen, die beschichtet und gebogen sind, um Schraubverbindungen für Gate und Erfassung bereitzustellen. Um an jeder Schalterposition Zugangspunkte für die Montage von Gate-Widerständen zum Ausgleichen von Schaltereignissen zwischen parallelen Chips 500 bereitzustellen, können dünne geschichtete Sammelschienen entworfen werden. Schließlich sind die Hochtemperaturkunststoff-Seitenwände 300 und der Hochtemperaturkunststoff-Deckel 800 verwendet, um einen mechanischen Schutz vor der Umgebung und eine elektrische Isolation bereitzustellen. Die Seitenwände 300 sind an der Grundplatte befestigt und umgeben den Leistungs-Chip 500 und das Leistungssubstrat. Der Deckel 800 ist direkt an die Seitenwände 300 geschraubt, wobei 10 zeigt, wie Corona-Extender 850 in beiden Komponenten ausgelegt sind, um die richtige Kriechstrecke und den richtigen Sicherheitsabstand zwischen den Verbindungen 603, 703 und der Grundplatte 200 bereitzustellen. In der Figur ist ein montiertes, zusammengesetztes Bild gezeigt, das das äußerst niedrige Profil, 14 mm, insbesondere für den Hochspannungsbetrieb hervorhebt. 10 zeigt eine Explosionsdarstellung und eine zusammengesetzte CAD-Darstellung des Hochspannungs-SiC-Mehrchip-Leistungsmoduls 102. Die Dimensionen des Moduls 102 sind annähernd 73 mm × 140 mm × 14 mm.
  • Als ein Größenvergleich wurde das Hochspannungsmodul 102 der Erfindung mit einem wie in 11 gezeigten kommerziellen 6,5-kV-Si-IGBT verglichen. Der Platzbedarf wurde absichtlich so ausgelegt, dass er an die vorhandenen kommerziellen Module 102 als ein 1-zu-1-Ersatz angepasst ist. Allerdings sind die Dicke und folglich das Volumen des SiC-Hochspannungs-Mehrchip-Leistungsmoduls 102 der Erfindung 3× kleiner als die ihres kommerziellen Gegenstücks. Für Mehrebenensysteme, in denen mehrere Module 102 in einem System verwendet sind, sind diese zusätzlichen Volumeneinsparungen äußerst nützlich. Außerdem sind die parasitären Impedanzen erheblich verringert, was die Systemleistungsfähigkeit und den Systemwirkungsgrad verbessert.
  • Eine der Herausforderungen des Entwurfs für den Hochspannungsbetrieb ist die Bereitstellung der richtigen Kriechstrecken und Sicherheitsabstände, wie sie gemäß Normen wie etwa UL 840 oder IEC60950-1 gefordert sind. Dies wird unter Verwendung von Entwurfsmerkmalen, d. h. Corona-Extendern 850, und Materialien, d. h. 40-mil-AlN-Keramiksubstraten, zum Isolieren der potentialführenden Zusatz- und Leistungsanschlüsse 603, 703 von der Grundplatte 200 und von anderen Verbindern, erreicht. In Übereinstimmung mit den Normen UL 840 ist die Kriechstrecke eine Funktion der Betriebsspannung. Bei 15 kV ist die minimale Kriechstrecke für einen Verunreinigungsgrad von 2 75 mm, □ 3 Zoll. Das heißt, dass eine minimale Entfernung entlang der Oberfläche der Isoliermaterialien in dem Mehrchip-Leistungsmodul 102 zwischen den Verbindern 603, 703 und der Grundplatte wenigstens 75 mm betragen muss. Um diese Anforderung zu erfüllen, wurden um den Rahmen der Kunststoffseitenwände 300 sowie in dem Deckel 800 die Verbinder einschließend Corona-Extender 850 ausgelegt. Darüber hinaus ist der minimale Sicherheitsabstand in dem Modul 102 zwischen den hohen/tiefen Verbindungen der Halbbrücke und dem Mittelpunkt, der 26 mm, ⌷1 Zoll, war.
  • Dies ermöglicht bei 2000 m über den Meeresspiegel eine Betriebsspannung von 20 kV.
  • Um die Übergangstemperaturen des Chips 500 als Funktion der Verlustleistung zu überprüfen und schließlich den Übergangs-Gehäuse-Wärmewiderstand pro Halbbrückenschalterposition zu berechnen, wurde eine Computermodellierung durch Finite-Elemente-Simulation verwendet. Pro Schalterposition wurden zehn 10 mm × 10 mm-Hochspannungs-Leistungs-Chips 500 eingefügt, die aus fünf Hochspannungs-SiC-Schaltern und aus fünf Hochspannungs-SiC-Schottky-Dioden bestanden. Dies ist die maximale Größe des gegenwärtig verfügbaren Hochspannungs-Leistungs-Chips 500. Um die Simulationszeit zu verringern und die Maschennetzauflösung in kritischen interessierenden Bereichen zu erhöhen, wurden in dem Modell nur relevante Komponenten berücksichtigt und unbedeutende Merkmale unterdrückt.
  • Da SiC-Leistungsvorrichtungen üblicherweise bei höheren Temperaturen, >150 °C, arbeiten können, wurde eine passiv gekühlte Wärmesenke als Mittel zur Wärmeableitung untersucht. Die passive Kühlung vereinfacht den Systementwurf und beseitigt die Notwendigkeit von Lüftern. Außerdem erlegt die aktive Kühlung wegen ihrer Kanäle, der Installation und der zusätzlichen Umgebungssteuersystem-Kapazitätsanforderungen einen Gewichtsnachteil auf. Um das Modell zu vereinfachen, wurde eine dicke Metallplatte aufgenommen, um die Wirkung einer Wärmesenke zu simulieren. Auf die untere Oberfläche wurde ein Wärmeübertragungs-Konvektionskoeffizient von 31 W/m2 · K angewendet, der sich in einen Wärmesenken-Wärmewiderstand von 0,5 °C/W übertrug. 12 zeigt das Leistungsmodul 102, das an einer dicken Metallplatte montiert ist, die eine Wärmesenke mit einem äquivalenten Wärmewiderstand repräsentiert, sowie einige der anderen zum genauen Simulieren der Temperaturkennlinie des Mehrchip-Leistungsmoduls 102 verwendeten Modellparameter.
  • Dem vollen Modellentwurf folgend wurden auf jede Komponente temperaturabhängige Materialeigenschaften angewendet. Außerdem wurde auf das volle Modul 102 ein hochdichtes Maschennetz angewendet, um den FEA-Prozess zu beginnen. Ein äußerst nützliches Merkmal bei der Computermodellierung ist die Fähigkeit, die Zellengröße des Maschennetzes für jede Schicht und/oder Komponente zu steuern. Maschennetzsteuerungen wurden genutzt, um Elemente in interessierenden Bereichen zu konzentrieren und in größeren, weniger kritischen Strukturen auszudünnen. Eine sorgfältige Anwendung von Maschennetzsteuerungen kann die Simulationsgenauigkeit wesentlich erhöhen, ohne die Recheneffizienz zu opfern. Eine schematische Darstellung des hochdichten Maschennetzes für den Leistungs-Chip, das Leistungssubstrat und die Grundplatte ist in 13 gezeigt.
  • 12 zeigt ein Hochspannungs-SiC-Mehrchip-Leistungsmodul 102, das an einer Metallplatte, die eine Wärmesenke emuliert, montiert ist. Auf die Unterseite der Platte wurde ein Wärmeübertragungskonvektionskoeffizient, der einen Wärmewiderstand der passiven Wärmesenke repräsentiert, angewendet, um das Modul 102 zu kühlen.
  • 13 zeigt ein vergrößertes Bild des Maschennetzmodells des Mehrchip-Leistungsmoduls 102, das ein hochwertiges Maschennetz für jede der Komponenten und Schichten zeigt.
  • Für die Anfangssimulationen wurde auf alle Leistungs-Chips 500 ein Bereich von Leistungsverlustwerten im Bereich von 50 W - 200 W in Inkrementen von 50 W angewendet. 14 zeigt das Temperaturprofil des SiC-Hochspannungs-Mehrchip-Leistungsmoduls 102, wenn in dem Leistungs-Chip 500 beider Schalterpositionen gleichmäßig insgesamt 200 W abgeleitet werden. Für eine Wärmesenke mit einem Wärmewiderstand von 0,5 °C/W wurde eine maximale Übergangstemperatur von 145 °C gemessen. Aus diesen Ergebnissen wurde der Übergangs-Gehäuse-Wärmewiderstand jeder Halbbrückenschalterposition als 0,045 °C/W berechnet. Da der größte Teil des Leistungsverlusts in dem Leistungstransistor auftritt, entspricht dieser Wärmewiderstand fünf Leistungs-Chips 500 in einer Schalterposition. Unter Verwendung dieses Werts wurde die maximale Übergangstemperatur als Funktion der Leistungsableitung pro Schalterposition berechnet, wobei sie in 14 gezeigt ist. Wie in der Figur gezeigt ist, liegt die maximale Übergangstemperatur des Chips 500 bei einem Leistungsverlust von ca. 300 W unter 200 °C.
  • In der Literatur sind 10-kV/10 A-Hochspannungs-SiC-MOSFETs berichtet worden, die Leistungsverluste von 100 W/cm2, 66 W, bei 100 °C pro Chip 500 aufweisen. Die Schaltverluste hängen stark von der Schaltfrequenz ab. Zum Beispiel variieren die Schaltverluste zwischen 4 W/cm2, 2,6 W, bei fsw = 500 Hz bis 160 W/cm2, 105 W, bei fsw = 20 kHz. Falls Einschalt- und Ausschaltübergänge über Weich-Schalt-Techniken weiter verringert werden, nehmen die Schaltverluste erheblich ab. Allerdings erfordert der Hochfrequenzbetrieb, > 5 kHz, unter Verwendung der Werte in dem Bericht eine lüftergekühlte Wärmesenke. Das einfache Hinzufügen eines Lüfters zu einer Wärmesenke, um Wärme effizienter von dem Mehrchip-Leistungsmodul 102 zu entfernen, kann den Wärmewiderstand der Wärmesenke auf 0,1 °C/W verringern. Für insgesamt 855 W Verlust pro Schalterposition [5 ×, 66 + 105,] ist die Verwendung einer Wärmesenke mit einem Wärmewiderstand von 0,1 °C/W gleich einer maximalen Übergangstemperatur von ca. 150 °C.
  • Aus dem Vorstehenden ist zu sehen, dass diese Erfindung gut daran angepasst ist, alle hier dargelegten Zwecke und Aufgaben zusammen mit anderen Vorteilen, die für die Struktur inhärent sind, zu erhalten. Außerdem ist zu verstehen, dass bestimmte Merkmale und Unterkombinationen ohne Bezugnahme auf andere Merkmale und Unterkombinationen nützlich sind und genutzt werden können. Diese werden vom Schutzumfang der Ansprüche betrachtet und liegen in ihm. Aus der Erfindung können viele mögliche Ausführungsformen hergestellt werden, ohne von ihrem Schutzumfang abzuweichen. Somit ist selbstverständlicher der gesamte hier dargelegte und in den beigefügten Zeichnungen gezeigte Gegenstand als veranschaulichend und nicht in einem beschränkenden Sinn zu interpretieren.
  • Wenn die Ansprüche dieser Anmeldung interpretiert werden, können Verfahrensansprüche durch die explizite Verwendung des Worts „Verfahren“ in dem Oberbegriff der Ansprüche und durch die Verwendung der Zeitform „end“ des aktiven Worts erkannt werden. Sofern sich das Anspruchselement nicht spezifisch auf ein vorhergehendes Element, eine vorhergehende Tätigkeit oder das Ergebnis einer vorhergehenden Tätigkeit bezieht, sind Verfahrensansprüche nicht so zu interpretieren, dass sie bestimmte Schritte in einer bestimmten Reihenfolge aufweisen. Vorrichtungsansprüche können durch die Verwendung des Worts ‚Vorrichtung‘ im Oberbegriff des Anspruchs erkannt werden und sind, sofern nicht das Wort ‚Mittel‘ in dem Anspruchselement spezifisch verwendet ist, nicht so zu interpretieren, dass sie eine ‚Mittel-plus-Funktion-Sprache‘ aufweisen. Die Wörter ‚definieren‘, ‚aufweisen‘ oder ‚enthalten‘ sind als offene Anspruchssprache zu interpretieren, die zusätzliche Elemente oder Strukturen zulässt. Schließlich sind Ansprüche, wenn sie ‚ein‘ oder ‚ein erstes‘ Element der Äquivalenz davon anführen, so zu verstehen, dass sie die Aufnahme eines oder mehrerer solcher Elemente enthalten, zwei oder mehr solcher Elemente aber weder erfordern noch ausschließen.

Claims (15)

  1. Leistungsmodul (100), das umfasst: eine Grundplatte (200); Seitenwände (300); ein Leistungssubstrat (400), das innerhalb der Seitenwände montiert ist; eine gedruckte Schaltung bzw. Leiterplatte (600) aufweisend eine Vielzahl von elektrischen Steckern (700); und wenigstens einen Leistungs-Halbleiter-Chip (500), der unter Druck zwischen dem Leistungssubstrat und der gedruckten Schaltung gehalten ist und mit diesen beiden elektrisch in Kontakt steht, so dass der wenigstens eine Leistungs-Halbleiter-Chip (500) direkt auf dem Leistungssubstrat (400) ist und die gedruckte Schaltung bzw. Leiterplatte (600) direkt auf dem wenigstens einen Leistungs-Halbleiter-Chip (500) ist.
  2. Leistungsmodul nach Anspruch 1, wobei der wenigstens eine Leistungs-Halbleiter-Chip ein Siliciumcarbid-Leistungs-Halbleiter-Chip ist.
  3. Leistungsmodul nach Anspruch 1, ferner umfassend einen Deckel (800), der dazu eingerichtet ist, derart an den Seitenwänden angeordnet zu werden, dass sich jeder der Vielzahl von elektrischen Steckern durch den Deckel erstreckt, wobei der Deckel aufweist: wenigstens eine Öffnung, durch welche einer der Vielzahl von elektrischen Steckern angeordnet ist; und einen Koronaring bzw. Corona-Extender (850), der die wenigstens eine Öffnung umgibt und eine Vielzahl von erhöhten konzentrischen Ringen umfasst.
  4. Leistungsmodul nach Anspruch 3, wobei die Seitenwände einen Koronaring bzw. Corona-Extender (302) entlang eines Umfangs der Seitenwände umfassen, wobei der Koronaring bzw. Corona-Extender eine Vielzahl von erhöhten konzentrischen Ringen umfasst.
  5. Leistungsmodul nach Anspruch 3, wobei das Leistungsmodul für einen Betrieb bei 15kV gemäß UL 840 Normen ausgelegt ist.
  6. Leistungsmodul nach Anspruch 1, wobei der wenigstens eine Leistungs-Halbleiter-Chip dazu eingerichtet ist, mehr als 200W Leistung abzuführen, während eine Übergangstemperatur von weniger als 200°C beibehalten wird.
  7. Leistungsmodul nach Anspruch 1, wobei ein Wärmewiderstand zwischen einem Übergang des wenigstens einen Leistungs-Halbleiter-Chips und dem Leistungssubstrat weniger als etwa 0,25°C/W beträgt.
  8. Leistungsmodul nach Anspruch 1, wobei eine durchschnittliche mechanische Spannung auf den wenigstens einen Leistungs-Halbleiter-Chip weniger als etwa 33 MPa beträgt.
  9. Leistungsmodul nach Anspruch 1, wobei: ein erster Stecker der Vielzahl von elektrischen Steckern mit einem Gate-Anschluss des wenigstens einen Leistungs-Halbleiter-Chips gekoppelt ist; und ein zweiter Stecker der Vielzahl von elektrischen Steckern mit einem Source-Anschluss des wenigstens einen Leistungs-Halbleiter-Chips gekoppelt ist, so dass eine Gate-Steuerschleife zwischen dem ersten Stecker der Vielzahl von elektrischen Steckern und dem zweiten Stecker der Vielzahl von elektrischen Steckern definiert ist.
  10. Leistungsmodul nach Anspruch 9, wobei eine Induktivität der Gate-Steuerschleife weniger als etwa 25nH beträgt.
  11. Leistungsmodul nach Anspruch 1, wobei: ein erster der Vielzahl von elektrischen Steckern mit einem Source-Anschluss des wenigstens einen Leistungs-Halbleiter-Chips gekoppelt ist; und ein zweiter der Vielzahl von elektrischen Steckern mit einem Drain-Anschluss des wenigstens einen Leistungs-Halbleiter-Chips gekoppelt ist, so dass eine Leistungsschleife zwischen dem ersten Stecker der Vielzahl von elektrischen Steckern und dem zweiten Stecker der Vielzahl von elektrischen Steckern definiert ist.
  12. Leistungsmodul nach Anspruch 11, wobei eine Induktivität der Leistungsschleife weniger als etwa 20nH beträgt.
  13. Leistungsmodul (100), das umfasst: Seitenwände (300), die eine innere Kammer definieren; wenigstens einen Leistungs-Halbleiter-Chip (500) in der inneren Kammer; einen Deckel (800), der dazu eingerichtet ist, an den Seitenwänden angeordnet zu werden und den wenigstens einen Leistungs-Halbleiter-Chip in der inneren Kammer zu umschließen, wobei der Deckel wenigstens eine Öffnung aufweist, durch welche ein elektrischer Stecker, der mit dem wenigstens einen Leistungs-Halbleiter-Chip gekoppelt ist, angeordnet ist und wobei der Deckel einen Koronaring bzw. Corona-Extender (850) aufweist, der die wenigstens eine Öffnung umgibt und eine Vielzahl von erhöhten konzentrischen Ringen umfasst.
  14. Leistungsmodul, das umfasst: Seitenwände, die eine innere Kammer definieren, wobei die Seitenwände einen Umriss aufweisen, der wenigstens einen Koronaring bzw. Corona-Extender (302) enthält, wobei der Koronaring bzw. Corona-Extender eine Vielzahl von erhöhten konzentrischen Ringen umfasst; und wenigstens einen Leistungs-Halbleiter-Chip in der inneren Kammer.
  15. Leistungsmodul nach Anspruch 14, das weiter umfasst: wenigstens einen elektrischen Stecker (700), der mit dem Leistungs-Halbleiter-Chip gekoppelt ist; und einen Deckel (800), der wenigstens eine Öffnung definiert, die von einem Koronaring bzw. Corona-Extender umgeben ist, wobei der Koronaring bzw. Corona-Extender eine Vielzahl von erhöhten konzentrischen Ringen umfasst.
DE112014004770.8T 2013-10-17 2014-10-17 Hochspannungs-Leistungs-Chipmodul Active DE112014004770B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361892187P 2013-10-17 2013-10-17
US61/892,187 2013-10-17
PCT/US2014/061109 WO2015058073A1 (en) 2013-10-17 2014-10-17 High voltage power chip module

Publications (2)

Publication Number Publication Date
DE112014004770T5 DE112014004770T5 (de) 2016-06-23
DE112014004770B4 true DE112014004770B4 (de) 2022-10-13

Family

ID=52828735

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014004770.8T Active DE112014004770B4 (de) 2013-10-17 2014-10-17 Hochspannungs-Leistungs-Chipmodul

Country Status (3)

Country Link
US (1) US10080301B2 (de)
DE (1) DE112014004770B4 (de)
WO (1) WO2015058073A1 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10224810B2 (en) * 2015-03-16 2019-03-05 Cree, Inc. High speed, efficient SiC power module
US10680518B2 (en) 2015-03-16 2020-06-09 Cree, Inc. High speed, efficient SiC power module
US9839146B2 (en) 2015-10-20 2017-12-05 Cree, Inc. High voltage power module
USD954667S1 (en) 2017-01-13 2022-06-14 Wolfspeed, Inc. Power module
US10455730B2 (en) 2018-03-08 2019-10-22 Saudi Arabian Oil Company Thermal control system
USD903590S1 (en) * 2018-09-12 2020-12-01 Cree Fayetteville, Inc. Power module
USD908632S1 (en) 2018-09-17 2021-01-26 Cree Fayetteville, Inc. Power module
EP3627546A1 (de) 2018-09-24 2020-03-25 Infineon Technologies AG Leistungshalbleitermodulanordnung
US11183440B2 (en) 2018-12-10 2021-11-23 Gan Systems Inc. Power modules for ultra-fast wide-bandgap power switching devices
US10925175B2 (en) * 2019-06-27 2021-02-16 Dura Operating, Llc Compression gasket for an electronic assembly
US11758697B2 (en) * 2019-09-26 2023-09-12 Ohio State Innovation Foundation Low inductance power module with vertical power loop structure and insulated baseplates
USD944199S1 (en) * 2020-04-30 2022-02-22 Thermo King Corporation Low power module for controller of transport climate control system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307755B1 (en) 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US20050174744A1 (en) 2004-02-09 2005-08-11 Wen-Chun Zheng Elasto-plastic sockets for Land or Ball Grid Array packages and subsystem assembly
US7687903B2 (en) 2007-11-16 2010-03-30 Fairchild Korea Semiconductor Ltd. Power module and method of fabricating the same
US7786486B2 (en) 2005-08-02 2010-08-31 Satcon Technology Corporation Double-sided package for power module
US20110193491A1 (en) 2010-02-05 2011-08-11 Luxera, Inc. Integrated Electronic Device for Controlling Light Emitting Diodes
US8018056B2 (en) 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2725952B2 (ja) * 1992-06-30 1998-03-11 三菱電機株式会社 半導体パワーモジュール
JP2815317B2 (ja) * 1994-12-21 1998-10-27 日本碍子株式会社 コロナリング
US5835356A (en) 1995-09-29 1998-11-10 Allen Bradley Company, Llc Power substrate module
US6000034A (en) * 1997-05-06 1999-12-07 Power Measurement Ltd. Security system and method for revenue class electricity meter
US6400577B1 (en) 2001-08-30 2002-06-04 Tyco Electronics Corporation Integrated circuit socket assembly having integral shielding members
US6882546B2 (en) * 2001-10-03 2005-04-19 Formfactor, Inc. Multiple die interconnect system
US6930884B2 (en) 2003-06-11 2005-08-16 Hewlett-Packard Development Company, L.P. Land grid array assembly using a compressive liquid
US20080053698A1 (en) * 2006-07-29 2008-03-06 Steve Purves Pre-wired power distribution system
US7497898B2 (en) * 2006-10-31 2009-03-03 Smc Corporation Ionizer
US8580457B2 (en) * 2007-06-28 2013-11-12 Protonex Technology Corporation Fuel cell stack sealed with encapsulating material and method of making the same
JP5444619B2 (ja) 2008-02-07 2014-03-19 株式会社ジェイテクト 多層回路基板およびモータ駆動回路基板
US8410720B2 (en) 2008-04-07 2013-04-02 Metrospec Technology, LLC. Solid state lighting circuit and controls
JP2010104135A (ja) 2008-10-23 2010-05-06 Hitachi Ltd 電力変換装置及び車載用電機システム
DE102009002993B4 (de) 2009-05-11 2012-10-04 Infineon Technologies Ag Leistungshalbleitermodul mit beabstandeten Schaltungsträgern
US8382171B2 (en) 2010-03-01 2013-02-26 Daws Manufacturing Company, Inc. Self-adjusting striker assembly
JP2011192809A (ja) * 2010-03-15 2011-09-29 Omron Corp パワーコンディショナー装置およびこの装置に使用するモジュール基板構造
JP5557585B2 (ja) * 2010-04-26 2014-07-23 日立オートモティブシステムズ株式会社 パワーモジュール
US20130063184A1 (en) 2010-09-09 2013-03-14 Aegis Technology, Inc High temperature operation silicon carbide gate driver
US20130164567A1 (en) * 2011-06-24 2013-06-27 Seektech, Inc. Modular battery pack apparatus, systems, and methods
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
CN104205263A (zh) 2012-01-23 2014-12-10 犹他州立大学 用于感应电力传输的双侧控制
JP2014050118A (ja) 2012-08-29 2014-03-17 Hitachi Ltd 電気回路装置および電気回路装置の製造方法
WO2014090686A1 (de) 2012-12-10 2014-06-19 Abb Technology Ag Leistungshalbleitermodul und kontaktierungsanordnung
KR102151200B1 (ko) 2012-12-31 2020-09-03 이피션트 파워 컨버젼 코퍼레이션 다층 반도체 소자를 위한 기생 인덕턴스 감소 회로기판 레이아웃 디자인

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6307755B1 (en) 1999-05-27 2001-10-23 Richard K. Williams Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die
US20050174744A1 (en) 2004-02-09 2005-08-11 Wen-Chun Zheng Elasto-plastic sockets for Land or Ball Grid Array packages and subsystem assembly
US7786486B2 (en) 2005-08-02 2010-08-31 Satcon Technology Corporation Double-sided package for power module
US8018056B2 (en) 2005-12-21 2011-09-13 International Rectifier Corporation Package for high power density devices
US8368210B2 (en) 2005-12-21 2013-02-05 International Rectifier Corporation Wafer scale package for high power devices
US7687903B2 (en) 2007-11-16 2010-03-30 Fairchild Korea Semiconductor Ltd. Power module and method of fabricating the same
US20110193491A1 (en) 2010-02-05 2011-08-11 Luxera, Inc. Integrated Electronic Device for Controlling Light Emitting Diodes

Also Published As

Publication number Publication date
US10080301B2 (en) 2018-09-18
DE112014004770T5 (de) 2016-06-23
WO2015058073A1 (en) 2015-04-23
US20150131236A1 (en) 2015-05-14

Similar Documents

Publication Publication Date Title
DE112014004770B4 (de) Hochspannungs-Leistungs-Chipmodul
DE102011104928B4 (de) Kühlungsaufbau eines Kondensators und Umrichter damit
DE112016001711T5 (de) Leistungselektronikmodul
DE112007001446T5 (de) Chipmodul für vollständigen Leistungsstrang
DE102013105352A1 (de) Mehrchip-Verpackung und Verfahren zu deren Herstellung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE112016006433T5 (de) Halbleitereinrichtung und verfahren zum herstellen derselben
DE60010025T2 (de) Wärmeableitung in elektrischem Gerät
DE102013219780A1 (de) Leistungshalbleitermodul und Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102017120747A1 (de) SMD-Gehäuse mit Oberseitenkühlung
DE102021105264B4 (de) Leistungselektronikmodul und Verfahren zur Herstellung eines Leistungselektronikmoduls
DE10262012A1 (de) Speichermodul mit einer Wärmeableiteinrichtung
DE112018003636B4 (de) Leistungshalbleitermodul
DE102016224232B4 (de) Leiterplattenvorrichtung
DE102006032441A1 (de) Vorrichtung aufweisend eine Leiterplatte und ein Modul sowie Verfahren zum Aufbau einer derartigen Vorrichtung
DE7505830U (de) Vorrichtung zum hochspannungsfesten und gut waermeleitenden einbau von halbleiter-bauelementen
DE102015115145B4 (de) Stromrichteranordnung mit höherer Integrationsdichte
DE102016203819B4 (de) Halbleitermodul und Halbleitervorrichtung
Ofner et al. DUT Board Design Considerations for HV Application Reliability Testing of WBG Power Devices
EP1238426A2 (de) Gehäuseanordnung eines halbleiterbausteins
Dutta A low temperature co-fired ceramic (LTCC) interposer based three-dimensional stacked wire bondless power module
DE102016209315A1 (de) Thermoelektrische Anordnung, insbesondere thermoelektrische Sensoranordnung, sowie entsprechendes Herstellungsverfahren
DE69600945T2 (de) Arrangement für integrierte Kreise und Methode zur Montierung davon
Passmore et al. High voltage power chip module
DE102019126265B4 (de) Vorrichtung umfassend ein erstes Trägersubstrat und ein zweites Trägersubstrat, Kraftfahrzeug und Verfahren zur Herstellung einer Vorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: DEHNS GERMANY PARTNERSCHAFT MBB, DE

Representative=s name: DEHNSGERMANY PARTNERSCHAFT VON PATENTANWAELTEN, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: WOLFSPEED, INC., DURHAM, US

Free format text: FORMER OWNER: CREE FAYETTEVILLE INC., FAYETTEVILLE, ARK., US

R020 Patent grant now final