DE112014004101B4 - Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung Download PDF

Info

Publication number
DE112014004101B4
DE112014004101B4 DE112014004101.7T DE112014004101T DE112014004101B4 DE 112014004101 B4 DE112014004101 B4 DE 112014004101B4 DE 112014004101 T DE112014004101 T DE 112014004101T DE 112014004101 B4 DE112014004101 B4 DE 112014004101B4
Authority
DE
Germany
Prior art keywords
plate
intermediate plate
hole
semiconductor element
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112014004101.7T
Other languages
English (en)
Other versions
DE112014004101T5 (de
Inventor
Norimune ORIMOTO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE112014004101T5 publication Critical patent/DE112014004101T5/de
Application granted granted Critical
Publication of DE112014004101B4 publication Critical patent/DE112014004101B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung (10), aufweisend:
eine Zwischenplatte (14);
ein Halbleiterelement (12), das mit einer Oberfläche der Zwischenplatte (14) durch ein Lötfüllmetall (20a) benachbart zu dem Halbleiterelement (12) verbunden ist;
eine Hauptplatte (16), die mit der anderen Oberfläche der Zwischenplatte (14) durch ein Lötfüllmetall (20b) benachbart zu der Hauptplatte (16) verbunden ist; und
eine Harzschicht (18),
wobei die Zwischenplatte (14) einen Außenbereich hat, der sich sowohl hinsichtlich eines Bereichs, in dem die Zwischenplatte (14) mit dem Lötfüllmetall (20a) benachbart zu dem Halbleiterelement (12) verbunden ist, als auch eines Bereichs, in dem die Zwischenplatte (14) mit dem Lötfüllmetall (20b) benachbart zu der Hauptplatte (16) verbunden ist, zu einem äußeren Bereich erstreckt, und
sich ein erstes Durchgangsloch (30a) durch die Zwischenplatte (14) in dem Außenbereich erstreckt, dadurch gekennzeichnet, dass
die Harzschicht (18) wenigstens das Lötfüllmetall (20a) benachbart zu dem Halbleiterelement (12), die Zwischenplatte (14), das Lötfüllmetall (20b) benachbart zu der Hauptplatte (16) und eine Oberfläche der Hauptplatte (16), mit der die Hauptplatte (16) der Zwischenplatte (14) gegenüberliegt, bedeckt, und
die Harzschicht (18) außerdem in dem ersten Durchgangsloch (30a) angeordnet ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Gebiet der Erfindung
  • Die Erfindung betrifft eine Halbleitervorrichtung und ein Herstellungsverfahren für eine Halbleitervorrichtung.
  • Stand der Technik
  • Die japanische Patentanmeldung JP 2012 - 174 927 A beschreibt eine Halbleitervorrichtung. Die Halbleitervorrichtung umfasst ein Halbleiterelement, eine Leiterplatine und ein Formharz. Die Leiterplatine ist durch ein Lötmittel mit dem Halbleiterelement verbunden. Das Formharz bedeckt die Oberflächen des Halbleiterelements und der Leiterplatine.
  • In einem Herstellungsprozess der in der JP 2012 - 174 927 A beschriebenen Halbleitervorrichtung, wird das Formharz auf dem Halbleiterelement und der Leiterplatine ausgeformt. Das Formharz schrumpft zu der Zeit, zu der das Formharz aushärtet. Daher kann eine Zugspannung in dem Formharz auftreten. Das Formharz kann sich aufgrund der Zugspannung von der Leiterplatine ablösen, was ungünstig ist.
  • Aus der gattungsbildenden DE 10 2013 200 518 A1 ist ferner eine Halbleiterpackung bekannt, die ein Zwischenstück, einen Halbleiterchip auf einer Vorderseite des Zwischenstücks, Elektroden, die mit einem vorbestimmten Abstand auf einer Rückseite des Zwischenstücks angeordnet sind, und ein Abdichtharz umfasst, das auf der Vorderseite angeordnet ist, um eine elektrische Verbindung zwischen dem Halbleiterchip und dem Zwischenstück abzudichten. Das Zwischenstück weist einen Überlappungsbereich, der den Halbleiterchip überlappt, und einen Umfangsbereich als einen anderen Bereich als den Überlappungsbereich auf. Einige Elektroden sind in dem Überlappungsbereich angeordnet und gruppiert, um eine Mittelelektrodengruppe auszubilden. Die anderen Elektroden sind in dem Umfangsbereich angeordnet und gruppiert, um eine Umfangselektrodengruppe zu bilden. Das Zwischenstück weist einen Spannungsverringerungsabschnitt in einem Nichtelektrodenbereich auf, in dem keine Elektrode angeordnet ist. Aus der JP H06 - 302 722 A ist eine weitere Halbleiterstruktur mit einem Wärmeableitelement bekannt.
  • KURZFASSUNG DER ERFINDUNG
  • Eine Halbleitervorrichtung gemäß einem ersten Aspekt der vorliegenden Erfindung umfasst: eine Zwischenplatte; ein Halbleiterelement, das mit einer Oberfläche der Zwischenplatte durch ein Lötfüllmetall benachbart zu dem Halbleiterelement verbunden ist; eine Hauptplatte, die mit der anderen Oberfläche der Zwischenplatte durch ein Lötfüllmetall benachbart zu der Hauptplatte verbunden ist; und eine Harzschicht, wobei die Zwischenplatte einen Außenbereich hat, der sich sowohl hinsichtlich eines Bereichs, in dem die Zwischenplatte mit dem Lötfüllmetall benachbart zu dem Halbleiterelement verbunden ist, als auch eines Bereichs, in dem die Zwischenplatte mit dem Lötfüllmetall benachbart zu der Hauptplatte verbunden ist, in einem äußeren Bereich erstreckt, und sich ein erstes Durchgangsloch durch die Zwischenplatte in dem Außenbereich erstreckt. Die Harzschicht bedeckt wenigstens das Lötfüllmetall benachbart zu dem Halbleiterelement, die Zwischenplatte, das Lötfüllmetall benachbart zu der Hauptplatte und eine Oberfläche der Hauptplatte, mit der die Hauptplatte der Zwischenplatte gegenüberliegt, und die Harzschicht ist außerdem in dem ersten Durchgangsloch angeordnet.
  • Bei dieser Halbleitervorrichtung befindet sich der Außenbereich der Zwischenplatte in der Harzschicht. Der Außenbereich unterdrückt die Schrumpfung der Harzschicht, so dass es möglich ist, die Spannung an der Grenzfläche des Harzes mit der Hauptplatte abzubauen. Die Harzschicht ist insbesondere auch in dem ersten Durchgangsloch angeordnet, das in dem Außenbereich ausgebildet ist. Das heißt, die Harzschichten an beiden Seiten der Zwischenplatte sind durch die Harzschicht in dem ersten Durchgangsloch verbunden. Daher lässt sich die Zwischenplatte in der Nähe des ersten Durchgangslochs schwer verformen. Somit ist es möglich, die Schrumpfung der Harzschicht durch die Zwischenplatte effektiv zu unterdrücken, wodurch es möglich ist, ein Ablösen der Harzschicht von der Hauptplatte zu unterdrücken.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann ein Vorsprung an der Oberfläche der Zwischenplatte, benachbart zu dem Halbleiterelement angeordnet sein, und der Vorsprung kann sich entlang eines Endes des ersten Durchgangslochs erstrecken. Der Vorsprung, der sich entlang des Endes des ersten Durchgangslochs erstreckt, kann durch Biegen eines Abschnitts entsprechend dem ersten Durchgangsloch zu der Zeit, zu der das erste Durchgangsloch in der Zwischenplatte ausgebildet wird, ausgebildet werden.
  • Mit der vorstehenden Konfiguration ist es möglich, die Schrumpfung der Harzschicht in der Richtung entlang der Zwischenplatte oder der Hauptplatte weiter effektiv zu unterdrücken.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann ein überstehender Abschnitt an einer Oberfläche der Zwischenplatte innerhalb eines Bereichs, in dem die Zwischenplatte dem Halbleiterelement gegenüberliegt, ausgebildet sein.
  • Mit dieser Konfiguration ist es möglich sicherzustellen, dass die Dicke bzw. Stärke des Lötfüllmetalls zwischen dem Halbleiterelement und der Zwischenplatte eine bestimmte Dicke bzw. Stärke oder darüber hat. Eine Wärmebeanspruchung konzentriert sich auf einen Abschnitt, an dem das Lötfüllmetall dünn ist, und sich leicht Risse bilden; mit der vorstehenden Konfiguration ist es jedoch möglich, die Konzentration der Wärmebeanspruchung, die in dem Lötfüllmetall auftritt, zu unterdrücken.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann ein überstehender Abschnitt an einer Oberfläche der Zwischenplatte innerhalb eines Bereichs, in dem die Zwischenplatte der Hauptplatte gegenüberliegt, ausgebildet sein.
  • Mit dieser Konfiguration ist es möglich sicherzustellen, dass die Dicke bzw. Stärke des Lötfüllmetalls zwischen dem Halbleiterelement und der Hauptplatte eine bestimmte Dicke bzw. Stärke oder darüber hat. Eine Wärmebeanspruchung konzentriert sich auf einen Abschnitt, an dem das Lötfüllmetall dünn ist, und sich leicht Risse bilden; mit der vorstehenden Konfiguration ist es jedoch möglich, die Konzentration der Wärmebeanspruchung, die in dem Lötfüllmetall auftritt, zu unterdrücken.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann ein zweites Durchgangsloch in der Zwischenplatte an einer Position ausgebildet sein, an der das zweite Durchgangsloch einer Ecke des Halbleiterelements gegenüberliegt, und die Harzschicht kann außerdem in dem zweiten Durchgangsloch angeordnet sein.
  • Mit dieser Konfiguration ist es möglich, die Wärmebeanspruchung, die in dem Lötfüllmetall auftritt, zu unterdrücken.
  • Bei der vorstehend beschriebenen Halbleitervorrichtung kann die Zwischenplatte eine erste Platte und eine zweite Platte umfassen. Die zweite Platte kann an einer zu der Hauptplatte benachbarten Seite auf die erste Platte gestapelt sein. Das erste Durchgangsloch kann sich durch die erste Platte und die zweite Platte erstrecken. Ein Vorsprung kann an einer Oberfläche der ersten Platte angeordnet sein, wobei die Oberfläche der ersten Platte zu dem Halbleiterelement benachbart ist. Der Vorsprung, der an der Oberfläche der ersten Platte angeordnet ist, kann sich entlang eines Endes des ersten Durchgangslochs erstrecken. Ein Vorsprung kann an der Oberfläche der zweiten Platte angeordnet sein, wobei die Oberfläche der zweiten Platte zu dem Halbleiterelement benachbart ist. Der an der Oberfläche der zweiten Platte angeordnete Vorsprung kann sich entlang eines Endes des ersten Durchgangslochs erstrecken, durch ein Inneres des ersten Durchgangslochs der ersten Platte verlaufen und von der Oberfläche der ersten Platte überstehen, wobei die Oberfläche zu dem Halbleiterelement benachbart ist.
  • Mit dieser Konfiguration ist es ferner möglich, den Vorsprung in der Zwischenplatte frei anzuordnen.
  • Ein zweiter Aspekt der Erfindung sieht ein Herstellungsverfahren für eine Halbleitervorrichtung mit den Merkmalen des Anspruchs 8 vor. Bei der Halbleitervorrichtung ist ein erstes Durchgangsloch in einem Außenbereich ausgebildet, und ein überstehender Abschnitt ist an einer Oberfläche einer Zwischenplatte innerhalb eines Bereichs, in dem die Zwischenplatte einem Halbleiterelement gegenüberliegt, ausgebildet. Das Herstellungsverfahren umfasst das Stapeln eines Halbleiterelements, einer Zwischenplatte und einer Hauptplatte; und das Löten der Zwischenplatte an das Halbleiterelement und die Hauptplatte in einem Zustand, in dem eine Last gegen die Hauptplatte auf das Halbleiterelement aufgebracht wird.
  • Wenn das erste Durchgangsloch oder der überstehende Abschnitt in der Zwischenplatte ausgebildet werden, kann eine Verformung in der Zwischenplatte auftreten. Bei dem vorstehend beschriebenen Herstellungsverfahren wird die Zwischenplatte gelötet während mittels des Halbleiterelements eine Last auf die Zwischenplatte aufgebracht wird, wodurch es möglich ist, die Zwischenplatte in einem Zustand zu löten, in dem die Zwischenplatte in einem ebenen Zustand ist. Da der überstehende Abschnitt in der Zwischenplatte ausgebildet wird, ist es möglich, selbst wenn eine Last auf das Halbleiterelement aufgebracht wird, sicherzustellen, dass die Dicke bzw. Stärke des Lötfüllmetalls zwischen dem Halbleiterelement und der Zwischenplatte eine bestimmte Dicke bzw. Stärke oder darüber hat.
  • Figurenliste
  • Die Merkmale und die Vorteile sowie die technische und industrielle Bedeutung beispielhafter Ausführungsformen der Erfindung werden nachstehend mit Bezugnahme auf die zugehörige Zeichnung beschrieben, in der gleiche Bezugszeichen gleiche Elemente bezeichnen, und in der gilt:
    • 1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform (eine Ansicht, die eine Harzschicht nicht zeigt);
    • 2 ist eine längslaufende Querschnittsansicht, entlang der Linie II-II in 1;
    • 3 ist eine längslaufende Querschnittsansicht, entlang der Linie III-III in 1;
    • 4 ist eine vergrößerte Querschnittsansicht einer Ankerstruktur;
    • 5 ist eine vergrößerte Querschnittsansicht von Ankerstrukturen gemäß einer vergleichenden Ausführungsform;
    • 6 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform (eine Ansicht, die eine Harzschicht nicht zeigt);
    • 7 ist eine längslaufende Querschnittsansicht, entlang der Linie VII-VII in 6;
    • 8 ist eine längslaufende Querschnittsansicht, entlang der Linie VIII-VIII in 6;
    • 9 ist eine längslaufende Querschnittsansicht gemäß einer dritten Ausführungsform (eine Ansicht, die eine Harzschicht nicht zeigt);
    • 10 ist eine Draufsicht einer Ankerstruktur gemäß einer alternativen Ausführungsform (eine Ansicht, die eine Harzschicht nicht zeigt);
    • 11 ist eine längslaufende Querschnittsansicht, entlang der Linie XI-XI in 10 (eine Ansicht, die eine Harzschicht 18 nicht zeigt); und
    • 12 ist eine längslaufende Querschnittsansicht, entlang der Linie XII-XII in 10 (eine Ansicht, die eine Harzschicht nicht zeigt).
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Eine Halbleitervorrichtung 10 gemäß einer ersten Ausführungsform, die in 1 bis 3 gezeigt ist, umfasst zwei Halbleiterelemente 12, eine Spannungsrelaxationsplatte 14, einen Kühlkörper 16 und eine Harzschicht 18. In 1 ist die Harzschicht 18 zum Zwecke einer vereinfachten Beschreibung nicht gezeigt.
  • Der Kühlkörper 16 ist eine Kupferplatte. Der Kühlkörper 16 dient außerdem als eine Elektrode der Halbleitervorrichtung 10. Der Längsausdehnungskoeffizient des Kühlkörpers 16 ist etwa 17 ppm.
  • Die Spannungsrelaxationsplatte 14 ist an der Oberseite des Kühlkörpers 16 angeordnet. In 2 ist die Spannungsrelaxationsplatte 14 nicht mit dem Kühlkörper 16 in Kontakt, diese können jedoch Kontakt zueinander haben. Die Spannungsrelaxationsplatte 14 ist eine dünne Platte, die aus einer Cu-Mo-Legierung (-Kupfer-Molybdän-Legierung) besteht. Die Oberfläche der Spannungsrelaxationsplatte 14 wird vernickelt. Der Längsausdehnungskoeffizient der Spannungsrelaxationsplatte 14 ist etwa 11 ppm.
  • Die Halbleiterelemente 12 sind an der Oberseite der Spannungsrelaxationsplatte 14 angeordnet. In 2 sind die Halbleiterelemente 12 nicht mit der Spannungsrelaxationsplatte 14 in Kontakt, diese können jedoch teilweise Kontakt zueinander haben. Jedes der Halbleiterelemente 12 umfasst ein Halbleitersubstrat, und Elektroden sind an den Ober- und Unterseiten des Halbleitersubstrats ausgebildet. In der Zeichnung sind die Oberseitenelektrode und die Unterseitenelektrode der einzelnen Halbleiterelemente 12 nicht gezeigt. Das Halbleitersubstrat besteht aus Siliziumkarbid (SiC). Der Längsausdehnungskoeffizient der einzelnen Halbleiterelemente ist etwa 5 ppm.
  • Die Halbleiterelemente 12, die Spannungsrelaxationsplatte 14 und der Kühlkörper 16 sind durch Lotschichten 20 (das heißt Lötfüllmetall) miteinander verbunden. Insbesondere ist die Unterseitenelektrode der einzelnen Halbleiterelemente 12 durch die entsprechende Lotschicht 20 mit der Spannungsrelaxationsplatte 14 verbunden. Die Spannungsrelaxationsplatte 14 ist durch die Lotschichten 20 mit dem Kühlkörper 16 verbunden. Nachstehend wird jede Lotschicht 20 zwischen der Spannungsrelaxationsplatte 14 und dem entsprechenden Halbleiterelement 20 als eine obere Lotschicht 20a bezeichnet, und jede Lotschicht 20 zwischen der Spannungsrelaxationsplatte 14 und dem Kühlkörper 16 wird als untere Lotschicht 20b bezeichnet. Obwohl die Oberseitenelektrode der einzelnen Halbleiterelemente 12 in der Zeichnung nicht gezeigt ist, ist sie mittels eines Drahts mit einem Anschluss (nicht gezeigt) verbunden.
  • Die Harzschicht 18 bedeckt die gesamten Halbleiterelemente 12, die gesamten Lotschichten 20 und die gesamte Spannungsrelaxationsplatte 14 sowie die Oberseite des Kühlkörpers 16.
  • Ein Teil der Spannungsrelaxationsplatte 14 erstreckt sich zu der Außenseite der Lotschichten 20. Das heißt, die Spannungsrelaxationsplatte 14 hat einen Bereich, in dem sowohl die Oberseite als auch die Unterseite der Spannungsrelaxationsplatte 14 nicht mit den Lotschichten 20 in Kontakt ist. Nachstehend wird innerhalb der Spannungsrelaxationsplatte 14 ein Bereich, der sich innerhalb der Lotschichten 20 befindet, als Innenbereich 14a bezeichnet, und ein Bereich, der sich außerhalb der Lotschichten 20 befindet, wird als Außenbereich 14b bezeichnet. Der Außenbereich 14b ist mit der Harzschicht 18 in Kontakt.
  • Eine große Anzahl an Ankerstrukturen 30 ist in dem Außenbereich 14b ausgebildet. Jede Ankerstruktur 30 hat ein Durchgangsloch 30a und einen Vorsprung 30b. Jedes Durchgangsloch 30a erstreckt sich von der Oberseite zu der Unterseite durch die Spannungsrelaxationsplatte 14. Jeder Vorsprung 30b ist ein Abschnitt, der von der Oberseite der Spannungsrelaxationsplatte 14 noch oben ragt bzw. übersteht. Jeder Vorsprung 30b erstreckt sich entlang eines Endes des entsprechenden Durchgangslochs 30a. Insbesondere erstreckt sich jeder Vorsprung 30b entlang dieses Endes unter den Enden, die sich an vier Seiten des im Wesentlichen rechteckigen Durchgangslochs 30a befinden, das sich an einer Seite befindet, die sich in eine Y-Richtung erstreckt. Jeder Vorsprung 30b wird durch Biegen eines Bereichs entsprechend dem entsprechenden Durchgangsloch 30a mit einem im Wesentlichen rechten Winkel zu der Zeit, zu der das entsprechende Durchgangsloch 30a in der Spannungsrelaxationsplatte 14 ausgebildet wird, ausgebildet.
  • Eine Mehrzahl überstehender Abschnitte 40 ist in dem Innenbereich 14a (siehe 3) ausgebildet. Jeder überstehende Abschnitt 40 ist ein Abschnitt, der von der Oberseite der Spannungsrelaxationsplatte 14 nach oben übersteht. Jeder überstehende Abschnitt 40 ist an einer Position ausgebildet, an der der überstehende Abschnitt 40 dem entsprechenden Halbleiterelement 12 gegenüberliegt (das heißt, an der Unterseite des entsprechenden Halbleiterelements 12). In 3 sind die überstehenden Abschnitte 40 nicht mit dem entsprechenden Halbleiterelement 12 in Kontakt, diese können jedoch Kontakt zueinander haben. Innerhalb der Spannungsrelaxationsplatte 14 ist ein Durchgangsloch 42 an einer zu den einzelnen überstehenden Abschnitten 40 benachbarten Position ausgebildet. Jedes Durchgangsloch 42 erstreckt sich von der Oberseite zu der Unterseite durch die Spannungsrelaxationsplatte 14. Jeder überstehende Abschnitt 40 wird durch Biegen eines Abschnitts entsprechend dem Durchgangsloch 42 um im Wesentlichen 180 Grad zu der Zeit, zu der das entsprechende Durchgangsloch 42 in der Spannungsrelaxationsplatte 14 ausgebildet wird, ausgebildet.
  • Eine Mehrzahl überstehender Abschnitte 50 ist in dem Innenbereich 14a (siehe 2) ausgebildet. Jeder überstehende Abschnitt 50 ist ein Abschnitt, der von der Unterseite der Spannungsrelaxationsplatte 14 nach unten ragt bzw. übersteht. Jeder überstehende Abschnitt 50 ist an einer Position ausgebildet, an der der überstehende Abschnitt 50 dem Kühlkörper 16 gegenüberliegt (das heißt, an der Oberseite des Kühlkörpers 16). In 2 sind die überstehenden Abschnitte 50 nicht mit dem Kühlkörper 16 in Kontakt, diese können jedoch zueinander Kontakt haben. Innerhalb der Spannungsrelaxationsplatte 14 ist ein Durchgangsloch 52 an einer zu dem entsprechenden überstehenden Abschnitt 50 benachbarten Position ausgebildet. Jedes Durchgangsloch 52 erstreckt sich von der Oberseite zu der Unterseite durch die Spannungsrelaxationsplatte 14. Jeder überstehende Abschnitt 50 wird durch Biegen eines Abschnitts entsprechend dem Durchgangsloch 52 um im Wesentlichen 180 Grad zu der Zeit, zu der das entsprechende Durchgangsloch 52 in der Spannungsrelaxationsplatte 14 ausgebildet wird, ausgebildet.
  • Nachfolgend wird ein Herstellungsverfahren für die Halbleitervorrichtung 10 beschrieben. Zunächst werden durch Pressen oder Biegen der flachen Spannungsrelaxationsplatte 14, die Ankerstrukturen 30, die überstehenden Abschnitte 40 und die überstehenden Abschnitte 50 in der Spannungsrelaxationsplatte 14 ausgebildet. Da die Spannungsrelaxationsplatte 14 dünn ist, kann eine Verformung in der Spannungsrelaxationsplatte 14 auftreten, wenn die Spannungsrelaxationsplatte 14 der vorstehend beschriebenen Bearbeitung unterzogen wird. Anschließend wird eine Lötpaste sowohl auf die Oberseite des Kühlkörpers 16 als auch auf die Oberseite der Spannungsrelaxationsplatte 14 aufgebracht. Die Lötpaste wird in Bereichen entsprechend den vorstehend beschriebenen oberen Lotschichten 20a und unteren Lotschichten 20b aufgebracht. Anschließend wird die Spannungsrelaxationsplatte 14 auf dem Kühlkörper 16 angeordnet bzw. platziert. Danach werden Halbleiterelemente 12 auf der Spannungsrelaxationsplatte 14 platziert. Zudem werden jeweils Gewichte auf den Halbleiterelementen 12 platziert. Eine Last gegen den Kühlkörper 16 wirkt durch das entsprechende Gewicht auf jedes der Halbleiterelemente 12. Eine Verformung kann wie vorstehend beschrieben in der Spannungsrelaxationsplatte 14 auftreten, die Spannungsrelaxationsplatte 14 behält jedoch durch die Last, die durch die Gewichte verursacht wird, eine im Wesentlichen flache Form. Da die überstehenden Abschnitte 40 an der Oberseite der Spannungsrelaxationsplatte 14 ausgebildet sind, ist, selbst wenn die durch die Gewichte verursachte Last aufgebracht wird, der Abstand zwischen den Halbleiterelementen 12 und der Spannungsrelaxationsplatte 14 (das heißt, die Stärke bzw. Dicke der zwischen den Elementen 12 und der Spannungsrelaxationsplatte 14 vorhandenen Lötpase) von mindestens der Höhe jedes überstehenden Abschnitts 40 sichergestellt. Da die überstehenden Abschnitte 50 an der Unterseite der Spannungsrelaxationsplatte 14 ausgebildet sind, ist, selbst wenn die durch die Gewichte verursachte Last aufgebracht wird, der Abstand zwischen der Spannungsrelaxationsplatte 14 und dem Kühlkörper 16 (das heißt, die Stärke bzw. Dicke der zwischen der Spannungsrelaxationsplatte 14 und dem Kühlkörper 16 vorhandenen Lötpase) von mindestens der Höhe jedes überstehenden Abschnitts 50 sichergestellt.
  • Wenn die Bauteile wie vorstehend beschrieben gesetzt sind, werden die ausgehärteten Bauteile durch einen Reflow-Ofen geführt. Beim Durchlaufen des Reflow-Ofen schmilzt die Lötpaste erst und erstarrt dann. Auf diese Weise werden die Lotschichten 20 ausgebildet. Das heißt, die Halbleiterelemente 12, die Spannungsrelaxationsplatte 14 und der Kühlkörper 16 sind durch die Lotschichten 20 zueinander verbunden. Wie vorstehend beschrieben ist, behält die Spannungsrelaxationsplatte 14 durch die Last in dem Reflow-Ofen eine im Wesentlichen flache Form, so dass die Spannungsrelaxationsplatte 14 durch die erstarrten Lotschichten 20 direkt in der im Wesentlichen flachen Form fixiert wird. Wie vorstehend beschrieben ist, ist die Dicke bzw. Stärke der einzelnen oberen Lotschichten 20a sichergestellt, da der Abstand zwischen jedem Halbleiterelement 12 und der Spannungsrelaxationsplatte 14 durch die überstehenden Abschnitte 40 sichergestellt ist. Das heißt, die Mindeststärke bzw. -dicke jeder oberen Lotschicht 20a ist aufgrund des Ausbildens der überstehenden Abschnitte 40 gewährleistet. Wie vorstehend beschrieben ist, ist die Dicke bzw. Stärke der einzelnen unteren Lotschichten 20b sichergestellt, da der Abstand zwischen der Spannungsrelaxationsplatte 14 und dem Kühlkörper 16 durch die überstehenden Abschnitte 50 sichergestellt ist. Das heißt, die Mindeststärke bzw. -dicke jeder unteren Lotschicht 20b ist aufgrund des Ausbildens der überstehenden Abschnitte 50 gewährleistet.
  • Anschließend wird die Oberseitenelektrode eines jedes Halbleiterelements 12 mittels eines Drahtanschlusses oder dergleichen mit einem Anschluss (nicht gezeigt) verbunden. Danach wird die Harzschicht 18 durch Aufbringen von Formharz auf ein Halbzeug ausgebildet. Das heißt, das Halbzeug wird in einen Hohlraum gesetzt, und geschmolzenes Harz wird in den Hohlraum gegossen. Die Vorsprünge 30b der Spannungsrelaxationsplatte 14 sind in eine Richtung ausgerichtet, in der die Vorsprünge 30 den Fluss des geschmolzenen Harzes in einem Harzformverfahren nicht beeinträchtigen. Insbesondere sind die Vorsprünge 30b in einer Richtung, in der das Harz in dem Harzformverfahren strömt, angeordnet. Dadurch ist es möglich, das Harzformverfahren geeignet auszuführen. Wenn geschmolzenes Harz in den Hohlraum gefüllt wird, wird das Harz abgekühlt und erstarrt. Dadurch wird die Harzschicht 18 ausgebildet, und die Halbleitervorrichtung 10 ist fertiggestellt.
  • Wenn die Harzschicht 18 erstarrt, schrumpft die Harzschicht 18. Daher tritt eine Spannung, die durch die Schrumpfung entsteht, in der Harzschicht 18 auf. Eine Spannung wirkt auch an einer Kontaktfläche zwischen der Harzschicht 18 und dem Kühlkörper 16 in einer durch die Pfeile 60 in 2 angezeigten Richtung. Wenn sich die Harzschicht 18 aufgrund der Spannung verformt, löst sich die Harzschicht 18 von dem Kühlkörper 16 ab, was ungünstig ist. In der Halbleitervorrichtung 10 wird die Verformung der Harzschicht 18 jedoch durch die Spannungsrelaxationsplatte 14 unterdrückt, die sich in der Harzschicht 18 erstreckt. Die Oberseite und Unterseite der Spannungsrelaxationsplatte 14 und die Innenseite des Durchgangslochs 30a der Spannungsrelaxationsplatte 14 sind insbesondere in der Nähe eines jeden Durchgangslochs 30a mit der Harzschicht 18 bedeckt. Daher ist es schwierig die Spannungsrelaxationsplatte 14 und die Harzschicht 18 relativ zu bewegen. Insbesondere ist eine Relativbewegung der Harzschicht 18 in Bezug auf die Spannungsrelaxationsplatte 14 in die X-Richtung, die Y-Richtung oder die Z-Richtung unterdrückt. Somit wird eine Verformung der Harzschicht 18 und eine Verformung der Spannungsrelaxationsplatte 14 unterdrückt. Aufgrund des Ankereffekts eines jeden Durchgangslochs 30a wird das Ablösen der Harzschicht 18 von dem Kühlkörper 16 in der Halbleitervorrichtung 10 unterdrückt. Zudem hat die Spannungsrelaxationsplatte 14 die Vorsprünge 30b. Bei der ersten Ausführungsform unterdrücken die Vorsprünge 30b, da die Vorsprünge 30b sich in die Y-Richtung erstrecken, die Relativbewegung der Harzschicht 18 in Bezug auf die Spannungsrelaxationsplatte 14 in die X-Richtung. Durch den Ankereffekt der Vorsprünge 30b wird ebenso das Ablösen der Harzschicht 18 von dem Kühlkörper 16 unterdrückt. Daher ist es bei der Halbleitervorrichtung 10 sehr viel weniger wahrscheinlich, dass sich die Harzschicht 18 von dem Kühlkörper 16 ablöst, wodurch eine effiziente Herstellung der Halbleitervorrichtung 10 möglich ist.
  • Jeder Vorsprung 30b ist entlang des Endes des entsprechenden Durchgangslochs 30a ausgebildet, wodurch sich der Ankereffekt eines jeden Vorsprungs 30b weiter erhöht. Das heißt, wie durch den Pfeil 70 in 4 angezeigt ist, wirkt eine Kraft, wenn eine Spannung in der X-Richtung auf die Vorsprünge 30b wirkt, auch auf die Spannungsrelaxationsplatte 14 an dem proximalen bzw. nahen Abschnitt des Vorsprungs 30b. In der Nähe eines jeden Durchgangslochs 30a, ist die Spannungsrelaxationsplatte 14 an der Oberseite und Unterseite der Spannungsrelaxationsplatte 14 und der Innenseite des Durchgangslochs 30a der Spannungsrelaxationsplatte 14 mit der Harzschicht 18 in Kontakt. Das heißt, die Harzschicht 18 an der Oberseite der Spannungsrelaxationsplatte 14 und die Harzschicht 18 an der Unterseite der Spannungsrelaxationsplatte 14 sind durch die Harzschicht 18 in den Durchgangslöchern 30a verbunden. Dadurch ist die Spannungsrelaxationsplatte 14 selbst in der Nähe eines jeden Durchgangslochs 30a fest an der Harzschicht 18 fixiert. Andererseits ist die Spannungsrelaxationsplatte 14 an von den Durchgangslöchern 30a entfernten Positionen nur an der Oberseite und der Unterseite der Spannungsrelaxationsplatte 14 mit der Harzschicht 18 in Kontakt. Daher lässt sich die Spannungsrelaxationsplatte 14 an von den Durchgangslöchern 30a entfernten Positionen im Vergleich zu Positionen in der Nähe der Durchgangslöcher 30a leicht abbiegen. Wie in 5 als eine vergleichende Ausführungsform gezeigt ist, kann sich die Spannungsrelaxationsplatte 14, wenn jeder der Vorsprünge 30b an einer von dem entsprechenden Durchgangsloch 30a entfernten Position ausgebildet ist, unter der Spannung, die durch den Pfeil 70 angezeigt ist, und auf die Vorsprünge 30b wirkt, wie durch die abwechselnd lang und doppelt kurz gestrichelte Linie in 5 angezeigt ist, verbiegen. Im Gegensatz dazu ist bei der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform, wie in 4 gezeigt ist, jeder der Vorsprünge 30b entlang des Endes des entsprechenden Durchgangslochs 30a ausgebildet, und die Spannungsrelaxationsplatte 14 lässt sich schwer verbiegen, wodurch es möglich ist, das Ablösen der Harzschicht 18 weiter effektiv zu unterdrücken. Bei der in 4 gezeigten Konfiguration lässt sich jeder der Vorsprünge 30b durch Biegen ausbilden, wodurch es möglich ist, jeden der Vorsprünge 30b leicht auszubilden.
  • Die Spannung, die in der Harzschicht 18 auftritt, erhöht sich tendenziell insbesondere in einem Bereich zwischen den zwei Halbleiterelementen 12. Daher tritt das Ablösen der Harzschicht 18 von dem Kühlkörper 16 leicht in dem Bereich zwischen den zwei Halbleiterelementen 12 auf. Die Spannung erhöht sich mit einer Verringerung des Abstands zwischen den zwei Halbleiterelementen 12. Bei der Konfiguration gemäß der ersten Ausführungsform sind die Ankerstrukturen 30 ebenso in dem Bereich zwischen den zwei Halbleiterelementen 12 ausgebildet, wodurch es möglich ist, das Ablösen der Harzschicht 18 in diesem Bereich zu unterdrücken. Dadurch ist es möglich, den Abstand zwischen den zwei Halbleiterelementen 12 im Vergleich zu bestehenden Verfahren zu verringern. Daher ist es möglich, eine Reduzierung der Größe der Halbleitervorrichtung 10 zu erreichen.
  • Wenn die Halbleitervorrichtung 10 verwendet ist, erzeugen die Halbleiterelemente 12 Wärme. Da es zwischen jedem der Halbleiterelemente 12 und dem Kühlkörper 16 einen großen Unterschied bei dem Längsausdehnungskoeffizient gibt, wirkt, wenn sich die Halbleiterelemente 12 und der Kühlkörper 16 aufgrund einer Wärmeerzeugung thermisch ausdehnen, Spannung auf die Lotschichten 20. Wenn wiederholt eine Wärmebeanspruchung auf die Lotschichten 20 wirkt, bilden sich Risse in den Lotschichten 20, was zur Folge hat, dass sich der Wärmewiderstand zwischen jedem der Halbleiterelemente 12 und dem Kühlkörper 16 erhöht. Es entsteht außerdem eine Unannehmlichkeit bezüglich der elektrischen und mechanischen Zuverlässigkeit der Lotschichten 20. In der Halbleitervorrichtung 10 ist jedoch die Spannungsrelaxationsplatte 14 zwischen jedem der Halbleiterelemente 12 und dem Kühlkörper 16 angeordnet, und die Spannungsrelaxationsplatte 14 hat einen größeren Längsausdehnungskoeffizienten als jedes der Halbleiterelemente 12 und einen geringeren Längsausdehnungskoeffizienten als der Kühlkörper 16. Auf diese Weise hat die Spannungsrelaxationsplatte 14 einen Längsausdehnungskoeffizienten zwischen dem Längsausdehnungskoeffizienten eines jeden Halbleiterelements 12 und dem Längsausdehnungskoeffizienten des Kühlkörpers 16. Daher ist es möglich, die Wärmebeanspruchung, die auf die Lotschichten 20 (das heißt, die oberen Lotschichten 20a und die unteren Lotschichten 20b) wirkt, zu unterdrücken. Zudem ist bei der Halbleitervorrichtung 10 wie vorstehend beschrieben die Mindeststärke bzw. - dicke einer jeden der oberen Lotschichten 20a und der unteren Lotschichten 20b durch die überstehenden Abschnitte 40, 50 gewährleistet. Auf diese Weise wird durch Sicherstellen der Dicke bzw. Stärke einer jeden Lotschicht 20 die Konzentration der Wärmebeanspruchung an einem dünnen Abschnitt einer jeden Lotschicht 20 unterdrückt. Dadurch entstehen bei der Halbleitervorrichtung 10 nur schwer Risse in den Lotschichten 20, wodurch die Zuverlässigkeit der Lotschichten 20 hoch ist.
  • Eine Halbleitervorrichtung 100 gemäß einer zweiten Ausführungsform wird mit Bezugnahme auf 6 bis 8 beschrieben. In der nachfolgenden Beschreibung bezeichnen gleiche Bezugszeichen zu denen der ersten Ausführungsform Bauteilelemente der Halbleitervorrichtung 100, die denen der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform entsprechen. Die Beschreibung der Konfiguration, die gleich ist wie die der ersten Ausführungsform wird weggelassen.
  • Bei der Halbleitervorrichtung 100 gemäß der zweiten Ausführungsform sind die überstehenden Abschnitte 40, 50 gemäß der ersten Ausführungsform nicht in der Spannungsrelaxationsplatte 14 ausgebildet. Stattdessen sind bei der Halbleitervorrichtung 100 gemäß der zweiten Ausführungsform Durchgangslöcher 110, überstehende Abschnitte 140 und überstehende Abschnitte 150 in der Spannungsrelaxationsplatte 14 ausgebildet. Die restliche Konfiguration der Halbleitervorrichtung 100 ist im Wesentlichen gleich wie die der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform.
  • Wie in 6 gezeigt ist, ist jedes der Durchgangslöcher 110 unmittelbar unter einer jeden Ecke 12a eines jeden Halbleiterelements 12 ausgebildet. Wie in 7 gezeigt ist, ist die Harzschicht 18 in die Durchgangslöcher 110 eingegeben. Die Lotschichten 20 sind nicht mit den Ecken 12a der Halbleiterelemente 12 verbunden. Das heißt, die Unterseite einer jeden Ecke12a eines jeden Halbleiterelements 12 ist mit der Harzschicht 18 bedeckt. Wie vorstehend beschrieben ist, tritt eine Wärmebeanspruchung in den Lotschichten 20 auf, wenn die Halbleitervorrichtung 100 verwendet wird. Die Wärmebeanspruchung nimmt tendenziell in der Nähe einer jeden Ecke 12a eines jeden Halbleiterelements 12 zu. Bei der Halbleitervorrichtung 100 gemäß der zweiten Ausführungsform ist durch Anordnen der Durchgangslöcher 110 in der Spannungsrelaxationsplatte 14 an Positionen an den Unterseiten der Ecken 12a der Halbleiterelemente 12 nicht jede Ecke 12a mit der entsprechenden Lotschicht 20 verbunden. Dadurch wird die Erzeugung einer hohen Beanspruchung in jeder der Lotschichten 20 unterdrückt.
  • Wie in 7 gezeigt ist, werden bei der Halbleitervorrichtung 100 die überstehenden Abschnitte 140, die derart ausgebildet sind, dass sie nach oben überstehen, in der Spannungsrelaxationsplatte 14 an Positionen unterhalb der entsprechenden Halbleiterelemente 12 ausgebildet. Die überstehenden Abschnitte 140 haben eine überstehende Form und werden durch Pressen der Spannungsrelaxationsplatte 14 ausgebildet. Bei den überstehenden Abschnitten 140 sowie den überstehenden Abschnitten 40 gemäß der ersten Ausführungsform ist es möglich, den Abstand zwischen jedem der Halbleiterelemente 12 und der Spannungsrelaxationsplatte 14 sicherzustellen. Dadurch wird die Dicke bzw. Stärke einer jeden oberen Lotschicht 20a sichergestellt, wodurch es möglich ist, die Wärmebeanspruchung, die in jeder der oberen Lotschichten 20a auftritt, zu unterdrücken.
  • Wie in 8 gezeigt ist, ist bei der Halbleitervorrichtung 100 jeder der überstehenden Abschnitte 150, die nach unten überstehen, in dem Außenbereich 14b der Spannungsrelaxationsplatte 14 ausgebildet. Jeder überstehende Abschnitt 150 hat eine überstehende Form und wird durch Pressen der Spannungsrelaxationsplatte 14 ausgebildet. Bei den überstehenden Abschnitten 150 sowie den überstehenden Abschnitten 50 gemäß der ersten Ausführungsform ist es möglich den Abstand zwischen der Spannungsrelaxationsplatte 14 und dem Kühlkörper 16 sicherzustellen. Dadurch ist die Dicke bzw. Stärke jeder der unteren Lotschichten 20b sichergestellt, wodurch es möglich ist, die Wärmebeanspruchung, die in jeder der unteren Lotschichten 20b auftritt, zu unterdrücken. Auf diese Weise können die überstehenden Abschnitte zur Sicherstellung der Dicke bzw. Stärke jeder der unteren Lotschichten 20b in dem Außenbereich 14b (das heißt, der Außenseite der Lotschichten 20) ausgebildet werden.
  • Eine Halbleitervorrichtung 200 gemäß einer dritten Ausführungsform wird mit Bezugnahme auf 9 beschrieben. In der nachfolgenden Beschreibung bezeichnen gleiche Bezugszeichen zu denen der ersten Ausführungsform Bauteilelemente der Halbleitervorrichtung 200, die denen der Halbleitervorrichtung 10 gemäß der ersten Ausführungsform entsprechen. Die Beschreibung der Konfiguration, die gleich ist wie die der ersten Ausführungsform wird weggelassen.
  • Bei der Halbleitervorrichtung 200 gemäß der dritten Ausführungsform ist die Oberseitenelektrode eines jeden Halbleiterelements 12 mit einem Kühlkörper 216 mittels einer entsprechenden Lotschicht 220, einem entsprechenden Kupferblock 222 und einer entsprechenden Lotschicht 224 verbunden. Der Kühlkörper 216 dient außerdem als eine Elektrode der Halbleitervorrichtung 200. Auf diese Weise ist die Oberseitenelektrode eines jeden Halbleiterelements 12 auch mit dem Kühlkörper 216 verbunden. Dadurch ist es möglich, eine Erhöhung der Temperatur eines jeden Halbleiterelements 12 effektiv weiter zu unterdrücken. Bei dem Lötverfahren der Halbleitervorrichtung 200 werden zunächst die Bauteile von dem Kühlkörper 216 zu den Kupferblöcken 222 gelötet, während eine Last aufgebracht wird, und anschließend wird der Kühlkörper 216 gelötet während eine Last aufgebracht wird. Die Halbleitervorrichtung 200 wird durch Löten in zwei Schritten realisiert. Dadurch ist es möglich, eine Verformung der Spannungsrelaxationsplatte 14 zu unterdrücken. Bei dem Lötverfahren der Halbleitervorrichtung 200 gemäß der dritten Ausführungsform kann zusätzlich zu dem Kühlkörper 216 und den Kupferblöcken 222 eine weitere Komponente hinzugefügt werden, die eine Last gegen den Kühlkörper 216 auf die Halbleiterelemente 12 aufbringt.
  • Bei jeder der vorstehend beschriebenen Ausführungsformen ist, wenn die Harzschicht 18 ein Füllmaterial enthält, die Größe eines jeden der Durchgangslöcher 30a, die in der Spannungsrelaxationsplatte 14 angeordnet sind, vorzugsweise größer als die Größe des Füllmaterials.
  • Bei jeder der vorstehend beschriebenen Ausführungsformen sind alle der Vorsprünge 30b in derselben Richtung ausgebildet. Jedoch können die Vorsprünge 30b, die sich in verschieden Richtungen erstrecken, in der einzelnen Spannungsrelaxationsplatte 14 ausgebildet sein. Beispielsweise können die Vorsprünge 30b, die sich in die X-Richtung erstrecken, und die Vorsprünge 30b, die sich in die Y-Richtung erstrecken, gemischt enthalten sein.
  • Bei jeder der vorstehend beschriebenen Ausführungsformen, wie in 10 bis 12 gezeigt, können zwei Vorsprünge 30b entsprechend jedem einzelnen Durchgangsloch 30a ausgebildet sein. In 10 bis 12 ist die Harzschicht 18 zum Zwecke der einfacheren Beschreibung nicht gezeigt. In 10 bis 12 ist die Spannungsrelaxationsplatte 14 aus einer oberen Platte 14c und einer unteren Platte 14d gebildet. Jedes Durchgangsloch der oberen Platte 14c und ein entsprechendes von Durchgangslöchern der unteren Platte 14d, sind zueinander durchgängig, um das einzelne Durchgangsloch 30a zu bilden. Bei der oberen Platte 14c erstrecken sich die Vorsprünge 30b jeweils entlang eines Endes des entsprechenden Durchgangslochs 30a in der Y-Richtung. Bei der unteren Platte 14d erstrecken sich die Vorsprünge 30b jeweils entlang eines Endes des entsprechenden Durchgangslochs 30a in der X-Richtung. Jeder der Vorsprünge 30b der unteren Platte 14d durchläuft das Innere des entsprechenden Durchgangslochs der oberen Platte 14c und steht zu der Oberseite der oberen Platte 14c über. Bei dieser Konfiguration ist es möglich, mit jeder einzelnen Ankerstruktur 30 einen hohen Ankereffekt in beide Richtungen zu erzielen, das heißt, in die X-Richtung und die Y-Richtung.
  • Bei dem Herstellungsverfahren gemäß jeder der vorstehend beschriebenen Ausführungsformen kann die Oberfläche der Spannungsrelaxationsplatte 14 einer Oberflächenaufrauung unterliegen. Bei dieser Konfiguration ist es möglich, den Ankereffekt zwischen der Spannungsrelaxationsplatte 14 und der Harzschicht 18 durch die aufgeraute Oberfläche weiter zu erhöhen. Eine aufgeraute Vernickelung (Stärke bzw. Dicke von etwa 10 µm) kann als die Oberflächenaufrauung verwendet werden. Auf der oberflächenaufgerauten Oberfläche kann sich die Benetzbarkeit des Lots verschlechtern. Daher kann die Oberflächenaufrauung nur auf einen Bereich außerhalb des gelöteten Bereichs beschränkt sein. Alternativ kann die Benetzbarkeit des Lots durch Aufbringen einer Pd-Au-Beschichtung auf die oberflächenaufgerauten Oberfläche verbessert werden.

Claims (8)

  1. Halbleitervorrichtung (10), aufweisend: eine Zwischenplatte (14); ein Halbleiterelement (12), das mit einer Oberfläche der Zwischenplatte (14) durch ein Lötfüllmetall (20a) benachbart zu dem Halbleiterelement (12) verbunden ist; eine Hauptplatte (16), die mit der anderen Oberfläche der Zwischenplatte (14) durch ein Lötfüllmetall (20b) benachbart zu der Hauptplatte (16) verbunden ist; und eine Harzschicht (18), wobei die Zwischenplatte (14) einen Außenbereich hat, der sich sowohl hinsichtlich eines Bereichs, in dem die Zwischenplatte (14) mit dem Lötfüllmetall (20a) benachbart zu dem Halbleiterelement (12) verbunden ist, als auch eines Bereichs, in dem die Zwischenplatte (14) mit dem Lötfüllmetall (20b) benachbart zu der Hauptplatte (16) verbunden ist, zu einem äußeren Bereich erstreckt, und sich ein erstes Durchgangsloch (30a) durch die Zwischenplatte (14) in dem Außenbereich erstreckt, dadurch gekennzeichnet, dass die Harzschicht (18) wenigstens das Lötfüllmetall (20a) benachbart zu dem Halbleiterelement (12), die Zwischenplatte (14), das Lötfüllmetall (20b) benachbart zu der Hauptplatte (16) und eine Oberfläche der Hauptplatte (16), mit der die Hauptplatte (16) der Zwischenplatte (14) gegenüberliegt, bedeckt, und die Harzschicht (18) außerdem in dem ersten Durchgangsloch (30a) angeordnet ist.
  2. Halbleitervorrichtung (10) nach Anspruch 1, dadurch gekennzeichnet, dass ein Vorsprung (30b) an der Oberfläche der Zwischenplatte (14), benachbart zu dem Halbleiterelement (12) angeordnet ist, und der Vorsprung (30b) sich entlang eines Endes des ersten Durchgangslochs (30a) erstreckt.
  3. Halbleitervorrichtung (10) nach Anspruch 2, dadurch gekennzeichnet, dass der Vorsprung (30b), der sich entlang des Endes des ersten Durchgangslochs (30a) erstreckt, durch Biegen eines Abschnitts entsprechend dem ersten Durchgangsloch (30a) zu der Zeit, zu der das erste Durchgangsloch (30a) in der Zwischenplatte (14) ausgebildet wird, ausgebildet wird.
  4. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass ein überstehender Abschnitt (40) an einer Oberfläche der Zwischenplatte (14) innerhalb eines Bereichs, in dem die Zwischenplatte (14) dem Halbleiterelement (12) gegenüberliegt, ausgebildet ist.
  5. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass ein überstehender Abschnitt (50) an einer Oberfläche der Zwischenplatte (14) innerhalb eines Bereichs, in dem die Zwischenplatte (14) der Hauptplatte (16) gegenüberliegt, ausgebildet ist.
  6. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass ein zweites Durchgangsloch (110) in der Zwischenplatte (14) an einer Position ausgebildet ist, an der das zweite Durchgangsloch (110) einer Ecke des Halbleiterelements (12) gegenüberliegt, und die Harzschicht (18) außerdem in dem zweiten Durchgangsloch (110) angeordnet ist.
  7. Halbleitervorrichtung (10) nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Zwischenplatte (14) eine erste Platte (14c) und eine zweite Platte (14d) umfasst, die zweite Platte (14d) an einer zu der Hauptplatte (16) benachbarten Seite auf die erste Platte (14c) gestapelt ist, sich das erste Durchgangsloch (30a) durch die erste Platte (14c) und die zweite Platte (14d) erstreckt, ein Vorsprung (30b) an einer Oberfläche der ersten Platte (14c) angeordnet ist, wobei die Oberfläche der ersten Platte (14c) zu dem Halbleiterelement (12) benachbart ist, der Vorsprung (30b), der an der Oberfläche der ersten Platte (14c) angeordnet ist, sich entlang eines Endes des ersten Durchgangslochs (30a) erstreckt, ein Vorsprung (30b) an der Oberfläche der zweiten Platte (14d) angeordnet ist, wobei die Oberfläche der zweiten Platte (14d) zu der Hauptplatte (16) benachbart ist, und der an der Oberfläche der zweiten Platte (14d) angeordnete Vorsprung (30b) sich entlang eines Endes des ersten Durchgangslochs (30a) erstreckt, durch ein Inneres des ersten Durchgangslochs (30a) der ersten Platte (14c) verläuft und von der Oberfläche der ersten Platte (14c) übersteht, wobei die Oberfläche zu dem Halbleiterelement (12) benachbart ist.
  8. Herstellungsverfahren für die Halbleitervorrichtung (10) nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass es aufweist: Stapeln eines Halbleiterelements (12), einer Zwischenplatte (14) und einer Hauptplatte (16); Aufbringen einer Lötpaste auf eine Oberseite der Zwischenplatte (14) und eine Oberseite der Hauptplatte (16); Platzieren eines Gewichts auf dem Halbleiterelement (12), wodurch eine Last gegen die Hauptplatte (16) auf das Halbleiterelement (12) aufgebracht wird; Löten der Zwischenplatte (14) an das Halbleiterelement (12) und die Hauptplatte (16) in einem Zustand, in dem die Last gegen die Hauptplatte (16) auf das Halbleiterelement (12) aufgebracht wird; und Aufbringen von Formharz auf das gelötete Halbzeug zum Ausbilden einer Harzschicht (18) und dadurch Fertigstellen der Halbleitervorrichtung (10), wobei die Zwischenplatte (14) einen Außenbereich hat, der sich sowohl hinsichtlich eines Bereichs, in dem die Zwischenplatte (14) mit Lötfüllmetall (20a) benachbart zu dem Halbleiterelement (12) verbunden wird, als auch eines Bereichs, in dem die Zwischenplatte (14) mit dem Lötfüllmetall (20b) benachbart zu der Hauptplatte (16) verbunden wird, zu einem äußeren Bereich erstreckt, und sich ein erstes Durchgangsloch (30a) durch die Zwischenplatte (14) in dem Außenbereich erstreckt, wobei durch das Aufbringen von Formharz auf das gelötete Halbzeug zum Ausbilden einer Harzschicht (18) die Harzschicht (18) derart ausgebildet wird, dass diese wenigstens das Lötfüllmetall (20a) benachbart zu dem Halbleiterelement (12), die Zwischenplatte (14), das Lötfüllmetall (20b) benachbart zu der Hauptplatte (16) und eine Oberfläche der Hauptplatte (16), mit der die Hauptplatte (16) der Zwischenplatte (14) gegenüberliegt, bedeckt, und die Harzschicht (18) außerdem in dem ersten Durchgangsloch (30a) angeordnet wird.
DE112014004101.7T 2013-09-06 2014-09-04 Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung Expired - Fee Related DE112014004101B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013185155A JP5854011B2 (ja) 2013-09-06 2013-09-06 半導体装置、及び半導体装置の製造方法
JP2013-185155 2013-09-06
PCT/IB2014/001719 WO2015033209A1 (en) 2013-09-06 2014-09-04 Semiconductor device, and manufacturing method for semiconductor device

Publications (2)

Publication Number Publication Date
DE112014004101T5 DE112014004101T5 (de) 2016-06-09
DE112014004101B4 true DE112014004101B4 (de) 2020-03-19

Family

ID=51830546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014004101.7T Expired - Fee Related DE112014004101B4 (de) 2013-09-06 2014-09-04 Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung

Country Status (7)

Country Link
US (1) US9640491B2 (de)
JP (1) JP5854011B2 (de)
KR (1) KR101803668B1 (de)
CN (1) CN105518857B (de)
DE (1) DE112014004101B4 (de)
TW (1) TWI553748B (de)
WO (1) WO2015033209A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160071787A1 (en) * 2014-09-08 2016-03-10 Sheila F. Chopin Semiconductor device attached to an exposed pad
JP6634722B2 (ja) * 2015-07-14 2020-01-22 富士電機株式会社 絶縁ブスバーおよび製造方法
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
US11257768B2 (en) * 2017-12-13 2022-02-22 Mitsubishi Electric Corporation Semiconductor device and power conversion device
CN110634806A (zh) * 2018-06-21 2019-12-31 美光科技公司 半导体装置组合件和其制造方法
CN114944375B (zh) * 2022-05-23 2022-10-28 山东中清智能科技股份有限公司 一种功率器件封装结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302722A (ja) * 1993-04-19 1994-10-28 Nippon Steel Corp 放熱部材及びこの放熱部材を用いた半導体パッケージ
DE102013200518A1 (de) * 2012-01-19 2013-07-25 Denso Corporation Halbleiterpackung

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS445570Y1 (de) * 1965-09-06 1969-02-28
JPS5056163A (de) * 1973-09-14 1975-05-16
JPS5575156U (de) * 1978-11-17 1980-05-23
JPH0245964A (ja) * 1988-08-08 1990-02-15 Matsushita Electron Corp 半導体装置
JPH03218031A (ja) * 1990-01-23 1991-09-25 Hitachi Ltd 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JPH06151685A (ja) 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JPH06268145A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
JPH088388A (ja) * 1994-06-22 1996-01-12 Hitachi Ltd リードフレームおよびそれを用いて構成された半導体装置
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JP2000349100A (ja) * 1999-06-04 2000-12-15 Shibafu Engineering Kk 接合材とその製造方法及び半導体装置
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
JP3748849B2 (ja) 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
JP2007088264A (ja) * 2005-09-22 2007-04-05 Toshiba Components Co Ltd 樹脂封止型半導体装置
KR20080065153A (ko) * 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP5328740B2 (ja) * 2010-10-04 2013-10-30 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2012174927A (ja) 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302722A (ja) * 1993-04-19 1994-10-28 Nippon Steel Corp 放熱部材及びこの放熱部材を用いた半導体パッケージ
DE102013200518A1 (de) * 2012-01-19 2013-07-25 Denso Corporation Halbleiterpackung

Also Published As

Publication number Publication date
WO2015033209A1 (en) 2015-03-12
CN105518857A (zh) 2016-04-20
JP5854011B2 (ja) 2016-02-09
KR101803668B1 (ko) 2017-11-30
CN105518857B (zh) 2018-10-23
WO2015033209A9 (en) 2016-04-14
US9640491B2 (en) 2017-05-02
KR20160041984A (ko) 2016-04-18
TWI553748B (zh) 2016-10-11
TW201517178A (zh) 2015-05-01
US20160218068A1 (en) 2016-07-28
DE112014004101T5 (de) 2016-06-09
JP2015053379A (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
DE112014004101B4 (de) Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
DE69735361T2 (de) Harzverkapselte halbleiteranordnung und herstellungsverfahren dafür
DE69413602T2 (de) Halbleiteranordnung und Herstellungsverfahren
DE102015210603B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102009061178B3 (de) Leistungshalbleitervorrichtung
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE102015102528B4 (de) Ein Verfahren zum Verbinden eines Halbleiter-Package mit einer Platine und ein Halbleiter-Package
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102011079708B4 (de) Trägervorrichtung, elektrische vorrichtung mit einer trägervorrichtung und verfahren zur herstellung dieser
DE102013103015A1 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
DE102010047646A1 (de) Harz versiegelte elektronische Steuervorrichtung und Verfahren zur Herstellung derselben
DE102013213073A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelementes
DE102017218138B4 (de) Vorrichtung mit Substrat mit leitfähigen Säulen und Verfahren zur Herstellung der Vorrichtung
DE112017005498T5 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112014007140T5 (de) Leistungshalbleiteranordnung und Verfahren zum Herstellen derselben
DE102014104399A1 (de) Leadframe, Halbleiterchipgehäuse umfassend einen Leadframe und ein Verfahren zur Herstellung eines Leadframe
DE102012201324A1 (de) Harz-abgedichteter elektronischer Controller und Verfahren zum Herstellen desselben
DE102013020973A1 (de) Ein QFN mit benetzbarer Flanke
DE112016006376B4 (de) Halbleitervorrichtung
DE102020100167A1 (de) Isoliertes metallsubstrat und herstellungsverfahren dafür
DE112006002635T5 (de) Schaltungsmodul und Schaltungsvorrichtung, die ein Schaltungsmodul umfasst
DE112014006653T5 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE102017207727B4 (de) Halbleiteranordnung
DE112016007464T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: KUHNEN & WACKER PATENT- UND RECHTSANWALTSBUERO, DE

R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee