DE112011105805T5 - Ätzstop-Schichten und Kondensatoren - Google Patents

Ätzstop-Schichten und Kondensatoren Download PDF

Info

Publication number
DE112011105805T5
DE112011105805T5 DE112011105805.5T DE112011105805T DE112011105805T5 DE 112011105805 T5 DE112011105805 T5 DE 112011105805T5 DE 112011105805 T DE112011105805 T DE 112011105805T DE 112011105805 T5 DE112011105805 T5 DE 112011105805T5
Authority
DE
Germany
Prior art keywords
layer
etch stop
dielectric
stop layer
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112011105805.5T
Other languages
English (en)
Inventor
Ruth A. Brain
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tahoe Research Ltd
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112011105805T5 publication Critical patent/DE112011105805T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

Kondensatorstrukturen für integrierte Schaltungsvorrichtungen werden bereitgestellt. Die Kondensatoren weisen nahe gelegene dichte oder sehr dichte Ätzstop-Schichten auf. Die dichte oder sehr dichte Ätzstop-Schicht kann beispielsweise ein Hoch-k-Material sein. Die Kondensatoren sind beispielsweise Metall-Isolator-Metall-(MIM)-Kondensatoren und sind in DRAM (dynamischer Direktzugriffspeicher) und eDRAM(eingebetteter dynamischer Direktzugriffspeicher)-Strukturen nützlich.

Description

  • HINTERGRUND DER ERFINDUNG
  • GEBIET DER ERFINDUNG
  • Die Ausführungsformen der Erfindung beziehen sich allgemein auf integrierte Schaltungsvorrichtungen, Halbleitereinrichtungen, Metallverbindungen, Kondensatoren und Ätzstop-Schichten.
  • HINTERGRUNDINFORMATIONEN
  • Der Druck in Richtung immer kleinerer, höher integrierter Schaltungen (IC) und anderen Halbleiterbauelementen stellt höchste Anforderungen an die Verfahren und Materialien, die verwendet werden, um die Vorrichtungen zu konstruieren. Im allgemeinen ist ein integrierter Schaltungschip auch als Mikrochip, Silizium-Chip oder Chip bekannt. IC-Chips werden in einer Vielzahl von allgemeinen Vorrichtungen, wie Mikroprozessoren für Computer, Autos, Fernseher, CD-Player und Mobiltelefone eingesetzt. Eine Vielzahl von IC-Chips wird typischerweise auf einem Silizium-Wafer (einer dünnen Siliziumscheibe mit einem Durchmesser von beispielsweise 300 mm) hergestellt und nach der Verarbeitung wird der Wafer auseinander geschnitten, um einzelne Chips zu schaffen. Ein 1 cm2 IC-Chip mit Strukturgrößen um etwa 90 nm kann Hunderte von Millionen von Komponenten umfassen. Bei aktuellen Technologien werden die Strukturgrößen sogar zu weniger als 32 nm getrieben. Komponenten von IC-Chips umfassen beispielsweise Transistoren, wie CMOS(komplementärer Metall-Oxid-Halbleiter)-Vorrichtungen, kapazitive Strukturen (Kondensatoren), Widerstandsstrukturen und Metall-Leitungen, die elektrische Verbindungen zwischen Komponenten und externen Geräten zur Verfügung stellen.
  • KURZBESCHREIBUNG DER FIGUREN
  • 1A–B sind schematische Diagramme, die Querschnittsansichten von Kondensatoren und nahegelegenen Strukturen zeigen, die Teile eines integrierten Schaltungschips sind;
  • 2A–B sind schematische Diagramme, die Querschnittsansichten von zusätzlichen Kondensatorstrukturen und nahegelegenen Strukturen zeigen, die Teile eines integrierten Schaltungschips sind;
  • 3 beschreibt ein Verfahren zur Herstellung eines Kondensators, der Teil einer IC-Vorrichtung ist;
  • 4 beschreibt ein weiteres Verfahren zur Herstellung eines Kondensators, der Teil einer IC-Vorrichtung ist; und
  • 5 ist eine Rechenvorrichtung, die in Übereinstimmung mit einer Ausführung der Erfindung aufgebaut ist.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Kondensatoren, die Teil von integrierten Schaltkreis-Vorrichtungen mit benachbarten metallhaltigen und oder Hoch-k-Ätzstop Schichten sind, und Verfahren zur Herstellung dieser Kondensatoren werden bereitgestellt. Bei Ausführungsformen der Erfindung ist die nahegelegene metallhaltige und/oder Hoch-k-Ätzstop-Schicht eine dichte oder sehr dichte dielektrische Schicht. Bei Ausführungsformen der Erfindung überdeckt die nahegelegene dichte oder extrem dichte Ätzstop-Schicht Metallleitungen in der Nähe des Kondensators während der Herstellung des Kondensators und bleibt nach der Fertigung in der IC-Vorrichtung.
  • 1A zeigt eine Kondensatorstruktur, die ein Teil eines integrierten Schaltungschips ist. Der Kondensator ist beispielsweise ein MIM(Metall-Isolator-Metall)-Kondensator. Die in 1A gezeigten Komponenten sind ein sehr kleiner Abschnitt einer typischen IC-Vorrichtung. In 1A, beherbergt ein Substrat 105 Isolierschichten 110–112 aus mit Metall gefüllten Gräben 115–117. Die Isolierschichten 110–112 umfassen ein isolierendes Material, wie zum Beispiel Siliziumdioxid, Siliziumnitrid, Kohlenstoff-dotiertes Oxid (CDO), Siliziumoxynitrid, organische Polymere, wie Perfluorcyclobutan oder Polytetrafluorethylen, Fluorsilikatglas (FSG), und Organosilikate, wie Silsesquioxan, Siloxan und/oder Organosilicat-Glas. Die Metall-Graben 115–117 sind in der Regel die leitenden Leitungen, die die Vorrichtungen, welche die IC-Chips bilden, miteinander verbinden. Die mit Metall gefüllten Gräben 115–116 sind optionale Teile einer IC-Vorrichtung, die einen Kondensator 120 aufweist, und eine andere Anzahl und Konfiguration der Metallgräben sind möglich. In einer Ausführungsform der Erfindung ist zumindest ein Metall-gefüllter Graben 116 nahe an einem Ende des Kondensators 120. Bei Ausführungsformen der Erfindung verbindet eine Metallleitung 117 elektrisch den Kondensator 120 mit anderen Komponenten einer monolithischen IC-Vorrichtung. Andere Konfigurationen für die Metallleitung 117 sind auch möglich. Beispielsweise kann die elektrische Verbindung, die an ein erstes Ende des Kondensators 120 angeschlossen ist, ein Via (nicht gezeigt) sein, der sich in das Substrat 105 erstreckt und den Kondensator 120 elektrisch mit anderen IC-Elementen oder Vorrichtungen (nicht dargestellt) verbindet. Die Metallleitungen 115–117 umfassen beispielsweise Kupfer, Aluminium, Silber, Gold, Platin oder andere leitende Elemente oder Legierungen davon. In einer Ausführungsform der Erfindung sind die Metallleitungen 115–117 aus Kupfer. Der Kondensator 120 ist in einem Graben ausgebildet, der durch Isolierschichten 111–112 gebildet ist. Der Kondensator 120 weist eine äußere leitende Schicht 125, eine isolierende Schicht 130 und einen inneren leitenden Bereich 135 auf. Die isolierende Schicht 130 ist zwischen der äußeren leitenden Schicht 125 und dem inneren leitenden Bereich 135 angeordnet. Die äußere Metallschicht 125 und der innere leitende Bereich 135 umfassen beispielsweise ein Metall, wie Tantal, Tantalnitrid, Titan, Titannitrid, Wolfram oder andere leitfähige Materialien und oder deren Legierungen. In einer Ausführungsform der Erfindung kann der innere leitende Bereich 130 eine oder mehrere Schichten aus leitendem Material (nicht gezeigt), wie z. B. eine Schicht aus Tantal in der Nähe der dielektrischen Schicht 130 und eine Metallfüllung aus Kupfer aufweisen, die die restlichen Bereiche des leitenden Bereichs 135 füllt. Die Isolierschicht 130 weist gemäß Ausführungsformen der Erfindung ein Hoch-k-Material auf. Hoch-k-Materialien umfassen Materialien, wie beispielsweise Siliziumoxynitrid, Hafniumoxid, Zirkoniumoxid, Hafnium-Silikat, Hafnium-Oxynitrid, Lanthanoxid und oder ähnliche Materialien mit hoher Dielektrizitätskonstante. Die isolierende Schicht 130 kann auch aus SiO2 bestehen. In einer weiteren Ausführungsform der Erfindung ist der leitende Bereich 135 eine Schicht aus leitendem Material innerhalb des leitenden Grabens (als Alternative zu einer Füllung aus leitendem Material), die durch die gestrichelte Linie im leitenden Bereich 135 dargestellt ist. Bei dieser alternativen Ausführungsform ist der isolierende Bereich 137 vorhanden und weist ein dielektrisches Material auf. Diese Alternative ist in 1A, jedoch nicht in 1B dargestellt.
  • Die Isolierschichten 110–112 weisen dielektrische Ätzstop-Schichten 140–142 auf mindestens einer Seite auf. Die Ätzstop-Schichten 140–142 umfassen einen Isolator, wie beispielsweise Siliziumnitrid, Siliziumkarbid und Silizium-Kohlenstoff-Nitrid-Dielektrikum-Filme. Bei Ausführungsformen der Erfindung sind die Isolierschichten 110–112 und Ätzstop-Schichten Filme 140–142 aus dielektrischen Materialien, die mindestens 90% Silicium, Stickstoff, Sauerstoff und oder Kohlenstoff aufweisen. Andere Konfigurationen für die Isolationsschichten 110–112 und Ätzstop-Schichten 140–142 sind möglich, wie eine einzige isolierende Schicht, die Schichten 111 und 112 ohne die dazwischen liegende Ätzstop-Schicht 141 aufweist. Eine dichte oder ultradichte Ätzstop-Schicht 145 ist in der Nähe zu einem Ende des Kondensators 120 vorgesehen. In Ausführungsformen der Erfindung wird die ultradichte oder dichte Ätzstop-Schicht 145 auf der Oberseite der Ätzstop-Schicht 142 während der Herstellung des Kondensators 120 vorgesehen. Während der Herstellung des Kondensators 120 kann die dichte oder ultradichte Ätzstop-Schicht 145 die naheliegenden darunter liegenden Metallleitungen 116 vor Schäden zu schützen. Die dichte oder ultradichte Ätzstop-Schicht 145 bleibt in der Vorrichtung nachdem die Herstellung abgeschlossen ist. In Ausführungsformen der Erfindung ist die dichte oder ultradichte Ätzstop-Schicht 145 dichter als die nahegelegene Ätzstop-Schicht 143, die ein Film ist, der aus Silizium, Stickstoff und oder Kohlenstoff besteht. In weiteren Ausführungsformen der Erfindung weist die ultradichte oder dichte Ätzstop-Schicht 145 eine Dichte auf, die größer als die Dichte der Ätzstop-Schicht 142 ist, die größer als 3 g/cm3, größer als 4 g/cm3, oder größer als 5 g/cm3 oder im Bereich von 3 bis 10 g/cm3, 4 bis 10 g/cm3, oder 5 bis 10 g/cm3 liegt. In Ausführungsformen der Erfindung ist die Ätzstop-Schicht 143 eine Ätzstop-Schicht geringerer Dichte und weist eine Dichte von beispielsweise 2 bis 3 g/cm3 auf. Die dichte oder ultradichte Ätzstop-Schicht 145 hat minimale Dangling Bonds/gebrochene Bindungen im Vergleich zu schwach, schwacher gebundenen Niedriger-k-Ätzstop-Schichten. In weiteren Ausführungsformen der Erfindung weist die ultradichte oder dichte Ätzstop-Schicht 145 ein dielektrisches Material mit hohem k auf. Nützliche Hoch-k dielektrische Materialien umfassen Übergangsmetalloxide, wie ZnO, HfO2, Al2O3 und TiOx (wobei x größer als null und kleiner als 2 ist). In weiteren Ausführungsformen der Erfindung ist die dichte oder ultradichte Ätzstop-Schicht 145 ein dielektrisches Material aus einem Übergangsmetall. Die dichte oder ultradichte Ätzstop-Schicht 145 kann ein Metall- oder Übergangsmetalloxid sein. Die dichte oder ultradichte Ätzstop-Schicht 145 kann beispielsweise unter Verwendung von atomaren Gasphasenabscheidungsverfahren erzeugt werden. In Ausführungsformen der Erfindung ist die dichte oder ultradichte Ätzstop-Schicht 145 2–8 nm dick.
  • Zusätzliche Herstellungsprozesse stellen Schichten bereit, die Gräben oder Vias 150 aufweisen, die elektrisch den leitenden Bereich 135 an einem Ende des Kondensators 120 mit anderen Komponenten des IC-Chips verbinden. Materialien, die das Via 150 umgeben, wie z. B. Isolierschichten, sind für die Klarheit der Beschreibung nicht dargestellt. In Ausführungsformen der Erfindung, ist der Kondensator 120 ein Teil einer DRAM(dynamischer Direktzugriffsspeicher)-Vorrichtung oder eines eDRAM (ein eingebetteter dynamischer Direktzugriffsspeicher, der auf dem gleichen IC-Chip als ASIC (eine anwendungsspezifische integrierte Schaltung) oder als ein Prozessor integriert ist) und der Kondensator 120 ist mit einem Transistor (nicht gezeigt) typischerweise durch eine leitende Leitung 117 gekoppelt. Da eDRAM-Zellen periodisch aufgefrischt werden, ist in der Regel ein Speicher-Controller in dem IC-Chip enthalten.
  • 1B ist eine Ansicht entlang 1-1 der Vorrichtung von 1A und umfaßt zusätzlich ein Array von Kondensatoren (wobei in 1 nur ein Kondensator dargestellt ist). Obwohl ein 4 × 4-Array von Kondensatoren 120 dargestellt ist, sind andere Anzahlen und Anordnungen möglich, und wie in 1A ist nur ein kleiner Teil einer vollständigen IC-Vorrichtung aus Gründen der Klarheit dargestellt. In 1B, weisen die Kondensatoren 120 eine äußere leitende Schicht 125, eine isolierende Schicht 130 und einen inneren leitenden Bereich 135 auf. Die isolierende Schicht 130 ist zwischen der äußeren leitenden Schicht 125 und dem inneren leitenden Bereich 135 angeordnet. Metallgräben 116 sind in dieser Ansicht hinter der dichten oder ultradichten Ätzstop-Schicht 145 angeordnet und sind mit einer gestrichelten Linie angedeutet.
  • 2A veranschaulicht eine weitere Kondensatorstruktur. Der Kondensator ist beispielsweise ein MIM(Metall-Isolator-Metall)-Kondensator. Der in 2A gezeigte Kondensator und die anderen Komponenten sind Teil eines integrierten Schaltungschips. Die in 2A gezeigten Komponenten stellen einen sehr kleinen Abschnitt einer typischen IC-Vorrichtung dar. In 2A beherbergt ein Substrat 205 Isolierschichten 210–212, die Metall-Graben 215–217 aufweisen. Die Isolierschichten 210–212 umfassen ein isolierendes Material, wie zum Beispiel Siliziumdioxid, Kohlenstoff-dotiertes Oxid (CDO), Siliziumoxynitrid, organische Polymere, wie z. B. Perfluorcyclobutan oder Polytetrafluorethylen, Fluorsilikatglas (FSG), und Organosilikate wie Silsesquioxan, Siloxan und/oder Organsilikat-Glas. Die Metall-gefüllten Gräben 215–217 sind typischerweise leitende Linien, die die Vorrichtungen, die die IC-Chips bilden, miteinander verbinden. Die Metall-gefüllten Gräben 215–216 sind optional Teile einer IC-Vorrichtung, die einen Kondensator 220 aufweisen, wobei eine andere Anzahl und Konfiguration der Metallgraben möglich ist. In einer Ausführungsform der Erfindung ist zumindest ein Metall-gefüllter Graben 216 in der Nähe des Kondensators 220. In Ausführungsformen der Erfindung verbindet die Metallleitung 217 elektrisch den Kondensator 220 mit anderen Komponenten einer monolithischen IC-Vorrichtung. Andere Konfigurationen sind für die Metallleitung 217 auch möglich, beispielsweise kann die elektrische Verbindung, die an ein erstes Ende des Kondensators 220 angeschlossen ist, ein Via (nicht gezeigt) sein, der sich in das Substrat 205 erstreckt und den Kondensator 220 mit anderen IC-Elementen oder Vorrichtungen elektrisch verbindet. Die Metall-Leitungen 215–217, umfassen beispielsweise Kupfer, Aluminium, Silber, Gold, Platin oder andere leitende Elemente oder Legierungen davon. In einer Ausführungsform der Erfindung sind die Metallleitungen 215–217 aus Kupfer. Der Kondensator 220 ist in einem Loch ausgebildet, das durch Isolierschichten 211–212 ausgebildet ist. Der Kondensator 220 weist eine äußere leitende Schicht 225, eine isolierende Schicht 230 und einen inneren leitenden Bereich 235 auf. Die isolierende Schicht 230 ist zwischen der äußeren leitenden Schicht 225 und dem inneren leitenden Bereich 235 angeordnet. Die äußere leitende Schicht 225 ist innerhalb des Lochs relativ zu der inneren leitenden Schicht 235 ausgespart. Die äußere Metallschicht 225 und der innere leitende Bereich 235 umfassen, beispielsweise ein Metall, wie Tantal, Tantalnitrid, Titan, Titannitrid, Wolfram oder ein anderes leitenden Material, und oder Legierungen oder Mischungen davon. In einer Ausführungsform der Erfindung kann der innere leitende Bereich 235 eine oder mehrere Schichten aus einem leitendem Material (nicht gezeigt), wie eine Schicht aus Tantal in der Nähe der dielektrischen Schicht 230 und eine Metallfüllung, die aus Kupfer besteht, das die restlichen Bereiche des leitenden Bereichs 235 ausfüllt, aufweisen. Die Isolierschicht 230 weist in Ausführungsformen der Erfindung ein Hoch-k-Material auf. Hoch-k-Materialien umfassen Materialien, wie beispielsweise Siliziumoxynitrid, Hafniumoxid, Zirkoniumoxid, Hafnium-Silikat, Hafnium-Oxinitrid, Lanthanoxid und oder ähnliche Materialien mit hoher Dielektrizitätskonstante. Die isolierende Schicht 230 kann auch aus SiO2 bestehen. In weiteren Ausführungsformen der Erfindung, ist der leitende Bereich 235 eine Schicht aus leitendem Material innerhalb des leitenden Grabens (als Alternative zu einer Füllung aus leitendem Material), die durch die gestrichelte Linie im leitenden Bereich 235 dargestellt ist. In diesen alternativen Ausführungsformen ist der isolierende Bereich 237 vorhanden und weist ein dielektrisches Material auf. Diese Alternative ist in 2A dargestellt, wurde jedoch in 2B zur Klarheit der Darstellung weggelassen.
  • Die Isolierschichten 210–212 haben Ätzstop-Schichten 240–242 auf mindestens einer Seite. Die Ätzstop-Schichten 240–242 umfassen einen Isolator, wie beispielsweise Siliziumnitrid, Siliziumkarbid und Silizium-Kohlenstoff-Nitrid dielektrische Filme. In Ausführungsformen der Erfindung sind die Isolierschichten 210–212 und Ätzstop-Schichten 240–242 Filme aus dielektrischen Materialien, die mindestens 90% Silizium, Stickstoff, Sauerstoff und oder Kohlenstoff aufweisen. Andere Konfigurationen für die Isolationsschichten 210–212 und Ätzstop-Schichten sind möglich, wie eine einzige isolierende Schicht, die aus Schichten 211 und 212 ohne die dazwischen liegende Ätzstop-Schicht 241 besteht. Eine dichte oder ultradichte Ätzstop-Schicht 245 ist in der Nähe zu einem Ende des Kondensators 220 vorgesehen. In Ausführungsformen der Erfindung wird die ultradichte oder dichte Ätzstop-Schicht 245 auf der Oberseite der Ätzstop-Schicht 242 während der Herstellung des Kondensators 220 vorgesehen. Während der Herstellung des Kondensators 220 kann die dichte oder ultradichte Ätzstop-Schicht 245 die nahegelegenen darunter liegenden Metallleitungen 216 vor Schäden schützen. Die dichte oder ultradichte Ätzstop-Schicht 245 ist nahe an dem Ende des Kondensators 220, welcher den ausgesparten Bereich der äußeren leitenden Schicht 225 aufweist. Die dichte oder ultradichte Ätzstop-Schicht 245 bleibt in der Vorrichtung, nachdem die Herstellung abgeschlossen ist. In Ausführungsformen der Erfindung ist die dichte oder ultradichte Ätzstop-Schicht 245 dichter als die nahe gelegene Ätzstop-Schicht 243, die ein Film aus Silizium, Stickstoff, Sauerstoffund/oder Kohlenstoff ist. In weiteren Ausführungsformen der Erfindung weist die ultradichte oder dichte Ätzstop-Schicht 245 eine Dichte auf, die größer als die Dichte der Ätzstop-Schicht 142 ist, die größer als 3 g/cm3 größer als 4 g/cm3, oder größer als 5 g/cm3 oder im Bereich von 3 bis 10 g/cm3, 4 bis 10 g/cm3, oder 5 bis 10 g/cm3 liegt. In Ausführungsformen der Erfindung ist die Ätzstop-Schicht 143 eine Ätzstop-Schicht mit einer geringeren Dichte und hat eine Dichte von beispielsweise 2 bis 3 g/cm3. Die dichte oder ultradichte Ätzstop-Schicht 145 hat minimale Dangling Bonds/gebrochene Bindungen im Vergleich zu schwach, schwacher gebundenen Ätzstop-Schichten mit geringerem K. In weiteren Ausführungsformen der Erfindung weist die ultradichte oder dichte Ätzstop-Schicht 245 dielektrisches Material mit hohem k auf. Nützliche Hoch-k-dielektrische Materialien umfassen Übergangsmetalloxide, wie ZnO, HFO2, Al2O3 und TiOx (worin x größer als null und kleiner als 2 ist). In weiteren Ausführungsformen der Erfindung ist die dichte oder ultradichte Ätzstop-Schicht 245 ein dielektrisches Material, das aus einem Übergangsmetall besteht. Die dichte oder ultradichte Ätzstop-Schicht 245 kann ein Metall oder Übergangsmetalloxid sein. Die dichte oder ultradichte Ätzstop-Schicht 245 kann beispielsweise unter Verwendung von atomaren Dampfabscheidungsverfahren erzeugt werden. In Ausführungsformen der Erfindung ist die dichte oder ultradichte Ätzstop-Schicht 245 2–8 nm dick.
  • Während der Herstellung der Struktur von 2A werden, nachdem die Metallleitungen 216 gemustert und gefüllt sind, die Ätzstop-Schicht 242 und die dichte oder ultradichte Ätzstop-Schicht 245 abgeschieden, der Kondensatorgraben durch diese Filme erzeugt und landet auf einer darunterliegenden Metallleitung 217 (oder 215 oder einer anderen Schicht). Dann wird die leitfähige untere Elektrode 225 abgeschieden und die Oberfläche der Struktur poliert, um überschüssiges Material der unteren Elektrode zu entfernen. Ein Opfermaterial wird in den Kondensator-Graben (wie z. B. ein SLAM-Material (ein leicht absorbierendes Opfermaterial) abgeschieden und unter Verwendung eines chemisch-mechanischen Polierens (CMP) von der Struktur-Oberfläche entfernt, das auf der unteren Elektrode 225 stoppt, und anschließend wird ein Trocken-Ätzen durchgeführt, um die untere Elektrode 225 zu vertiefen. Im allgemeinen kann das SLAM aus einem Material mit polymetrischem Rückgrat bestehen. Zum Beispiel kann das SLAM ein Poly(norbornen)-Backbon aufweisen, das eine Seitengruppe umfasst, die modifiziert werden kann, um die Modulation der SLAM-Ätzrate zu ermöglichen. Die Seitengruppe kann eine aromatischer oder Cage-Anteil (z. B. Adamantyl) zur Verringerung der Ätzrate oder eine Fluor-enthaltender Anteil (wie z. B. CR3 oder C2F5) zur Erhöhung der Ätzgeschwindigkeit sein. Das SLAM kann auch beispielsweise aus einem Siloxan enthaltenden Polymer-Material bestehen.
  • Zusätzliche Herstellungsprozesse liefen Schichten, die Gräben oder Vias 250 aufweisen, die elektrisch den leitenden Bereich 235 an einem Ende des Kondensators 220 mit anderen Komponenten des IC-Chips verbinden. Materialien, die den Via 250 umgeben, wie Isolierschichten, sind für die Klarheit der Beschreibung nicht dargestellt. In Ausführungsformen der Erfindung, ist der Kondensator 220 ist ein Teil einer DRAM(dynamischer Direktzugriffsspeicher)-Vorrichtung oder eines eDRAM (eingebetteter dynamischer Direktzugriffsspeicher auf dem gleichen IC-Chip als ASIC (eine anwendungsspezifische integrierte Schaltung) oder einem Prozessor integriert) und der Kondensator 220 ist mit einem Transistor (nicht gezeigt), typischerweise durch die leitende Leitung 217 gekoppelt. Da eDRAM Zellen periodisch aufgefrischt werden, ist ein Speicher-Controller in der Regel im IC-Chip, der die eDRAM-Zellen beherbergt, enthalten.
  • 2B ist eine Ansicht entlang 2-2 der Vorrichtung von 2A und umfasst ein Array von Kondensatoren (während 2A lediglich einen einzigen Kondensator darstellt). Obwohl ein 4 × 4-Array von Kondensatoren 220 dargestellt ist, sind andere Anzahlen und Anordnungen möglich, und wie in 2A ist nur ein kleiner Teil einer vollständigen IC-Vorrichtung aus Gründen der Klarheit dargestellt. In 2B, weisen die Kondensatoren 220 eine äußere leitende Schicht 225 (angezeigt durch gestrichelte Linien), eine isolierende Schicht 230 und einen inneren leitenden Bereich 235 auf. Die Isolationsschicht 230 bedeckt die äußere leitende Schicht 225 (die durch gestrichelte Linien angedeutet ist). Metall-Graben 216 sind in dieser Ansicht hinter der dichten oder ultradichten Ätzstop-Schicht 245 angeordnet und sind mit einer gestrichelten Linie angedeutet.
  • 3 beschreibt ein Verfahren zur Konstruktion von Kondensatoren in IC-Chips gemäß Ausführungsformen der Erfindung. In 3 wird ein Substrat bereitgestellt, das wenigstens eine Schicht aus isolierendem Material und mindestens einen mit Metall gefüllten Graben oder Via aufweist. In Ausführungsformen der Erfindung sind zusätzliche Metall-gefüllte Gräben oder Vias in der Nähe der Oberfläche des Isoliermaterials. Optional gibt es auch eine Ätz-Stopp-Schicht auf der Oberfläche des Isoliermaterials. Eine dichte oder ultradichte Ätzstop-Schicht, wie hierin beschrieben, wird auf dem isolierenden Material oder der Ätzstop-Schicht abgeschieden. In Ausführungsformen der Erfindung wird die ultradichte oder dichte Ätzstop-Schicht durch atomare Dampfabscheidung abgeschieden. Ein Loch wird dann durch die dichte oder ultradichte Ätzstop-Schicht und die optionale herkömmliche Ätzstop-Schicht in dem isolierenden Material gebildet. Das Loch stellt einen Kontakt mit dem wenigstens einen mit Metall gefüllten Graben oder Via her. Schichten aus leitendem Material, Isoliermaterial und leitendes Material werden dann nacheinander abgeschieden. Das endgültige Leitermaterial wird mit einer Dicke, die das Loch füllt, abgeschieden.
  • Die Oberfläche des Substrats wird dann auf die dichte oder ultradichte Ätzstop-Schicht herunter planarisiert, wobei die dichte oder ultradichte Ätzstop-Schicht auf der Oberfläche des Substrates bleibt. Die Substratoberfläche umfasst auch eine Ausgangsseite der Kondensatorstruktur, die gebildet worden ist. Die Ausgangsseite des Kondensators weist eine Oberfläche des gebildeten inneren leitenden Bereichs des Kondensators auf, die in der Lage ist, einen elektrischen Kontakt mit zusätzlichen leitenden Regionen (wie Gräben oder Vias) herzustellen, die anschließend auf der Substratoberfläche, die die dichte oder ultradichte Ätzstop-Schicht umfasst, ausgebildet werden. Das Substrat weiter verarbeitet, um weitere Strukturen auf der Substratoberfläche zu bilden.
  • 4 beschreibt ein zusätzliches Verfahren zur Konstruktion von Kondensatoren in IC-Chips gemäß den Ausführungsformen der Erfindung. In 4 wird ein Substrat bereitgestellt, das wenigstens eine Schicht aus isolierendem Material und mindestens einen mit Metall gefüllten Graben oder Via aufweist. In Ausführungsformen der Erfindung sind zusätzliche mit Metall gefüllte Gräben oder Vias in der Nähe der Oberfläche des Isoliermaterials. Optional gibt es auch eine Ätzstop-Schicht auf der Oberfläche des Isoliermaterials. Eine dichte oder ultradichte Ätzstop-Schicht, wie hierin beschrieben ist, auf dem isolierenden Material oder der Ätzstop Schicht abgeschieden. In Ausführungsformen der Erfindung wird die ultradichte oder dichte Ätzstop-Schicht durch atomare Dampfabscheidung abgeschieden. Ein Loch wird dann durch die dichte oder ultradichte Ätzstop-Schicht und die optionale herkömmliche Ätzstop-Schicht in dem isolierenden Material gebildet. Das Loch bildet auch einen Kontakt mit dem wenigstens einen mit Metall gefüllten Graben oder Via. Eine Schicht aus leitendem Material wird auf dem Substrat und den Seiten und dem Boden des Grabens abgeschieden. Ein Opfermaterial (wie ein SLAM) wird dann in den Loch abgeschieden und füllt das Loch und die Substratoberfläche wird planarisiert, wobei das leitende Material und das Opfermaterial von der Substratoberfläche, aber nicht aus dem Loch entfernt wird. Das Opfermaterial und die leitende Schicht werden dann teilweise geätzt, wodurch das Opfermaterial und die leitende Schicht innerhalb des Lochs vertieft werden. Es wurde herausgefunden, dass die dichte oder sehr dichte dielektrische Schicht geeignet ist, benachbarte mit Metall gefüllte Gräben in einer obersten isolierenden Schicht beim Ätzen des Opfermaterials und der leitenden Schicht zu schützen, um sie in das Loch zu vertiefen. Das Opfermaterial wird dann aus dem Loch entfernt. Eine oder mehrere Schichten aus Isoliermaterial und dann leitendes Material werden aufgebracht. Das endgültige Leitermaterial wird mit einer Dicke, die das Loch füllt, abgeschieden. Die Oberfläche des Substrats wird dann auf die dichte oder ultradichte Ätzstop-Schicht herunter planarisiert, wobei die dichte oder ultradichte Ätzstop-Schicht auf der Oberfläche bleibt. Die Auslassseite der Kondensatorstruktur, die gebildet worden ist, ist auch auf der Oberfläche des Substrats ausgebildet. Die Ausgangsseite des Kondensators weist eine Oberfläche des gebildeten inneren leitenden Bereichs des Kondensators auf, die in der Lage ist, einen elektrischen Kontakt mit zusätzlichen leitenden Regionen (wie Gräben oder Vias) herzustellen, die anschließend auf der Substratoberfläche gebildet werden, die die dichte oder ultradichte Ätzstop-Schicht umfasst. Das Substrat wird weiter verarbeitet, um weitere Strukturen auf der Substratoberfläche zu bilden.
  • Im allgemeinen ist ein Hoch-k-Material ein Material, das eine Dielektrizitätskonstante aufweist, die größer als die von Siliziumdioxid ist. Die dielektrische Konstante von Siliziumdioxid ist 3, 9.
  • Komponenten von hierin dargestellten Vorrichtungen können zusätzliche Schichten, wie Zwischen- und Haftschichten umfassen, die Schichten aus verschiedenen Materialien trennen, wie beispielsweise Metallschichten von isolierenden Schichten und Komponenten, die zur Vereinfachung als eine Schichtung dargestellt sind, können eine Vielzahl von Schichten aus dem gleichen oder einem anderen Material umfassen, in Abhängigkeit beispielsweise von den bei der Konstruktion der Vorrichtung verwendeten Herstellungsprozessen und den gewünschten Eigenschaften der Vorrichtung.
  • Ausführungen der Erfindung sind auf einem Substrat untergebracht ist, wie einem Halbleitersubstrat. Die Substratbasis, auf der die Halbleiterbauelemente gebaut werden, ist in der Regel ein Halbleiterwafer, der auseinander geschnitten wird, um einzelne IC-Chips zu liefern. Das Basissubstrat, auf dem ein IC-Chip aufgebaut ist, ist typischerweise ein Siliziumwafer, obwohl Ausführungsformen der Erfindung nicht von der Art des verwendeten Substrats abhängig sind. Das Substrat kann auch aus Germanium, Indiumantimonid, Bleitellurid, Indiumarsenid, Indiumphosphid, Galliumarsenid, Gallium-Antimonid und/oder anderen III-V-Materialien, entweder allein oder in Kombination mit Silizium oder Siliziumdioxid oder anderen isolierenden Materialien bestehen. Schichten sowie Schichten, die Vorrichtungen aufweisen, können auch als das Substrat oder ein Teil des Substrats, auf dem Ausführungsbeispiele der Erfindung untergebracht oder hergestellt werden, beschrieben werden.
  • 5 zeigt eine Rechenvorrichtung 1000 gemäß einer Implementierung der Erfindung. Die Rechenvorrichtung 1000 beherbergt eine Hauptplatine 1002. Die Hauptplatine 1002 kann eine Anzahl von Komponenten, einschließlich eines Prozessors 1004 und zumindest eines Kommunikationschips 1006 umfassen ohne darauf beschränkt zu sein. Der Prozessor 1004 ist physikalisch und elektrisch mit der Hauptplatine 1002 verbunden. In einigen Implementierungen ist der mindestens eine Kommunikationschips 1006 auch physikalisch und elektrisch mit der Hauptplatine 1002 verbunden.
  • Je nach ihrer Anwendung kann die Rechenvorrichtung 1000 andere Komponenten aufweisen, die körperlich und elektrisch mit der Hauptplatine 1002 verbunden sein können oder nicht. Diese anderen Komponenten umfassen, sind jedoch nicht beschränkt auf einen flüchtigen Speicher (z. B. DRAM), nicht-flüchtigen Speicher (z. B. ROM), einen Grafikprozessor, einem digitalen Signalprozessor, einen Kryptoprozessor, einen Chipsatz, eine Antenne, eine Anzeige, ein Touchscreen-Display, einen Touchscreen-Controller, eine Batterie, einen Audio-Codec, einen Video-Codec, ein Leistungsverstärker, ein globales Positionierungssystem(GPS)-Vorrichtung, einen Kompass, einen Beschleunigungssensor, ein Gyroskop, einen Lautsprecher, eine Kamera und eine Massenspeichereinheit (wie z. B. ein Festplattenlaufwerk, eine Compact Disk (CD), eine Digital Versatile Disk (DVD) und so weiter).
  • Der Kommunikationschip 1006 ermöglicht eine drahtlose Kommunikation für die Übertragung von Daten zu und von der Rechenvorrichtung 1000. Der Begriff –drahtlos– und seine Ableitungen können verwendet werden, um Schaltungen, Geräte, Systeme, Verfahren, Techniken, Kommunikationskanäle usw. zu beschreiben, die Daten durch die Verwendung von modulierter elektromagnetischer Strahlung durch ein nicht festes Medium kommunizieren können. Der Begriff bedeutet nicht, dass die damit verbundenen Geräte keine Kabel enthalten, obwohl sie in einigen Ausführungen diese vielleicht nicht aufweisen. Der Kommunikations-Chip 1006 kann eine beliebige Anzahl von Wireless-Standards oder Protokollen implementieren, einschließlich von, aber nicht beschränkt auf Wi-Fi (IEEE 802.11-Familie), WiMAX (IEEE 802.16-Familie), IEEE 802.20, Long Term Evolution (LTE), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, Bluetooth, Ableitungen davon sowie beliebige andere drahtlose Protokolle die als, 3G, 4G, 5G, und darüber hinaus bezeichnet sind. Die Rechenvorrichtung 1000 kann eine Vielzahl von Kommunikations-Chips 1006 umfassen. Zum Beispiel kann ein erster Kommunikations-Chip 1006 für drahtlose Kommunikationen kürzerer Reichweiten, wie Wi-Fi und Bluetooth, und ein zweiter Kommunikations-Chip 1006 für längere Reichweite, wie GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO und andere zweckbestimmt sein.
  • Der Prozessor 1004 der Rechenvorrichtung 1000 umfasst einen integrierten Schaltungs-Die, der im Prozessor 1004 verpackt ist. In einigen Implementierungen der Erfindung weist der integrierte Schaltungs-Die des Prozessors eine oder mehrere Vorrichtungen, wie Kondensatoren auf, die in Übereinstimmung mit Ausführungsformen der Erfindung gebildet sind. Der Begriff –Prozessor– kann sich auf jede Vorrichtung oder Teil einer Vorrichtung beziehen, die elektronische Daten aus Registern und/oder Speicher verarbeitet, um die elektronischen Daten in andere elektronische Daten, die in Registern und/oder Speicher gespeichert werden können, zu transformieren.
  • Der Kommunikation-Chip 1006 weist auch einen integrierten Schaltkreis-Die auf, der im Kommunikationschip 1006 verpackt ist. In Übereinstimmung mit einer weiteren Ausführung der Erfindung weist der integrierte Schaltungs-Die des Kommunikationschip eine oder mehrere Vorrichtungen, wie Kondensatoren, DRAM oder eDRAM auf, die in Übereinstimmung mit Ausführungsformen der Erfindung gebildet werden.
  • In weiteren Implementierungen kann ein anderer Bestandteil, der in der Rechenvorrichtung 1000 untergebracht ist, einen integrierten Schaltungs-Die aufweisen, der eine oder mehrere Vorrichtungen, wie Kondensatoren, DRAM oder eDRAM aufweist, die in Übereinstimmung mit Ausführungsformen der Erfindung gebildet werden.
  • In verschiedenen Implementierungen kann die Rechenvorrichtung 1000 ein Laptop, ein Netbook, ein Notebook, ein Smartphone, ein Tablet, ein persönlicher digitaler Assistent (PDA), ein Ultra Mobile PC, ein Mobiltelefon, ein Desktop-Computer, ein Server, ein Drucker, ein Scanner, ein Monitor, eine Set-Top-Box, ein Entertainment-Steuergerät, eine Digitalkamera, ein tragbarer Musik-Player oder ein digitaler Videorecorder sein. In weiteren Ausführungsformen kann die Rechenvorrichtung 1000 ein anderes elektronisches Gerät sein, das Daten verarbeitet.
  • In der vorhergehenden Beschreibung sind zahlreiche spezifische Details dargelegt, wie Layouts für Kondensator-Arrays und Materialbereiche, um ein gründliches Verständnis der Ausführungsformen der vorliegenden Erfindung bereitzustellen. Es ist offensichtlich für einen Fachmann, dass Ausführungsformen der vorliegenden Erfindung ohne diese spezifischen Details praktiziert werden können. In anderen Fällen wurden allgemein bekannte Merkmale, wie integrierte Schaltkreis-Design-Layouts, nicht im Detail beschrieben, um Ausführungsformen der vorliegenden Erfindung nicht unnötig zu verschleiern. Darüber hinaus ist es zu verstehen, dass die verschiedenen in den Figuren gezeigten Ausführungsformen veranschaulichende Darstellungen und nicht notwendigerweise maßstabsgetreu gezeichnet sind.
  • Fachleute auf dem betreffenden Fachgebiet erkennen, dass Modifikationen und Variationen an der gesamten Offenbarung möglich sind, wie Substitutionen für verschiedene Komponenten, wie gezeigt und beschrieben wird. Eine Bezugnahme in dieser Beschreibung auf –eine einzelne Ausführungsform– oder –eine Ausführungsform– bedeutet, dass ein bestimmtes Merkmal, Struktur, Material oder Charakteristik, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der Erfindung enthalten ist, bedeutet aber nicht unbedingt, dass sie sind in jeder Ausführung enthalten ist. Weiterhin können die bestimmten Merkmale, Strukturen, Materialien oder Eigenschaften, die in den Ausführungsformen offenbart sind, in jeder geeigneten Weise in einer oder mehreren Ausführungsformen kombiniert werden. Verschiedene zusätzliche Schichten und/oder Strukturen können bei anderen Ausführungsformen enthalten sein und oder beschriebene Merkmale können bei anderen Ausführungsformen weggelassen werden.

Claims (24)

  1. Halbleitervorrichtung, aufweisend: Ein Substrat mit zumindest einer auf der Substratoberfläche abgeschiedenen dielektrischen Schicht, wobei die dielektrische Schicht eine erste dielektrische Ätzstop-Schicht und eine zweite Ätzstop-Schicht aufweist, die darauf abgeschieden ist, wobei die zweite Ätzstop-Schicht eine Dichte aufweist, die größer ist als die der ersten Ätzstop-Schicht, und eine Dichte aufweist, die größer ist als 3 g/cm3, ein durch die erste und die zweite Ätzstop-Schicht und in der zumindest einen dielektrischen Schicht ausgebildetes Loch, wobei das Loch Seitenwände und einen Boden aufweist und wobei eine erste Schicht aus leitendem Material auf den Seitenwänden und dem Boden des Lochs abgeschieden ist, eine isolierende Schicht auf der ersten Schicht aus leitendem Material abgeschieden ist und eine zweite Schicht aus leitendem Material auf der ersten Schicht aus leitendem Material abgeschieden ist.
  2. Vorrichtung nach Anspruch 1, wobei die Dichte der zweiten Ätzstop-Schicht im Bereich von 4 bis 10 g/cm3 ist.
  3. Vorrichtung nach Anspruch 1, wobei die erste Schicht aus leitendem Material im Verhältnis zu den Seitenwänden des Grabens ausgespart ist.
  4. Vorrichtung nach Anspruch 1, wobei das Substrat zumindest zwei dielektrische Schichten aufweist, wobei die dielektrischen Schichten durch eine Ätzstop-Schicht getrennt sind und die zweite dielektrische Schicht einen mit Metall gefüllten Graben oder Via aufweist, das einen elektrischen Kontakt mit der ersten Schicht aus leitendem Material herstellt.
  5. Vorrichtung nach Anspruch 4, wobei der mit Metall gefüllte Graben oder Via in einem elektrischen Kontakt mit einer Transistorstruktur ist.
  6. Vorrichtung nach Anspruch 1, wobei die erste dielektrische Ätzstop-Schicht aus einem dielektrischen Material gebildet ist, das zumindest 95% Silizium, Kohlenstoff, Stickstoff, Sauerstoff oder Kombinationen daraus aufweist.
  7. Vorrichtung nach Anspruch 1, wobei die zweite Ätzstop-Schicht aus einem Übergangsmetalloxid besteht.
  8. Vorrichtung nach Anspruch 1, wobei die zweite Ätzstop-Schicht aus einem Material besteht, das ausgewählt ist aus der Gruppe bestehend aus ZnO, HfO2, AL2O3 und TiOx.
  9. Halbleitervorrichtung, aufweisend: Ein Substrat mit zumindest einer dielektrischen Schicht auf der Substratoberfläche, wobei die dielektrische Schicht eine erste dielektrische Ätzstop-Schicht und eine zweite Ätzstop-Schicht aufweist, die darauf abgeschieden ist, wobei die zweite Ätzstop-Schicht aus einem Hoch-k-Material besteht, und ein Loch, das durch die erste und zweite Ätzstop-Schicht und in der zumindest einen dielektrischen Schicht ausgebildet ist, wobei das Loch Seitenwände und einen Boden aufweist, und wobei eine erste Schicht aus leitendem Material auf den Seitenwänden und dem Boden des Grabens abgeschieden ist, wobei eine isolierende Schicht auf der ersten Schicht aus leitendem Material abgeschieden und eine zweite Schicht aus leitendem Material auf der ersten Schicht aus leitendem Material abgeschieden ist.
  10. Vorrichtung nach Anspruch 9, wobei die erste Schicht aus leitendem Material relativ zu den Seitenwänden des Grabens ausgespart ist.
  11. Vorrichtung nach Anspruch 9, wobei das Substrat zumindest zwei dielektrische Schichten aufweist, wobei die dielektrischen Schichten durch eine Ätzstop-Schicht getrennt sind, und die zweite dielektrische Schicht einen mit Metall gefüllten Graben oder Via aufweist, der einen elektrischen Kontakt mit der ersten Schicht aus leitendem Material herstellt.
  12. Vorrichtung nach Anspruch 11, wobei der mit Metall gefüllte Graben oder Via in einem elektrischen Kontakt mit einer Transistorstruktur ist.
  13. Vorrichtung nach Anspruch 9, wobei die Dicke der zweiten Ätzstop-Schicht zwischen 2 und 8 nm ist.
  14. Vorrichtung nach Anspruch 9, wobei die erste dielektrische Ätzstop-Schicht aus einem dielektrischen Material besteht, das zumindest 95% Silizium, Kohlenstoff, Stickstoff, Sauerstoff oder Kombinationen daraus aufweist.
  15. Vorrichtung nach Anspruch 9, wobei die zweite Ätzstop-Schicht aus einem Übergangsmetalloxid besteht.
  16. Vorrichtung nach Anspruch 9, wobei die zweite Ätzstop-Schicht aus einem Material besteht, das ausgewählt ist aus der Gruppe bestehend aus ZnO, HfO2, Al2O3, und TiOx.
  17. Vorrichtung aufweisend: eine Hauptplatine, einen Kommunikationschip, der auf der Hauptplatine montiert ist; und einen Prozessor, der auf der Hauptplatine montiert ist, wobei der Prozessor aufweist: ein Substrat mit zumindest einer auf der Substratoberfläche abgeschiedenen dielektrischen Schicht; wobei die dielektrische Schicht eine erste dielektrische Ätzstop-Schicht und eine zweite Ätzstop-Schicht aufweist, die darauf abgeschieden sind, wobei die zweite Ätzstop-Schicht eine Dichte aufweist, die größer ist als die der ersten Ätzstop-Schicht und die größer ist als 3 g/cm3, ein durch die erste und die zweite Ätzstop-Schicht und in der zumindest einen dielektrischen Schicht ausgebildetes Loch, wobei das Loch Seitenwände und einen Boden aufweist und wobei eine erste Schicht aus leitendem Material auf den Seitenwänden und dem Boden des Lochs abgeschieden ist, eine isolierende Schicht auf der ersten Schicht aus leitendem Material abgeschieden ist und eine zweite Schicht aus leitendem Material auf der ersten Schicht aus leitendem Material abgeschieden ist.
  18. Vorrichtung nach Anspruch 17, wobei die Dichte der zweiten Ätzstop-Schicht im Bereich von 4 bis 10 g/cm3 ist.
  19. Vorrichtung nach Anspruch 17, wobei die erste Schicht aus leitendem Material relativ zu den Seitenbänden des Lochs ausgespart ist.
  20. Vorrichtung nach Anspruch 17, wobei das Substrat zumindest zwei dielektrische Schichten aufweist, wobei die dielektrische Schichten durch eine Ätzstop-Schicht getrennt sind und die zweite dielektrische Schicht einen mit Metall gefüllten Graben oder Via aufweist, der einen elektrischen Kontakt mit der ersten Schicht aus leitendem Material herstellt.
  21. Vorrichtung nach Anspruch 20, wobei der mit Metall gefüllte Graben oder Via in einem elektrischen Kontakt mit einer Transitorstruktur ist.
  22. Vorrichtung nach Anspruch 17, wobei die erste dielektrische Ätzstop-Schicht aus einem dielektrischen Material besteht, das zumindest 95% Silizium, Kohlenstoff, Stickstoff, Sauerstoff, oder Kombinationen daraus aufweist.
  23. Vorrichtung Anspruch 17, wobei die zweite Ätzstop-Schicht aus einem Übergangsmetalloxid besteht.
  24. Vorrichtung nach Anspruch 17, wobei die zweite Ätzstop-Schicht aus einem Material besteht, das ausgewählt ist aus der Gruppe bestehend aus ZnO, HfO2, Al2O3, TiOx.
DE112011105805.5T 2011-11-03 2011-11-03 Ätzstop-Schichten und Kondensatoren Withdrawn DE112011105805T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/059192 WO2013066336A1 (en) 2011-11-03 2011-11-03 Etchstop layers and capacitors

Publications (1)

Publication Number Publication Date
DE112011105805T5 true DE112011105805T5 (de) 2014-08-28

Family

ID=48192520

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112011105805.5T Withdrawn DE112011105805T5 (de) 2011-11-03 2011-11-03 Ätzstop-Schichten und Kondensatoren

Country Status (5)

Country Link
US (4) US9054068B2 (de)
CN (1) CN103907177B (de)
DE (1) DE112011105805T5 (de)
TW (2) TWI616950B (de)
WO (1) WO2013066336A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019118369B4 (de) 2018-11-30 2023-10-12 Taiwan Semiconductor Manufacturing Co. Ltd. Kappenstruktur für grabenkondensatoren und verfahren zum ausbilden derselben

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011105805T5 (de) 2011-11-03 2014-08-28 Intel Corporation Ätzstop-Schichten und Kondensatoren
EP3238264A4 (de) * 2014-12-23 2018-08-22 Intel Corporation Vorrichtung und verfahren zur herstellung von rippenstrukturen mit seitenwandauskleidung
US9627215B1 (en) * 2015-09-25 2017-04-18 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for interconnection
US20170287834A1 (en) * 2016-03-29 2017-10-05 Microchip Technology Incorporated Contact Expose Etch Stop
EP3539155A4 (de) * 2016-11-10 2020-06-17 The Government of the United States of America, as represented by the Secretary of the Navy Scandiumhaltige iii-n-ätzstoppchichten zum selektiven ätzen von iii-nitriden und entsprechende materialien
US10276651B2 (en) 2017-09-01 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Low warpage high density trench capacitor
JP7178187B2 (ja) * 2018-06-27 2022-11-25 太陽誘電株式会社 トレンチキャパシタ
US11088239B2 (en) 2018-11-30 2021-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Cap structure for trench capacitors

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365514B1 (en) 1997-12-23 2002-04-02 Intel Corporation Two chamber metal reflow process
US6048445A (en) 1998-03-24 2000-04-11 Intel Corporation Method of forming a metal line utilizing electroplating
US6461955B1 (en) * 1999-04-29 2002-10-08 Texas Instruments Incorporated Yield improvement of dual damascene fabrication through oxide filling
CN1201386C (zh) * 2001-08-22 2005-05-11 联华电子股份有限公司 利用镶嵌制程形成金属电容器的方法及其产品
CN1202569C (zh) * 2002-01-09 2005-05-18 中芯国际集成电路制造(上海)有限公司 在铜镶嵌制程中形成金属－绝缘－金属型(mim)电容器的方法
US7008872B2 (en) 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US6774037B2 (en) 2002-05-17 2004-08-10 Intel Corporation Method integrating polymeric interlayer dielectric in integrated circuits
TW200428586A (en) * 2003-04-08 2004-12-16 Matsushita Electric Ind Co Ltd Electronic device and the manufacturing method thereof
KR100549951B1 (ko) 2004-01-09 2006-02-07 삼성전자주식회사 반도체 메모리에서의 식각정지막을 이용한 커패시터형성방법
KR100618855B1 (ko) * 2004-08-02 2006-09-01 삼성전자주식회사 금속 콘택 구조체 형성방법 및 이를 이용한 상변화 메모리제조방법
KR100672935B1 (ko) * 2004-12-03 2007-01-24 삼성전자주식회사 금속-절연막-금속 커패시터 및 그 제조방법
CN2800353Y (zh) 2005-06-03 2006-07-26 鸿富锦精密工业（深圳）有限公司 计算机机箱固定座
US7846832B2 (en) * 2005-07-07 2010-12-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method thereof
US20070059913A1 (en) 2005-09-15 2007-03-15 King Sean W Capping layer to reduce amine poisoning of photoresist layers
US20070290333A1 (en) * 2006-06-16 2007-12-20 Intel Corporation Chip stack with a higher power chip on the outside of the stack
KR100832106B1 (ko) * 2006-12-05 2008-05-27 삼성전자주식회사 반도체 소자의 제조방법
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
US7812455B2 (en) 2008-06-16 2010-10-12 Intel Corporation Interconnect in low-k interlayer dielectrics
US8058177B2 (en) 2008-07-31 2011-11-15 Intel Corporation Winged vias to increase overlay margin
US8441097B2 (en) 2009-12-23 2013-05-14 Intel Corporation Methods to form memory devices having a capacitor with a recessed electrode
US8039920B1 (en) * 2010-11-17 2011-10-18 Intel Corporation Methods for forming planarized hermetic barrier layers and structures formed thereby
DE112011105805T5 (de) * 2011-11-03 2014-08-28 Intel Corporation Ätzstop-Schichten und Kondensatoren
WO2013070221A1 (en) 2011-11-10 2013-05-16 Intel Corporation Recessed bottom-electrode capacitors and methods of assembling same
US9773719B2 (en) * 2012-11-26 2017-09-26 Infineon Technologies Dresden Gmbh Semiconductor packages and methods of fabrication thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019118369B4 (de) 2018-11-30 2023-10-12 Taiwan Semiconductor Manufacturing Co. Ltd. Kappenstruktur für grabenkondensatoren und verfahren zum ausbilden derselben

Also Published As

Publication number Publication date
US20150270331A1 (en) 2015-09-24
US9054068B2 (en) 2015-06-09
CN103907177A (zh) 2014-07-02
TWI555083B (zh) 2016-10-21
US20160233217A1 (en) 2016-08-11
WO2013066336A1 (en) 2013-05-10
CN103907177B (zh) 2016-08-31
TWI616950B (zh) 2018-03-01
US9343524B2 (en) 2016-05-17
US10032857B2 (en) 2018-07-24
US9607992B2 (en) 2017-03-28
TW201338038A (zh) 2013-09-16
TW201714216A (en) 2017-04-16
US20130279102A1 (en) 2013-10-24
US20170148867A1 (en) 2017-05-25

Similar Documents

Publication Publication Date Title
DE112011105805T5 (de) Ätzstop-Schichten und Kondensatoren
DE102016114870B4 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE112011106052B4 (de) Integration von dielektrischen Multigate-Transistoren in einen Tri-Gate-Prozess (FINFET)
DE112011105710T5 (de) Bildung eines Dram-Kondensators unter einem Metall-Interconnect
DE112011105926T5 (de) Belastungskompensation in Transistoren
DE112016007104T5 (de) Dual-finne-endkappe für selbstjustierte (sage) architekturen
DE112016007034T5 (de) Trigate- und finfet-bauelemente mit selbstausgerichtetem gate-rand
DE102016108158A1 (de) Halbleitervorrichtung mit ersten und zweiten Gateelektroden
DE112013006525T5 (de) Herstellung eines Nanodrahttransistors Hartmaskenschichten
DE112013006607T5 (de) Transistorarchitektur mit erweiterten vertieften Abstandhalter- und Source/Drain-Regionen und Verfahren zu deren Herstellung
DE112011105965T5 (de) Transistoren mit verformtem Kanalbereich unter Verwendung von Source- und Drain-Spannungserzeugern und System mit denselben
DE102020121487A1 (de) Zwischenverbindungsstrukturen und fertigungsverfahren
DE112005001961T5 (de) Integrierte Hartmaske mit niedrigem K-Wert
DE102019132137A1 (de) Integrierte gate-all-around-schaltungsstrukturen mit oxid-teilfinnen
DE102019111079A1 (de) CMOS-kompatible Isolationsleckverbesserungen bei Galliumnitridtransistoren
DE112016007483T5 (de) Gehärteter Stecker für verbesserte Kurzschlussmarge
DE102020128647A1 (de) Gate-all-around-integrierte-schaltungs-strukturen mit isolatorsubstrat
DE102019108034A1 (de) Eingebetteter speicher in dreidimensionalem integriertem schaltkreis
DE102021121941A1 (de) Ansätze mit geringem widerstand für die herstellung von kontakten und der sich daraus ergebenden strukturen
DE102019132101A1 (de) Kontakt-über-aktivem-gate-strukturen mit leitfähigen gateabgriffenfür fortgeschrittene integrierte-schaltungsstruktur-herstellung
DE102020113775A1 (de) Vorrichtung, umfassend Luft-Beabstanden von Gate-Abstandhaltern und anderen Dielektrika und Verfahren zur Bereitstellung einer solchen
DE112018005420T5 (de) Dünnfilmtransistoren mit niedrigem kontaktwiderstand
DE112015007221T5 (de) Transistor mit einem dielektrischen Unterrippenbereich unter einem Gate
DE102020105662A1 (de) Gate-stapel für finfet-transistoren
DE102019104915A1 (de) Duale selbstausgerichtete Gate-Endabdeckungs- (SAGE) Architekturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: BOEHMERT & BOEHMERT ANWALTSPARTNERSCHAFT MBB -, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021310000

Ipc: H01L0027108000

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: TAHOE RESEARCH, LTD., IE

Free format text: FORMER OWNER: INTEL CORPORATION, SANTA CLARA, CALIF., US

R082 Change of representative

Representative=s name: VOSSIUS & PARTNER PATENTANWAELTE RECHTSANWAELT, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027108000

Ipc: H10B0012000000

R120 Application withdrawn or ip right abandoned