DE112009002570B4 - Lötmetalllegierung und Halbleiterbauteil - Google Patents

Lötmetalllegierung und Halbleiterbauteil Download PDF

Info

Publication number
DE112009002570B4
DE112009002570B4 DE112009002570.6T DE112009002570T DE112009002570B4 DE 112009002570 B4 DE112009002570 B4 DE 112009002570B4 DE 112009002570 T DE112009002570 T DE 112009002570T DE 112009002570 B4 DE112009002570 B4 DE 112009002570B4
Authority
DE
Germany
Prior art keywords
mass
solder
layer
alloy
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112009002570.6T
Other languages
English (en)
Other versions
DE112009002570T5 (de
Inventor
Akira Maeda
Kenji Otsu
Akira Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112009002570T5 publication Critical patent/DE112009002570T5/de
Application granted granted Critical
Publication of DE112009002570B4 publication Critical patent/DE112009002570B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • C22C13/02—Alloys based on tin with antimony or bismuth as the next major constituent
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22—Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24—Selection of soldering or welding materials proper
    • B23K35/26—Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262—Sn as the principal constituent
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C1/00—Making non-ferrous alloys
    • C22C1/02—Making non-ferrous alloys by melting
    • C—CHEMISTRY; METALLURGY
    • C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22C—ALLOYS
    • C22C13/00—Alloys based on tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

Lötmetalllegierung (3), die 5 bis 15 Masse-% Sb, 3 bis 8 Masse-% Cu, 0,01 bis unter 0,1 Masse-% Ni, 0,5 bis 5 Masse-% In und einen Rest enthält, der Sn und unvermeidbare Fremdstoffe umfasst.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf eine Lötmetalllegierung und ein Halbleiterbauteil und insbesondere auf eine Lötmetalllegierung, die kein Blei enthält (bleifreie Lötmetalllegierung) und geeignet ist, ein Halbleiterbauelement an eine Elektrode einer elektronischen Schaltung anzulöten, und ein Halbleiterbauteil, bei dem die Lötmetalllegierung verwendet wird.
  • STAND DER TECHNIK
  • In letzter Zeit nimmt die Forderung nach Zuverlässigkeit von Halbleiterbauteilen immer mehr zu, und insbesondere wird eine Verbesserung der Wärmezykluswiderstandseigenschaften für eine Verbindung zwischen einem Halbleiterbauelement und einer Leiterplatte gefordert, die einen starken Unterschied beim Wärmedehnungskoeffizienten aufweisen. Herkömmlicher Weise wurden allgemein Halbleiterelemente mit aus Silizium (Si) oder Galliumarsenid (GaAs) hergestellten Substraten verwendet, die bei einer Temperatur von 100°C bis 125°C betrieben werden. Als Lötmaterial, das diese Elemente an Elektroden einer elektronischen Schaltung anlötet, wurde 95Pb-5Sn (Masse-%) für Si-Bauteile und 80Au-20Sn (Masse-%) o. dgl. für Galliumarsenidbauteile verwendet, und zwar unter Berücksichtigung einer Rissbildungsresistenz gegen wiederholte Wärmebelastung wegen eines Unterschieds in der Wärmedehnung zwischen einem Halbleiterelement und einer Leiterplatte, eines hohen Schmelzpunkts, um einem während der Montage eingesetzten Mehrstufenlöten zu widerstehen, eines Verschmutzungswiderstands der Bauteile u. dgl. Allerdings ist 95Pb-5Sn, das eine große Menge an schädlichem Blei (Pb) enthält, vom Gesichtspunkt her, die Umweltbelastung zu verringern, problematisch, und es wurde wegen der exorbitanten Preise von Edelmetallen und deren Reserven stark nach einer Alternative zu 80Au-20Sn gesucht.
  • Andererseits wurde einer Entwicklung von Bauteilen als Bauteile der nächsten Generation mit aus Siliziumcarbid (SiC) oder Galliumnitrid (GaN) hergestellten Substraten vom Gesichtspunkt einer Energieeinsparung her aktiv nachgegangen. Diese Bauteile sind dazu ausgelegt, vom Gesichtspunkt her, einen Verlust zu reduzieren, bei einer Temperatur von nicht weniger als 175°C betrieben zu werden, und man sagt, dass sie in der Zukunft bei 300°C betrieben werden.
  • Für die vorstehende Forderung ist eine Hochtemperaturlötmetalllegierung mit einem hohen Schmelzpunkt und ausgezeichneter Wärmebeständigkeit erforderlich. Eine solche Hochtemperaturlötmetalllegierung ist zum Beispiel im japanischen Patent mit der Veröffentlichungsnummer JP 2004-298931 Aoffenbart. In der Veröffentlichung sind eine bleifreie Hochtemperaturlötmetalllegierung, die sich aus 10 bis 40 Masse-% Sb, 0,5 bis 10 Masse-% Cu zusammensetzt, und der Rest Sn enthält, und ein elektronisches Bauelement offenbart, das unter Verwendung der Lötmetalllegierung angelötet wird. Zusätzlich ist eine Lötmetalllegierung offenbart, die Ni, Co, Fe, Mo, Cr, Mn, Ag und Bi als Elemente zur Verbesserung der mechanischen Festigkeit enthält. Darüber hinaus ist eine Lötmetalllegierung offenbart, die P, Ge und Ga als Elemente zum Unterbinden von Oxidation enthält.
  • Zusätzlich ist zum Beispiel im japanischen Patent mit der Veröffentlichungsnummer JP 2007-67158 A ein Verfahren offenbart, um eine Lötverbindungsfestigkeit zu erzielen, die selbst bei einer hohen Temperatur von 200°C zufriedenstellend ist. In einer Halbleitervorrichtung gemäß der Veröffentlichung werden zu verbindende Materialien, die mit einer Beschichtung auf Ni-Basis beschichtet sind, unter Verwendung einer Lötmetallfolie auf Sn-Basis, die eine Phase einer Cu-Sn-Verbindung (z.B. Cu6Sn5) enthält, bei einer Temperatur ab Raumtemperatur bis 200°C verbunden, und dadurch entsteht eine Verbundschicht, die hauptsächlich aus der Cu-Sn-Verbindung besteht. Die Verbundschicht dient als Sperrschicht für die Beschichtung auf Ni-Basis und das Lötmetall auf Sn-Basis und unterbindet ein Wachstum der Verbindung durch eine Reaktion an einer Verbindungsgrenzfläche. Darüber hinaus wird in den Beispielen eine Lötmetallfolie, in der nicht weniger als 3 Masse-% Cu in Sn oder Sn-3Ag (Masse-%) enthalten sind, mit der Beschichtung auf Ni-Basis in Kontakt gebracht, erhitzt und geschmolzen, und somit zusammengelötet.
  • Aus der Druckschrift DE 20 2005 006 151 U ist eine Lötmetalllegierung bekannt, die eine gute Benetzbarkeit aufweist und 0,1 Gew.-% bis 15,5 Gew.-% Antimon 0,1 Gew.- % bis 10,5 Gew.-% Kupfer, 0,1 Gew.-% bis 1,0 Gew.-% Nickel, 0,1 Gew.-% bis 15,5 Gew.-% Indium und als Hauptbestandteil Zinn aufweist.
  • Aus der US 7233074 B2 ist das Vorsehen einer Legierungsschicht aus einer Cu-Ni-Sn und einer Legierung aus Cu-Sn über der Kontaktfläche einer Halbleitereinrichtung bekannt.
  • SCHRIFTEN AUS DEM STAND DER TECHNIK
  • PATENTVERÖFFENTLICHUNGEN
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • PROBLEME, DIE VON DER ERFINDUNG GELÖST WERDEN SOLLEN
  • Die in der Patentschrift 1 beschriebene Lötmetalllegierung weist insofern ein Problem auf, als, da ein Lötmaterial hart ist und Spannungen nicht abbaut, ein Halbleiterelement aufgrund der Wärmezyklen brechen kann.
  • Zusätzlich weist das in der Patentschrift 2 beschriebene Halbleiterbauelement insofern ein Problem auf, als, da ein Lötmaterial weich und bruchanfällig ist, die Rissbildungsresistenz im Inneren des Lötmaterials niedrig ist.
  • Die vorliegende Erfindung wurde angesichts der vorstehend erwähnten Probleme auf den Weg gebracht, und eine Aufgabe der vorliegenden Erfindung besteht darin, eine hochzuverlässige Lötmetalllegierung und ein Halbleiterbauteil bereitzustellen, bei denen ein Brechen in einem Halbleiterelement unterbunden und eine Rissbildungsresistenz eines Lötmaterials verbessert ist, indem die Härte des Lötmaterials gesteuert wird.
  • MITTEL ZUR LÖSUNG DES PROBLEMS
  • Eine Lötmetalllegierung nach der vorliegenden Erfindung enthält 5 bis 15 Masse-% Sb, 3 bis 8 Masse-% Cu, 0,01 bis 0,15 Masse-% Ni und 0,5 bis 5 Masse-% In. Der Rest enthält Sn und unvermeidbare Fremdstoffe.
  • WIRKUNGEN DER ERFINDUNG
  • Indem der Lötmetalllegierung nach der vorliegenden Erfindung In im Bereich von 0,5 bis 5 Masse-% zugesetzt wird, wird eine weiche In-reiche Phase im Inneren eines Lötmaterials dispergiert, das zu sehr durch Sb gehärtet ist, das zur Verbesserung der Rissbildungsresistenz zugesetzt wurde. Dadurch wird die Duktilität verstärkt und das Lötmaterial geeignet erweicht, und die Härte des Lötmaterials wird gesteuert. Dies unterbindet ein Brechen in einem Halbleiterelement und verbessert die Rissbildungsresistenz des Lötmaterials.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    • 1 ist eine schematische Querschnittsansicht eines Halbleiterbauteils, bei dem eine Lötmetalllegierung nach einer Ausführungsform der vorliegenden Erfindung verwendet ist.
    • 2 ist eine vergrößerte schematische Querschnittsansicht einer Verbindungsstelle zwischen einem Siliziumchip und einer Lötmetallschicht, in der eine Metallisierungsschicht durch Diffusion nach der Ausführungsform der vorliegenden Erfindung verschwindet.
    • 3 ist eine schematische Querschnittsansicht, die einen Zustand des Auftretens von Rissen in einer Lötverbindung des Halbleiterbauteils nach der Ausführungsform der vorliegenden Erfindung zeigt.
    • 4 ist eine schematische Querschnittsansicht, die einen Zustand des Auftretens von Rissen im Siliziumchip des Halbleiterbauteils nach der Ausführungsform der vorliegenden Erfindung zeigt.
    • 5 ist eine Ansicht, die das Verhältnis zwischen Sb-Gehalt und Zugfestigkeit und Dehnung zeigt.
    • 6 ist eine Ansicht, die das Verhältnis zwischen der Cu-Menge und einem Mittelwert einer Ni-Restdicke zeigt.
    • 7 ist eine Ansicht, die das Verhältnis zwischen der Cu-Menge und einem Mittelwert eines Leervolumenanteils zeigt.
    • 8 ist eine Ansicht, die das Verhältnis zwischen der In-Menge und einem Mittelwert des Leervolumenanteils zeigt.
    • 9 ist eine schematische Querschnittsansicht, die auf Grundlage eines Ergebnisses einer qualitativen Analyse an einer Verbindungsgrenzfläche zwischen der Metallisierungsschicht und der Lötmetallschicht des Siliziumchips simuliert und dadurch erhalten wurde, dass ein Querschnitt, der einer Wärmezyklusbehandlung unterzogen wurde, unter Verwendung eines Elektronenmikroskops und charakteristischer Röntgenstrahlen beobachtet wurde, wobei 9(A) einem Vergleichsbeispiel 34 und 9(B) einem Beispiel 8 entspricht.
    • 10 ist eine schematische Querschnittsansicht, die auf Grundlage eines Ergebnisses einer qualitativen Analyse an einer Verbindungsgrenzfläche zwischen der Lötmetallschicht und einer Ni-Belagsschicht simuliert und dadurch erhalten wurde, dass ein Querschnitt, der einer Wärmezyklusbehandlung unterzogen wurde, unter Verwendung eines Elektronenmikroskops und charakteristischer Röntgenstrahlen beobachtet wurde, wobei 10(A) dem Vergleichsbeispiel 34 und 10(B) dem Beispiel 8 entspricht.
  • ARTEN UND WEISEN ZUR UMSETZUNG DER ERFINDUNG
  • Im Nachstehenden wird eine Ausführungsform der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben.
  • Zuerst wird eine Struktur einer Lötmetalllegierung nach der vorliegenden Ausführungsform und ein Halbleiterbauteil beschrieben, bei dem die Lötmetalllegierung verwendet wird.
  • 1 ist eine schematische Querschnittsansicht eines Halbleiterbauteils 1 in der Ebene entlang einer diagonalen Linie gesehen. Mit Bezug auf 1 weist das Halbleiterbauteil 1 nach der vorliegenden Ausführungsform hauptsächlich einen Siliziumchip 2 als Beispiel für ein Halbleiterelement, eine Lötmetallschicht 3 als Lötmetalllegierung, eine Leiterplatte 4 als Metallelektrode, eine ohmsche Schicht 5, eine Metallisierungsschicht 6, eine Legierungsschicht 7 und eine Ni-Belagsschicht (Nickel-Belagsschicht) 9 auf.
  • In dem Halbleiterbauteil 1 ist der Siliziumchip 2 an die Leiterplatte 4 angelötet, wobei eine Lötmetallschicht 3 dazwischen liegt. Die ohmsche Schicht 5, die Metallisierungsschicht 6 und die Legierungsschicht 7 sind zwischen dem Siliziumchip 2 und der Lötmetallschicht 3 ausgebildet. Die ohmsche Schicht 5 ist vorgesehen, um zu bewirken, dass ein Kontakt zwischen einem Halbleiter des Siliziumchips 2 und einem Metall ein ohmscher Kontakt ist, und ist so ausgebildet, dass sie mit dem Siliziumchip 2 in Kontakt ist. Die Metallisierungsschicht 6 ist vorgesehen, um einen guten Kontakt zwischen der ohmschen Schicht 5 und der Lötmetallschicht 3 zu erzielen, und ist so ausgebildet, dass sie in Kontakt mit der ohmschen Schicht 5 ist. Die Legierungsschicht 7 ist eine Schicht, die zwischen der Lötmetallschicht 3 und der Metallisierungsschicht 6 erzeugt wird, wenn der Siliziumchip 2 unter Verwendung der Lötmetallschicht 3 an die Leiterplatte 4 gelötet wird.
  • Als ohmsche Schicht 5 wird zum Beispiel Ti (Titan) mit einer Dicke von ca. 100 nm verwendet. Als Metallisierungsschicht 6 wird zum Beispiel Ni mit einer Dicke von ca. 500 nm verwendet. Als Legierungsschicht 7 wird zum Beispiel von der Seite des Siliziumchips 2 her eine Ni-Sn(Zinn)-Cu(Kupfer)-Phase und dann eine Mischphase aus einer Cu-Sn-Phase und einer Sn-Sb(Antimon)-Phase ausgebildet. Eine Lötmetallschicht 3 besteht aus einer bleifreien Lötmetalllegierung, die 5 bis 15 Masse- % Sb, 3 bis 8 Masse-% Cu, 0,01 bis 0,15 Masse-% Ni, 0,5 bis 5 Masse-% In enthält, und der Rest enthält Sn und unvermeidbare Fremdstoffe.
  • Die Ni-Belagsschicht 9 und die Legierungsschicht 7 werden zwischen der Leiterplatte 4 und der Lötmetallschicht 3 ausgebildet. Die Ni-Belagsschicht 9 ist eine Schicht, die durch elektrolytisches Ni-Beschichten auf einer Fläche der Leiterplatte 4 ausgebildet wird, und hat eine Dicke von beispielsweise ca. 5 µm. Die Legierungsschicht 7 ist eine Schicht, die zwischen der Lötmetallschicht 3 und der Ni-Belagsschicht 9 entsteht, wenn der Siliziumchip 2 unter Verwendung der Lötmetallschicht 3 an die Leiterplatte 4 gelötet wird. Als Legierungsschicht 7 wird zum Beispiel von der Seite der Leiterplatte 4 her eine Ni-Sn-Cu-Phase und dann eine Mischphase aus einer Cu-Sn-Phase und einer Sn-Sb-Phase ausgebildet.
  • Als Nächstes wird ein Verfahren zur Herstellung des Halbleiterbauteils 1 beschrieben.
  • Die ohmsche Schicht 5 und die Metallisierungsschicht 6 werden aufeinanderfolgend auf einer Fläche des Siliziumchips 2, der zum Beispiel eine Dicke von 0,25 mm hat und 7 mm pro Seite misst, übereinander angeordnet und ausgebildet. Weiterhin wird die Ni-Belagsschicht 9 durch elektrolytisches Ni-Beschichten auf der Fläche der Leiterplatte 4 ausgebildet, die zum Beispiel aus einem Kupferblock besteht, der eine Dicke von 1 mm hat und 10 mm pro Seite misst.
  • Dann werden der Siliziumchip 2 und die Leiterplatte 4 unter Verwendung der Lötmetallschicht 3 zusammengelötet. Um das Zusammenlöten zu bewerkstelligen, wird zuerst eine Lotperle, die als Lötmetallschicht 3 dienen soll, auf die Fläche der Leiterplatte 4 gesetzt, auf der die Ni-Belagsschicht 9 ausgebildet wird. Die Lotperle besteht aus einer Legierung mit einer Zusammensetzung von beispielsweise Sn-10Sb-5Cu-0,1Ni-1In(Indium)-0,05P(Phosphor) (Masse-%), und es wird ein Stromfluss an beide Seiten von dieser angelegt. Die Lotperle besitzt Abmessungen mit beispielsweise einer Dicke von 0,1 mm und misst 8 mm pro Seite.
  • Der Siliziumchip 2 wird auf die vorstehend beschriebene Lotperle gesetzt. Bei dieser Gelegenheit wird der Siliziumchip 2 so angeordnet, dass die Metallisierungsschicht 6 mit der Lotperle in Kontakt kommt.
  • Die Leiterplatte 4, die Lotperle und der Siliziumchip 2, die in diesem Zustand übereinander angeordnet sind, werden mit der Seite der Leiterplatte 4 nach unten auf eine Heizplatte gelegt, die auf eine Temperatur von 280°C eingestellt ist, und fünf Minuten lang erhitzt. Dadurch schmilzt die Lotperle und wird im geschmolzenen Zustand zur Lötmetallschicht 3. Darüber hinaus werden ein Bestandteil in der Metallisierungsschicht 6 und ein Bestandteil in der Lötmetallschicht 3 beiderseits diffundiert, um die Legierungsschicht 7 zwischen der Metallisierungsschicht 6 und der Lötmetallschicht 3 zu bilden. Darüber hinaus werden ein Bestandteil in der Ni-Belagsschicht 9 und ein Bestandteil in der Lötmetallschicht 3 beiderseits diffundiert, um die Legierungsschicht 7 auch zwischen der Ni-Belagsschicht 9 und der Lötmetallschicht 3 zu bilden. Durch Beenden des Erhitzens kühlt sich die in einem geschmolzenen Zustand befindliche Lötmetallschicht 3 ab und verfestigt.
  • Durch den vorstehend beschriebenen Prozess wird das Halbleiterbauteil 1 nach der vorliegenden Ausführungsform hergestellt.
  • Es ist anzumerken, dass sich die vorstehende Beschreibung „Sn-10Sb-5Cu-0,1Ni-1IN-0,05P (Masse-%)“ auf eine Zusammensetzung bezieht, die 10 Masse-% Sb, 5 Masse- % Cu, 0,1 Masse-% Ni, 1 Masse-% In, 0,05 Masse-% P enthält, und der Rest Sn und unvermeidbare Fremdstoffe enthält. In der nachfolgenden Beschreibung wird sich eine der vorstehenden Beschreibung ähnliche Beschreibung auf eine ähnliche Zusammensetzung in Masse-% ausgedrückt beziehen.
  • Als Nächstes wird mit Bezug auf 2 bis 4 ein Entstehungsmechanismus eines Bruchs im Siliziumchip 2 im Halbleiterbauteil 1 beschrieben, das denselben Aufbau hat wie das in 1 gezeigte, um einen Index zur Bewertung der Rissbildungsresistenz zu erklären.
  • Der Entstehungsmechanismus eines Bruchs im Siliziumchip 2 wird durch eine Schichtablösung beeinflusst, die zwischen der ohmschen Schicht 5 und der Legierungsschicht 7 auftritt, und durch einen Riss, der zwischen der Legierungsschicht 7 und der Lötmetallschicht 3 entsteht.
  • Zuerst wird eine Schichtablösung beschrieben, die zwischen der ohmschen Schicht 5 und der Legierungsschicht 7 auftritt. 2 ist eine vergrößerte schematische Querschnittsansicht einer Verbindung zwischen dem Siliziumchip 2 und der Lötmetallschicht 3, nachdem das Halbleiterbauteil während einer langen Zeit auf einer hohen Temperatur von ca. 200°C gehalten wurde, bis die Metallisierungsschicht verschwand. Mit Bezug auf 2 verschwindet die Metallisierungsschicht zwischen der Legierungsschicht 7 und der ohmschen Schicht 5 als Ergebnis dessen, dass sie wie vorstehend beschrieben während einer langen Zeit auf einer hohen Temperatur gehalten wurde, und die Legierungsschicht 7 und die ohmsche Schicht 5 sind in direktem Kontakt miteinander. Obwohl sich in diesem Fall die Dicke der ohmschen Schicht 5 im Vergleich zu der in 1 gezeigten nicht verändert, wird darüber hinaus die Legierungsschicht 7 dicker, weil sie durch ein durch Wärmediffusion bedingtes Einlagern der Metallisierungsschicht und eines Teils der Lötmetallschicht 3 wächst. Wenn die ohmsche Schicht 5 und die Legierungsschicht 7 in direktem Kontakt miteinander sind, sinkt die Adhäsionsfestigkeit zwischen der ohmschen Schicht 5 und der Legierungsschicht 7 und somit tritt bei einer relativ geringen Kraft eine Schichtablösung 8c zwischen der ohmschen Schicht 5 und der Legierungsschicht 7 auf.
  • Zweitens wird ein Riss beschrieben, der zwischen der Legierungsschicht 7 und der Lötmetallschicht 3 aufgrund einer Wärmezyklusbehandlung auftritt. 3 zeigt einen Entstehungszustand von Rissen 8a, 8b in einer Lötverbindung, nachdem eine Wärmezyklusbehandlung von ca. 500 Zyklen durchgeführt wurde, wobei ein Zyklus ein 30-minütiges Kühlen bei -50°C und ein 30-minütiges Erhitzen bei 200°C umfasst. Wenn mit Bezug auf 3 die Wärmezyklusbehandlung am Halbleiterbauteil 1 durchgeführt wird, treten Risse 8a, 8b zwischen dem Siliziumchip 2 und der Lötmetallschicht 3 auf, die ausgehend vom Umfang den größten Unterschied im Wärmedehnungskoeffizienten zwischen dem Siliziumchip 2, der Lötmetallschicht 4 und der Leiterplatte 4 aufweisen.
  • Drittens wird der Entstehungsmechanismus eines Bruchs im Siliziumchip 2 aufgrund der mit Bezug auf 2 beschriebenen Schichtablösung und aufgrund der mit Bezug auf 3 beschriebenen Risse 8a, 8b beschrieben. 4 zeigt einen Entstehungszustand von Rissen in einer Lötverbindung des Siliziumchips 2 des Halbleiterbauteils 1, wobei die Metallisierungsschicht 6 während der Wärmezyklen durch Wärmediffusion verschwindet. Mit Bezug auf 4 treten Risse 8a, 8b nach einem Zeitraum ab Beginn der Wärmezyklen auf. Zusätzlich tritt nach dem Verschwinden der Metallisierungsschicht 6 eine Schichtablösung 8c an einer Grenzfläche zwischen der ohmschen Schicht 5 und der Legierungsschicht 7 auf. Dann kombinieren sich die Risse 8a, 8b und die Schichtablösung 8c und im Ergebnis tritt ein Bruch 8d im Siliziumchip 2 auf.
  • Als Nächstes wird die Rissbildungsresistenz des Halbleiterbauteils 1 beschrieben. Die Rissbildungsresistenz des Halbleiterbauteils 1 wird von der Rissbildungsresistenz der Lötmetallschicht 3 als Lötmaterial und einem Bruch im Siliziumchip 2 als Halbleiterelement beeinflusst.
  • Wie in 3 gezeigt ist, werden projizierte Längen der Risse 8a und 8b als Ca bzw. Cb bezeichnet. Im Allgemeinen verlaufen die Risse 8a, 8b an einer Grenzfläche zwischen dem Siliziumchip 2 und der Lötmetallschicht 3, genauer ausgedrückt an einer Grenzfläche zwischen der Legierungsschicht 7 und der Lötmetallschicht 3, im Wesentlichen geradlinig durch die Seite der Lötmetallschicht 3. Somit ist eine Projektionslänge in einem Fall, in dem ein Riss von einem zum anderen Ende der Grenzfläche zwischen der Legierungsschicht 7 und der Lötmetallschicht 3 verläuft, im Wesentlichen gleich einer Verbindungslänge L zwischen dem Siliziumchip 2 und der Lötmetallschicht 3. Deshalb lässt sich die Rissbildungsresistenz aufgrund von Wärmezyklen dann durch (Ca+Cb)/L×100(%) darstellen, wenn ein Querschnitt des Halbleiterbauteils 1 entlang der diagonalen Linie betrachtet wird, und dies wird als Rissverhältnis (%) bezeichnet.
  • Da eine Wärmediffusion in einer Lötmetalllegierung im Allgemeinen nicht gleichmäßig vonstatten geht, kann die in 4 gezeigte Schichtablösung 8c zum Teil an mehreren Stellen auftreten. In diesem Fall kombinieren sich, bevor die Risse 8a und 8b zusammenlaufen und sich durch die Grenzfläche zwischen der Legierungsschicht 7 und der Lötmetallschicht 3 ausbreiten, die Risse 8a, 8b und die Schichtablösung 8c, was zu dem Bruch Sd führt. Im Ergebnis ist der Siliziumchip 2 gebrochen und funktioniert nicht, und damit ist die Rissbildungsresistenz des Halbleiterbauteils 1 gesenkt, selbst wenn das vorstehend beschriebene Rissverhältnis gering ist.
  • Falls darüber hinaus ein Leervolumen in der Lötverbindung vorhanden ist, tritt ein Riss auf, der von diesem Abschnitt ausgeht. Zusätzlich breitet sich ein das Leervolumen erreichender Riss sofort aus. Somit ist die Rissbildungsresistenz der Lötmetallschicht 3 und des Halbleiterbauteils gesenkt, wenn ein Leervolumen in der Lötverbindung besteht.
  • Deshalb kann die Rissbildungsresistenz des Halbleiterbauteils 1 durch einen durch Wärmezyklen bedingten Bruch im Siliziumchip 2 und die Anzahl von Zyklen, wenn der Bruch entsteht, das Bruchverhältnis, das durch eine Querschnittsbeobachtung erhalten wird, und einen Leervolumenanteil des Lötmaterials (Lötmetallbenetzbarkeit) nach der Herstellung des Halbleiterbauteils 1 dargestellt werden.
  • Die Anzahl von Zyklen, wenn ein Bruch entsteht, bezieht sich auf die Anzahl von Zyklen in Wärmezyklen, wenn ein Chipbruch bestätigt wird. Zusätzlich bezieht sich der Leervolumenanteil auf das Verhältnis einer Fläche eines Leervolumens zu einer Querschnittsfläche des Lötmaterials, wie später noch im Detail beschrieben wird. Der Leervolumenanteil dient als ein Index für die Lötmetallbenetzbarkeit, weil eine gute Lötmetallbenetzbarkeit zu weniger Luftblaseneinschluss führt und das Auftreten eines Leervolumens unterbindet.
  • Als Nächstes wird ein Grund für eine Einschränkung von chemischen Bestandteilen der Lötmetalllegierung nach der vorliegenden Ausführungsform auf Grundlage des vorstehend beschriebenen Indexes für die Rissbildungsresistenz beschrieben.
  • Zuerst wird der Gehalt an Sb (5 bis 15 Masse-%) beschrieben.
  • Wenn Sb Sn zugesetzt wird, wird die Zugfestigkeit signifikant verbessert, wenn Sb mit nicht weniger als 5 Masse-% zugesetzt wird, und wird mit einer Erhöhung einer zugesetzten Menge an Sb noch weiter verbessert. Hingegen wird die Dehnung mit einer Erhöhung der zugesetzten Menge an Sb gesenkt, und zwar erheblich, wenn Sb mit 20 Masse-% zugesetzt wird. Wenn das Lötmaterial eine hohe Zugfestigkeit und eine geringe Dehnung hat, wird Spannung durch die Lötmetallschicht 3 nicht abgebaut und der Siliziumchip 2 bricht. Deshalb ist es für die Rissbildungsresistenz des Halbleiterbauteils 1 wünschenswert, dass die Lötmetallschicht 3 sowohl über eine hohe Zugfestigkeit als auch eine hohe Dehnung verfügt. Von daher ist die Rissbildungsresistenz des Halbleiterbauteils 1 ausgezeichnet, wenn der Gehalt an Sb 5 bis 15 Masse-% beträgt.
  • Darüber hinaus steigt mit einer Erhöhung der zugesetzten Menge an Sb eine Liquidustemperatur, wohingegen eine Solidustemperatur nicht sehr ansteigt. Da es wahrscheinlich ist, dass ein Leervolumen in einem Fest-Flüssig-Koexistenzbereich (einem Bereich mit nicht unter Solidustemperatur und nicht über Liquidustemperatur) entsteht, ist eine Erhitzung auf nicht weniger als die Liquidustemperatur wünschenswert. Da die Liquidustemperatur, wenn der Gehalt an Sb 15 Masse-% beträgt, 300°C ist, und eine Obergrenze einer gewöhnlichen Wärmeheizvorrichtung 300°C beträgt, kann das Erhitzen ohne eine Spezialheizvorrichtung zu verwenden erfolgen, wenn Sb mit nicht mehr als 15 Masse-% zugesetzt wird, was hinsichtlich der Kosten vorteilhaft ist.
  • Da darüber hinaus die Metallisierungsschicht 6 bei nicht weniger als der Solidustempertaur eine signifikant hohe Diffusionsrate hat, ist es wünschenswert, dass der Fest-Flüssig-Koexistenzbereich (der Bereich mit nicht unter Solidustemperatur und nicht über Liquidustemperatur) eng bemessen ist. Der Fest-Flüssig-Koexistenzbereich hat in einem Fall, in dem der Gehalt an Sb 15-Masse-% beträgt, einen Temperaturunterschied von 58°C, was enger bemessen ist als 83°C in einem Fall, in dem der Gehalt an Sb 20 Masse-% beträgt.
  • Deshalb erzielt ein Zusatz von Sb mit 5 bis 15 Masse-% eine gute Rissbildungsresistenz und eine gute Ausgewogenheit in der mechanischen Festigkeit, was hinsichtlich der Kosten vorteilhaft ist.
  • Zweitens wird der Gehalt an Cu (3 bis 8 Masse-%) und der Gehalt an Ni (0,01 bis 0,15 Masse-%) beschrieben.
  • Zunächst wird der Gehalt an Cu (3 - 8 Masse-%) beschrieben. Mit einer Erhöhung der zugesetzten Menge an Cu sinkt die Duktilität, der Leervolumenanteil nimmt zu und die Ni-Restdicke nimmt zu. Die Duktilitätsabnahme wird dadurch bewirkt, dass aufgrund des Zusatzes von Cu eine intermetallische Verbindungsphase wie etwa Cu6Sn5 in einer Korngrenze von Sn ausfällt, die einen großen Teil ausmacht, eine Ausfallmenge von dieser mit einer Zunahme in der zugesetzten Menge von Cu zunimmt, und es somit unwahrscheinlicher ist, dass eine Korngrenzenverschiebung stattfindet. Der Anstieg des Leervolumenanteils wird dadurch bewirkt, dass die Liquidustemperatur mit einer Zunahme in der zugesetzten Menge an Cu steigt, die Viskosität mit einer Zunahme bei einer ausgefällten festen Phase zunimmt und es somit weniger wahrscheinlich ist, dass Gas aus dem Fluss freigesetzt wird. Darüber hinaus wird die Zunahme in der Ni-Restdicke dadurch bewirkt, dass sich zugesetztes Cu zu einer Verbindungsgrenzfläche im geschmolzenen Lötmetall bewegt und eine ternäre Legierung zusammen mit Ni als Metallisierungsschicht und Sn als Hauptbestandteil erzeugt, die eine geringere Wachstumsrate hat als eine binäre Legierung aus Ni und Sn.
  • Ein Mittelwert der Ni-Restdicke der Metallisierungsschicht 6 wird signifikant erhöht, wenn die zugesetzte Menge an Cu nicht weniger als 3 Masse-% beträgt. Dadurch zeigt sich insofern eine Wirkung, als eine Diffusion von Ni der Metallisierungsschicht 6 unterbunden wird. Wenn allerdings die zugesetzte Menge an Cu nicht weniger als 10 Masse-% beträgt, nehmen Hohlräume signifikant zu. Aus diesen Gründen wird durch ein Zusetzen von 3 bis 8 Masse-% Cu zu einer Legierung auf Basis von Sn-10Sb-1In ein hochzuverlässige Verbindung erzielt.
  • Es ist anzumerken, dass als zugesetzte Menge an Cu ca. 5 Masse-% am wünschenswertesten sind, wobei eine ausgezeichnete Ausgewogenheit zwischen der Diffusionsunterbindungswirkung von Ni, dem Leervolumenanteil und der Duktilität erzielt wird.
  • Darüber hinaus tritt auch in der Wärmezyklusbehandlung, wenn eine zugesetzte Menge an Ni 0,01 bis 0,15 Masse-% und die zugesetzte Menge an Cu 3 bis 8 Masse-% beträgt, kein Chipbruch auf, und das Rissverhältnis beträgt nicht mehr als 50%.
  • Als Nächstes wird der Gehalt an Ni (0,01 bis 0,15 Masse-%) beschrieben. Mit einer Erhöhung der zugesetzten Menge an Ni, steigt der Mittelwert der Ni-Restdicke. Konkret ausgedrückt hat die Metallisierungsschicht eine langsamere Diffusionsrate und die Verbindungsfestigkeit bei einer hohen Temperatur bleibt länger bestehen, d.h. die Wärmebeständigkeit ist hervorragender. Ihre Wirkung ist bei nicht weniger als 0,01 Masse-% signifikant. Wenn hingegen die zugesetzte Menge an Ni nicht weniger als 0,2 Masse-% beträgt, nehmen Hohlräume signifikant zu. Da zunehmende Hohlräume nachteilig für eine Freisetzung von im Halbleiterbauteil erzeugter Wärme sind, dient gegenwärtig eine zugesetzte Menge von nicht mehr als ca. 0,15 Masse-% als Richtlinie. Deshalb wird eine hochzuverlässige Verbindung erzielt, indem die zugesetzte Menge an Ni so gesteuert wird, dass sie nicht mehr als 0,15 Masse-% beträgt. Was die Untergrenze der zugesetzten Menge an Ni betrifft, so sind nicht weniger als 0,01 Masse-%, wobei sich eine signifikante Wirkung zeigt, wünschenswert, obwohl auch dann eine Wirkung erzielt wird, wenn deren Untergrenze weniger als 0,01 Masse-% beträgt. Darüber hinaus sind als zugesetzte Menge an Ni ca. 0,1 Masse-% am wünschenswertesten, was nahe an einer Grenze einer Feststofflöslichkeit in Sn bei einer Löttemperatur von 270°C liegt.
  • Drittens wird der Gehalt an In (0,5 bis 5 Masse-%) beschrieben.
  • Da Spannung in einem Lötmaterial nicht abgebaut wird, das durch Sb zu sehr gehärtet ist, das zur Verbesserung der Rissbildungsresistenz zugesetzt wurde, tritt ein Chipbruch im Halbleiterelement auf. Indem In zugesetzt wird, wird eine In-Phase dispergiert und die Duktilität verstärkt, und dadurch wird eine Metallstruktur gebildet, die weniger anfällig für Bruch ist und Spannung abbaut. Wenn hingegen In zugesetzt wird, wird die Benetzbarkeit des Lötmaterials verbessert, weil ein Schmelzpunkt gesenkt und damit die Reaktivität verbessert wird. Da es sich bei In jedoch um ein aktives Element handelt, oxidiert, wenn zuviel In zugesetzt wird, das Lötmaterial und die Benetzbarkeit wird gesenkt. Wenn eine Lötpaste verwendet wird, wird darüber hinaus der Verarbeitungszeitraum verkürzt und die Langzeitkonservierungseigenschaften werden gesenkt. Darüber hinaus bestehen Probleme hinsichtlich einer Abnahme der Rissbildungsresistenz aufgrund einer Senkung des Schmelzpunkts, einer Abnahme der Wärmebeständigkeit und einer Erweichung bei einer hohen Temperatur. Deshalb wird ein geeigneter Gehalt an In benötigt.
  • Der Leervolumenanteil wird drastisch gesenkt, wenn In mit nicht weniger als 0,5 Masse-% zugesetzt wird. Darüber hinaus wird der Leervolumenanteil etwas erhöht, wenn In mit nicht weniger als 8 Masse-% zugesetzt wird. Deshalb ist es wünschenswert, dass der Gehalt an In 0,5 bis 5 Masse-% beträgt. Wenn die Kosten berücksichtigt werden, ist es wünschenswerter, dass der Gehalt an In 0,5 bis 1 Masse-% beträgt.
  • Obwohl in der vorliegenden Ausführungsform Ti (Titan) als ohmsche Schicht verwendet wird, kann auch ein anderes Metall als Ti, zum Beispiel Ni (Nickel), Al (Aluminium), Mo (Molybdän) oder ein Verbund wie etwa Silicide dieser Elemente einschließlich Ti oder eine diese kombinierende Mehrschichtstruktur o. dgl. verwendet werden. Es ist auch möglich, die ohmsche Schicht wegzulassen.
  • Als Nächstes wird eine Lötmetalllegierung beschrieben, die sich dadurch auszeichnet, dass sie mindestens ein Element mit 0,01 bis 1% Masse-% insgesamt enthält, das aus der Gruppe ausgewählt ist, die aus P (Phosphor), Ge (Germanium), Ga (Gallium) und Bi (Bismut) besteht.
  • Das Halbleiterbauteil 1 mit der Leiterplatte 4 als Metallelektrode, die mit dem Siliziumchip 2 als Halbleiterelement über die Lötmetalllegierung verbunden ist, der mindestens ein Element mit 0,01 bis 1% Masse-% insgesamt zugesetzt ist, das aus der Gruppe ausgewählt ist, die aus P, Ge, Ga und Bi als Lötmetallschicht 3 nach der vorstehend beschriebenen vorliegenden Ausführungsform besteht, besitzt einen Leervolumenanteil, der eine Verbesserungswirkung von 2 bis 10% in allen Lötmetalllegierungen hat.
  • Es ist anzumerken, dass in einer Lötmetalllegierung, die mindestens ein Element mit 0,005 Masse-% insgesamt enthält, das aus der Gruppe ausgewählt ist, die aus P, Ge, Ga und Bi besteht, keine signifikante Verbesserungswirkung verzeichnet wird. Darüber hinaus wird im Gegenteil in Lötmetalllegierungen, die mindestens ein Element mit 1,5 % Masse-% und 3 Masse-% insgesamt enthalten, das aus der Gruppe ausgewählt ist, die aus P, Ge, Ga und Bi besteht, der Leervolumenanteil erhöht.
  • Aus diesen Gründen kann durch Zusetzen mindestens eines Elements mit 0,01 bis 1% Masse-% insgesamt, das aus der Gruppe ausgewählt ist, die aus P, Ge, Ga und Bi besteht, eine Oxidation der Lötmetalllegierung unterbunden werden, wodurch die Wirkungen einer Viskositätsreduktion an den Tag gelegt werden und der Leervolumenanteil verringert wird.
  • Als Nächstes wird ein Fall beschrieben, in dem Cu/Inver/Cu und Cu/Mo/Cu als Leiterplatte verwendet werden. Wenn Cu/Inver/Cu und Cu/Mo/Cu unter den gleichen Bedingungen wie in der vorstehend beschriebenen Ausführungsform als Leiterplatte verwendet werden, beträgt das Rissverhältnis im Cu/Inver/Cu ca. die Hälfte und im Cu/Mo/Cu ca. ein Drittel. Darüber hinaus wird ein Fall beschrieben, in dem kein Ni-Belag auf die Fläche der Leiterplatte 4 aufgebracht wird. Unter den gleichen Bedingungen wie in der vorstehend beschriebenen Ausführungsform werden sowohl das Rissverhältnis als auch die Diffusion der Metallisierungsschicht um ca. 20% verbessert.
  • Wie vorstehend beschrieben, können die Wirkungen ungeachtet eines Elektrodenmaterials und einer Oberflächenbehandlung erzielt werden.
  • Beispiele
  • Nachfolgend werden Beispiel der vorliegenden Erfindung im Einzelnen beschrieben.
  • (Beispiel 1)
  • Um Sn-xSb (Masse-%: x = 3, 5, 10, 15, 20, 25, 30, 35, 40) zu erhalten, wurden Sn mit einer Reinheit von 99,5% und Sb mit einer Reinheit von 99,9% abgewogen, um insgesamt 2 kg zu ergeben. Dann wurde Sn in einem Hochfrequenzschmelzofen erhitzt, bis eine Höchsttemperatur von 700°C erreicht war. Danach wurde Sb zugegeben und gerührt. Nachdem sich bestätigt hatte, dass das Sb ganz geschmolzen war, wurde schnell eine Lötmetalllegierung unter Verwendung einer Form geformt, die einen Durchmesser von 40 mm und eine Länge von 250 mm hatte. Nach der Verfestigung wurde die Lötmetalllegierung maschinell zu einer Rundstange mit einem Durchmesser von 25 mm und einer Länge von 180 mm unter Verwendung eines Mittelabschnitts als Basis und weiter zu Einspannabschnitten für einen Zugtest, die jeweils einen Durchmesser von 25 mm und eine Länge von 40 mm hatten, und zu einem parallelen Abschnitt mit einem Durchmesser von 8 mm und einer Länge von 90 mm verarbeitet. Ein Zugtest mit einer Zugrate von 0,5 mm/min wurde an der Lötmetalllegierung durchgeführt. 5 zeigt Messergebnisse der Zugfestigkeit und Dehnung im Zugtest. 5 ist eine Ansicht, die den Zusammenhang zwischen dem Sb-Gehalt und der Zugfestigkeit und Dehnung im Beispiel 1 zeigt.
  • Während der vorstehend beschriebenen maschinellen Bearbeitung eines Zugteststücks wurde mit einem Bohrer aus der Nähe der beiden Einspannabschnitte Bohrstaub entnommen und eine quantitative Analyse auf Grundlage einer Emissionsanalyse durchgeführt. Im Ergebnis bestätigte sich, dass Sb mit einem Wert wie beabsichtigt in einem signifikanten Betrag enthalten war. Aus einer Sichtprüfung des äußeren Erscheinungsbilds bestätigte sich auch, dass keine Lötmetallleerräume, Oberflächenmängel und Entfärbungen vorhanden waren.
  • In der Folge stellte sich heraus, dass, wenn Sb Sn zugesetzt wird, die Zugfestigkeit tendenziell signifikant verbessert wird, wenn Sb mit nicht weniger als 5 Masse-% zugesetzt wird, und mit einer Erhöhung in der zugesetzten Menge an Sb noch weiter verbessert wird, wohingegen die Dehnung mit einer Zunahme in der zugesetzten Menge von Sb herabgesetzt und erheblich herabgesetzt wird, wenn Sb mit 20 Masse- % zugesetzt wird.
  • Tabelle 1 zeigt eine Solidustemperatur und eine Liquidustemperatur, die unter Verwendung einer Differentialscanningkalorimetrieanalysevorrichtung (DSC) für jede der vorstehend beschriebenen Formproben in einem Fall gemessen wurden, in dem die zugesetzte Menge an Sb nicht mehr als 20 Masse-% (d.h. x = 0, 5, 50, 15, 20) betrug, wobei bei diesen Werten eine Dehnung erheblich reduziert war, indem ungefähr mehrere zehn Milligramm aus einem im Wesentlichen mittleren Abschnitt von diesen entnommen wurden. Hier ist die Solidustemperatur als eine Mindesttemperatur mit einer Spitze definiert, die zuerst in einer Wärmeabsorptionskurve erscheint, die erhalten wird, wenn eine Erhitzung mit einer Temperaturanstiegsrate von 5°C/min durchgeführt wird. Zusätzlich ist die Liquidustemperatur als eine Höchsttemperatur mit einer Spitze definiert, die zuerst in einer Wärmeerzeugungskurve erscheint, die erhalten wird, wenn eine Abkühlung mit einer Rate von 5°C/min erfolgt. [Tabelle 1]
    Sb (Masse-%) 0 5 10 15 20
    Solidustemperatur 232°C 240°C 242°C 242°C 242°C
    Liquidustemperatur 232°C 242°C 265°C 300°C 325°C
  • (Beispiel 2)
  • Um Sn-10Sb-1In-xCu-yNi (Masse-%: x = 0, 0,5, 1,5, 3, 5, 8, 10, y = 0, 0,01, 0,05, 0,1, 0,15, 0,20) zu erhalten, wurden die Materialien abgewogen. Dann wurden sie einem Hochfrequenzschmelzvorgang unter Stickstoffatmosphäre unterzogen, und es wurde bestätigt, dass die Temperatur 700°C erreicht hatte und keine Materialien ungeschmolzen blieben. Danach wurde unter Verwendung einer Form mit einer Breite von 20 mm, einer Höhe von 10 mm und einer Länge von 150 mm ein Barren geformt.
  • Bohrstaub wurde mit einem Bohrer von beiden Enden und einem mittleren Teil des Barrens entnommen. Eine quantitative Analyse wurde an dem Sb, Cu, Ni im Bohrstaub auf Grundlage einer Plasmafusionsemissionsanalyse durchgeführt. Im Ergebnis bestätigte sich, dass der Barren mit einem Wert wie beabsichtigt in einem signifikanten Betrag erzielt worden war. Dann wurde der Barren in ein Walzwerk eingeführt, um ihn auf eine Dicke von 0,1 mm zu bringen. Dann wurde seine Oberfläche mit 10%-iger Salzsäure gewaschen und dann vollständig mit Wasser gewaschen. Danach wurde der Barren mit einer Schneidevorrichtung in Pellets zerschnitten, die 8 mm pro Seite maßen. Bei dieser Gelegenheit erfolgte eine visuelle Vergleichsauswertung, um die Duktilität derart auszuwerten, dass ein Barren, der
    während des Walzens teilweise einen Bruch erfuhr, mit einer Markierung △ angezeigt
    wurde, ein Barren, der während des Walzens keinen Bruch erfuhr, mit einer
    Markierung ◯ angezeigt wurde, und der Zustand eines aus Sn-10Sb-1In (x = y = 0)
    hergestellten Barrens mit einer Doppelkreismarkierung (gut) angezeigt wurde. Unter Verwendung jedes Barrens wurden 10 Halbleiterbauteile 1 durch das vorstehend beschriebene Herstellungsverfahren hergestellt. Die hergestellten Halbleiterbauteile 1 wurden von der Oberfläche des Siliziumchips her unter Verwendung eines Röntgenstrahlgeräts mit Röntgenstrahlen bestrahlt, und ein Mittelwert der Summe von Flächen, die durch Digitalisieren eines erhaltenen Bilds unter Verwendung einer Bildverarbeitungsvorrichtung erhalten wurde, wurde als mittlerer Leervolumenanteil definiert. Darüber hinaus wurde ein mittlerer Abschnitt jeder Probe, nachdem ein Querschnitt des Siliziumchips entlang einer diagonalen Line poliert worden war, mit einem Elektronenmikroskop bei einer 20.000-fachen Vergrößerung beobachtet, und die Ni-Restdicke wurde aus einer Fotografie auf Grundlage eines Mittelwerts um fünf Punkte berechnet. Tabelle 2 zeigt Berechnungsergebnisse eines Mittelwerts der Ni-Restdicke und den mittleren Leervolumenanteil, der für jedes der hergestellten 10 Halbleiterbauteile 1 gemittelt wurde. 6 und 7 sind grafische Darstellungen, die diese Berechnungsergebnisse zeigen. 6 ist eine Ansicht, die das Verhältnis zwischen der Cu-Menge und dem Mittelwert der Ni-Restdicke im Beispiel 2 zeigt. 7 ist eine Ansicht, die das Verhältnis zwischen der Cu-Menge und dem Mittelwert des Leervolumenanteils im Beispiel 2 zeigt. [Tabelle 2]
    Vergleichsbeispiel 1 Vergleichsbeispiel 2 Vergleichsbeispiel 3 Vergleichs- Vergleichsbeispiel 4 beispiel 5 Vergleichsbeispiel 6 Vergleichsbeispiel 7
    Ni-Menge (Masse- %) 0
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Duktilität ⊚ ⊚ ⊚ ◯ ◯ ◯ △
    Mittlerer Leervolumenanteil (%) 7% 8% 9% 11% 12% 13% 20%
    Mittelwert Ni-Restdicke (nm) 250 260 350 500 580 590 600
    [Tabelle 3]
    Vergleichsbeispiel 8 Vergleichsbeispiel 9 Vergleichsbeispiel 10 Beispiel 1 Beispiel 2 Beispiel 3 Vergleichsbeispiel 11
    Ni-Menge (Masse- %) 0,01
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Duktilität ⊚ ⊚ ◯ ◯ ◯ ◯ △
    Mittlerer Leervolumenanteil 9% 11% 11% 13% 13% 13% 22%
    (%)
    Mittelwert Ni-Restdicke (nm) 260 270 360 510 590 600 610
    [Tabelle 4]
    Vergleichsbeispiel 12 Vergleichs- beispiel 13 Vergleichs- beispiel 14 Beispiel 4 Beispiel 5 Beispiel 6 Vergleichsbeispiel 15
    Ni-Menge (Masse- %) 0,05
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Duktilität ⊚ ⊚ ◯ ◯ ◯ ◯ △
    Mittlerer Leervolumenanteil (%) 11% 11% 11% 13% 13% 13% 25%
    Mittelwert Ni-Restdicke (nm) 265 275 365 515 595 605 615
    [Tabelle 5]
    Vergleichsbeispiel 16 Vergleichsbeispiel 17 Vergleichsbeispiel 18 Beispiel 7 Beispiel 8 Beispiel 9 Vergleichsbeispiel 19
    Ni-Menge (Masse- %) 0,1
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Duktilität ◯ ◯ ◯ ◯ ◯ ◯ △
    Mittlerer Leervolumenanteil (%) 12% 12% 12% 13% 13% 13% 25%
    Mittelwert Ni-Restdicke (nm) 270 290 375 525 605 620 625
    [Tabelle 6]
    Vergleichsbeispiel 20 Vergleichsbeispiel 21 Vergleichsbeispiel 22 Beispiel 10 Beispiel 11 Beispiel Vergleichs-12 beispiel 23
    Ni-Menge (Masse- %) 0,15
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Duktilität ◯ ◯ ◯ ◯ ◯ ◯ △
    Mittlerer Leervolumenanteil (%) 13% 13% 13% 13% 13% 13% 30%
    Mittelwert Ni-Restdicke (nm) 285 305 385 550 620 630 640
    [Tabelle 7]
    Vergleichsbeispiel 24 Vergleichsbeispiel 25 Vergleichsbeispiel 26 Vergleichsbeispiel 27 Vergleichsbeispiel 28 Vergleichsbeispiel 29 Vergleichsbeispiel 30
    Ni-Menge (Masse- %) 0,20
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Duktilität × × × × × × ×
    Mittlerer Leervolumenanteil (%) 30% 32% 33% 35% 36% 37% 40%
    Mittelwert Ni-Restdicke (nm) 290 310 390 555 625 635 645
  • Es stellte sich heraus, dass in allen Vergleichsbeispielen 1 bis 30 und Beispielen 1 bis 12 in den Tabellen 2 bis 7 (von denen die Beispiele 7 bis 12 nicht anspruchsgemäß sind) mit einer Erhöhung der zugesetzten Menge an Cu eine Tendenz besteht, dass die Duktilität gesenkt, der Leervolumenanteil erhöht und die Ni-Restdicke erhöht ist.
  • Als, wie in 6 gezeigt, die zugesetzte Menge an Cu nicht weniger als 3 Masse-% betrug, war der Mittelwert der Ni-Restdicke signifikant erhöht und es wurde die Wirkung erzielt, eine Ni-Diffusion der Metallisierungsschicht zu unterbinden. Als jedoch, wie in 7 gezeigt, die zugesetzte Menge an Cu nicht weniger als 10 Masse- % betrug, nahmen Hohlräume signifikant zu. Unter Berücksichtigung dieser Ergebnisse stellte sich heraus, dass eine hochzuverlässige Lötverbindung erzielt wird, wenn einer Legierung auf Basis von Sn-10Sb-1In 3 bis 8 Masse-% Cu zugesetzt werden.
  • Darüber hinaus war, wie in 6 gezeigt, mit einer Erhöhung der zugesetzten Menge an Ni der Mittelwert der Ni-Restdicke erhöht. Dies zeigte sich signifikant, als die zugesetzte Menge an Ni nicht weniger als 0,01 Masse-% betrug. Als hingegen, wie in 7 gezeigt, die zugesetzte Menge an Ni nicht weniger als 0,2 Masse-% betrug, nahmen Hohlräume signifikant zu. Da vermehrte Hohlräume nachteilig für die Freisetzung von im Halbleiterbauteil erzeugter Wärme sind, dient gegenwärtig eine zugesetzte Menge von unter 0,1 Masse-% als Richtlinie. Es zeigte sich deshalb, dass eine hochzuverlässige Verbindung erzielt wird, wenn die zugesetzte Menge an Ni so gesteuert wird, dass sie unter 0,1 Masse-% beträgt. Was die Untergrenze der zugesetzten Menge an Ni betrifft, so sind nicht weniger als 0,01 Masse-% wünschenswert, bei denen sich der Beginn einer Wirkung bestätigte, obwohl auch eine Wirkung erzielt wird, wenn dessen Untergrenze weniger als 0,01 Masse-% beträgt.
  • Es wurde nachgewiesen, dass auch genau dieselbe Wirkung in Versuchen erzielt wurde, die den vorstehend durchgeführten ähnlich waren, wobei die zugesetzte Menge an Sb auf 5 Masse-% und 15 Masse-% eingestellt war. Darüber hinaus wurde auch genau dieselbe Wirkung in Versuchen erzielt, die den vorstehend durchgeführten ähnlich waren, wobei Siliziumchips mit mehreren unterschiedlichen Größen und metallisierte Chips verwendet wurden. Darüber hinaus wurde auch genau dieselbe Wirkung in Versuchen erzielt, die den vorstehend durchgeführten ähnlich waren, bei denen Chips aus SiC (Siliciumcarbid) und GaN (Galliumnitrid) verwendet wurden.
  • (Beispiel 3)
  • Als Nächstes wurden 10 Halbleiterbauteile, die durch das vorstehend beschriebene Herstellungsverfahren hergestellt waren, versuchsweise für jede Zusammensetzung (Vergleichsbeispiele 1 bis 30, Beispiel 1 bis 12) vorgelegt, und es erfolgte eine Wärmezyklusbehandlung mit 500 Zyklen, wobei ein Zyklus ein 30-minütiges Abkühlen bei -50°C und ein 30-minütiges Erhitzen bei 200°C umfasste. Tabelle 8 zeigt Ergebnisse des Vorhandenseins oder Nichtvorhandenseins eines durch eine Oberflächenbeobachtung für diese Halbleiterbauteile ermittelten Chipbruchs. Tabelle 8 zeigt auch Ergebnisse des Rissverhältnisses und einen Mittelwert der Ni-Restdicke, die durch Beobachtung mit einem Elektronenmikroskop für diese Halbleiterbauteile ermittelt wurde, deren Querschnitte entlang der Diagonalen des Chips poliert waren. In einem Fall, bei dem ein Chipbruch besteht, ist eine Markierung X als eine NG angebende Markierung beschrieben, und in einem Fall, in dem kein Bruch besteht, ist eine Markierung ◯ als OK angebende Markierung beschrieben. Darüber hinaus ist in einem Fall, in dem ein Chip gebrochen ist, das Rissverhältnis als 100% beschrieben. [Tabelle 8]
    Vergleichsbeispiel 1 Vergleichs- Vergleichsbeispiel 2 beispiel 3 Vergleichsbeispiel 4 Vergleichsbeispiel 5 Vergleichsbeispiel 6 Vergleichsbeispiel 7
    Ni-Menge (Masse-%) 0
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Chipbruch × × X × ◯ ◯ ◯
    Mittleres Rissverhältnis (%) 100% 100% 100% 100% 90% 90% 100%
    Mittelwert Ni-Restdicke (nm) 0 0 0 0 5 7 50
    [Tabelle 9]
    Vergleichsbeispiel 8 Vergleichsbeispiel 9 Vergleichsbeispiel 10 Beispiel 1 Beispiel 2 Beispiel 3 Vergleichsbeispiel 11
    Ni-Menge (Masse-%) 0,01
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Chipbruch × × × ◯ ◯ ◯ ◯
    Mittleres Rissverhältnis (%) 100% 100% 100% 50% 40% 50% 100%
    Mittelwert Ni-Restdicke (nm) 0 0 0 13 42 49 60
    [Tabelle 10]
    Vergleichsbeispiel 12 Vergleichsbeispiel 13 Vergleichsbeispiel 14 Beispiel 4 Beispiel 5 Beispiel 6 Vergleichsbeispiel 15
    Ni-Menge (Masse-%) 0,05
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Chipbruch × × × ◯ ◯ ◯ ◯
    Mittleres Rissverhältnis (%) 100% 100% 100% 40% 35% 45% 100%
    Mittelwert Ni-Restdicke (nm) 0 0 0 15 46 53 60
    [Tabelle 11]
    Vergleichsbeispiel 16 Vergleichsbeispiel 17 Vergleichsbeispiel 18 Beispiel 7 Beispiel 8 Beispiel 9 Vergleichsbeispiel 19
    Ni-Menge (Masse-%) 0,1
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Chipbruch × × × ◯ ◯ ◯ ◯
    Mittleres Rissverhältnis (%) 100% 100% 100% 30% 25% 35% 100%
    Mittelwert Ni-Restdicke (nm) 0 0 0 24 53 64 70
    [Tabelle 12]
    Vergleichsbeispiel 20 Vergleichsbeispiel 21 Vergleichsbeispiel 22 Beispiel 10 Beispiel 11 Beispiel 12 Vergleichsbeispiel 23
    Ni-Menge (Masse-%) 0,15
    Cu-Menge (Masse-%) 0 0,5 1,5 3 5 8 10
    Chipbruch × × × ◯ ◯ ◯ ◯
    Mittleres Rissverhältnis (%) 100% 100% 100% 30% 25% 35% 100%
    Mittelwert Ni-Restdicke (nm) 0 0 0 41 68 77 85
    [Tabelle 13]
    Vergleichsbeispiel 24 Vergleichs- beispiel 25 Vergleichsbeispiel 26 Vergleichsbeispiel 27 Vergleichsbeispiel 28 Vergleichsbeispiel 29 Vergleichsbeispiel 30
    Ni-Menge (Masse-%) 0,20
    Cu-Menge
    (Masse-%) 0 0,5 1,5 3 5 8 10
    Chipbruch × × × ◯ ◯ ◯ ◯
    Mittleres Rissverhältnis (%) 100% 100% 100% 100% 100% 100% 100%
    Mittelwert Ni-Restdicke (nm) 0 0 0 47 73 86 90
  • Mit Bezug auf Tabelle 8 blieb in den Halbleiterbauteilen der Vergleichsbeispiele 1 bis 4, die unter Verwendung von Lötmetalllegierungen angelötet wurden, die hergestellt waren, indem einer Lötmetalllegierung aus Sn-10Sb-1In kein Ni, aber Cu im Bereich von 0 bis 3 Masse-% zugesetzt wurde, als Ergebnis von 500 Wärmezyklen kein Ni als Metallisierungsschicht zurück, und dadurch trat ein Chipruch auf. Darüber hinaus breitete sich in den Halbleiterbauteilen der Vergleichsbeispiele 5 und 6, die unter Verwendung von Lötmetalllegierungen angelötet wurden, die hergestellt waren, indem 5 Masse-% oder 8 Masse-% Cu zugesetzt wurden, obwohl die Ni-Metallisierungsschicht teilweise zurückblieb, ein Riss schnell in einem Abschnitt aus, in dem keine Ni-Metallisierungsschicht mehr vorhanden war, was zu einem sehr hohen Rissverhältnis führte. Darüber hinaus breitete sich im Halbleiterbauteil des Vergleichsbeispiels 7, das unter Verwendung einer Lötmetalllegierung angelötet wurde, die hergestellt war, indem 10 Masse-% Cu zugesetzt wurden, da es viele Hohlräume in einer Lötverbindung gab, ein Riss schnell aus und bildete sich in einem eindringenden Zustand, obwohl kein Chipbruch auftrat.
  • Zusätzlich diffundierte mit Bezug auf Tabelle 9 in den Halbleiterbauteilen der Vergleichsbeispiele 8 bis 10, die unter Verwendung von Lötmetalllegierungen angelötet wurden, die hergestellt waren, indem 0,01 Masse-% Ni und nicht mehr als 1,5 Masse-% Cu zugesetzt wurden, das Ni der Metallisierungsschicht als Ergebnis der Wärmezyklen, und dadurch wurde die Adhäsionskraft gesenkt und es trat ein Chipbruch auf. Darüber hinaus breitete sich im Halbleiterbauteil des Vergleichsbeispiels 11, das unter Verwendung einer Lötmetalllegierung angelötet wurde, die hergestellt war, indem 10 Masse-% Cu zugesetzt wurden, da es viele Hohlräume gab, ein Riss schnell aus und drang ein. In den Beispielen 1 bis 3, in denen die zugesetzte Menge an Cu 3 bis 8 Masse-% betrug, trat kein Chipbruch auf, und das Rissverhältnis betrug nicht mehr als 50%.
  • Zusätzlich blieb in den Halbleiterbauteilen der Vergleichsbeispiele 12, 13, 14, 16, 17, 18, 20, 21 und 22, die unter Verwendung von Lötmetalllegierungen angelötet wurden, die hergestellt waren, indem einer Legierung aus Sn10Sb 0,05 bis unter 0,1 Masse-% Ni und nicht mehr als 1,5 Masse-% Cu zugesetzt wurden, ungeachtet der zugesetzten Menge an Ni keine Ni-Metallisierungsschicht übrig und es trat ein Chipbruch auf. Darüber hinaus gab es in den Halbleiterbauteilen der Vergleichsbeispiele 15, 19 und 23, die unter Verwendung von Lötmetalllegierungen angelötet wurden, die hergestellt waren, indem einer Legierung aus Sn10Sb1In 0,05 bis unter 0,1 Masse-% Ni und 10 Masse-% Cu zugesetzt wurden, obwohl die Ni-Metallisierungsschicht übrig blieb, viele Hohlräume in einer Lötverbindung, ein Riss breitete sich schnell aus und drang ein.
  • Zusätzlich breitete sich in den Halbleiterbauteilen der Vergleichsbeispiele 24 bis 30, die unter Verwendung von Lötmetalllegierungen angelötet wurden, die hergestellt waren, indem 0,2 Masse-% Ni zugesetzt wurden, da es viele Hohlräume in einer Lötverbindung gab, ein Riss schnell aus und drang ein. Darüber hinaus trat in den Vergleichsbeispielen 24 bis 26, in denen die zugesetzte Menge an Cu nicht mehr als 1,5 Masse-% betrug, ein Chipbruch auf.
  • Auf Grundlage der vorstehend beschriebenen Beispiele wurde herausgefunden, dass, wenn einer Lötmetalllegierung aus Sn-10Sb-1In 0,01 bis unter 0,1 Masse-% Ni und 3 bis 8 Masse-% Cu zugesetzt werden, eine hochzuverlässige Lötverbindung erfolgen und ein hochzuverlässiges Halbleiterbauteil bereitgestellt werden kann.
  • Es wurde nachgewiesen, dass auch genau dieselbe Wirkung in Versuchen erzielt wurde, die den vorstehend durchgeführten ähnlich waren, wobei Lötmetalllegierungen verwendet wurden, bei denen die zugesetzte Menge an Sb im Bereich von 5 bis 15 Masse-% und die zugesetzte Menge an In im Bereich von 0,5 bis 5 Masse-% abgeändert war.
  • (Beispiel 4)
  • Tabelle 14 zeigt Leervolumenanteile, als Pellets aus Lötmetalllegierung, die hergestellt waren, indem einer Lötmetalllegierung aus Sn-12Sb-5Cu-0,08Ni 0, 0,5, 1, 3, 5, 8 und 10 Masse-% In zugesetzt wurden, hergestellt wurden, um den vorstehend beschriebenen Halbeiterbauteilen ähnliche Halbleiterbauteile herzustellen. Weiterhin wurde das Kostenverhältnis als ein Verhältnis zwischen dem Preis einer In-haltigen Legierung und dem Preis einer In-freien Legierung auf Grundlage der Annahme berechnet, dass der Preis von Sn-12Sb-5Cu-0,08Ni 3000 Yen pro kg und der Preis von Indium 60000 Yen pro kg ausmacht. 8 ist eine Ansicht, die das Verhältnis zwischen der In-Menge und dem Mittelwert des Leervolumenanteils im Beispiel 4 zeigt. [Tabelle 14]
    Vergleichsbeispiel 31 Beispiel 21 Beispiel 22 Beispiel 23 Beispiel 24 Vergleichsbeispiel 32 Vergleichsbeispiel 33
    In-Menge (Masse-%) 0 0,5 1 3 5 8 10
    Leervolumenanteil (%) 30% 15% 13% 11% 11% 13% 15%
    Kostenverhältnis pro kg 1 1,1 1,2 1,6 2,0 2,6 3,0
  • Es wurde nachgewiesen, dass auch genau dieselbe Wirkung in Versuchen erzielt wurde, die den vorstehend durchgeführten ähnlich waren, wobei Sb auf 5 bis 15 Masse-%, Cu auf 3 bis 8 Masse-%, Ni auf 0,01 bis unter 0,1 Masse-% eingestellt war und Sn als Rest enthalten war.
  • (Beispiel 5)
  • Lötmetalllegierungen, denen mindestens ein Element, das aus der Gruppe ausgewählt war, die aus P, Ge, Ga und Bi besteht, mit insgesamt 0,01 bis 1 Masse-% zugesetzt war, wurden als Lötmetallschicht 3 nach der vorstehend beschriebenen Ausführungsform hergestellt. Dann wurde das Halbleiterbauteil 1 mit der Leiterplatte 4 als Metallelektrode, das mit dem Siliziumchip 2 als Halbleiterelement über die Lötmetalllegierung verbunden war, unter Bedingungen hergestellt, die gleich den vorstehend beschriebenen waren, und deren Leervolumenanteil gemessen. Im Ergebnis wurde in allen Lötmetalllegierungen eine Verbesserungswirkung von 2 bis 10% beobachtet.
  • Es ist anzumerken, dass es bei einer Lötmetalllegierung, die mindestens ein Element, das aus der Gruppe ausgewählt ist, die aus P, Ge, Ga und Bi besteht, mit insgesamt 0,005 Masse-% enthält, nicht möglich war, eine signifikante Verbesserungswirkung zu bestätigen. Darüber hinaus wies in Lötmetalllegierungen, die mindestens ein Element, das aus der Gruppe ausgewählt ist, die aus P, Ge, Ga und Bi besteht, mit insgesamt 1,5 Masse-% und 3 Masse-% enthalten, im Gegenteil der Leervolumenanteil eine Tendenz auf, höher sein.
  • (Beispiel 6)
  • Ein Halbleiterbauteil, bei dem ein Lötmetalllegierungspellet aus Sn-6Cu (Vergleichsbeispiel 34) verwendet wurde, wurde durch ein zu demjenigen der Ausführungsform der vorliegenden Erfindung identischen Herstellungsverfahren hergestellt. Diese Probe und das Halbeiterbauteil 1 von Beispiel 8 wurden einer Wärmezyklusbehandlung mit 500 Zyklen unterzogen, wobei ein Zyklus ein 30-minütiges Abkühlen bei -50°C und ein 30-minütiges Erhitzen bei 200°C umfasste.
  • Im Vergleichsbeispiel 34, das in 9(A) gezeigt ist, sind eine Cu-Ni-Sn-Phase 7a und eine Cu-Sn-Phase 7b in der Legierungsschicht 7 zwischen dem Siliziumchip 2 und der Lötmetallschicht 3 vorhanden. Darüber hinaus sind im Vergleichsbeispiel 34, das in 10(A) gezeigt ist, eine Cu-Ni-Sn-Phase 7a und eine Cu-Sn-Phase 7b in der Legierungsschicht 7 zwischen der auf der Oberfläche der Leiterplatte 4 ausgebildeten Ni-Belagsschicht 9 und der Lötmetallschicht 3 vorhanden. Aufgrund von Wärmespannung, die durch einen Unterschied beim Wärmedehnungskoeffizienten zwischen dem Siliziumchip 2 und der Leiterplatte 4 entstand, trat ein Riss 8e entlang einer Grenzfläche zwischen der relativ weichen Lötmetallschicht 3 und der Cu-Sn-Phase 7b auf und breitete sich mit einer relativ schnellen Geschwindigkeit aus.
  • Andererseits ist im Beispiel 8, das in 9(B) gezeigt ist, eine Sb-haltige Phase 7c zusätzlich zur Cu-Ni-Sn-Phase (Phase, die Kupfer, Nickel und Zinn enthält) 7a und Cu-Sn-Phase (Phase, die Kupfer und Zinn enthält) 7b in der Legierungsschicht 7 zwischen dem Siliziumchip 2 als Halbleiterelement und der Lötmetallschicht 3 als Lötmetalllegierung vorhanden. Darüber hinaus ist im Beispiel 8, das in 10(B) gezeigt ist, eine Sb-haltige Phase 7c zusätzlich zur Cu-Ni-Sn-Phase 7a und Cu-Sn-Phase 7b in der Legierungsschicht 7 zwischen der auf der Oberfläche der Leiterplatte 4 als Metallelektrode ausgebildeten Ni-Belagsschicht 9 und der Lötmetallschicht 3 als Lötmetalllegierung vorhanden. Da die Sb-haltige Phase 7c eine hohe mechanische Festigkeit hat, wird, falls ein Riss 8f auf diese Phase trifft, Spannung verteilt und der Riss breitet sich langsam aus. Da darüber hinaus die Sb-haltige Phase 7c in der Nähe der Cu-Ni-Sn-Phase 7a und Cu-Sn-Phase 7b abgeschieden ist, wird die Cu-Sn-Phase 7b gleichmäßig verteilt und es gibt weniger Spannungskonzentrationsstellen, und deshalb breitet sich der Riss langsamer aus. Dadurch ist die Zuverlässigkeit weiter verbessert.
  • Es ist anzumerken, dass, um eine solche Struktur zu erhalten, es notwendig ist, eine Verbindung im verwendeten Halbleiterbauteil 1 dabei mit einer Abkühlrate von nicht mehr als 30°C/min herzustellen. Ein schnelleres Abkühlen mit einer schnelleren als der obigen Rate führt zu einer ungleichmäßigen Struktur und macht es unmöglich, eine signifikante Wirkung zu erzielen.
  • (Beispiel 7)
  • Es wurden zu denjenigen der vorstehend beschriebenen Ausführungsform ähnliche Versuche unter Verwendung von Cu/Inver/Cu und Cu/Mo/Cu als Leiterplatte durchgeführt. Schichten im Cu/Inver/Cu hatten Dicken von jeweils 0,4 mm, 0,4 mm und 0,4 mm. Zusätzlich hatten Schichten im Cu/Mo/Cu Dicken von jeweils 0,4 mm, 0,4 mm und 0,4 mm.
  • Es wurde nachgewiesen, dass das Rissverhältnis im Cu/Inver/Cu ca. die Hälfte und im Cu/Mo/Cu ca. ein Drittel betrug. Darüber hinaus wurde ein ähnlicher Versuch für einen Fall durchgeführt, in dem kein Ni-Belag auf die Oberfläche der Leiterplatte aufgebracht war, einschließlich des Falls, in dem Cu als Leiterplatte verwendet wird, und sowohl das Rissverhältnis als auch die Diffusion der Metallisierung waren um ca. 20% verbessert.
  • Wie vorstehend beschrieben, bestätigte es sich, dass Wirkungen ungeachtet eines Elektrodenmaterials und einer Oberflächenbehandlung erzielt werden können.
  • Es ist anzumerken, dass sich die vorliegende Erfindung auf ein beliebiges Halbleiterbauteil anwenden lässt, das an einem Modul, einem Montagesatz oder einem Substrat angebracht wird.
  • Es sollte klar sein, dass die hier offenbarten Ausführungsformen und Beispiele in jeder Hinsicht illustrativ und nicht einschränkend sind. Der Umfang der vorliegenden Erfindung ist durch den Umfang der Ansprüche und nicht durch die vorstehende Beschreibung definiert, und soll alle Abwandlungen innerhalb des Umfangs und Aussagegehalts umfassen, die dem Umfang der Ansprüche gleichwertig sind.
  • INDUSTRIELLE ANWENDBARKEIT
  • Die vorliegende Erfindung lässt sich besonders vorteilhaft auf eine kein Blei enthaltende Lötmetalllegierung und ein Halbleiterbauteil anwenden, bei dem die Lötmetalllegierung verwendet wird.
  • BESCHREIBUNG DER BEZUGSZEICHEN
  • 1: Halbleiterbauteil, 2: Siliziumchip (Halbleiterelement), 3: Lötmetallschicht (Lötmetalllegierung, 4: Leiterplatte, 5: ohmsche Schicht, 6: Metallisierungsschicht, 7: Legierungsschicht, 7a: Cu-Ni-Sn-Phase, 7b: Cn-Sn-Phase, 7c: Sb-haltige Phase, 8a, 8b, 8e, 8f: Riss, 8c: Schichtablösung, 8d: Bruch, 9: Ni-Belagsschicht

Claims (4)

  1. Lötmetalllegierung (3), die 5 bis 15 Masse-% Sb, 3 bis 8 Masse-% Cu, 0,01 bis unter 0,1 Masse-% Ni, 0,5 bis 5 Masse-% In und einen Rest enthält, der Sn und unvermeidbare Fremdstoffe umfasst.
  2. Lötmetalllegierung (3) nach Anspruch 1, die mindestens ein Element aus der Gruppe, die aus P, Ge, Ga und Bi besteht, mit insgesamt 0,01 bis 1 Masse-% enthält.
  3. Halbleiterbauteil (1), das Folgendes umfasst: ein Halbleiterelement (2); und eine Metallelektrode (4), die mit dem Halbleiterelement (2) mit der dazwischen eingesetzten Lötmetalllegierung (3) nach Anspruch 1 verlötet ist.
  4. Halbleiterbauteil (1) nach Anspruch 3, darüber hinaus eine Legierungsschicht (7) mit einer aus Cu-Ni-Sn hergestellten Verbundphase (7a), einer aus Cu-Sn hergestellten Verbundphase (7b) und einer Sb enthaltenden Phase (7c) in einer Position zwischen dem Halbleiterelement (2) und der Lötmetalllegierung (3) und/oder einer Position zwischen der Metallelektrode (4) und der Lötmetalllegierung (3) umfassend.
DE112009002570.6T 2008-10-24 2009-04-13 Lötmetalllegierung und Halbleiterbauteil Active DE112009002570B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-274545 2008-10-24
JP2008274545 2008-10-24
PCT/JP2009/057438 WO2010047139A1 (ja) 2008-10-24 2009-04-13 はんだ合金および半導体装置

Publications (2)

Publication Number Publication Date
DE112009002570T5 DE112009002570T5 (de) 2012-06-21
DE112009002570B4 true DE112009002570B4 (de) 2024-05-23

Family

ID=42119189

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112009002570.6T Active DE112009002570B4 (de) 2008-10-24 2009-04-13 Lötmetalllegierung und Halbleiterbauteil

Country Status (6)

Country Link
US (1) US8598707B2 (de)
JP (1) JP5285079B2 (de)
KR (1) KR101285958B1 (de)
CN (1) CN102196881B (de)
DE (1) DE112009002570B4 (de)
WO (1) WO2010047139A1 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5490258B2 (ja) * 2010-12-10 2014-05-14 三菱電機株式会社 無鉛はんだ合金、半導体装置、および半導体装置の製造方法
JP5878290B2 (ja) * 2010-12-14 2016-03-08 株式会社日本スペリア社 鉛フリーはんだ合金
JP2014509944A (ja) * 2011-02-04 2014-04-24 アンタヤ・テクノロジーズ・コープ 無鉛はんだ組成物
FR2987570B1 (fr) * 2012-03-02 2014-04-18 Snecma Procede d'assemblage de deux pieces metalliques par brasage.
CN102615447B (zh) * 2012-03-26 2014-11-05 广东工业大学 一种锡基无铅焊料及其制备方法
JP5635561B2 (ja) * 2012-06-21 2014-12-03 株式会社タムラ製作所 はんだ組成物
US9064805B1 (en) * 2013-03-13 2015-06-23 Itn Energy Systems, Inc. Hot-press method
JP6267229B2 (ja) * 2013-11-20 2018-01-24 株式会社日立製作所 鉛フリーはんだ箔および半導体装置
JP6070532B2 (ja) * 2013-12-20 2017-02-01 トヨタ自動車株式会社 半導体装置
CN106061669A (zh) * 2014-02-24 2016-10-26 株式会社弘辉 无铅钎焊合金、钎焊材料及接合结构体
DE112017000184T5 (de) * 2016-06-16 2018-08-02 Fuji Electric Co., Ltd. Lotverbindung
NL2017618B1 (en) 2016-10-13 2018-04-20 Miele & Cie Sterilizer apparatus with measurement probe having heating element
NL2017616B1 (en) 2016-10-13 2018-04-20 Miele & Cie Apparatus for detecting condensation and sterilizer with such apparatus
NL2017617B1 (en) 2016-10-13 2018-04-20 Miele & Cie Sterilizer apparatus with measurement chamber having orifice
JP6355091B1 (ja) * 2017-03-07 2018-07-11 パナソニックＩｐマネジメント株式会社 はんだ合金およびそれを用いた接合構造体
NL2018932B1 (en) 2017-05-17 2018-11-28 Solidtoo B V Monitoring of steam quality during sterilization
MY190755A (en) * 2017-10-31 2022-05-12 Senju Metal Industry Co Soldered joint and method for forming soldered joint
US11476399B2 (en) * 2017-11-29 2022-10-18 Panasonic Intellectual Property Management Co., Ltd. Jointing material, fabrication method for semiconductor device using the jointing material, and semiconductor device
JP7108907B2 (ja) * 2017-11-29 2022-07-29 パナソニックＩｐマネジメント株式会社 接合材、該接合材を用いた半導体装置の製造方法、及び、半導体装置
FR3087368B1 (fr) * 2018-10-19 2020-10-30 Dehon Sa Alliage de brasure sans plomb et utilisation d'un tel alliage
NL2023514B1 (en) 2019-07-17 2021-02-08 Solidtoo B V Monitoring of steam quality during sterilization with improved temperature control
JP6871524B1 (ja) * 2020-03-23 2021-05-12 千住金属工業株式会社 積層接合材料、半導体パッケージおよびパワーモジュール

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001334384A (ja) 2000-05-22 2001-12-04 Murata Mfg Co Ltd はんだ組成物およびはんだ付け物品
JP2004298931A (ja) 2003-03-31 2004-10-28 Senju Metal Ind Co Ltd 高温鉛フリーはんだ合金および電子部品
DE202005006151U1 (de) 2005-04-15 2005-06-23 Jl Goslar Gmbh Bleifreie Lotlegierung
JP2007067158A (ja) 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法
US7233074B2 (en) 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4758407A (en) * 1987-06-29 1988-07-19 J.W. Harris Company Pb-free, tin base solder composition
US5833920A (en) * 1996-02-20 1998-11-10 Mitsubishi Denki Kabushiki Kaisha Copper alloy for electronic parts, lead-frame, semiconductor device and connector
JP2001284792A (ja) * 2000-03-30 2001-10-12 Tanaka Electronics Ind Co Ltd 半田材料及びそれを用いた半導体装置の製造方法
JP2002076606A (ja) * 2000-06-12 2002-03-15 Hitachi Ltd 電子機器および半導体装置
KR100407448B1 (ko) * 2000-06-12 2003-11-28 가부시키가이샤 히타치세이사쿠쇼 전자 기기 및 반도체 장치
EP1327491B1 (de) * 2000-10-02 2010-05-12 Asahi Kasei EMD Corporation Teilchen einer funktionellen metalllegierung.
JP2004141910A (ja) * 2002-10-23 2004-05-20 Senju Metal Ind Co Ltd 鉛フリーはんだ合金
US20060067852A1 (en) * 2004-09-29 2006-03-30 Daewoong Suh Low melting-point solders, articles made thereby, and processes of making same
US20080159904A1 (en) * 2005-08-24 2008-07-03 Fry's Metals, Inc. Solder alloy
US8641964B2 (en) * 2005-08-24 2014-02-04 Fry's Metals, Inc. Solder alloy
TW200720005A (en) * 2005-11-28 2007-06-01 Univ Nat Central Solder composition and soldering structure
US8004075B2 (en) * 2006-04-25 2011-08-23 Hitachi, Ltd. Semiconductor power module including epoxy resin coating
JP5376553B2 (ja) * 2006-06-26 2013-12-25 日立金属株式会社 配線用導体及び端末接続部
US8968488B2 (en) * 2006-07-05 2015-03-03 Fuji Electric Co., Ltd. Cream solder and method of soldering electronic part
CN100439028C (zh) * 2007-01-24 2008-12-03 太仓市南仓金属材料有限公司 一种无铅软钎锡焊料
CN101214591B (zh) * 2008-01-18 2010-11-24 重庆工学院 一种电子微连接使用的低银亚共晶Sn-Cu-Ag无铅钎料
CN101239425A (zh) * 2008-03-13 2008-08-13 浙江省冶金研究院有限公司 一种无铅高温电子钎料及制备方法
US8598464B2 (en) * 2009-04-20 2013-12-03 Panasonic Corporation Soldering material and electronic component assembly
TW201210733A (en) * 2010-08-26 2012-03-16 Dynajoin Corp Variable melting point solders
JP2014509944A (ja) * 2011-02-04 2014-04-24 アンタヤ・テクノロジーズ・コープ 無鉛はんだ組成物

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001334384A (ja) 2000-05-22 2001-12-04 Murata Mfg Co Ltd はんだ組成物およびはんだ付け物品
JP2004298931A (ja) 2003-03-31 2004-10-28 Senju Metal Ind Co Ltd 高温鉛フリーはんだ合金および電子部品
DE202005006151U1 (de) 2005-04-15 2005-06-23 Jl Goslar Gmbh Bleifreie Lotlegierung
US7233074B2 (en) 2005-08-11 2007-06-19 Texas Instruments Incorporated Semiconductor device with improved contacts
JP2007067158A (ja) 2005-08-31 2007-03-15 Hitachi Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20110059653A (ko) 2011-06-02
US20110198755A1 (en) 2011-08-18
JP5285079B2 (ja) 2013-09-11
WO2010047139A1 (ja) 2010-04-29
CN102196881B (zh) 2014-06-04
CN102196881A (zh) 2011-09-21
KR101285958B1 (ko) 2013-07-12
JPWO2010047139A1 (ja) 2012-03-22
DE112009002570T5 (de) 2012-06-21
US8598707B2 (en) 2013-12-03

Similar Documents

Publication Publication Date Title
DE112009002570B4 (de) Lötmetalllegierung und Halbleiterbauteil
DE112011101556B4 (de) Gemischtlegierungslötmittelpaste
DE112017003058B4 (de) Kupferlegierungs-Bonddrähte für Halbleiterbauteile
EP1617968B1 (de) Lotmaterial auf snagcu-basis
DE60217199T2 (de) Bleifreies Weichlot und Weichlotverbindung
DE19816671C2 (de) Verwendung von Legierungen als bleifreie Lötmittel-Legierungen
DE3634495C2 (de) Verfahren zur Herstellung einer Kupfer-Zinn-Legierung und deren Verwendung als Leitermaterial
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
DE19904765B4 (de) Verwendung einer Legierung als bleifreie Lötmittel-Legierung
DE112015003845T5 (de) Bondaufbau, Bondmaterieal und Bondverfahren
DE112011104328B4 (de) Pb-freie Lotlegierung, die überwiegend Zn enthält
DE112017000184T5 (de) Lotverbindung
DE102006047764A1 (de) Bleifreies Weichlot mit verbesserten Eigenschaften bei Temperaturen >150°C
DE102012104948A1 (de) Lotlegierungen und Anordnungen
DE112013003654T5 (de) Lötlegierung
DE112016000614T5 (de) Lotmaterial für Halbleiterelemente
DE112011102163B4 (de) Pb-freie Lotlegierung
EP1651786B1 (de) Hartlotlegierung auf kupferbasis sowie verfahren zum hartlöten
DE112019001192T5 (de) Lötblech aus einer aluminiumlegierung zum flussmittel-freien löten
DE112011102028B4 (de) Bi-Al-Zn-basierte Pb-freie Lotlegierung
DE60305119T2 (de) Auslaugbeständige Lötlegierungen für elektrisch leitende Dickfilme auf Silberbasis
DE102019135860A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102008011265B4 (de) Verfahren zum Herstellen eines Substrats zum Bonden von Vorrichtungen mit einer Lötschicht
EP1647352B1 (de) Lotmaterial
DE112020000056B4 (de) Lötverbindung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R084 Declaration of willingness to licence
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division