DE112008000172T5 - Elektrodentrennverfahren und Vorrichtung auf Nanodrahtbasis mit getrenntem Elektrodenpaar - Google Patents

Elektrodentrennverfahren und Vorrichtung auf Nanodrahtbasis mit getrenntem Elektrodenpaar Download PDF

Info

Publication number
DE112008000172T5
DE112008000172T5 DE112008000172T DE112008000172T DE112008000172T5 DE 112008000172 T5 DE112008000172 T5 DE 112008000172T5 DE 112008000172 T DE112008000172 T DE 112008000172T DE 112008000172 T DE112008000172 T DE 112008000172T DE 112008000172 T5 DE112008000172 T5 DE 112008000172T5
Authority
DE
Germany
Prior art keywords
semiconductor layer
nanowire
electrode
semiconductor
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112008000172T
Other languages
English (en)
Inventor
Shashank San Jose Sharma
Theodore I. Palo Alto Kamins
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of DE112008000172T5 publication Critical patent/DE112008000172T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00095—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02653—Vapour-liquid-solid growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Eine Vorrichtung (800) auf Nanodrahtbasis mit getrennten Elektroden (260, 270), die folgende Merkmale aufweist:
eine Substratelektrode (270), mit einer Kristallausrichtung;
eine Leistenelektrode (260), die ein epitaxialer Halbeiter mit der Kristallausrichtung der Substratelektrode (270) ist, wobei die Leistenelektrode (260) elektrisch von der Substratelektrode (270) getrennt und über derselben einseitig eingespannt ist; und
einen Nanodraht (280), der zwischen jeweiligen Oberflächen der Substratelektrode (270) und der Leistenelektrode (260) überbrückt.

Description

  • Hintergrund
  • 1. Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf Nanotechnologie. Insbesondere bezieht sich die Erfindung auf ein Bilden eines Paars getrennter (isolierter) Elektroden, die die gleiche Kristallausrichtung aufweisen, und eine Vorrichtung mit einem Nanodraht, der das Elektrodenpaar verbindet.
  • 2. Beschreibung der verwandten Technik
  • Von Anfang an geht ein beständiger Trend in der Halbleitertechnologie zu immer kleineren Vorrichtungsabmessungen und immer höheren Vorrichtungsdichten. Folglich ist ein Bereich der Halbleitertechnologie, der in jüngster Zeit explosionsartiges Wachstum erlebt hat und beträchtliches Interesse erzeugt hat, die Nanotechnologie. Die Nanotechnologie betrifft die Fertigung und Anwendung so genannter Nanostrukturen (nano-scale-structures), Strukturen mit zumindest einer linearen Abmessung zwischen 1 nm und 200 nm. Diese Nanostrukturen sind häufig 5 bis 100 Mal kleiner als herkömmliche Halbleiterstrukturen.
  • Nanodrähte sind Bausteine vieler Nanovorrichtungen, wie beispielsweise Nano-Feldeffekttransistoren (Nano-FETs), p-n-Dioden, lichtemittierender Dioden (LEDs) und Nanodrahtsensoren, um einige zu nennen. Bemühungen, Nanodrähte in Vorrichtungsstrukturen zu integrieren, waren jedoch im Wesentlichen auf eine Forschungsumgebung begrenzt; diese Bemühungen sind für die reproduzierbare Massenfertigung von Nanovorrichtungen in einer Herstellungsumgebung nicht dienlich und nicht geeignet.
  • Kurze Zusammenfassung
  • Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist ein Verfahren zum Erzeugen getrennter (isolierter) Elektroden bei einer Vorrichtung auf Nanodrahtbasis vorgesehen. Das Verfahren zum Erzeugen getrennter Elektroden weist ein Bereitstellen eines Substrats auf, das eine Halbleiterschicht mit einer Kristallausrichtung und einen isolierenden Film an einer Oberfläche der Halbleiterschicht aufweist. Der isolierende Film weist ein Fenster auf, um einen Abschnitt der Oberfläche freizulegen. Das Verfahren zum Erzeugen getrennter Elektroden weist ferner ein selektives epitaxiales Aufwachsen eines Halbleitermerkmals von der Halbleiterschicht durch das Fenster hindurch auf. Das Halbleitermerkmal weist einen vertikalen Schaft und eine Leiste auf, die die Kristallausrichtung der Halbleiterschicht aufweisen. Der vertikale Schaft befindet sich in Kontakt mit der Halbleiterschicht durch das Fenster hindurch und die Leiste ist eine laterale epitaxiale Überwachsung (LEO, lateral epitaxial overgrowth) des vertikalen Schafts an dem isolierenden Film. Das Verfahren zum Erzeugen getrennter Elektroden weist ferner ein Erzeugen eines Paars von getrennten Elektroden aus dem Halbleitermerkmal und der Halbleiterschicht auf.
  • Bei anderen Ausführungsbeispielen der vorliegenden Erfindung ist ein Verfahren zum Integrieren eines Nanodrahts zwischen getrennten Elektroden einer Vorrichtung auf Nanodrahtbasis vorgesehen. Das Verfahren zum Integrieren eines Nanodrahtes weist ein Bereitstellen eines Substrats auf, das eine Halbleiterschicht mit einer Kristallausrichtung und einen isolierenden Film an einer Oberfläche der Halbleiterschicht aufweist. Der isolierende Film weist ein Fenster auf, das einen Abschnitt der Halbleiterschichtoberfläche freilegt. Das Verfahren zum Integrieren eines Nanodrahts weist ferner ein selektives epitaxiales Aufwachsen eines Halbleitermerkmals von der Halbleiterschicht durch das Fenster hindurch auf. Das Halbleitermerkmal weist einen vertikalen Schaft und eine Leiste mit der Kristallausrichtung der Halbleiterschicht auf. Der vertikale Schaft befindet sich in Kontakt der Halbleiterschicht durch das Fenster hindurch. Die Leiste ist eine laterale epitaxiale Überwachsung des vertikalen Schafts an dem isolierenden Film. Das Verfahren zum Integrieren eines Nanodrahts weist ferner ein Erzeugen eines Paars von getrennten Elektroden aus dem Halbleitermerkmal und der Halbleiterschicht auf. Das Verfahren zum Integrieren eines Nanodrahts weist ferner ein Aufwachsen eines Nanodrahts auf, um sich zwischen horizontalen Oberflächen der getrennten Elektroden des Paars selbst zusammenzufügen.
  • Bei anderen Ausführungsbeispielen der vorliegenden Erfindung ist eine Vorrichtung auf Nanodrahtbasis vorgesehen. Die Vorrichtung auf Nanodrahtbasis weist eine Substratelektrode mit einer Kristallausrichtung; und eine Leistenelektrode auf, die ein epitaxialer Halbleiter mit der Kristallausrichtung der Halbleiterelektrode ist. Die Leistenelektrode ist von der Substratelektrode elektrisch getrennt und über derselben einseitig eingespannt. Die Vorrichtung auf Nanodrahtbasis weist ferner einen Nanodraht auf, der zwischen jeweiligen Oberflächen der Substratelektrode und der Leistenelektrode überbrückt.
  • Bestimmte Ausführungsbeispiele der vorliegenden Erfindung weisen andere Merkmale auf, die zusätzlich zu und/oder anstelle von den hierin oben beschriebenen Merkmalen vorgesehen sind. Diese und andere Merkmale und einige Ausführungsbeispiele der Erfindung sind unten unter Bezugnahme auf die folgenden Zeichnungen detailliert angegeben.
  • Kurze Beschreibung der Zeichnungen
  • Die verschiedenen Merkmale von Ausführungsbeispielen der vorliegenden Erfindung werden unter Bezugnahme auf die folgende detaillierte Beschreibung in Verbindung mit den zugehörigen Zeichnungen einfacher verständlich, wobei ähnliche Bezugszeichen ähnliche Strukturelemente bezeichnen und in denen:
  • 1 ein Blockdiagramm eines Verfahrens zum Erzeugen getrennter Elektroden in einer Vorrichtung auf Nanodrahtbasis gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
  • 2A eine Querschnittsansicht einer Vorrichtungsstruktur mit einem strukturierten isolierenden Film des Verfahrens von 1 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
  • 2B eine Querschnittsansicht der Vorrichtungsstruktur von 2A, die ferner Halbleitermerkmale des Verfahrens von 1 aufweist, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
  • 3A–3B Querschnittsansichten der Vorrichtungsstruktur von 2B während eines Erzeugens getrennter Elektroden des Verfahrens von 1 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • 4A–4B Querschnittsansichten der Vorrichtungsstruktur von 2B während des Erzeugens getrennter Elektroden des Verfahrens von 1 gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • 5A–5C Querschnittsansichten der Vorrichtungsstruktur von 2B während des Erzeugens getrennter Elektroden des Verfahrens von 1 gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • 6 ein Flussdiagramm eines Verfahrens zum Integrieren eines Nanodrahts zwischen getrennten Elektroden einer Vorrichtung auf Nanodrahtbasis gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellt.
  • 7A und 7B Querschnittsansichten der Vorrichtungsstruktur von 3B während der Integration eines Nanodrahts des Verfahrens von 6 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung darstellen.
  • 8A–8C Querschnittsansichten von Vorrichtungen auf Nanodrahtbasis gemäß verschiedenen Ausführungsbeispielen der vorliegenden Erfindung darstellen.
  • Detaillierte Beschreibung
  • Ausführungsbeispiele der vorliegenden Erfindung sind auf ein Erzeugen eines Paars von getrennten (isolierten) Elektroden mit der gleichen Kristallausrichtung, ein Integrieren eines Nanodrahts zwischen den getrennten Elektroden des Paars und/oder eine Vorrichtung auf Nanodrahtbasis gerichtet, die das getrennte Elektrodenpaar und den integrierten Nanodraht aufweist. Der Definition nach sind die getrennten Elektroden des Paars elektrisch voneinander getrennt und sind vertikal in getrennten horizontalen Ebenen voneinander beabstandet, im Gegensatz zu Elektroden in der gleichen horizontalen Ebene. Der Nanodraht wird von einer horizontalen Oberfläche von einer der Elektroden zu einer zugewandten horizontalen Oberfläche einer anderen der Elektroden des Paars aufgewachsen. Bei einigen Ausführungsbeispielen weisen die getrennten Elektroden des Paars beide ein [111]-ausgerichtetes Halbleiterkristallgitter auf. Bei anderen Ausführungsbeispielen weisen die getrennten Elektroden des Paars die gleiche Kristallausrichtung auf, wie beispielsweise, aber nicht begrenzt auf eine [110]-Ausrichtung und eine [100]-Ausrichtung.
  • Falls beispielsweise die horizontale Oberfläche, von der aus der Nanodraht aufwachst, eine (111)-Oberfläche eines [111]-ausgerichteten Halbleiterkristallgitters ist, dann wird während des Nanodraht-Aufwachsens der Nanodraht vorzugsweise beinahe normal zu der (111)-Oberfläche aufwachsen. An einer horizontal ausgerichteten (111)-Oberfläche wird der Nanodraht im Wesentlichen vertikal von der (111)-Oberfläche aus aufwachsen.
  • Der Nanodraht wird zumindest solange aufwachsen, bis derselbe die zugewandte horizontale Oberfläche berührt. Einmal berührt, lagert sich der Nanodraht an der zugewandten horizontalen Oberfläche an oder verbindet sich mit derselben. Ein Nanodraht lagert sich an einer zugewandten horizontalen Oberfläche an, die irgendeine Kristallausrichtung aufweist, einschließlich, aber nicht begrenzt auf eine [110]-, [111]- oder [100]-Kristallgitterausrichtung für eine Nanodrahtanbringung. Zum Beispiel beschreiben sowohl M. Saiful Islam et al., US-Patentveröffentlichung Nr. 2006-00977389A1 , veröffentlicht am 11. Mai 2006, als auch Shih-Yuan Wang et al., US-CIP-Patentveröffentlichung Nr. 2006-0098705A1 , veröffentlicht am 11. Mai 2006, die beide hierin durch Bezugnahme aufgenommen sind, vertikale Nanodrahtsäulen ('Nanokolonnaden'), die eine Verbindung zwischen horizontalen Oberflächen von elektronischen Vorrichtungsstrukturen herstellen, wobei die Kristallausrichtung der einleitenden Oberfläche eine (111)-Oberfläche ist und die zugewandte horizontale Oberfläche irgendeine Kristallausrichtung aufweist.
  • Im Gegensatz dazu weist bei verschiedenen Ausführungsbeispielen der vorliegenden Erfindung die zugewandte horizontale Oberfläche eine Kristallausrichtung auf, die die gleiche wie die Kristallausrichtung der horizontalen Oberfläche ist, von der aus das Nanodrahtaufwachsen eingeleitet wird, und zwar durch Verwenden eines selektiven epitaxialen Aufwachsens an der einleitenden horizontalen Oberfläche, um die zugewandte horizontale Oberfläche zu erzeugen. Die zugewandte Oberfläche und die einleitende Oberfläche sind horizontale Oberflächen des getrennten Elektrodenpaars gemäß hierin beschriebenen Ausführungsbeispielen. Der Einfachheit einer Erörterung hierin halber und nicht einschränkend ist das getrennte Elektrodenpaar hierin als ein [111]-ausgerichteter Halbleiterkristall beschrieben, um ein Aufwachsen von (111)-ausgerichteten Nanodrähten senkrecht zu den horizontalen (111]-Oberflächen der Elektroden zu erhalten, beispielsweise in dem Einverständnis, dass andere Kristallausrichtungen hierin bei anderen ausgerichteten Nanodrähten verwendet werden können und immer noch innerhalb des Schutzbereichs der verschiedenen Ausführungsbeispiele der vorliegenden Erfindung liegen. Unter anderem können verschiedene Ausführungsbeispiele der vorliegenden Erfindung eine massiv parallele Selbstzusammenfügungstechnik liefern, um Nanodrahtverbindungen in eine Vorrichtung zu integrieren, die eine umwandelbare Eigenschaft messen kann, einschließlich, aber nicht begrenzt auf eine elektrische Konduktanz.
  • Gemäß verschiedenen Ausführungsbeispielen der vorliegenden Erfindung sind vertikale Nanodrähte zwischen elektrisch getrennten horizontalen Elektroden integriert, wobei die jeweiligen Elektroden aus (d. h. in oder an) einer Halbleiterschicht eines Substrats gebildet sind und die Elektroden die gleiche Kristallausrichtung wie die Halbleiterschicht aufweisen. Eine der Elektroden ist unter Verwendung einer selektiven lateralen epitaxialen Überwachsung (LEO) eines Halbleitermaterials an der Halbleiterschicht erzeugt. Die andere Elektrode ist in der Halbleiterschicht gebildet. Die LEO-Elektrode ist elektrisch von der Substratelektrode getrennt. Die elektrisch getrennten horizontalen Elektroden befinden sich innerhalb einer elektronischen Vorrichtungsstruktur, die eine Diode, einen Transistor, einen Sensor, eine optische Vorrichtung und eine optoelektronische Vorrichtung umfasst, aber nicht begrenzt darauf ist. Bei einigen Ausführungsbeispielen können die verschiedenen Ausführungsbeispiele der vorliegenden Erfindung verwendet werden, um die Vorrichtungen zu fertigen, die in der US-Patentveröffentlichung Nr. 2006-00977389A1 und 2006-0098705A1 offenbart sind, die oben angegeben sind.
  • Die Verwendung von eckigen Klammern ,[]', hierin in Verbindung mit derartigen Zahlen wie ,111' und ,110' bezieht sich auf eine Richtung oder Ausrichtung eines Kristallgitters und soll der Einfachheit halber hierin innerhalb ihres Schutzbereichs Richtungen ,<>' umfassen. Die Verwendung von runden Klammern ,()', hierin mit Bezug auf derartige Zahlen wie ,111' und ,110' bezieht sich auf eine Ebene oder planare Oberfläche eines Kristallgitters und soll der Einfachheit halber hierin innerhalb ihres Schutzbereichs Ebenen ,{}' umfassen. Eine derartige Verwendung soll einer allgemeinen Kristallographienomenklatur folgen, die auf dem Gebiet bekannt ist.
  • Die Halbleitermaterialien, die für die verschiedenen Ausführungsbeispiele der vorliegenden Erfindung nützlich sind, umfassen, aber sind nicht begrenzt auf Halbleitermaterialien der Gruppe IV, der Gruppe III–V und der Gruppe II–VI, einschließlich Verbundhalbleitermaterialien, aus dem Periodensystem der Elemente. Wie es unten ferner beschrieben ist, kann das Halbleitermaterial des Paars von getrennten Elektroden (auch als ,erste Elektrode' und in ,zweite Elektrode' oder ,Leistenelektrode' bzw., Substratelektrode' bezeichnet) die gleichen oder unterschiedlichen Halbleitermaterialien sein, aber weist eine gleiche Halbleiterkristallausrichtung auf. Ein Isolatormaterial, das für die verschiedenen Ausführungsbeispiele der Erfindung nützlich ist, ist irgendein Material, das dazu in der Lage ist, isolierend gemacht zu werden, einschließlich, aber nicht begrenzt auf ein Halbleitermaterial aus den oben aufgelisteten Gruppen oder ein anderes Halbleitermaterial, oder kann ein inhärent isolierendes Material sein. Zudem kann das Isolatormaterial ein Oxid, ein Carbid, ein Nitrid oder ein Oxynitrid von irgendwelchen dieser Halbleitermaterialien sein, derart, dass isolierende Eigenschaften des Materials ermöglicht werden. Die Halbleitermaterialien, die verwendet werden, um die getrennten Elektroden gemäß den verschiedenen Ausführungsbeispielen hierin zu bilden, sind do tiert, um eine gezielte Menge an elektrischer Leitfähigkeit für Elektrodenanwendungen zu übertragen (und möglicherweise andere Charakteristika für einen beabsichtigten Zweck).
  • Bei einigen Ausführungsbeispielen der vorliegenden Erfindung ist ein Verfahren 100 zum Erzeugen getrennter Elektroden bei einer Vorrichtung auf Nanodrahtbasis vorgesehen. 1 stellt ein Flussdiagramm des Verfahrens 100 zum Erzeugen getrennter Elektroden bei einer Vorrichtung auf Nanodrahtbasis gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dar. Das Verfahren 100 weist ein Bereitstellen 120 eines Substrats auf, das eine Halbleiterschicht mit einer Kristallausrichtung aufweist. Die Halbleiterschicht weist eine horizontale Planare Oberfläche auf. Beispielsweise und nicht einschränkend kann die Kristallausrichtung der Halbleiterschicht ein (111)-ausgerichteter Halbleiter sein. Definitionsgemäß weist das (111)-ausgerichtete Halbleiterkristallgitter eine horizontale Oberfläche auf, die eine (111)-Ebene ist. Andere Kristallausrichtungen weisen {111}-Ebenen in anderen Winkeln zu der horizontalen Oberfläche auf.
  • Bei einigen Ausführungsbeispielen ist die Halbleiterschicht ein Volumenhalbleiterwafer (bulk semiconductor Wafer). Bei anderen Ausführungsbeispielen ist die Halbleiterschicht eine Halbleiterschicht an einem Träger, der im Wesentlichen isolierend ist (z. B. ein Wafer aus oxidiertem Silizium). Ein Beispiel einer Halbleiterschicht an einem Träger ist ein Halbleiter-auf-Isolator-Wafer, der einen Handhabungswafer (handle Wafer), einen Isolatorwafer an dem Handhabungswafer und die Halbleiterschicht an der Isolatorschicht aufweist, wobei die Halbleiterschicht eine horizontale Planare Oberfläche aufweist. Hierin im Folgenden werden der Einfachheit der Erörterung halber die Volumenhalbleiterschicht und die Halbleiterschicht an einem Träger kollektiv als die ,Halbleiterschicht' bezeichnet, in dem Einverständnis, dass der Begriff ,Halbleiterschicht' entweder die Volumenhalbleiterschicht oder die Halbleiterschicht an einem Träger bedeutet, wie es oben definiert ist, wenn es nicht anderweitig angegeben ist.
  • Das Halbleitermaterial der Halbleiterschicht umfasst, aber ist nicht begrenzt auf diese Halbleitermaterialien, die oben aufgelistet sind, oder ein anderes Halbleitermaterial, das irgendeine Kristallausrichtung bildet. Zum Beispiel und nicht einschränkend kann die Halbleiterschicht ein Silizium-auf-Isolator-Wafer (SOI-Wafer; SOI = silicon-on-insulator) mit einer (111)-ausgerichteten Siliziumschicht (d. h. oberen Schicht) oder ein einziger, freistehender Wafer aus (111)-Silizium sein, abhängig von dem Ausführungsbeispiel.
  • Gemäß dem Verfahren 100 zum Erzeugen getrennter Elektroden weist das bereitgestellte 120 Substrat ferner einen strukturierten isolierenden Film an der horizontalen Oberfläche der Halbleiterschicht auf. Der strukturierte isolierende Film weist ein Fenster auf, das die horizontale Oberfläche der Halbleiterschicht freilegt. Bei einigen Ausführungsbeispielen ist ein isolierender Film an der Halbleiterschichtoberfläche durch ein Aufwachsen eines isolierenden Materials an der Oberfläche gebildet, wie beispielsweise durch ein Verwenden einer thermischen Oxidation, um einen isolierenden Oxidfilm oder eine isolierende Oxidschicht zu bilden. Bei anderen Ausführungsbeispielen wird das isolierende Material an der Oberfläche beispielsweise und nicht einschränkend unter Verwendung einer chemischen Dampfabscheidung (CVD = chemical vapor deposition) aufgebracht, wie beispielsweise einer thermischen CVD oder einer plasmagestützten chemischen Dampfabscheidung (PECVD = plasma enhanced chemical vapor deposition).
  • Der gebildete isolierende Film wird strukturiert, derart, dass eines oder mehrere Fenster (z. B. Gräben, Löcher und anders geformte Merkmale) durch den isolierenden Film hindurch geöffnet werden, um die darunter liegende Halbleiterschichtoberfläche durch das Fenster hindurch freizulegen. 2A stellt eine Querschnittsansicht einer Vorrichtungsstruktur dar, die das Substrat aufweist, das bei dem Verfahren 100 zum Erzeugen getrennter Elektroden gemäß einem Ausführungsbeispiel der vorliegenden Erfindung bereitgestellt wird 120. In 2A ist die Halbleiterschicht 210 als eine Halbleiterschicht eines Halbleiter-auf-Isolator-Wafers beispielhaft und nicht einschränkend dargestellt. Die Halbleiterschicht kann entweder der Volumenhalbleiterwafer oder die Halbleiterschicht an einem Träger sein, wie es oben erwähnt ist, wenn es nicht anderweitig für ein Ausführungsbeispiel angegeben ist. Bei dem dargestellten Ausführungsbeispiel weist das Substrat ferner eine Isolatorschicht 220 und einen Handhabungswafer 230 (das heißt, den Träger auf), der von der Halbleiterschicht 210 durch die Isolatorschicht 220 getrennt ist.
  • Das bereitgestellte 120 Substrat weist ferner den strukturierten isolierenden Film 240 auf, der an der horizontalen Oberfläche der Halbleiterschicht 210 gebildet ist. Der strukturierte isolierende Film 240 weist ein Fenster 242 auf. In 2A sind zwei Fenster 242 beispielhaft und nicht einschränkend hierin dargestellt. Der strukturierte isolierende Film 240 weist eventuell lediglich ein Fenster 242 oder mehr als zwei Fenster 242 auf und befindet sich immer noch innerhalb des Schutzbereichs der verschiedenen Ausführungsbeispiele hierin.
  • Bei einigen Ausführungsbeispielen wird der isolierende Film 240 unter Verwendung von Photolithographie und einer gerichteten Trockenätztechnik strukturiert, um die Fenster 242 zu bilden. Trockenätztechiken umfassen, aber sind nicht begrenzt auf reaktives Ionenätzen (RIE = reactive ion etching), Ionenfräsen und Plasmaätzen. RIE ist ein spezieller chemischer Plasmatrockenprozess, der eine Materialentfernung anisotrop erreicht. Ionenfräsen ist eine Form eines trockenen physikalischen Ionenstrahlmaterialentfernungsprozesses, der inhärent anisotrop ist. Plasmaätzen jedoch ist eine isotrope Technik zum Entfernen von Material. Ein gerichtetes Ätzen des Isolatorfilms, um das Fenster zu bilden, liefert zum Beispiel eine beabsichtigte Form oder einen beabsichtigten Winkel an den Seitenwänden des Fensters.
  • Das Isolatormaterial des isolierenden Films umfasst, aber ist nicht begrenzt auf diese Materialien, die oben für ein Isolatormaterial erwähnt sind, wie beispielsweise Oxide, Nitride, Carbide oder Oxynitride von irgendeinem der oben aufgelisteten Halbleitermaterialien oder ein anderes Material, das isolierend ist oder gemacht wird. Zudem ist das Isolatormaterial des isolierenden Films nach seiner Selektivität bezüglich epitaxialem Aufwachsen gewählt. Anders ausgedrückt ist das Material des isolierenden Films gewählt, um eine Nukleierung (Keimbildung) eines Halbleitermaterials während eines selektiven epitaxialen Aufwachsens zu hemmen, so dass es unwahrscheinlich ist, dass ein polykristallines Material an dem isolierenden Film nukleiert. Bei einigen Ausführungsbeispielen ist das Material des isolierenden Films gewählt, um eine Nukleierung eines polykristallinen Materials an der Oberfläche des isolierenden Films während eines selektiven epitaxialen Aufwachsens eines Halbleitermaterials zu vermeiden. Das selektive epitaxiale Aufwachsen eines Halbleitermaterials ist unten bezüglich des Aufwachens 140 eines Halbleitermaterials gemäß dem Verfahren 100 zum Erzeugen getrennter Elektroden beschrieben. Durch das Hemmen oder bei bestimmten Ausführungsbeispielen Vermeiden einer Nukleierung des Halbleitermaterials an der Oberfläche des isolierenden Films wird eine selektive Aufbringung des epitaxialen Halbleitermaterials gefördert.
  • Zum Beispiel tritt eine Nukleierung von Silizium (Si) an einem isolierenden Film aus Siliziumnitrid (Si3N4) leichter auf als eine Nukleierung von Si an einem isolierenden Film aus Siliziumdioxid (SiO2). Daher ist das selektive epitaxiale Aufwachsen von Si auf einem SiO2-Isolatormaterial verglichen mit dem selektiven eptaxialen Aufwachsen von Si auf einem Si2N4-Isolatormaterial für die verschiedenen Ausführungsbeispiele hierin selektiver. Bei einigen Ausführungsbeispielen kann mit bestimmten Prozesseinschränkungen ein Si3N4-Isolatormaterial für den isolierenden Film verwendet werden, um eine Nukleierung von polykristallinem Si an dem isolierenden Si3N4-Film vergli chen mit einem isolierenden SiO2-Film zu kompensieren. Beispielsweise wäre ein Bereich von Prozessparametern, wie beispielsweise ein Verhältnis von Gasen, Temperatur und/oder Druck von Si/Cl, die für ein selektives epitaxiales Aufwachsen von Si verwendet werden, bei einem Verwenden von Si3N4- und SiO2-Isolatormaterialien für den isolierenden Film beispielsweise jeweils unterschiedlich, aber beide befinden sich innerhalb des Schutzbereichs der verschiedenen Ausführungsbeispiele hierin. Der Einfachheit halber und nicht einschränkend können hierin einige Ausführungsbeispiele der Erfindung für eine Siliziumhalbleiterschicht 210 und eine isolierende SiO2–Filmschicht 240 an der Siliziumschichtoberfläche beschrieben werden.
  • Das Verfahren 100 zum Erzeugen getrennter Elektroden weist ferner ein Aufwachsen 140 eines Halbleitermerkmals in dem Fenster von (d. h. an) der Halbleiterschicht unter Verwendung eines selektiven und lateralen epitaxialen Aufwachsens eines Halbleitermaterials auf, derart, dass sich das Halbleitermerkmal durch das Fenster hindurch auf die benachbarte Oberfläche des isolierenden Films erstreckt. An sich weist das Halbleitermerkmal die gleiche Kristallausrichtung wie die Halbleiterschicht auf. Per Definition bedeutet ,selektives epitaxiales Aufwachsen', dass das Halbleitermaterial epitaxial lediglich an dem freiliegenden Halbleitermaterial aufwachst, (d. h. an dem Halbleitermaterial selbst, wenn sich dasselbe bildet), aber an dem isolierenden Film nicht aufwachst oder nukleiert. Beispielsweise vermeidet das selektive epitaxiale Aufwachsen eine Aufbringung eines polykristallinen Halbleitermaterials an der Oberfläche des isolierenden Films, wie es oben erwähnt ist. 2B stellt eine Querschnittsansicht der Vorrichtungsstruktur von 2A dar, wobei Halbleitermerkmale 250 unter Verwendung des Verfahrens 100 von 1 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung aufgewachsen werden 140. 2B stellt zwei derartige Halbleitermerkmale 250 gemäß den zwei Fenstern 242 dar, die in 2A beispielhaft und nicht einschränkend dargestellt sind.
  • Das Halbleitermerkmal 250 umfasst einen vertikalen Schaftabschnitt 252, der in dem Fenster 242 gebildet ist, und einen Leistenabschnitt 254, der sich an der Oberfläche des isolierenden Films 240 kontinuierlich mit dem vertikalen Schaft 252 unter Verwendung einer lateralen epitaxialen Überwachsung (LEO) erstreckt. Bei einigen Ausführungsbeispielen weist das Halbleitermerkmal 250 eine ,T'-Querschnittsform auf, wie es in 2B dargestellt ist. Bei einigen Ausführungsbeispielen wird eine thermische CVD verwendet, um das Halbleitermerkmal 250 selektiv epitaxial aufzuwachsen 140. Das epitaxiale Halbleitermaterial wird in dem Fenster 242 zu einer Dicke aufgewachsen 140, die eine Dicke der isolierenden Filmschicht 240 überschreitet. Das selektive epitaxiale Aufwachsen 140 geht lateral auf die Oberfläche des isolierenden Films 240 als eine Überwachsung (d. h. LEO) weiter, bis eine beabsichtigte Abmessung des Leistenabschnitts 254 des Halbleitermerkmals 250 erreicht ist. Für benachbarte Halbleitermerkmale 250, wie es in 2B dargestellt ist, lässt eine beabsichtigte Abmessung der Leisten 254 zum Beispiel wirksam einen Zwischenraum zwischen den benachbarten Leisten 254.
  • Das Verfahren 100 zum Erzeugen getrennter Elektroden weist ferner ein Erzeugen 160 eines getrennten Elektrodenpaars aus den Halbleitermerkmalen und der Halbleiterschicht auf, dessen Elektroden vertikal voneinander beabstandet und elektrisch voneinander getrennt sind. Das Erzeugen 160 eines getrennten Elektrodenpaars weist ein elektrisches Trennen zumindest eines Abschnitts des Halbleitermerkmals von der Halbleiterschicht; ein Erzeugen einer ersten Elektrode aus dem Leistenabschnitt des Halbleitermerkmals, wobei der Leistenabschnitt vertikal von der Halbleiterschicht beabstandet ist; und ein Erzeugen einer zweiten Elektrode aus (d. h. in) der Halbleiterschicht auf. Die erste Elektrode und die zweite Elektrode bilden ein Paar von getrennten Elektroden der Vorrichtung auf Nanodrahtbasis, wobei die Elektroden die gleiche Kristallausrichtung aufweisen. 3A–3B, 4A–4B und 5A–5C stellen Querschnittsansichten jeweiliger Vorrichtungsstrukturen von 2B während des Erzeugens 160 eines getrennten Elektrodenpaars aus dem Halbleitermerkmal und der Halbleiterschicht unter Verwendung des Verfahrens 100 von 1 gemäß verschiedenen Ausführungsbeispielen der vorliegenden Erfindung dar. Abhängig von dem Ausführungsbeispiel ist die zweite Elektrode entweder unter jeweiligen Elektrodenpaaren (z. B. verbundenen Regionen der Halbleiterschicht) gemeinsam oder ist eine Region der Halbleiterschicht, die elektrisch von anderen Regionen zweiter Elektroden jeweiliger Elektrodenpaare getrennt ist.
  • Die erste und die zweite Elektrode des Paars werden zu irgendeinem Zeitpunkt während des Verfahrens 100 zum Erzeugen getrennter Elektroden elektrisch leitfähig gemacht. Beispielsweise werden das Halbleitermerkmal und die Halbleiterschicht elektrisch leitfähig gemacht, bevor die getrennten Elektroden abhängig von dem Ausführungsbeispiel entweder getrennt oder simultan erzeugt 160 werden. Bei einigen Ausführungsbeispielen wird die Halbleiterschicht elektrisch leitfähig gemacht, bevor das Halbleitermerkmal epitaxial aufgewachsen wird 140. Bei anderen Ausführungsbeispielen wird das Halbleitermerkmal während des selektiven epitaxialen Aufwachsens 140 desselben elektrisch leitfähig gemacht. Bei einem anderen Beispiel werden die erste Elektrode und die zweite Elektrode abhängig von dem Ausführungsbeispiel entweder getrennt oder simultan nach der Erzeugung derselben elektrisch leitfähig gemacht. Es kann eine Dotierungstechnik verwendet werden, um die Strukturen gemäß den verschiedenen Ausführungsbeispielen der vorliegenden Erfindung elektrisch leitfähig zu machen.
  • Bei einigen Ausführungsbeispielen des Erzeugens 160 eines getrennten Elektrodenpaars weist das Erzeugen einer ersten Elektrode aus dem Leistenabschnitt ein Entfernen des isolierenden Films auf, derart, dass die Halbleiterschicht zwischen den epitaxial aufgewachsenen Halbleitermerkmalen freiliegend ist. 3A stellt die Halbleitermerkmale 250, die nach einer Entfernung des isolierenden Films 240 verbleiben, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dar. Der Leistenabschnitt 254 des Halbleitermerkmals 250 erstreckt sich über den vertikalen Schaft 252 um einen Abstand über die Oberfläche der Halbleiterschicht 210 hinaus (d. h. hängt über derselben oder ist einseitig von derselben eingespannt). Der Abstand ist im Wesentlichen gleich der Dicke des isolierenden Films 240 vor der Entfernung (oder d. h. einer Höhe des vertikalen Schafts 252). Der isolierende Film 240 wird durch selektives isotropes Ätzen des isolierenden Films unter Verwendung entweder einer nasschemischen Ätztechnik oder einer Trockenätztechnik entfernt.
  • Das Erzeugen einer ersten Elektrode weist ferner ein Trennen von Abschnitten des Halbleitermerkmals voneinander durch ein Implantieren einer Spezies in das Halbleitermaterial auf, um eine Trennschicht zu bilden. Bei einigen Ausführungsbeispielen handelt es sich bei der Spezies um Sauerstoff und die Implantation ist ähnlich der Technik einer Separation durch implantiertes Oxid (SIMOX). 3B stellt die implantierte Trennschicht 262 in dem vertikalen Schaftabschnitt 252 der Halbleitermerkmale 250 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dar. Die Trennschicht 262 in dem vertikalen Schaftabschnitt 252 des Halbleitermerkmals 250 trennt die Leiste 254 elektrisch von der Halbleiterschicht 210. Die Leiste 254 ist im Wesentlichen die erste Elektrode 260. Abhängig davon, wo die Trennschicht während der Implantation eingebettet wird, kann die erste Elektrode 260 einen benachbarten Teil des vertikalen Schafts 252 umfassen, der sich über der Trennschicht 262 befindet, wie es in 3B dargestellt ist.
  • Bei einigen Ausführungsbeispielen können ferner Taschen isolierender Spezies in der Halbleiterschicht als ein Nebenerzeugnis des Isolierens von Abschnitten des Halbleitermerkmals voneinander durch Implantation gebildet werden. Während einer Oxidimplantation beispielsweise bilden sich Oxidtaschen in Abschnitten der Halbleiterschicht 210, während die Trennschicht 262 in dem vertikalen Schaftabschnitt 252 gebildet wird. Folglich kann die Halbleiterschicht 210 als ein Nebenerzeugnis des Bildens der Trennschicht 262 Regionen aufweisen, die innerhalb der Halbleiterschicht 210 elektrisch isolierend sind. 3B stellt ferner schematisch isolierende Taschen 264 in der Halbleiter schicht 210 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung beispielhaft und nicht einschränkend dar.
  • Wie es oben erwähnt ist, weist das Erzeugen 160 eines getrennten Elektrodenpaars ferner ein Erzeugen einer zweiten Elektrode aus der Halbleiterschicht auf. Das Erzeugen einer zweiten Elektrode weist ein Bereitstellen zumindest eines Abschnitts der Halbleiterschicht, der der ersten Elektrode zugewandt ist, als die zweite Elektrode auf. In 3B weist die Halbleiterschicht 210 ferner eine elektrisch leitfähige Region 266, auf, die benachbart zu dem vertikalen Schaftabschnitt 252 des Halbleitermerkmals 250 ist. Die Region 266 ist elektrisch getrennt von der Leiste 254 (d. h. der ersten Elektrode 260) und die Oberfläche der Region 266 ist derselben zugewandt. Die Halbleiterschichtregion 266 ist im Wesentlichen die zweite Elektrode 270 der Vorrichtungsstruktur, die elektrisch von der ersten Elektrode 260 getrennt ist. Hierin wird im Folgenden der Begriff ,erste Elektrode' austauschbar mit dem Begriff ,Leistenelektrode' verwendet und wird der Begriff ,zweite Elektrode' austauschbar mit dem Begriff ,Substratelektrode' verwendet, ohne dass irgendeine Einschränkung dadurch beabsichtigt ist.
  • Abhängig davon, wo die Trennschicht 262 implantiert ist, kann die zweite Elektrode 270 einen Teil des benachbarten vertikalen Schafts 252 umfassen, der sich unterhalb der Trennschicht 262 sowie der Region 266 der Halbleiterschicht befindet, wie es in 3B dargestellt ist. Bei einigen Ausführungsbeispielen sind die Halbleiterschichtregionen 266, die jeweilige Substratelektroden 270 bilden, nicht elektrisch voneinander getrennt, derart, dass die zweite Elektrode 270 im Wesentlichen unter jeweiligen getrennten Elektrodenpaaren 260, 270 gemeinsam ist, während die Leistenelektroden 260 voneinander getrennt sind. Bei anderen Ausführungsbeispielen sind die Halbleiterschichtregionen 266 elektrisch voneinander getrennt, derart, dass die jeweiligen getrennten Elektrodenpaare 260, 270 jeweils eine dedizierte zweite Elektrode 270 aufweisen. Es kann entweder ein Volumenhalbleiterwafer oder die Halbleiterschicht eines Halbleiter-auf-Isolator-Wafers als die Halbleiterschicht 210 bei dem in 3A, 3B dargestellten Ausführungsbeispiel verwendet werden.
  • Bei einigen Ausführungsbeispielen wird die Vorrichtungsstruktur in 3B weiter geätzt, um benachbarte zweite Elektroden 270 jeweiliger getrennter Elektrodenpaare 260, 270 voneinander zu trennen. Beispielsweise wird eine Region der Halbleiterschicht 210, die die Region 266 ausschließt, die die dritte Elektrode 270 wird, solange geätzt, bis die Isolatorschicht 220 des Halbleiter-auf-Isolator-Wafers freiliegend ist. Die geätzte Region liegt zwischen den benachbarten Halbleitermerkmalen 250 und/oder außerhalb von unterhalb der überhängenden Leiste 254. Es können Nassätzen und/oder Trockenätzen verwendet werden, um die separaten benachbarten getrennten Elektrodenpaare zu erreichen. Bei diesem Ausführungsbeispiel ist die zweite Elektrode 270 eines getrennten Elektrodenpaars 260, 270 physisch und elektrisch von benachbarten zweiten Elektroden 270 in der Halbleiterschicht von jeweiligen anderen getrennten Elektrodenpaaren, 260, 270 getrennt. Bei diesem Ausführungsbeispiel ist auch die Halbleiterschicht 210 die Halbleiterschicht eines Halbleiter-auf-Isolator-Wafers und sind die separaten zweiten Elektroden 270 ähnlich den zweiten Elektroden 270, die beispielsweise in 5C dargestellt sind.
  • Bei einem anderen Ausführungsbeispiel des Erzeugens 160 eines getrennnten Elektrodenpaars weist das Erzeugen einer ersten Elektrode aus der Leiste ein Öffnen eines Fensters zu dem isolierenden Film benachbart zu der Leiste auf, wobei das Fenster die Halbleiterschichtoberfläche freilegt. Bei einigen Ausführungsbeispielen wird das Fenster durch den Zwischenraum zwischen den Leistenabschnitten benachbarter Halbleitermerkmale hindurch geöffnet. 4A stellt eine Querschnittsansicht der Vorrichtungsstruktur von 2B dar, wobei ein Fenster 244 in dem isolierenden Film 240 geöffnet wird, um die Halbleiterschicht 210 freizulegen, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Das Öffnen eines Fensters weist ein selektives anisotropes Ätzen des isolierenden Films auf, derart, dass vertikale Seitenwände durch den isolierenden Film gebildet sind. Das Öffnen eines Fensters in dem isolierenden Film weist ferner ein isotropes nasschemisches Ätzen des isolierenden Films in dem Fenster auf, um Unterschnitte in dem isolierenden Film unter den Leisten der benachbarten Halbleitermerkmale zu bilden. 4A stellt ferner den isolierenden Film 240 dar, der bei diesem Ausführungsbeispiel unter die Leisten 254 unterschnitten ist. Folglich erstrecken sich die Leisten 254 über den isolierenden Film 240 hinaus und sind über der Halbleiterschicht 210 einseitig eingespannt (d. h. hängen über). Bei einigen Ausführungsbeispielen können sowohl die vertikale Ätzung als auch die Unterschnittätzung unter Verwendung von nasschemischem Ätzen durchgeführt werden, wobei eine Steuerung der Form des ausgenommenen isolierenden Films unterhalb der Leistenstruktur weniger von Belang ist.
  • Gemäß diesem Ausführungsbeispiel weist das Erzeugen einer ersten Elektrode aus der Leiste ferner ein Öffnen einer Apertur in der Leiste auf, die einen Abschnitt der Leiste physisch von dem vertikalen Schaft und der Halbleiterschicht trennt. Das Öffnen einer Apertur weist ein Entfernen eines Teils der Leiste über dem vertikalen Schaftabschnitt des Halbleitermerkmals unter Verwendung von Photolithographie und Ätzen auf, derart, dass ein verbleibender Leistenabschnitt nicht mehr mit dem vertikalen Schaft kontinu ierlich ist, sondern durch den isolierenden Film getragen wird. Die verbleibende Leiste ist der physisch getrennte Leistenabschnitt, der sowohl durch den isolierenden Film getragen als auch von demselben einseitig eingespannt ist und der Einfachheit einer Erörterung halber als ,die verbleibende Leiste' bezeichnet wird. 4D stellt eine Querschnittsansicht der Vorrichtungsstruktur von 4A dar, wobei eine Apertur 258 in der Leiste gebildet ist, die die verbleibende Leiste 254 von dem jeweiligen vertikalen Schaft 252 und der Halbleiterschicht 210 trennt, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. An sich ist die verbleibende Leiste 254 die erste Elektrode 260, die elektrisch (und physisch) von dem vertikalen Schaft 252 und der Halbleiterschicht 210 getrennt ist.
  • Das Erzeugen einer zweiten Elektrode aus der Halbleiterschicht weist ein Bereitstellen zumindest eines Abschnitts der Halbleiterschicht, der dem überhängenden Teil der verbleibenden Leiste (d. h. ersten Elektrode) zugewandt ist, als die zweite Elektrode auf. 4B stellt dar, dass die Halbleiterschicht 210 die zugewandte, zweite Elektrode 270 der Vorrichtungsstruktur ist. Bei einigen Ausführungsbeispielen ist die zweite Elektrode 270 unter jeweiligen getrennten Elektrodenpaaren 260, 270 mit separaten, getrennten Leistenelektroden 260 im Wesentlichen gemeinsam. Bei einigen Ausführungsbeispielen ist ein Abschnitt der Halbleiterschicht unterhalb des überhängenden Teils der verbleibenden Leiste eine spezifisch dotierte Region der Halbleiterschicht 210, die die zugewandte, zweite Elektrode bildet, die elektrisch von benachbarten spezifisch dotierten Regionen der Halbleiterschicht getrennt ist. Entweder ein Volumenhalbleiterwafer oder die Halbleiterschicht eines Halbleiter-auf-Isolator-Wafers können als die Halbleiterschicht 210 bei dem in 4A–4B dargestellten Ausführungsbeispiel verwendet werden.
  • Bei einem anderen Ausführungsbeispiel des Erzeugens 160 eines getrennten Elektrodenpaars weist das Erzeugen einer ersten Elektrode aus der Leiste ein Öffnen eines ersten Fensters in dem isolierenden Film benachbart zu der Leiste auf, um einen Abschnitt der Halbleiterschnitt freizulegen. Bei einigen Ausführungsbeispielen wird das erste Fenster durch den Zwischenraum zwischen den Leistenabschnitten benachbarter Halbleitermerkmale hindurch geöffnet. Das Öffnen eines ersten Fensters weist ein selektives anisotropes Trockenätzen des isolierenden Films auf, um das erste Fenster in dem isolierenden Film mit vertikalen Seitenwänden zu bilden. 5A stellt eine Querschnittsansicht der Vorrichtungsstruktur von 2B, bei der ein erstes Fenster 246 in dem isolierenden Film 240 geöffnet ist, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dar. Das erste Fenster 246 in dem isolierenden Film 240 legt einen Abschnitt der Halbleiterschicht 210 frei. Bei dem in 5A-C dargestellten Ausführungsbeispie len ist die Halbleiterschicht 210 eine Halbleiterschicht 210 an einem Träger. Beispielsweise umfasst der Träger einen Handhabungswafer 230 und eine Isolatorschicht 220 zwischen dem Handhabungswafer 230 und der Halbleiterschicht 210, wie es oben für einen Halbleiter-auf-Isolator-Wafer beschrieben ist.
  • Das Erzeugen einer ersten Elektrode gemäß diesem Ausführungsbeispiel weist ferner ein Öffnen zweiter Fenster in der Halbleiterschicht mit vertikalen Seitenwänden auf, bis ein Abschnitt der darunter liegenden Isolatorschicht des Trägers freiliegend ist. Das Öffnen zweiter Fenster weist ein Verwenden einer Photolithographie und einer selektiven anisotropen Trockenätztechnik auf, um sowohl einen vertikalen Abschnitt des Halbleitermerkmals, der einen Abschnitt der Leiste über dem vertikalen Schaft umfasst, als auch den vertikalen Schaft zu entfernen, und um die Halbleiterschicht sowohl unter dem entfernten vertikalen Schaft als auch in dem ersten Fenster freiliegend zu entfernen. Bei einigen Ausführungsbeispielen weist das Öffnen zweiter Fenster ein Verwenden einer ersten strukturierten Maske an einer Oberfläche der Leiste auf, die die Leiste über dem vertikalen Schaft freilegt. Die freiliegende Leiste und der darunter liegende vertikale Schaft werden durch gerichtetes Trockenätzen entfernt. Das Öffnen zweiter Fenster weist ferner ein Verwenden einer zweiten strukturierten Maske auf, die die Halbleiterschicht freilegt. Die Halbleiterschicht wird von unterhalb des entfernten vertikalen Schafts und in dem ersten Fenster entweder simultan oder separat unter Verwendung eines gerichteten Trockenätzens entfernt. Bei anderen Ausführungsbeispielen wird eine erste strukturierte Maske verwendet, um die freiliegende Leiste und sowohl den darunter liegenden vertikalen Schaft als auch die darunter liegende Halbleiterschicht zu entfernen. Es wird eine zweite strukturierte Maske verwendet, um die Halbleiterschicht zu entfernen, die in dem ersten Fenster freiliegend ist. Bei diesen Ausführungsbeispielen entfernt das Öffnen zweiter Fenster sowohl ein epitaxial aufgewachsenes Halbleitermaterial als auch das Halbleitermaterial der Halbleiterschicht, bis die Isolatorschicht in den zweiten Fenstern freiliegend ist. 5B stellt eine Querschnittsansicht der Vorrichtungsstruktur von 5A dar, bei der zweite Fenster 248 in der Halbleiterschicht 210 geöffnet sind, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • Das Öffnen der ersten und der zweiten Fenster in der Vorrichtungsstruktur führt zu beabstandeten Säulen der Vorrichtungsstruktur, wie es in 5B dargestellt ist. Jede Säule weist einen Abschnitt der Halbleiterschicht 210 benachbart zu der Isolatorschicht 220, einen Abschnitt der Leiste 254 und einen Abschnitt des isolierenden Films 240 zwischen dem Abschnitt der Halbleiterschicht 210 und dem Abschnitt der Leiste 254 auf. Der Abschnitt des isolierenden Films 240 trennt den Abschnitt der Leiste 254 physisch und elektrisch von dem Abschnitt der Halbleiterschicht 210 jeder Säule.
  • Gemäß diesem Ausführungsbeispiel weist das Erzeugen einer ersten Elektrode ferner ein Ätzen des isolierenden Films der Substratsäulen unter Verwendung eines selektiven, isotropen nasschemischen Ätzens auf, um Unterschnitte in dem isolierenden Film zwischen der Leiste und der Halbleiterschicht der jeweiligen Säule zu bilden. Folglich hängt die Leiste über dem isolierenden Film (d. h. erstreckt sich über denselben hinaus) und ist über der Halbleiterschicht in der Säule einseitig eingespannt. Die jeweilige Leiste und die Halbleiterschicht jeder Säule weisen in Folge des untergeschnittenen isolierenden Films zugewandte (d. h. gegenüberliegende) horizontale Oberflächen auf. Im Wesentlichen wird die zweite Elektrode aus der Halbleiterschicht während des Erzeugens der ersten Elektrode aus der Leiste erzeugt. Die überhängende Leiste jeder Säule ist die erzeugte erste Elektrode; und die Halbleiterschicht jeder Säule ist die erzeugte zweite Elektrode der Vorrichtung auf Nanodrahtbasis. Die Elektroden sind vertikal beabstandet und durch den isolierenden Film in jeder Säule elektrisch getrennt. 5C stellt eine Querschnittsansicht der Vorrichtungsstruktur von 5B mit einer ersten Elektrode 260 und einer zweiten Elektrode 270 dar, die durch einen untergeschnittenen Träger des isolierenden Films 240 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung getrennt sind.
  • Bei einigen Ausführungsbeispielen weist das Verfahren 100 zum Erzeugen getrennter Elektroden ferner ein Aufwachsen eines Nanodrahts auf, um zwischen dem getrennten Elektrodenpaar der Vorrichtungsstruktur eine Verbindung herzustellen. Das Aufwachsen eines Nanodrahts wird mit Bezug auf ein Verfahren zum Integrieren eines Nanodrahts zwischen getrennten Elektroden in einer Vorrichtung auf Nanodrahtbasis beschrieben, das unten beschrieben wird. Wie hierin verwendet, soll der Artikel ,ein' seine gewöhnliche Bedeutung im Patentwesen aufweisen, nämlich ein ,eines oder mehrere'. Zum Beispiel bedeutet ,ein Nanodraht' also ,einen oder mehrere Nanodrähte' und als solches bedeutet ,der Nanodraht' hierin ,der Nanodraht (die Nanodrähte)'. Bei diesem Beispiel ist eventuell ein Nanodraht oder mehr als ein Nanodraht aufgewachsen, um eine Verbindung zwischen einem Paar von getrennten Elektroden herzustellen.
  • Bei einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist ein Verfahren zum Integrieren eines Nanodrahts zwischen getrennten Elektroden in einer Vorrichtung auf Nanodrahtbasis vorgesehen. 6 stellt ein Flussdiagramm des Verfahrens 600 zum Integrieren eines Nanodrahts zwischen getrennten Elektroden in einer Vorrichtung auf Nanodrahtbasis gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dar. Das Verfahren 600 zum Integrieren eines Nanodrahts weist ein Bereitstellen 120 eines Substrats; ein Aufwachsen 140 eines Halbleitermerkmals; und ein Erzeugen 160 eines getrennten Elektrodenpaars auf, alle wie oben für das Verfahren 100 zum Erzeugen getrennter Elektroden beschrieben, um Paare von getrennten Elektroden der Vorrichtung auf Nanodrahtbasis zu erzeugen, wobei die Elektrodenpaare die gleiche Kristallausrichtung aufweisen. Das Verfahren 600 zum Integrieren weist ferner ein Aufwachsen 680 eines Nanodrahts auf, um sich selbst zwischen die anderweitig getrennten Vorrichtungselektroden eines Paars zusammenzufügen, derart, dass das Paar von getrennten Elektroden elektrisch verbunden ist. Der Nanodraht kann derart aufgewachsen werden 680, dass Länge, Durchmesser, Form, Aufwachsrichtung und/oder Position des Nanodrahts gemäß einigen Ausführungsbeispielen der vorliegenden Erfindung gesteuert sind. Bei einigen Ausführungsbeispielen liefert ein Nanodrahtaufwachsen eine Selbstzusammenfügung von Nanodrähten zwischen den Paaren von getrennten Elektroden auf massiv parallele Weise.
  • Per Definition bedeutet ,Selbstzusammenfügung', dass eines der Enden des Nanodrahts als mit der Oberfläche von einer der getrennten Elektroden eines Paars während des Aufwachsens verbunden abstammt (d. h. inhärent verankert ist), während das andere Ende nachfolgend an der zugewandten Oberfläche einer anderen getrennten Elektrode des Paars auftrifft und mit der anderen Elektrode verbunden ist, wenn dasselbe aufgetroffen ist. Anders ausgedrückt ist der Nanodraht während eines Aufwachsens an einem Ende intrinsisch verankert, erstreckt sich von der Oberfläche, bis derselbe sich schließlich an einem entgegengesetzten Ende verankert, um sich zwischen zugewandten Oberflächen der getrennten Elektroden des Paars selbst zusammenzufügen. An sich liegt es innerhalb des Schutzbereichs der Ausführungsbeispiele, dass der Nanodraht von der Oberfläche von entweder der ersten Elektrode oder der zweiten Elektrode eines Elektrodenpaars stammt und wachst, bis derselbe auf die zugewandte Oberfläche der jeweiligen anderen Elektrode des Paars auftrifft und eine Verbindung mit derselben herstellt. Die Ausführungsbeispiele werden unten bezüglich des Nanodrahts, der von einer horizontalen (111)-Oberfläche der zweiten Elektrode in senkrechter Richtung zu einer zugewandten horizontalen (111)-Oberfläche der ersten Elektrode wächst, lediglich der Einfachheit der Erörterung halber beschrieben.
  • Der Nanodraht weist charakteristische Eigenschaften auf, die unterschiedliche elektrische, Quanten-, chemische und/oder physikalische Ergebnisse verleihen, die die Funktion der Vorrichtung auf Nanodrahtbasis erleichtern. Beispielsweise hat der Nanodraht eine umwandelbare Eigenschaft, wie beispielsweise eine elektrische Konduktanz, die an den getrennten Elektroden der Vorrichtung gemessen werden kann, wie es oben angegeben ist. Ein Materials des Nanodrahts ist zu dem Materialien der Vorrichtungselektroden für eine jeweils beabsichtigte Anwendung kompatibel.
  • Bei dem Nanodraht kann es sich um ein Metallmaterial handeln oder kann es sich um ein Halbleitermaterial handeln, entweder aus irgendwelchen der oben aufgelisteten Gruppen oder ein anderes Halbleitermaterial. Beispielsweise und nicht einschränkend kann der Nanodraht aus einem Metall hergestellt sein, einschließlich Titan (Ti), Titan-Silicid (TiSi2), Bismuth (Bi), Tellur (Te), Blei (Pb), Aluminium (Al), Palladium (Pd), Platin (Pt) und/oder Kupfer (Cu), aber nicht begrenzt darauf. Bei anderen Beispielen kann der Nanodraht eines oder mehrere Halbleitermaterialien sein, einschließlich zum Beispiel Silizium (Si), Germanium (Te), Indidum-Phosphid (InP), und Galliumarsenid (GaAs), aber nicht begrenzt darauf. Zudem kann es sich bei dem Nanodraht beispielsweise um eine Verbindung oder Legierung handeln. Es sind auf dem Gebiet zahlreiche Nanodrahtmaterialien bekannt. Der Schutzbereich der verschiedenen Ausführungsbeispiele der vorliegenden Erfindung soll alle derartigen Materialien umfassen. Zudem kann bei einigen Ausführungsbeispielen anstelle eines Nanodrahts eine Nanoröhre aufgewachsen werden, wie beispielsweise eine Kohlenstoffnanoröhre (CNT = carbon nanotube).
  • Bei einigen Ausführungsbeispielen ist der Nanodraht eine Einkristallstruktur, während bei anderen Ausführungsbeispielen der Nanodraht eine amorphe oder Mehrkristallstruktur sein kann. Zudem kann der Nanodraht homogen sein; oder kann heterogen sein, durch Aufweisen eines oder mehrerer Segmente unterschiedlicher Nanodrahtmaterialien entlang einer axialen Länge desselben. Der Nanodraht kann auch eine Kern-Schale-Struktur aufweisen, bei der eine Schale eines Materials einen Kernnanodraht aus einem anderen Material umgibt. Bei einigen Ausführungsbeispielen kann ein Halbleiternanodraht dotiert sein, um eine gezielte Menge an elektrischer Leitfähigkeit oder eine andere Eigenschaft zu verleihen, abhängig von der Anwendung.
  • Nanodrähte werden unter Verwendung einer Vielfalt von Techniken aufgewachsen, einschließlich katalytischem Aufwachsen unter Verwendung eines gasförmig-flüssig-fest-Aufwachsens (VLS-Aufwachsen; VLS = vapor-liquid-solid), eines katalytischen Aufwachsens unter Verwendung eines gasförmig-fest-Aufwachsens (VS-Aufwachsens), eines katalytischen Aufwachsens unter Verwendung eines Lösung-Flüssigkeit-Feststoff-Aufwachsens (SLS-Aufwachsens; SLS = solution-liquid-solid) und eines nicht katalytischen Aufwachsens unter Verwendung einer Dampfphasenepitaxie, aber nicht begrenzt darauf. Ein katalytisches Aufwachsen ist ferner dadurch gekennzeichnet, dass dasselbe entweder metallisch katalysiert oder nicht metallisch katalysiert ist. Bei einigen Ausführungsbeispielen wird das Aufwachsen in einer Kammer zur chemischen Dampfabscheidung (CVD-Kammer) in einer gesteuerten Umgebung unter Verwendung einer Gasmi schung durchgeführt, die Nanodrahtvorläufermaterialien aufweist, die in die Kammer eingebracht werden. Bei anderen Ausführungsbeispielen können auch andere Techniken verwendet werden, um das Material, das den aufwachsenden Nanodraht bildet, zu liefern, wie beispielsweise ein Lösungsaufwachsen oder eine Laserablation.
  • Für ein katalysiertes Aufwachsen wird ein Nanopartikelkatalysator an der Oberfläche der Halbleiterschicht an einer Stelle gebildet, von der aus der Nanodraht aufgewachsen werden soll. Der Nanopartikelkatalysator beschleunigt eine Zersetzung des Nanodrahtvorläufermaterials in der Gasmischung, derart, dass Atome, die sich aus einer Zersetzung eines speziellen, Nanodrahtmaterial enthaltenden Gases ergeben, durch oder um den Nanopartikelkatalysator diffundieren, und die Atome an der darunter liegenden Halbleiterschichtoberfläche ausfallen. Die Atome des Nanodrahtmaterials fallen zwischen dem Nanopartikelkatalysator und der Oberfläche aus, um ein Nanodrahtaufwachsen einzuleiten. Zudem wird ein katalysiertes Aufwachsen des Nanodrahts mit einem fortgesetzten Ausfallen an der Nanopartikel-Nanodraht-Grenzfläche fortgesetzt. Ein derartiges fortgesetztes Ausfallen bewirkt, dass das Nanopartikel an der Spitze des freien Endes des aufwachsenden Nanodrahts verbleibt. Das Nanodrahtaufwachsen wird fortgesetzt, bis das freie Ende an der zugewandten horizontalen Oberfläche der ersten Elektrode auftrifft.
  • Unter den gewöhnlichsten Aufwachsbedingungen wachsen Nanodrähte in [111]-Richtungen bezüglich eines Kristallgitters auf und wachsen deshalb vorherrschend zu einer (111)-Oberfläche (eines Kristallgitters) auf. Für (111)-ausgerichtete horizontale Oberflächen wird ein Nanodraht, vorherrschend vertikal relativ zu der horizontalen Oberfläche aufwachsen. An (111)-ausgerichteten vertikalen Oberflächen wird ein Nanodraht vorherrschend lateral (d. h. horizontal) relativ zu der vertikalen Oberfläche aufwachsen.
  • Um den Nanodraht unter Verwendung eines katalysierten Aufwachsens aufwachsen zu lassen 680, wird ein Nanopartikelkatalysator an der Halbleiterschichtoberfläche an einer Stelle an der zweiten oder Substratelektrode gebildet. Bei einigen Ausführungsbeispielen weist das Bilden eines Nanopartikelkatalysators ein Aufbringen eines Katalysatormaterials auf die Halbleiterschichtoberfläche unter Verwendung eines gewinkelten Elektrodenstrahlverdampfens (e-Strahl-Verdampfen) auf, um beispielsweise das Katalysatormaterial unter der überhängenden Leiste aufzubringen. Bei diesen Ausführungsbeispielen weist das Bilden eines Nanopartikelkatalysators ferner ein Ausheilen des Katalysatormaterials auf, um einen Katalysatornanopartikel zu bilden. Bei anderen Ausführungsbeispielen weist das Bilden eines Nanopartikelkatalysators ein Verwenden einer gewinkelten e-Strahl-Verdampfung auf, um einen Nanopartikelkatalysator direkt an der Halbleiterschichtoberfläche unter der überhängenden Leiste aufzubringen, derart, dass das Ausheilen optional ist. Beispielsweise entfernt das Ausheilen jegliche Oberflächenverunreinigungen, die an der Halbleiterschichtoberfläche und der zugewandten horizontalen Oberfläche des getrennten Elektrodenpaars eventuell vorhanden sind. Alternativ kann der Nanopartikelkatalysator zu der jeweiligen Elektrodenoberfläche durch andere Einrichtungen hinzugefügt werden, wie beispielsweise eine Lösungsaufbringung oder Gasphasenaufbringung von vorgeformten Katalysatornanopartikeln.
  • Typische Katalysatormaterialien sind Metalle und Nichtmetalle. Metallkatalysatormaterialien umfassen Titan (Ti), Platin (Pt), Nickel (Ni), Gold (Au), Gallium (Ga) und Legierungen desselben, aber sind nicht begrenzt darauf. Nichtmetallische Katalysatormaterialien umfassen Siliziumoxid (SiOx), wobei x beispielsweise zwischen 1 und weniger als 2 liegt, aber sind nicht begrenzt darauf. Typische Nanopartikelkatalysatoren, die Ti- und Au-Katalysatormaterialien entsprechen, sind zum Beispiel eine Titan-Silizid-(Ti-Si2) bzw. eine Gold-Silizium-Legierung (Au-Si).
  • 7A–7B stellen Querschnittsansichten der Vorrichtungsstruktur von 3B während einer Integration eines Nanodrahts des Verfahrens 600 von 6 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dar. In 7A ist der Nanopartikelkatalysator 282 an der zweiten oder Substratelektrode 270 an einer Stelle unterhalb der überhängenden ersten oder Leistenelektrode 260 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung gebildet. 7B stellt den Nanodraht 280 dar, der vertikal von der Stelle des Nanopartikelkatalysators 282 an der (111)-Oberfläche der Substratoberfläche 270 zu einer zugewandten horizontalen Oberfläche der Leistenelektrode 260 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung aufgewachsen ist. Der Nanodraht 280 fügt sich wirksam selbst zusammen, um eine Verbindung zwischen dem getrennten Elektrodenpaar 260, 270 der Vorrichtung auf Nanodrahtbasis herzustellen.
  • Bei einigen Ausführungsbeispielen wird ein zusätzlicher isolierender Film zwischen der überhängenden Leistenelektrode und der Substratelektrode entfernt, um eine ausreichende Beabstandung zwischen dem selbstzusammengefügten Nanodraht und einer Seitenwand des untergeschnittenen isolierenden Films zu liefern. Der zusätzliche isolierende Film wird optional unter Verwendung eines selektiven nasschemischen Ätzens kurzer Dauer oder isotropen Trockenplasmaätzens entfernt, um einen ausreichend breiten Zwischenraum zwischen dem Nanodraht und dem isolierenden Film zu öffnen. Eine ausreichende Beabstandung ist zumindest durch die Funktion des Nanodrahts in der Vorrichtung auf Nanodrahtbasis bestimmt. Beispielhaft und nicht einschränkend hängt eine Empfindlichkeit des Nanodrahts bei einigen Sensoren auf Nanodrahtbasis von einer Zugänglichkeit der Nanodrahtoberfläche ab. Wenn der untergeschnittene isolierende Film einen Zugriff auf etwas der Nanodrahtoberfläche behindert, dann ist der Zwischenraum nicht ausreichend und wird optional zusätzlicher isolierender Filme entfernt, wie es oben beschrieben ist. Ein Beispiel eines Ausführungsbeispiels, bei dem ein Zwischenraum 284 zwischen dem untergeschnittnen isolierenden Film 240 benachbart zu dem aufgewachsenen Nanodraht 280 durch das oben erwähnte selektive Ätzen verbreitert werden kann, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung ist in 8B dargestellt, die unten mit Bezug auf eine Vorrichtung 800 auf Nanodrahtbasis beschrieben ist.
  • Bei einigen Ausführungsbeispielen weist das Aufwachsen 680 eines Nanodrahts ferner ein Dotieren des Nanodrahts auf, um eine gezielte Charakteristik oder Eigenschaft zu verleihen oder zu verbessern, wie beispielsweise eine elektrische Leitfähigkeit, eine Ladungsträgerverarmung und eine Empfindlichkeit. Der Nanodraht kann während des Aufwachsens 680 und/oder nachdem der Nanodraht zwischen dem Paar vom Elektroden aufgewachsen ist, dotiert werden. Bei einigen Ausführungsbeispielen werden die getrennten Elektroden entweder vor oder in Verbindung mit dem Dotieren des Nanodrahts dotiert. Die getrennten Elektroden werden dotiert, um einen gezielten Pegel an elektrischer Konduktanz den Elektroden für den beabsichtigten Zweck der Vorrichtung auf Nanodrahtbasis zu verleihen.
  • Bei einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist eine Vorrichtung auf Nanodrahtbasis vorgesehen. Die Vorrichtung auf Nanodrahtbasis weist eine Substratelektrode auf, die eine Kristallausrichtung aufweist. Die Substratelektrode ist aus (d. h. in) einer Halbleiterschicht eines Substrats gebildet, wie es hierin beschrieben ist. Bei einigen Ausführungsbeispielen ist die Halbleiterschicht ein Volumenhalbleiterwafer und ist die Substratelektrode eine Region des Volumenhalbleiterwafers mit einer horizontalen Oberfläche. Bei anderen Ausführungsbeispielen ist die Halbleiterschicht eine Halbleiterschicht eines Halbleiter-auf-Isolator-Wafers und ist die Substratelektrode eine Region der Halbleiterschicht mit einer horizontalen Oberfläche. Die Substratelektrodenregion ist durch Dotieren der Region elektrisch leitfähig gemacht. Bei einigen Ausführungsbeispielen ist die Substratelektrode unter Verwendung des Verfahrens 100 zum Erzeugen getrennter Elektroden, das oben beschrieben ist, bereitgestellt. Deshalb weist die Substratelektrode die gleiche Kristallausrichtung wie diese der Halbleiterschicht auf, wobei die Kristallausrichtung irgendeine Kristallausrichtung sein kann. Bei einigen Ausführungsbeispielen ist die Substratelektrode in einer (111)-ausgerichteten Halbleiterschicht gebildet und weist daher eine [111]-Kristallausrichtung auf. Bei eini gen Ausführungsbeispielen ist die Substratelektrode eine Elektrode eines Arrays von Substratelektroden, die die Vorrichtung auf Nanodrahtbasis aufweist.
  • Die Vorrichtung auf Nanodrahtbasis weist ferner eine Leistenelektrode auf, die ein epitaxialer Halbleiter der Halbleiterschicht ist. Die Leistenelektrode ist elektrisch von der Substratelektrode getrennt. Zudem ist die Leistenelektrode über der Substratelektrode einseitig eingespannt. Mit ,epitaxialer Halbleiter' ist gemeint, dass das Halbleitermaterial der Leistenelektrode ein selektives und laterales epitaxiales Aufwachsen des Leistenhalbleitermaterials an der Halbleiterschicht ist, das die Kristallgitterausrichtung der Halbleiterschicht nachahmt. Daher weist die Leistenelektrode die gleiche Kristallausrichtung wie die Substratelektrode auf. Bei einigen Ausführungsbeispielen wird die Leistenelektrode unter Verwendung des Verfahrens 100 zum Erzeugen getrennter Elektroden, das oben beschrieben ist, erzeugt. Die Leistenelektrode ist dotiert, um die Leistenelektrode elektrisch leitfähig zu machen. Die Leistenelektrode bildet ein getrenntes Elektrodenpaar mit einer entsprechenden (d. h. zugewandten) Substratelektrode. Bei einigen Ausführungsbeispielen ist die Leistenelektrode eine Elektrode eines Arrays von Leistenelektroden, die die Vorrichtung auf Nanodrahtbasis aufweist, und an sich bilden die Leistenelektroden und die entsprechenden Substratelektroden der jeweiligen Arrays ein Array von getrennten Elektrodenpaaren bei diesen Ausführungsbeispielen.
  • Die Vorrichtung auf Nanodrahtbasis weist ferner einen Nanodraht auf, der zwischen der Substratelektrode und der Leistenelektrode vertikal überbrückt. Der Nanodraht ist aufgewachsen, um sich zwischen der Substratelektrode und der Leistenelektrode des getrennten Elektrodenpaars selbstzusammenzufügen. Bei einigen Ausführungsbeispielen ist der Nanodraht zwischen den getrennten Elektroden unter Verwendung des Verfahrens 600 zum Integrieren eines Nanodrahts, das oben beschrieben ist, aufgewachsen. Beispielsweise weist das Nanodrahtaufwachsen ein Verwenden eines strategisch platzierten Nanopartikelkatalysators an einer horizontalen (111)-Oberfläche einer (111)-ausgerichteten Substratelektrode und eine gesteuerte Umgebung auf, die ein Nanodrahtvorläufermaterial umfasst. Der Nanodraht wachst auf und fügt sich selbst zwischen (111)-ausgerichteten Elektroden zusammen, wobei ein Ende mit der Substratelektrodenoberfläche an einer Stelle des Nanopartikelkatalysators verankert ist und wobei das andere Ende an einer zugewandten horizontalen (111)-Oberfläche der Leistenelektrode verankert ist.
  • 8A–8C stellen Querschnittsansichten von Vorrichtungen 800 auf Nanodrahtbasis gemäß verschiedenen Ausführungsbeispielen der vorliegenden Erfindung dar. Die Vorrichtung 800 auf Nanodrahtbasis von 8A ist im Wesentlichen die in 7B gezeig te Vorrichtungsstruktur, aber mit einer Halbleiterschicht 210, die beispielhaft und nicht einschränkend ein Volumenhalbleiterwafer anstelle einer Halbleiterschicht eines Halbleiter-auf-Isolator-Wafers ist. Die Vorrichtung 800 auf Nanodrahtbasis von 8B ist im Wesentlichen die in 4B gezeigte Vorrichtungsstruktur, die ferner einen Nanodraht 280 umfasst, der in die Vorrichtungsstruktur in im Wesentlichen der gleichen Weise integriert ist, wie es oben für das Verfahren 600 zum Integrieren gemäß einem Ausführungsbeispiel beschrieben ist. In 8B umfasst die Vorrichtung 800 auf Nanodrahtbasis eine Halbleiterschicht 210, die bei diesem Ausführungsbeispiel einen Volumenhalbleiterwafer anstelle einer Halbleiterschicht eines Halbleiter-auf-Isolater-Wafers ist, der in 4B ebenfalls beispielhaft und keinesfalls einschränkend dargestellt ist. Die Vorrichtung auf Nanodrahtbasis von 8C ist im Wesentlichen die in 5C gezeigte Vorrichtungsstruktur, die ferner einen Nanodraht 280 umfasst, der in die Vorrichtungsstruktur ebenfalls in im Wesentlichen der gleichen Weise integriert ist, wie es oben für das Verfahren 600 zum Integrieren gemäß einem anderen Ausführungsbeispiel beschrieben ist. Es ist zu beachten, dass bei dem Ausführungsbeispiel der Vorrichtung 800, das in 8C dargestellt ist, die Halbleiterschicht 210 die Halbleiterschicht eines Halbleiter-auf-Isolator-Wafers ist, wie es in 5C dargestellt und oben für dieselbe beschrieben ist.
  • Der Nanodraht 280 weist eine umwandelbare Eigenschaft auf, die durch Sondieren der Substratelektrode 270 und der Leistenelektrode 260 gemessen wird. Bei einigen Ausführungsbeispielen handelt es sich bei der Vorrichtung 800 auf Nanodrahtbasis um eine Sensorvorrichtung und ist der Nanodraht 280 eine Einrichtung zum Erfassen einer Umgebung, der der Nanodraht 280 ausgesetzt ist. Wenn die umwandelbare Eigenschaft des Nanodrahts 280 sich aufgrund einer Veränderung in der Umgebung ändert, erfasst die Sensorvorrichtung die Änderung durch ein Messen der umwandelbaren Eigenschaft des Nanodrahts 280 zwischen der Substratelektrode 270 und der Leistenelektrode 260. Die Sensorvorrichtung umfasst einen chemischen Nanosensor, aber ist nicht begrenzt darauf. Bei einigen Ausführungsbeispielen handelt es sich bei der Vorrichtung 800 auf Nanodrahtbasis um eine elektronische Vorrichtung und ist der Nanodraht 280 eine Einrichtung zum Leiten eines elektrischen Signals entlang einem Weg zwischen der Substratelektrode 270 und der Leistenelektrode 260. Die elektronische Vorrichtung umfasst einen Nanotransistor, eine Nanodiode und einen Nanoverbindungsleiter, aber ist nicht begrenzt darauf. Bei einigen Ausführungsbeispielen handelt es sich bei der Vorrichtung 800 auf Nanodrahtbasis um eine optoelektronische Vorrichtung und ist der Nanodraht 280 eine Einrichtung zum Umwandeln eines elektrischen Signals in ein optisches Signal auf eine Stimulation mittels der Substratelektrode 270 und der Leistenelektrode 260 hin. Die optoelektronische Vorrichtung umfasst einen Nanolaser, aber ist nicht begrenzt dar auf. Bei einigen Ausführungsbeispielen ist die Vorrichtung 800 auf Nanodrahtbasis ein Photodetektor, wie beispielsweise eine Photodiode, die einen p-n-Übergang umfasst.
  • Es wurden somit verschiedene Ausführungsbeispiele eines Verfahrens zum Erzeugen getrennter Elektroden einer Vorrichtung auf Nanodrahtbasis, eines Verfahrens zum Integrieren eines Nanodrahts zwischen getrennten Elektroden einer Vorrichtung auf Nanodrahtbasis und einer Vorrichtung auf Nanodrahtbasis mit einem Paar von getrennten Elektroden beschrieben, wobei bei jedem Ausführungsbeispiel das getrennte Elektrodenpaar die gleiche Kristallausrichtung aufweist. Es sollte klar sein, dass die oben beschriebenen Ausführungsbeispiele lediglich veranschaulichend für einige der vielen spezifischen Ausführungsbeispiele sind, die die Grundlagen der vorliegenden Erfindung darstellen. Fachleute auf dem Gebiet können natürlich zahlreiche andere Anordnungen entwerfen, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen, wie derselbe durch die folgenden Ansprüche definiert ist.
  • Zusammenfassung
  • Verfahren (100) zum Erzeugen getrennter Elektroden und Integrieren (600) eines Nanodrahts zwischen denselben setzen jeweils eine laterale epitaxiale Überwachsung eines Halbleitermaterials an einer Halbleiterschicht (210) ein, um getrennte Elektroden (260, 270) mit der gleichen Kristallausrichtung zu bilden. Die Verfahren (100, 600) umfassen ein selektives epitaxiales Aufwachsen (140) eines Halbleitermerkmals (250) durch ein Fenster (242) in einem isolierenden Film (240) an der Halbleiterschicht. Ein vertikaler Schaft (252) befindet sich in Kontakt mit der Halbleiterschicht durch das Fenster und eine Leiste (254) ist eine laterale epitaxiale Überwachsung des vertikalen Schafts an dem isolierenden Film. Die Verfahren umfassen ferner ein Erzeugen (160) eines Paars von getrennten Elektroden (260, 270) aus dem Halbleitermerkmal und der Halbleiterschicht. Eine Vorrichtung (800) auf Nanodrahtbasis umfasst ein Paar von getrennten Elektroden und einen Nanodraht (280), der zwischen jeweiligen Oberflächen der getrennten Elektroden des Paars überbrückt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 2006-00977389 A1 [0020, 0022]
    • - US 2006-0098705 A1 [0020, 0022]

Claims (10)

  1. Eine Vorrichtung (800) auf Nanodrahtbasis mit getrennten Elektroden (260, 270), die folgende Merkmale aufweist: eine Substratelektrode (270), mit einer Kristallausrichtung; eine Leistenelektrode (260), die ein epitaxialer Halbeiter mit der Kristallausrichtung der Substratelektrode (270) ist, wobei die Leistenelektrode (260) elektrisch von der Substratelektrode (270) getrennt und über derselben einseitig eingespannt ist; und einen Nanodraht (280), der zwischen jeweiligen Oberflächen der Substratelektrode (270) und der Leistenelektrode (260) überbrückt.
  2. Die Vorrichtung (800) auf Nanodrahtbasis gemäß Anspruch 1, die ferner eine isolierende Schicht (240) zwischen der Substratelektrode (270) und der Leistenelektrode (260) aufweist, die die Substratelektrode (270) von der Leistenelektrode (260) elektrisch trennt.
  3. Die Vorrichtung (800) auf Nanodrahtbasis gemäß Anspruch 1, die ferner eine Trennschicht (262) aufweist, die zwischen der Substratelektrode (270) und der Leistenelektrode (260) eingebettet ist, um eine elektrische Trennung zu liefern.
  4. Die Vorrichtung (800) auf Nanodrahtbasis gemäß einem der Ansprüche 1–3, bei der die getrennten Elektroden (260, 270) mit folgenden Schritten erzeugt (100, 600) werden: Bereitstellen (120) eines Substrats, das eine Halbleiterschicht (210) mit der Kristallausrichtung und einen isolierenden Film (240) an einer Oberfläche der Halbleiterschicht (210) aufweist, wobei der isolierende Film (240) ein Fenster (242) aufweist, um einen Abschnitt der Oberfläche freizulegen; seletives epitaxiales Aufwachsen (140) eines Halbleitermerkmals (250) von der Oberfläche durch das Fenster (242), wobei das Halbleitermerkmal (250) einen vertikalen Schaft (252) und eine Leiste (254) aufweist, die die Kristallausrichtung der Halbleiterschicht (210) aufweisen, wobei sich der vertikale Schaft (252) durch das Fenster (242) in Kontakt mit der Halbleiterschicht (210) befindet, wobei die Leiste (254) eine laterale epitaxiale Überwachsung des vertikalen Schafts (252) an dem isolierenden Film (240) ist; und Erzeugen (160) eines Paars der getrennten Elektroden (260, 270) aus dem Halbleitermerkmal (250) und der Halbleiterschicht (210).
  5. Die Vorrichtung (800) auf Nanodrahtbasis gemäß Anspruch 4, bei dem das Erzeugen (160) eines Paars der isolierten Elektroden (260, 270) folgende Schritte aufweist: elektrisches Trennen der Leiste (254) von der Halbleiterschicht (210); Erzeugen der Leistenelektrode (260) aus der Leiste (254); und Erzeugen der Substratelektrode (270) aus einer Region der Halbleiterschicht (210), die der Leiste (254) zugewandt ist.
  6. Die Vorrichtung (800) auf Nanodrahtbasis gemäß einem der Ansprüche 1–5, bei der der Nanodraht (280) zwischen den getrennten Elektroden (260, 270) integriert (600) ist durch Aufwachsen (680) des Nanodrahts (280) vertikal zwischen den getrennten Elektroden (260, 270), um sich zwischen den getrennten Elektroden (260, 270) selbstzusammenzufügen, wobei das Aufwachsen (680) des Nanodrahts (280) folgende Schritte aufweist. Bereitstellen eines Nanopartikelkatalysators (282) an einer horizontalen Oberfläche von einer der getrennten Elektroden (260, 270); Katalysieren eines Aufwachsens des Nanodrahts (280) vertikal von der horizontalen Oberfläche unter Verwendung des Nanopartikelkatalysators (282), bis ein freies Ende des Nanodrahts (280) auf eine zugewandte horizontale Oberfläche einer anderen der getrennten Elektroden (260, 270) auftrifft.
  7. Die Vorrichtung (800) auf Nanodrahtbasis gemäß einem der Ansprüche 1, 3 und 4–6, bei der das Paar der getrennten Elektroden (260, 270) mit folgenden Schritten erzeugt (160) wird: Entfernen des isolierenden Films (240), um die Halbleiterschicht (210) freizulegen, die das Halbleitermerkmal (250) umgibt, wobei sich die Leiste (254) von dem vertikalen Schaft (252) erstreckt, um über der Halbleiterschicht (210) einseitig eingespannt zu sein; und Trennen von Abschnitten des Halbleitermerkmals (250) voneinander durch Implantieren einer Spezies in das Halbleitermerkmal (250), um eine Trennschicht (262) zu bilden, wobei ein erster getrennter Abschnitt, der die Leiste (254) aufweist, die Leistenelektrode (260) des Paars ist, wobei ein zweiter getrennter Abschnitt, der eine Region (266) der Halbleiterschicht (210) aufweist, die der Leiste (254) zugewandt ist, die Substratelektrode (270) des Paar ist.
  8. Die Vorrichtung 800 auf Nanodrahtbasis gemäß einem der Ansprüche 1, 2 und 4–6, bei der das Paar der getrennten Elektroden (260, 270) mit folgenden Schritten erzeugt (160) wird: Öffnen eines Fensters (244) in dem isolierenden Film (240) benachbart zu der Leiste (254), um die Halbleiterschicht (210) freizulegen. Ätzen des isolierenden Films (240) in dem Fenster (244), um den isolierenden Film (240) unterhalb der Leiste (254) zu unterschneiden, um eine Region der Halbleiterschicht (210) freizulegen, derart, dass die Leiste (254) über den isolierenden Film (240) in der Öffnung hängt und über der Region der Halbleiterschicht (210) einseitig eingespannt ist; und Öffnen einer Apertur (258) in der Leiste (254), die die Leiste (254) physisch von der Halbleiterschicht (210) trennt, wobei die getrennte Leiste (254) die Leistenelektrode (260) des Paars ist und die Region der Halbleiterschicht (210), die getrennten Leiste (254) zugewandt ist, die Substratelektrode (270) des Paars ist.
  9. Die Vorrichtung (800) auf Nanodrahtbasis gemäß einem der Ansprüche 1, 2 und 4–6, bei der das Paar der getrennten Elektroden (260, 270) mit folgenden Schritten erzeugt (160) wird: Öffnen eines ersten Fensters (246) in dem isolierenden Film (240) benachbart zu der Leiste (254), um einen Abschnitt der Halbleiterschicht (210) freizulegen; Öffnen von zweiten Fenstern (248), durch jedes der Halbleitermerkmale (250), einen Abschnitt der Halbleiterschicht (210), der unterhalb des Halbleitermerkmals (250) liegt, und den freiliegenden Abschnitt der Halbleiterschicht (210) in dem ersten Fenster (246), bis eine Isolatorschicht (220), die unter der Halbleiterschicht (210) liegt, durch die zweiten Fenster (248) freigelegt ist, wobei die Öffnungen in den zweiten Fenstern (248) separate Säulen bilden, die jeweils einen Abschnitt der Halbleiterschicht (210) und einen Abschnitt der Leiste (254) aufweisen, die durch einen Abschnitt des isolierenden Films (240) getrennt sind; und Ätzen des Isolierenden Films (240) in der separaten Säule, um den isolierenden Film (240) zwischen der Leiste (254) und der Halbleiterschicht (210) zu unterscheiden, wobei die Leiste (254) die Leistenelektrode (260) des Paars ist, wobei eine Region der Halbleiterschicht (210), die der Leiste (254) zugewandt ist, die Substratelektrode (270) des Paars ist.
  10. Die Vorrichtung (800) auf Nanodrahtbasis gemäß Anspruch 9, bei der das Öffnen des zweiten Fensters (248) folgende Schritte aufweist: Entfernen sowohl eines vertikalen Abschnitts des Halbleitermerkmals (250), der einen Abschnitt der Leiste (254) über dem vertikalen Schaft (252) umfasst, als auch des vertikalen Schafts (252); und Entfernen der Halbleiterschicht (210), die sich sowohl unterhalb des entfernten vertikalen Schafts (252) befindet als auch in dem ersten Fenster (246) freiliegend ist, wobei das Entfernen der Halbleiterschicht (210) ein Ätzen der Halbleiterschicht (210), die in dem ersten Fenster (246) freiliegend ist, entweder simultan mit oder separat von dem Ätzen der Halbleiterschicht (210) aufweist, die sich unterhalb des entfernten vertikalen Schafts (252) befindet.
DE112008000172T 2007-01-18 2008-01-16 Elektrodentrennverfahren und Vorrichtung auf Nanodrahtbasis mit getrenntem Elektrodenpaar Withdrawn DE112008000172T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/624,682 2007-01-18
US11/624,682 US7544591B2 (en) 2007-01-18 2007-01-18 Method of creating isolated electrodes in a nanowire-based device
PCT/US2008/000578 WO2008121172A2 (en) 2007-01-18 2008-01-16 Electrode isolation method and nanowire-based device having isolated electrode pair

Publications (1)

Publication Number Publication Date
DE112008000172T5 true DE112008000172T5 (de) 2010-09-30

Family

ID=39640422

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112008000172T Withdrawn DE112008000172T5 (de) 2007-01-18 2008-01-16 Elektrodentrennverfahren und Vorrichtung auf Nanodrahtbasis mit getrenntem Elektrodenpaar

Country Status (6)

Country Link
US (2) US7544591B2 (de)
JP (1) JP2010517268A (de)
KR (1) KR20090101261A (de)
CN (1) CN101636818B (de)
DE (1) DE112008000172T5 (de)
WO (1) WO2008121172A2 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008079078A1 (en) * 2006-12-22 2008-07-03 Qunano Ab Elevated led and method of producing such
US7608530B2 (en) * 2007-03-01 2009-10-27 Hewlett-Packard Development Company, L.P. Hetero-crystalline structure and method of making same
US8183566B2 (en) * 2007-03-01 2012-05-22 Hewlett-Packard Development Company, L.P. Hetero-crystalline semiconductor device and method of making same
CN101675522B (zh) * 2007-05-07 2012-08-29 Nxp股份有限公司 光敏器件以及制造光敏器件的方法
KR100904588B1 (ko) * 2007-07-05 2009-06-25 삼성전자주식회사 코어/쉘 형태의 나노와이어를 제조하는 방법, 그에 의해제조된 나노와이어 및 이를 포함하는 나노와이어 소자
US8273983B2 (en) * 2007-12-21 2012-09-25 Hewlett-Packard Development Company, L.P. Photonic device and method of making same using nanowires
KR100958307B1 (ko) * 2008-01-30 2010-05-19 한국과학기술연구원 나노채널이 집적된 3차원 금속 나노와이어 갭 전극을포함하는 바이오센서, 그 제작방법 및 상기 바이오센서를포함하는 바이오 디스크 시스템
US20090188557A1 (en) * 2008-01-30 2009-07-30 Shih-Yuan Wang Photonic Device And Method Of Making Same Using Nanowire Bramble Layer
US7968433B2 (en) * 2008-04-03 2011-06-28 National Institute Of Standards And Technology Fabrication of nanowires and nanodevices
CA2734673A1 (en) * 2008-08-25 2010-03-04 The Trustees Of Boston College Methods of fabricating complex two-dimensional conductive silicides
US8169031B2 (en) * 2008-08-26 2012-05-01 International Business Machines Corporation Continuous metal semiconductor alloy via for interconnects
KR101663200B1 (ko) * 2009-09-30 2016-10-06 국립대학법인 홋가이도 다이가쿠 터널 전계 효과 트랜지스터 및 그 제조 방법
EP2494602A1 (de) * 2009-10-26 2012-09-05 Trustees of Boston College Hetero-nanostrukturierte materialien zur verwendung in stromspeichervorrichtungen sowie herstellungsverfahren dafür
WO2012054040A1 (en) * 2010-10-21 2012-04-26 Hewlett-Packard Development Company, L.P. Formation of capped nano-pillars
MY156986A (en) * 2011-12-13 2016-04-15 Mimos Berhad A method of forming a device with nanostructures
CN103091370B (zh) * 2013-01-09 2014-12-24 西安交通大学 一种用于气敏传感器制造的纳米线原位成形方法
NL2010887C2 (en) * 2013-05-29 2014-12-02 Univ Delft Tech Memristor.
CN103424438A (zh) * 2013-09-04 2013-12-04 浙江工商大学 一种适用于明虾的镀钯多壁碳纳米管嗅觉传感器
EP3050075A1 (de) * 2013-09-24 2016-08-03 Siltronic AG Halbleiterwafer und verfahren zur herstellung des halbleiterwafers
CN105097780B (zh) * 2014-04-28 2018-06-08 中芯国际集成电路制造(上海)有限公司 一种金属互连可靠性的检测结构及检测方法
CN104950077B (zh) * 2014-06-06 2017-10-24 浙江北微信息科技有限公司 纳米线传感器芯片制备方法
US20180306770A1 (en) * 2016-11-16 2018-10-25 Purdue Research Foundation Biological sensing system having micro-electrode array
US10535518B1 (en) * 2017-03-26 2020-01-14 Hrl Laboratories, Llc In situ fabrication of horizontal nanowires and device using same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060098705A1 (en) 2004-11-05 2006-05-11 Shih-Yuan Wang Nano-VCSEL device and fabrication thereof using nano-colonnades

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01194413A (ja) * 1988-01-29 1989-08-04 Sony Corp 半導体基板の製造方法
JPH05121317A (ja) * 1991-10-24 1993-05-18 Rohm Co Ltd Ｓｏｉ構造形成方法
JP3243303B2 (ja) 1991-10-28 2002-01-07 ゼロックス・コーポレーション 量子閉じ込め半導体発光素子及びその製造方法
KR100257192B1 (ko) * 1998-01-26 2000-05-15 구자홍 이종접합 바이폴라 트랜지스터
TW400644B (en) * 1998-10-26 2000-08-01 United Microelectronics Corp The structure of Dynamic Random Access Memory(DRAM) and the manufacture method thereof
US6297063B1 (en) 1999-10-25 2001-10-02 Agere Systems Guardian Corp. In-situ nano-interconnected circuit devices and method for making the same
US7301199B2 (en) 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
US6755956B2 (en) 2000-10-24 2004-06-29 Ut-Battelle, Llc Catalyst-induced growth of carbon nanotubes on tips of cantilevers and nanowires
KR100831751B1 (ko) 2000-11-30 2008-05-23 노쓰 캐롤라이나 스테이트 유니버시티 Ｍ'ｎ 물의 제조 방법 및 장치
KR20030055346A (ko) 2000-12-11 2003-07-02 프레지던트 앤드 펠로우즈 오브 하버드 칼리지 나노센서
KR101008294B1 (ko) * 2001-03-30 2011-01-13 더 리전트 오브 더 유니버시티 오브 캘리포니아 나노구조체 및 나노와이어의 제조 방법 및 그로부터 제조되는 디바이스
WO2002080361A1 (en) 2001-03-30 2002-10-10 California Institute Of Technology Carbon nanotube array rf filter
US20040023253A1 (en) 2001-06-11 2004-02-05 Sandeep Kunwar Device structure for closely spaced electrodes
DE10221799A1 (de) 2002-05-15 2003-11-27 Fujitsu Ltd Silicon-on-Insulator-Biosensor
US7335908B2 (en) 2002-07-08 2008-02-26 Qunano Ab Nanostructures and methods for manufacturing the same
WO2004012234A2 (en) 2002-07-30 2004-02-05 The Regents Of The University Of California Superlattice nanopatterning of wires and complex patterns
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7125785B2 (en) * 2004-06-14 2006-10-24 International Business Machines Corporation Mixed orientation and mixed material semiconductor-on-insulator wafer
US7307271B2 (en) * 2004-11-05 2007-12-11 Hewlett-Packard Development Company, L.P. Nanowire interconnection and nano-scale device applications
JP2006216632A (ja) * 2005-02-02 2006-08-17 Fuji Electric Holdings Co Ltd Ｓｏｉウエハの製造方法
US20060281321A1 (en) * 2005-06-13 2006-12-14 Conley John F Jr Nanowire sensor device structures
US7804157B2 (en) * 2006-06-16 2010-09-28 Hewlett-Packard Development Company, L.P. Device configured to have a nanowire formed laterally between two electrodes and methods for forming the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060098705A1 (en) 2004-11-05 2006-05-11 Shih-Yuan Wang Nano-VCSEL device and fabrication thereof using nano-colonnades

Also Published As

Publication number Publication date
US20090236588A1 (en) 2009-09-24
US7544591B2 (en) 2009-06-09
US7928568B2 (en) 2011-04-19
KR20090101261A (ko) 2009-09-24
WO2008121172A3 (en) 2008-11-27
US20080173971A1 (en) 2008-07-24
JP2010517268A (ja) 2010-05-20
CN101636818A (zh) 2010-01-27
CN101636818B (zh) 2011-11-30
WO2008121172A2 (en) 2008-10-09

Similar Documents

Publication Publication Date Title
DE112008000172T5 (de) Elektrodentrennverfahren und Vorrichtung auf Nanodrahtbasis mit getrenntem Elektrodenpaar
DE10036897C1 (de) Feldeffekttransistor, Schaltungsanordnung und Verfahren zum Herstellen eines Feldeffekttransistors
DE69729158T2 (de) Auf einem Substrat hergestellte Quantendrähte und deren Herstellungsverfahren, sowie ein Bauteil mit Quantendrähten auf einem Substrat
DE112008001351B4 (de) Nanodraht-Photodioden und Verfahren zum Herstellen von Nanodraht-Photodioden
US7692179B2 (en) Nanowire device with (111) vertical sidewalls and method of fabrication
US20070122313A1 (en) Nanochannel apparatus and method of fabricating
DE112008000514T5 (de) Heterokristallines Halbleiterbauelement und Verfahren zum Herstellen desselben
DE112008003839T5 (de) Photodiode auf Nanodrahtbasis
EP2150970A2 (de) Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche
DE112014004806T5 (de) Heterostruktur mit einer Verbundhalbleiterschicht
EP2112699A2 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE112008000581T5 (de) Verfahren zum Bilden von Nanostrukturen auf Metallsilizidkristallen und resultierende Strukturen und Bauelemente
DE102006008929A1 (de) Nitridhalbleiter-Bauelement und Verfahren zu seiner Herstellung
DE112014004901T5 (de) Halbleiter-Nanodraht-Herstellung
US20210210648A1 (en) Photovoltaic devices based on guided nanowire arrays
US8810009B2 (en) Method of fabricating a planar semiconductor nanowire
DE102013105035A1 (de) Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
DE112008000264T5 (de) Elektronisches Bauelement und Verfahren zum Herstellen desselben
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE19838810A1 (de) Verfahren zum Herstellen einer Mehrzahl von Ga(In,Al)N-Leuchtdiodenchips
DE4303423C2 (de) Sensor und Verfahren zu dessen Herstellung
EP0255837A1 (de) Flüssigkeitsepitaxieverfahren zum herstellen dreidimensionaler halbleiterstrukturen
DE112008003659B4 (de) Nanostrukturen und Verfahren zum Herstellen derselben
KR20120121466A (ko) 길이가 제어된 반도체 나노와이어의 연속적 대량생산방법
Islam et al. Comparative study of the effects of phosphorus and boron doping in vapor–liquid–solid growth with fixed flow of silicon gas

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140801