DE112006002430B4 - Method for producing superlattices using alternating high and low temperature layers for blocking parasitic current paths - Google Patents

Method for producing superlattices using alternating high and low temperature layers for blocking parasitic current paths Download PDF

Info

Publication number
DE112006002430B4
DE112006002430B4 DE112006002430T DE112006002430T DE112006002430B4 DE 112006002430 B4 DE112006002430 B4 DE 112006002430B4 DE 112006002430 T DE112006002430 T DE 112006002430T DE 112006002430 T DE112006002430 T DE 112006002430T DE 112006002430 B4 DE112006002430 B4 DE 112006002430B4
Authority
DE
Germany
Prior art keywords
temperature
growth
period
cycle
changed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112006002430T
Other languages
German (de)
Other versions
DE112006002430T5 (en
Inventor
Paul Bridger
Robert Beach
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE112006002430T5 publication Critical patent/DE112006002430T5/en
Application granted granted Critical
Publication of DE112006002430B4 publication Critical patent/DE112006002430B4/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/002—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C30B23/06—Heating of the deposition chamber, the substrate or the materials to be evaporated
    • C30B23/063—Heating of the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/10—Heating of the reaction chamber or the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

Verfahren zur Herstellung eines Halbleiter-Bauteils mit den folgenden Schritten: Bereitstellen eines Substrates; und Aufwachsen eines Gruppe-III-Nitridkörpers über einer Hauptfläche des Substrates bis zu einer abschließenden Dicke über eine Wachstums-Zeitperiode, wobei die Wachstums-Temperatur in Zyklen über die Wachstums-Zeitperiode geändert wird, wobei jeder Zyklus eine Periode eines Niedrigtemperatur-Wachstums bei einer ersten Temperatur und eine Periode eines Hochtemperatur-Wachstums bei einer zweiten Temperatur einschließt, wobei die erste Temperatur niedriger als die zweite Temperatur ist; wobei die Periode des Niedrigtemperatur-Wachstums, die erste Temperatur, die Periode des Hochtemperatur-Wachstums oder/und die zweite Temperatur in aufeinanderfolgenden Zyklen variiert wird.A method of manufacturing a semiconductor device, comprising the steps of: providing a substrate; and growing a Group III nitride body over a major surface of the substrate to a final thickness over a growth time period, wherein the growth temperature is changed in cycles over the growth time period, each cycle having a period of low temperature growth at a first temperature and a period of high temperature growth at a second temperature, wherein the first temperature is lower than the second temperature; wherein the period of low temperature growth, the first temperature, the period of high temperature growth and / or the second temperature is varied in successive cycles.

Description

Verwandte AnmeldungRelated Application

Diese Anmeldung beruht auf der provisorischen US-Patentanmeldung Nr. 60/171,102 vom 14. September 2005 mit dem Titel ”Process For Manufacture of Super Lattice Using Alternating High and Low Temperature Lagers to Block Parasitic Current Path”, deren Priorität hiermit beansprucht wird, deren Vergünstigungen in Anspruch genommen werden und deren Offenbarung durch diese, Bezugnahme hier mit aufgenommen wird.This application is based on US Provisional Patent Application No. 60 / 171,102, filed on Sep. 14, 2005, entitled "Process For Manufacture of Super Lattice Using Alternating High and Low Temperature Lagers to Block Parasitic Current Path," the priority of which is claimed Benefits and the disclosure of which is incorporated herein by reference.

Definitiondefinition

Gruppe-III-Nitrid, wie es hier verwendet wird, bezieht sich auf eine Halbleiter-Legierung aus dem InAlGaN-System, das zumindest Stickstoff und ein anderes Legierungselement aus der Gruppe III einschließt. Beispiele von Gruppe-III-Nitrid-Legierungen sind AlN, GaN, AlGaN, InGaN, InAlGaN oder irgendeine Kombination, die Stickstoff oder zumindest ein Element aus der Gruppe III einschließt.Group III nitride as used herein refers to a semiconductor alloy of the InAlGaN system including at least nitrogen and another Group III alloying element. Examples of Group III nitride alloys are AlN, GaN, AlGaN, InGaN, InAlGaN or any combination including nitrogen or at least one Group III element.

Hintergrund der ErfindungBackground of the invention

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Leistungs-Halbleiterbauteils und insbesondere eines Gruppe-III-Nitrid-Leistungs-Halbleiterbauteils.The present invention relates to a method of manufacturing a power semiconductor device, and more particularly, a group III nitride power semiconductor device.

Wie dies gut bekannt ist, schließen Gruppe-III-Nitrid-Leistungs-Halbleiterbauteile ein Substrat, eine Gruppe-III-Nitrid-Übergangsschicht und ein Gruppe-III-Nitrid-Heteroübergangs-Element über der Übergangsschicht ein. Derartige Bauteile sind dafür bekannt, dass sie einen parasitären Leitungspfad von dem Heteroübergangs-Element zu dem Substrat einschließen. Der parasitäre Leitungspfad ist unerwünscht, weil er die Fähigkeit des Bauteils zum effektiven Schalten eines Stromes unterminiert.As is well known, Group III nitride power semiconductor devices include a substrate, a Group III nitride transition layer, and a Group III nitride heterojunction element over the transition layer. Such devices are known to include a parasitic conduction path from the heterojunction element to the substrate. The parasitic conduction path is undesirable because it undermines the ability of the device to effectively switch a current.

Es ist wünschenswert, die Wirkung des parasitären Leitungspfades in Gruppe-III-Nitrid-Heteroübergangs-Bauteilen zu einem Minimum zu machen oder zu beseitigen.It is desirable to minimize or eliminate the effect of the parasitic conduction path in Group III nitride heterojunction devices.

Das Dokument WO 2005/034253 A1 beschreibt ein Nitridhalbleiterbauteil mit einer Schicht vom n-Typ, einer Licht emittierenden Schicht und einer-Schicht vom p-Typ, die aus einem Nitrid-Halbleiter gebildet sind und nacheinander auf ein Substrat in der genannten Reihenfolge aufgebracht sind. Die Licht emittierende Schicht weist eine Quanten-Well-Struktur auf, in der eine Quanten-Well-Schicht zwischen Barriereschichten mit Bandlücken angeordnet ist. Die Bandlücken sind größer als die Bandlücke der Quanten-Well-Schicht.The document WO 2005/034253 A1 describes a nitride semiconductor device comprising an n-type layer, a p-type light-emitting layer and a p-type layer formed of a nitride semiconductor and sequentially deposited on a substrate in the order named. The light-emitting layer has a quantum well structure in which a quantum well layer is sandwiched between barrier layers having band gaps. The band gaps are larger than the band gap of the quantum well layer.

Das Dokument WO 2004/019392 A2 beschreibt ein Verfahren zum MBE-Wachstum einer Halbleiterschichtstruktur. Das Verfahren umfasst das Wachsen einer ersten (Al, Ga) N-Schicht über einem Substrat bei einer Substrattemperatur unter Verwendung von Ammoniak als Stickstoffausgangsstoff. Das Substrat wird dann gekühlt auf eine zweite Substrattemperatur, die niedriger als die erste Substrattemperatur ist. Eine (In-Ga) N-Quantenwellstruktur wird dann über der ersten (Al, Ga) N-Schicht mittels MBE unter Verwendung von Ammoniak als Stickstoffausgangsstoff gewachsen. Die Zuführung von Ammoniak zu dem Substrat wird kontinuierlich während des ersten Wachstumsschritts, des Kühlschritts und des zweiten Wachstumsschritts aufrechterhalten. Nach dem Abschluss des Wachstums der (In, Ga) N-Quantenwellstruktur kann das Substrat auf eine dritte Temperatur geheizt werden, die höher als die zweite Substrattemperatur ist. Es wird dann eine zweite (Al, Ga) N-Schicht über der (In-Ga) N-Quantenwellstruktur gewachsen.The document WO 2004/019392 A2 describes a method for MBE growth of a semiconductor layer structure. The method comprises growing a first (Al, Ga) N layer over a substrate at a substrate temperature using ammonia as the nitrogen source. The substrate is then cooled to a second substrate temperature that is lower than the first substrate temperature. An (In-Ga) N-type quantum well structure is then grown over the first (Al, Ga) N layer by MBE using ammonia as the nitrogen source. The supply of ammonia to the substrate is maintained continuously during the first growth step, the cooling step and the second growth step. After completing the growth of the (In, Ga) N-type quantum well structure, the substrate may be heated to a third temperature higher than the second substrate temperature. A second (Al, Ga) N layer is then grown over the (In-Ga) N quantum well structure.

In dem Dokument US 2004/224484 A1 wird das Wachsen eines Nitrid-basierten Films unter Verwendung mehrerer Ausgangsstoffflüsse beschrieben. Jeder Ausgangsstofffluss wird ein oder mehrere Male gepulst, um ein gewünschtes Element zu dem Nitrid-basierten Film zu einer gewünschten Zeit hinzuzufügen. Die Menge, die Dauer, die Zeitgebung und/oder die Form des Pulses wird für jedes Element angepasst, um das Erzeugen einer Nitrid-basierten Films mit hoher Qualität zu unterstützen.In the document US 2004/224484 A1 For example, the growth of a nitride based film using multiple source fluxes is described. Each source flux is pulsed one or more times to add a desired element to the nitride-based film at a desired time. The amount, duration, timing and / or shape of the pulse is adjusted for each element to help produce high quality nitride-based film.

Das Dokument US 6596079 B1 beschreibt das Bilden eines Einkristallkörpers mittels eines Hochleistungsgasphasenwachstums von Gruppe-III-V Nitrid-Einkristallkörpern (Ingot) auf nativen Nitridkeimen, aus denen Wafer zur Herstellung mikroelektronischer Bauteilstrukturen abgeleitet werden können. Der Einkristallkörper weist eine mikroelektronische Bauteilqualität auf. Der Gruppe-III-V-Nitrid-Einkristallkörper kann durch ein Wachsen eines Gruppe-III-V-Nitridmaterials auf einem entsprechenden nativen Gruppe-III-V-Nitrid-Keimkristalls mittels Gasphasenepitaxie bei einer Wachstumsrate von ungefähr 20 Mikrometer pro Stunde gewachsen werden.The document US 6596079 B1 describes forming a single crystal body by means of high efficiency gas phase growth of Group III-V nitride single crystal bodies (ingot) on native nitride nuclei from which wafers can be derived for fabrication of microelectronic device structures. The single crystal body has a microelectronic component quality. The Group III V nitride single crystal body can be grown by growing a Group III V nitride material on a corresponding Group III V nitride native seed crystal by gas phase epitaxy at a growth rate of approximately 20 microns per hour.

Zusammenfassung der ErfindungSummary of the invention

Es ist ein Ziel der vorliegenden Erfindung, ein Verfahren zur Herstellung eines Gruppe-III-Nitrid-Leistungs-Halbleiterbauteils zu schaffen, das keinen parasitären Leitungspfad einschließt.It is an object of the present invention to provide a method of fabricating a Group III nitride power semiconductor device that does not include a parasitic conduction path.

Es wird angenommen, dass die parasitäre Leitung, wie sie oben erläutert wurde, Defekt-unterstützt ist. Daher beinhaltet das Verfahren gemäß der vorliegenden Erfindung ein Verfahren, das die Defekte zu einem Minimum macht, die die Förderung von parasitären Leitungspfaden unterstützen.It is believed that the parasitic conduction discussed above is defect-assisted. Therefore, the method according to the present invention includes a method that the Minimizing defects that support the promotion of parasitic conduction paths.

Im Einzelnen schließt ein Verfahren gemäß Anspruch 1 die Bereitstellung eines Substrates und das Aufwachsen eines Gruppe-III-Nitrid-Körpers über eine Hauptfläche des Substrates bis zu einer abschließenden Dicke über eine Wachstums-Zeitperiode, wobei die Wachstums-Temperatur über die Wachstums-Zeitperiode geändert wird.Specifically, a method according to claim 1 includes providing a substrate and growing a group III nitride body over a major surface of the substrate to a final thickness over a growth period of time, wherein the growth temperature is changed over the growth period of time becomes.

Bei der vorliegenden Erfindung wird die Wachstums-Temperatur in Zyklen geändert, wobei jeder Zyklus eine Periode eines Hochtemperatur-Wachstums bei einer hohen Temperatur und eine Periode eines Niedrigtemperatur-Wachstums bei einer niedrigen Temperatur einschließt.In the present invention, the growth temperature is changed into cycles, each cycle including a period of high-temperature growth at a high temperature and a period of low-temperature growth at a low temperature.

Bei einer Ausführungsform der vorliegenden Erfindung sind die hohe Temperatur und die niedrige Temperatur in allen Zyklen die gleichen.In one embodiment of the present invention, the high temperature and the low temperature are the same in all cycles.

Bei einer anderen Ausführungsform der vorliegenden Erfindung wird die niedrige Temperatur in jedem Zyklus geändert, während die hohe Temperatur von Zyklus zu Zyklus die gleiche bleibt.In another embodiment of the present invention, the low temperature is changed in each cycle while the high temperature remains the same from cycle to cycle.

Bei einer weiteren Ausführungsform der vorliegenden Erfindung werden die niedrige Temperatur und die hohe Temperatur in jedem Zyklus geändert, bis die zwei Temperaturen konvergieren.In another embodiment of the present invention, the low temperature and the high temperature are changed in each cycle until the two temperatures converge.

Bei allen den Ausführungsformen kann die Zeitperiode für die niedrige Temperatur oder die hohe Temperatur in jedem Zyklus nach Wunsch geändert werden.In all the embodiments, the time period for the low temperature or the high temperature in each cycle may be changed as desired.

Bei einer weiteren Variation der vorliegenden Erfindung wird die Wachstums-Temperatur kontinuierlich entweder in einer aufsteigenden Richtung oder einer absteigenden Richtung geändert.In a further variation of the present invention, the growth temperature is continuously changed in either an ascending direction or a descending direction.

Weitere Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung der Erfindung ersichtlich, die sich auf die beigefügten Zeichnungen bezieht.Other features and advantages of the present invention will become apparent from the following description of the invention, which refers to the accompanying drawings.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

Die 1A und 1B zeigen ein Verfahren gemäß der ersten Ausführungsform der vorliegenden Erfindung.The 1A and 1B show a method according to the first embodiment of the present invention.

Die 2A und 2B zeigen ein Verfahren gemäß der zweiten Ausführungsform der vorliegenden Erfindung.The 2A and 2 B show a method according to the second embodiment of the present invention.

Die 3A und 3B zeigen ein Verfahren gemäß einer dritten Ausführungsform der vorliegenden Erfindung.The 3A and 3B show a method according to a third embodiment of the present invention.

Die 4A und 4B zeigen ein Verfahren gemäß der vierten Ausführungsform der vorliegenden Erfindung.The 4A and 4B show a method according to the fourth embodiment of the present invention.

5 zeigt schematisch ein Beispiel eines Gruppe-III-Nitrid-Bauteils, das gemäß der vorliegenden Erfindung hergestellt ist. 5 schematically shows an example of a group III nitride component, which is made according to the present invention.

Ausführliche Beschreibung der FigurenDetailed description of the figures

In den 1A–1B ist ein Verfahren gemäß der ersten Ausführungsform der vorliegenden Erfindung gezeigt, bei dem ein Gruppe-III-Nitrid-Supergitter-Körper 10 (beispielsweise ein AlN-Körper) auf einem Substrat 12 durch Ändern der Wachstums-Temperatur über eine Wachstums-Zeitperiode zum Aufwachsen gebracht wird. Im Einzelnen wird die Wachstums-Temperatur in Zyklen geändert, wobei jeder Zyklus 14 eine Periode eines Hochtemperatur-Wachstums gefolgt von einer Periode eines Niedrigtemperatur-Wachstums einschließt. So wird, wie dies grafisch in 1A gezeigt ist, ein Gruppe-III-Nitrid-Halbleiterkörper über eine erste Zeitperiode 16 bei einer hohen Temperatur T1 (beispielsweise 1000°C) zum Aufwachsen gebracht, und dann wird ein weiterer Gruppe-III-Nitrid-Körper über eine zweite Zeitperiode 18 mit einer niedrigeren Temperatur T2 (beispielsweise 800°C) zum Aufwachsen gebracht. Der Wachstums-Zyklus 14 wird dann wiederholt, bis ein Gruppe-III-Nitrid-Supergitter-Körper mit einer gewünschten Dicke gewonnen wurde.In the 1A - 1B For example, a method according to the first embodiment of the present invention is shown in which a group III nitride superlattice body 10 (For example, an AlN body) on a substrate 12 is brought to growth by changing the growth temperature over a growth period of time. Specifically, the growth temperature is changed in cycles, with each cycle 14 includes a period of high-temperature growth followed by a period of low-temperature growth. So, as graphically in 1A a group III nitride semiconductor body is shown over a first period of time 16 at a high temperature T 1 (for example, 1000 ° C) is brought to growth, and then another group III nitride body over a second period of time 18 with a lower temperature T 2 (for example, 800 ° C) brought to growth. The growth cycle 14 is then repeated until a Group III nitride superlattice body having a desired thickness is recovered.

Es ist festzustellen, dass beobachtet wurde, dass die besten Ergebnisse erzielt werden können, wenn ein Verfahren gemäß der vorliegenden Erfindung mit einem Niedrigtemperatur-Wachstums-Schritt als erstem beginnt. Somit wird es bevorzugt, dass ein Verfahren gemäß der vorliegenden Erfindung mit einem Niedrigtemperatur-Wachstums-Schritt beginnt, auf den dann andere Schritte folgen, wie dies anhand der nachfolgend beschriebenen Ausführungsformen erläutert wird.It is noted that it has been observed that the best results can be achieved when a method according to the present invention begins with a low-temperature growth step first. Thus, it is preferred that a method according to the present invention begins with a low-temperature growth step, then followed by other steps, as will be explained with reference to the embodiments described below.

Bei einem Verfahren gemäß der ersten Ausführungsform sind die hohen Wachstums-Temperaturen T1 in allen Zyklen untereinander gleich, und die niedrigen Wachstums-Temperaturen T2 sind in allen Zyklen untereinander gleich. Es sei bemerkt, dass die ersten Zeitperioden 16 in allen Zyklen gleich allen anderen und sogar gleich den zweiten Zeitperioden 18 in allen Zyklen sein können. In ähnlicher Weise können die zweiten Zeitperioden in allen Zyklen 14 einander gleich sein. Die ersten und zweiten Zeitperioden 16, 18 können ebenfalls in gewünschter Weise geändert werden.In a method according to the first embodiment, the high growth temperatures T 1 are equal to each other in all cycles, and the low growth temperatures T 2 are equal to each other in all cycles. It should be noted that the first time periods 16 in all cycles equal to all others and even equal to the second time periods 18 can be in all cycles. Similarly, the second time periods may be in all cycles 14 be equal to each other. The first and second time periods 16 . 18 can also be changed as desired.

Gemäß den 2A und 2B ist bei einem Verfahren gemäß der zweiten Ausführungsform der vorliegenden Erfindung die hohe Wachstums-Temperatur T1 in allen Zyklen 14 gleich, während die niedrigen Wachstums-Temperaturen T2, T3, T4, ... TN (wobei N eine ganze Zahl ist, die den letzten Gruppe-III-Nitrid-Körper darstellt, der während eines Niedrigtemperatur-Wachstums-Schrittes gebildet wird) voneinander verschieden sind. Vorzugsweise beginnen die niedrigen Wachstums-Temperaturen mit einem niedrigen Wert (T1) und sie werden in jedem Schritt auf eine höhere Temperatur vergrößert.According to the 2A and 2 B For example, in a method according to the second embodiment of the present invention, the high growth temperature T 1 is in all cycles 14 while the low growth temperatures T 2 , T 3 , T 4 ,... T N (where N is an integer representing the last group III nitride body that occurs during a low temperature growth step is formed) are different from each other. Preferably, the low growth temperatures start with a low value (T 1 ) and are increased to a higher temperature in each step.

Gemäß den 3A und 3B werden bei einem Verfahren gemäß der dritten Ausführungsform der vorliegenden Erfindung die hohe Wachstums-Temperatur und die niedrige Wachstums-Temperatur in jedem Zyklus geändert, wobei die beiden Wachstums-Temperaturen vorzugsweise mit jedem Zyklus zueinander konvergieren. So ist in dem ersten Zyklus T1 die hohe Wachstums-Temperatur, während T2 die niedrige Wachstums-Temperatur ist. In dem nächsten Zyklus ist T3 die hohe Wachstums-Temperatur, und T4 ist die niedrige Wachstums-Temperatur. Die Zyklen werden wiederholt, bis TX (die letzte hohe Wachstums-Temperatur) und TY (die letzte niedrige Wachstums-Temperatur) erreicht sind. Damit die beiden Wachstums-Temperaturen konvergieren, wird in jedem Zyklus die hohe Wachstums-Temperatur abgesenkt, während die niedrige Wachstums-Temperatur vergrößert wird. Somit ist T1 > T3, während T2 < T4 ist, bis vorzugsweise eine abschließende Wachstums-Temperatur Tf erreicht wird, nachdem TX und TY erreicht wurden.According to the 3A and 3B For example, in a method according to the third embodiment of the present invention, the high growth temperature and the low growth temperature are changed in each cycle, and the two growth temperatures preferably converge with each other each cycle. Thus, in the first cycle T 1 is the high growth temperature, while T 2 is the low growth temperature. In the next cycle, T 3 is the high growth temperature, and T 4 is the low growth temperature. The cycles are repeated until T X (the last high growth temperature) and T Y (the last low growth temperature) are reached. In order to converge the two growth temperatures, the high growth temperature is lowered each cycle while the low growth temperature is increased. Thus, T 1 > T 3 while T 2 <T 4 until preferably reaching a final growth temperature T f after reaching T X and T Y.

Es wird nunmehr auf die 4A und 4B Bezug genommen, in denen ein Verfahren gemäß der vierten Ausführungsform der vorliegenden Erfindung gezeigt ist, bei der die Wachstums-Temperatur kontinuierlich geändert wird, bis eine gewünschte Dicke erreicht wurde. Beispielsweise kann die Wachstums-Temperatur von einem hohen Wert aus beginnen und kontinuierlich auf einen niedrigen Wert absinken (Kurve 20) oder von einer niedrigen Wachstums-Temperatur aus beginnen und bis zu einem hohen Wert ansteigen (Kurve 22).It is now on the 4A and 4B Reference is made, in which a method according to the fourth embodiment of the present invention is shown in which the growth temperature is changed continuously until a desired thickness has been achieved. For example, the growth temperature may start from a high level and continuously decrease to a low level (plot 20 ) or starting from a low growth temperature and rising to a high value (curve 22 ).

Gemäß 5 kann ein Gruppe-III-Nitrid-Bauteil über einem Gruppe-III-Nitrid-Supergitter gebildet werden, das gemäß der vorliegenden Erfindung gebildet wurde. Beispielsweise kann ein Bauteil über einem Gruppe-III-Nitrid-Supergitter 10 gebildet werden, das gemäß der dritten Ausführungsform der vorliegenden Erfindung (oder irgendeiner anderen Ausführungsform) gebildet wurde, wie dies in 5 gezeigt ist. Ein derartiges Gruppe-III-Nitrid-Bauteil kann eine Gruppe-III-Nitrid-Übergangsschicht (oder Schichten) 24, eine Gruppe-III-Nitrid-Pufferschicht 26 und eine aktive Gruppe-III-Nitrid-Schicht 28 einschließen, die den aktiven Bereich für einen Transistor mit hoher Elektronenbeweglichkeit (HEMT) bilden kann. Es sei bemerkt, dass ein Bauteil gemäß der vorliegenden Erfindung nicht auf einen HEMT beschränkt ist. Andere Bauteile, wie z. B. Gruppe-III-Nitrid-MISFETs, MISHFETs, HEMFETs, HJFET und dergleichen können ebenfalls auf einem Gruppe-III-Nitrid-Supergitter 10 gebildet werden, das gemäß der vorliegenden Erfindung hergestellt ist.According to 5 For example, a Group III nitride device may be formed over a Group III nitride superlattice formed in accordance with the present invention. For example, a device may be over a group III nitride superlattice 10 formed according to the third embodiment of the present invention (or any other embodiment), as shown in FIG 5 is shown. Such a Group III nitride device may comprise a Group III nitride transition layer (or layers). 24 , a group III nitride buffer layer 26 and an active Group III nitride layer 28 which can form the active region for a high electron mobility transistor (HEMT). It should be noted that a component according to the present invention is not limited to a HEMT. Other components, such. Group III nitride MISFETs, MISHFETs, HEMFETs, HJFET, and the like can also be used on a Group III nitride superlattice 10 formed according to the present invention.

Es sei weiterhin bemerkt, dass in einem Verfahren gemäß der vorliegenden Erfindung die Legierungs-Zusammensetzung während der Änderung der Temperatur geändert werden kann. So kann beispielsweise die Legierungs-Zusammensetzung eines III-Nitrid-Halbleiterkörpers, der bei einer hohen Temperatur aufgewachsen wird, von der Legierungs-Zusammensetzung eines anderen Gruppe-III-Nitridkörpers verschieden sein, der bei einer niedrigen Temperatur aufgewachsen wird. Bei einer weiteren Abänderung kann die Legierungs-Zusammensetzung in dem Körper eines Gruppe-III-Nitridkörpers, der bei einer hohen Temperatur oder einer niedrigen Temperatur aufgewachsen wird, ebenfalls geändert werden; das heißt ein Gruppe-III-Nitridkörper kann eine sich ändernde Legierungs-Zusammensetzung haben.It should be further noted that in a method according to the present invention, the alloy composition may be changed during the change of the temperature. For example, the alloy composition of a III-nitride semiconductor body grown at a high temperature may be different from the alloy composition of another Group III nitride body grown at a low temperature. In another modification, the alloy composition in the body of a group III nitride body grown at a high temperature or a low temperature may also be changed; that is, a Group III nitride body may have a changing alloy composition.

Bei einem Verfahren gemäß der vorliegenden Erfindung kann das Substrat 12 aus Silizium, Saphir, einem Gruppe-III-Nitrid-Substrat, wie z. B. einem GaN-Substrat, Siliziumkarbid oder dergleichen bestehen. Silizium ist jedoch aus wirtschaftlichen Gründen ein bevorzugtes Substrat.In a method according to the present invention, the substrate 12 of silicon, sapphire, a group III nitride substrate, such as. As a GaN substrate, silicon carbide or the like. However, silicon is a preferred substrate for economic reasons.

Obwohl die vorliegende Erfindung anhand spezieller Ausführungsformen hiervon beschrieben wurde, werden viele andere Abänderungen und Modifikationen und andere Anwendungen für den Fachmann ersichtlich. Es wird daher bevorzugt, dass die vorliegende Erfindung nicht durch diese ausführliche Beschreibung sondern lediglich durch die beigefügten Ansprüche beschränkt ist.Although the present invention has been described in terms of particular embodiments thereof, many other variations and modifications and other uses will become apparent to those skilled in the art. It is therefore to be understood that the present invention is not limited by this detailed description but by the appended claims only.

Claims (16)

Verfahren zur Herstellung eines Halbleiter-Bauteils mit den folgenden Schritten: Bereitstellen eines Substrates; und Aufwachsen eines Gruppe-III-Nitridkörpers über einer Hauptfläche des Substrates bis zu einer abschließenden Dicke über eine Wachstums-Zeitperiode, wobei die Wachstums-Temperatur in Zyklen über die Wachstums-Zeitperiode geändert wird, wobei jeder Zyklus eine Periode eines Niedrigtemperatur-Wachstums bei einer ersten Temperatur und eine Periode eines Hochtemperatur-Wachstums bei einer zweiten Temperatur einschließt, wobei die erste Temperatur niedriger als die zweite Temperatur ist; wobei die Periode des Niedrigtemperatur-Wachstums, die erste Temperatur, die Periode des Hochtemperatur-Wachstums oder/und die zweite Temperatur in aufeinanderfolgenden Zyklen variiert wird.Method for producing a semiconductor device with the following steps: Providing a substrate; and Growing a Group III nitride body over a major surface of the substrate to a final thickness over a growth time period, wherein the growth temperature is changed in cycles over the growth period, each cycle having a period of low temperature growth at a first Temperature and a period of high temperature growth at a second temperature, wherein the first temperature is lower than the second temperature; wherein the period of low temperature growth, the first temperature, the period of high temperature growth and / or the second temperature is varied in successive cycles. Verfahren nach Anspruch 1, bei dem die erste Temperatur in jedem Zyklus geändert wird. The method of claim 1, wherein the first temperature is changed in each cycle. Verfahren nach Anspruch 1, bei dem die zweite Temperatur in jedem Zyklus geändert wird.The method of claim 1, wherein the second temperature is changed in each cycle. Verfahren nach Anspruch 1, bei dem die erste Temperatur und die zweite Temperatur in jedem Zyklus geändert werden.The method of claim 1, wherein the first temperature and the second temperature are changed in each cycle. Verfahren nach Anspruch 1, bei dem die zweite Temperatur in jedem Zyklus die gleiche ist.The method of claim 1, wherein the second temperature is the same in each cycle. Verfahren nach Anspruch 1, bei dem die erste Temperatur in jedem Zyklus die gleiche ist.The method of claim 1, wherein the first temperature is the same in each cycle. Verfahren nach Anspruch 1, bei dem die erste Temperatur in jedem Zyklus die gleiche ist und die zweite Temperatur in jedem Zyklus die gleiche ist.The method of claim 1, wherein the first temperature in each cycle is the same and the second temperature is the same in each cycle. Verfahren nach Anspruch 1, bei dem die Periode des Hochtemperatur-Wachstums geändert wird.The method of claim 1, wherein the period of high temperature growth is changed. Verfahren nach Anspruch 1, bei dem die Periode des Niedrigtemperatur-Wachstums geändert wird.The method of claim 1, wherein the period of low temperature growth is changed. Verfahren nach Anspruch 1, bei dem die Periode des Hochtemperatur-Wachstums und die Periode des Niedrigtemperatur-Wachstums geändert werden.A method according to claim 1, wherein the period of high-temperature growth and the period of low-temperature growth are changed. Verfahren nach Anspruch 1, bei dem die Periode des Hochtemperatur-Wachstums gleich der Periode des Niedrigtemperatur-Wachstums ist.The method of claim 1, wherein the period of high temperature growth is equal to the period of low temperature growth. Verfahren nach Anspruch 1, bei dem die Periode des Hochtemperatur-Wachstums von der Periode des Niedrigtemperatur-Wachstums verschieden ist.The method of claim 1, wherein the period of high-temperature growth is different from the period of low-temperature growth. Verfahren nach Anspruch 1, bei dem die zweite Wachstums-Temperatur und die erste Wachstums-Temperatur mit jedem Wachstums-Zyklus konvergieren.The method of claim 1, wherein the second growth temperature and the first growth temperature converge with each growth cycle. Verfahren nach Anspruch 1, bei dem der Gruppe-III-Nitrid-Körper aus AlN besteht.The method of claim 1 wherein the Group III nitride body is AlN. Verfahren nach Anspruch 1, bei dem das Verfahren bei der ersten Wachstums-Temperatur gestartet und danach geändert wird.The method of claim 1, wherein the method is started at the first growth temperature and then changed. Verfahren nach Anspruch 1, bei dem die Legierungs-Zusammensetzung des Gruppe-III-Nitridkörpers während des Wachstumsschrittes geändert wird.The method of claim 1, wherein the alloy composition of the Group III nitride body is changed during the growth step.
DE112006002430T 2005-09-14 2006-09-14 Method for producing superlattices using alternating high and low temperature layers for blocking parasitic current paths Expired - Fee Related DE112006002430B4 (en)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US71710205P 2005-09-14 2005-09-14
US60/717,102 2005-09-14
US11/531,508 2006-09-13
US11/531,508 US9157169B2 (en) 2005-09-14 2006-09-13 Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
PCT/US2006/035800 WO2007033312A2 (en) 2005-09-14 2006-09-14 Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path

Publications (2)

Publication Number Publication Date
DE112006002430T5 DE112006002430T5 (en) 2008-07-03
DE112006002430B4 true DE112006002430B4 (en) 2013-08-22

Family

ID=37853783

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006002430T Expired - Fee Related DE112006002430B4 (en) 2005-09-14 2006-09-14 Method for producing superlattices using alternating high and low temperature layers for blocking parasitic current paths

Country Status (5)

Country Link
US (2) US9157169B2 (en)
JP (1) JP5475286B2 (en)
KR (1) KR101073644B1 (en)
DE (1) DE112006002430B4 (en)
WO (1) WO2007033312A2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path
JP5367434B2 (en) * 2009-03-31 2013-12-11 住友電工デバイス・イノベーション株式会社 Manufacturing method of semiconductor device
US8957454B2 (en) 2011-03-03 2015-02-17 International Rectifier Corporation III-Nitride semiconductor structures with strain absorbing interlayer transition modules
US8546849B2 (en) 2011-05-04 2013-10-01 International Rectifier Corporation High voltage cascoded III-nitride rectifier package utilizing clips on package surface
US9281388B2 (en) 2011-07-15 2016-03-08 Infineon Technologies Americas Corp. Composite semiconductor device with a SOI substrate having an integrated diode
US8796738B2 (en) 2011-09-21 2014-08-05 International Rectifier Corporation Group III-V device structure having a selectively reduced impurity concentration
JP2015053328A (en) * 2013-09-05 2015-03-19 富士通株式会社 Semiconductor device
JP2015070064A (en) * 2013-09-27 2015-04-13 富士通株式会社 Semiconductor device and method of manufacturing the same
US9673286B2 (en) 2013-12-02 2017-06-06 Infineon Technologies Americas Corp. Group III-V transistor with semiconductor field plate
US9343562B2 (en) 2013-12-06 2016-05-17 Infineon Technologies Americas Corp. Dual-gated group III-V merged transistor
US10636899B2 (en) 2016-11-15 2020-04-28 Infineon Technologies Austria Ag High electron mobility transistor with graded back-barrier region

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
WO2004019392A2 (en) * 2002-08-23 2004-03-04 Sharp Kabushiki Kaisha Mbe growth of a semiconductor layer structure
US20040224484A1 (en) * 2003-05-07 2004-11-11 Ohalid Fareed Methods of growing nitride-based film using varying pulses
WO2005034253A1 (en) * 2003-10-02 2005-04-14 Showa Denko K.K. Nitride semiconductor; light-emitting device, light-emitting diode, laser device and lamp using the semiconductor; and production methods thereof

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3301371B2 (en) 1997-05-27 2002-07-15 信越半導体株式会社 Method for manufacturing compound semiconductor epitaxial wafer
JPH11298039A (en) 1998-03-20 1999-10-29 Ind Technol Res Inst Method of growing gan layer ad buffer layer and structure thereof
JP2001160627A (en) * 1999-11-30 2001-06-12 Toyoda Gosei Co Ltd Group iii nitride compound semiconductor light emitting element
US7473316B1 (en) 2000-04-12 2009-01-06 Aixtron Ag Method of growing nitrogenous semiconductor crystal materials
CN1322006A (en) 2000-04-30 2001-11-14 赵汝杰 Growth method of gallium nitride series compound semiconductor with amorphous and polycrystalline structure
JP2002075871A (en) 2000-08-24 2002-03-15 Matsushita Electric Ind Co Ltd Manufacturing method of semiconductor substrate
JP2002069645A (en) 2000-09-01 2002-03-08 Sony Corp Thin film and method for producing the same
US6673149B1 (en) 2000-09-06 2004-01-06 Matsushita Electric Industrial Co., Ltd Production of low defect, crack-free epitaxial films on a thermally and/or lattice mismatched substrate
JP3453558B2 (en) * 2000-12-25 2003-10-06 松下電器産業株式会社 Nitride semiconductor device
JP3956637B2 (en) 2001-04-12 2007-08-08 ソニー株式会社 Nitride semiconductor crystal growth method and semiconductor element formation method
CA2446656A1 (en) 2001-06-15 2002-12-27 Cree, Inc. Gan based led formed on a sic substrate
US6977953B2 (en) * 2001-07-27 2005-12-20 Sanyo Electric Co., Ltd. Nitride-based semiconductor light-emitting device and method of fabricating the same
US6488771B1 (en) 2001-09-25 2002-12-03 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Method for growing low-defect single crystal heteroepitaxial films
JP2003110137A (en) 2001-09-28 2003-04-11 Nagoya Kogyo Univ Method for manufacturing nitride compound semiconductor light emitting element
JP3569807B2 (en) 2002-01-21 2004-09-29 松下電器産業株式会社 Method for manufacturing nitride semiconductor device
US7115896B2 (en) * 2002-12-04 2006-10-03 Emcore Corporation Semiconductor structures for gallium nitride-based devices
TWI230978B (en) * 2003-01-17 2005-04-11 Sanken Electric Co Ltd Semiconductor device and the manufacturing method thereof
JP4423011B2 (en) * 2003-06-23 2010-03-03 日本碍子株式会社 Method of manufacturing nitride film including high resistivity GaN layer
JP4727169B2 (en) 2003-08-04 2011-07-20 日本碍子株式会社 Epitaxial substrate, method for manufacturing epitaxial substrate, method for suppressing warpage of epitaxial substrate, and semiconductor multilayer structure using epitaxial substrate
US9157169B2 (en) * 2005-09-14 2015-10-13 International Rectifier Corporation Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6596079B1 (en) * 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
WO2004019392A2 (en) * 2002-08-23 2004-03-04 Sharp Kabushiki Kaisha Mbe growth of a semiconductor layer structure
US20040224484A1 (en) * 2003-05-07 2004-11-11 Ohalid Fareed Methods of growing nitride-based film using varying pulses
WO2005034253A1 (en) * 2003-10-02 2005-04-14 Showa Denko K.K. Nitride semiconductor; light-emitting device, light-emitting diode, laser device and lamp using the semiconductor; and production methods thereof

Also Published As

Publication number Publication date
KR20080065586A (en) 2008-07-14
US9911600B2 (en) 2018-03-06
WO2007033312A3 (en) 2007-10-04
DE112006002430T5 (en) 2008-07-03
JP2009509341A (en) 2009-03-05
US20070056506A1 (en) 2007-03-15
US9157169B2 (en) 2015-10-13
WO2007033312A2 (en) 2007-03-22
KR101073644B1 (en) 2011-10-14
JP5475286B2 (en) 2014-04-16
US20160027643A1 (en) 2016-01-28

Similar Documents

Publication Publication Date Title
DE112006002430B4 (en) Method for producing superlattices using alternating high and low temperature layers for blocking parasitic current paths
DE60217943T2 (en) A nitride semiconductor device and method of making the same
DE60128134T2 (en) GALLIUM NITRIDE MATERIALS AND METHOD FOR PRODUCING LAYERS OF THIS MATERIAL
DE10392313B4 (en) Gallium nitride based devices and manufacturing processes
DE19905516C2 (en) Doped interfacial layer light emitting diode for controlling contaminants and methods of making the same
DE102007021944B4 (en) Freestanding nitride semiconductor substrate and light-emitting device
DE10223797B4 (en) Low-driving light-emitting III-nitride devices and manufacturing method therefor
AT521082A2 (en) Semiconductor wafer and method for producing the semiconductor wafer
DE102006040479A1 (en) Group III nitride semiconductor thin film, process for its preparation, and Group III nitride semiconductor luminescent device
DE10330629A1 (en) Epitaxial substrate for light-emitting compound semiconductor device, method for its production and light-emitting device
WO2007025930A1 (en) Semi-conductor substrate and method and masking layer for producing a free-standing semi-conductor substrate by means of hydride-gas phase epitaxy
DE102013106683A1 (en) Semiconductor devices and methods of making the same
WO2009106070A1 (en) Optoelectronic semiconductor body with a tunnel junction and method for producing such a semiconductor body
DE112011103385T5 (en) Semiconductor device and method of making the same
DE102012104671A1 (en) Method for producing an active zone for an optoelectronic semiconductor chip and optoelectronic semiconductor chip
DE10320160A1 (en) Production of semiconductor bodies for e.g. optoelectronic components comprises forming a mask layer on the substrate or on an initial layer having windows to the substrate, back-etching, and further processing
DE112013002033T5 (en) Epitaxial substrate, semiconductor device, and method of manufacturing a semiconductor device
DE112005002838T5 (en) Gallium nitride based semiconductor stacking structure, method of making the same, gallium nitride based semiconductor device, and lamp using the device
DE10196361B4 (en) Process for the preparation of a Group III nitride semiconductor crystal
DE112017008243T5 (en) Method of manufacturing a semiconductor device and semiconductor device
DE102017113461A1 (en) III-nitride semiconductor component with low dislocation density
DE102004055038B4 (en) Nitride semiconductor device and its manufacturing method
DE112004002033T5 (en) A method for producing a compound semiconductor substrate
DE112014002691B4 (en) Excitation region comprising nanodots (also referred to as &#34;quantum dots&#34;) in a matrix crystal grown on Si substrate and made of AlyInxGa1-y-xN crystal (y ≧ 0, x&gt; 0) with zincblende structure (also called &#34;cubic&#34;). and light-emitting device (LED and LD) obtained by using the same
DE102017103879B4 (en) Semiconductor components with aluminum silicon nitride layers

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: C30B0023000000

Ipc: C30B0025100000

R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: C30B0023000000

Ipc: C30B0025100000

Effective date: 20130417

R020 Patent grant now final

Effective date: 20131123

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORP., EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: DR. WEITZEL & PARTNER PATENT- UND RECHTSANWAEL, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee