DE112004001846T5 - LDMOS-Transistor - Google Patents

LDMOS-Transistor Download PDF

Info

Publication number
DE112004001846T5
DE112004001846T5 DE112004001846T DE112004001846T DE112004001846T5 DE 112004001846 T5 DE112004001846 T5 DE 112004001846T5 DE 112004001846 T DE112004001846 T DE 112004001846T DE 112004001846 T DE112004001846 T DE 112004001846T DE 112004001846 T5 DE112004001846 T5 DE 112004001846T5
Authority
DE
Germany
Prior art keywords
area
conductivity type
epitaxial layer
region
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112004001846T
Other languages
English (en)
Other versions
DE112004001846B4 (de
Inventor
Gordon Phoenix Ma
Olof Los Gatos Tornblad
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112004001846T5 publication Critical patent/DE112004001846T5/de
Application granted granted Critical
Publication of DE112004001846B4 publication Critical patent/DE112004001846B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitertransistorstruktur, die folgendes umfaßt:
– ein Substrat mit einer Epitaxialschicht mit einem ersten Leitfähigkeitstyp;
– ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp aus erstreckt;
– ein Draingebiet innerhalb der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp;
– einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt;
– ein Gate, das über dem Kanal angeordnet ist;
– wobei das Draingebiet folgendes umfaßt:
– ein erstes Gebiet mit dem zweiten Leitfähigkeitstyp zum Herstellen eines Kontakts mit einer Elektrode;
– ein zweites Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das erste Gebiet, vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet in einer Richtung zu dem Gate erstreckend;
– ein drittes Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das zweite Gebiet und sich vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem zweiten...

Description

  • Die vorliegende Anmeldung betrifft eine LDMOS-Transistorstruktur.
  • LDMOS-Transistorstrukturen finden breite Anwendung als Halbleiterbauelemente für viele Arten von Transistoranwendungen wie etwa Hochspannungs-MOS-Feldeffekttransistoren. Ein LDMOS-Transistor umfaßt ein schwach dotiertes Draingebiet zum Erhöhen der Durchbruchspannung. LDMOS-Transistoren umfassen somit aufgrund des schwach dotierten Gebiets innerhalb des Drains einen höheren Einschaltwiderstand. Die Wechselbeziehung zwischen Durchschlagspannung und Einschaltwiderstand betrifft das durch den pn-Übergang definierte größte elektrische Feld, das zur Vermeidung eines Durchschlags des Halbleiters unterhalb des kritischen elektrischen Felds bleiben muß. Dieses größte elektrische Feld wird durch die Dotierungsstärke beispielsweise des n-dotierten Drains in einem NMOS-Feldeffekttransistor definiert. Bei Anwendungen, bei denen der Transistor den größten Teil der Zeit zum Leiten angesteuert wird, kann der lange Einschaltzustand zu einer erheblichen Heißträgerinjektion und dies zu einer parametrischen Gleichstromdrift führen. Dies ist bei LDMOS-Transistorstrukturen ein sehr häufiges Problem.
  • 1 zeigt einen typischen LDMOS-Leistungstransistor. Ein Wafer umfaßt beispielsweise ein p-Substrat 13, auf dem eine Epitaxialschicht 1 abgeschieden ist. Diese Epitaxialschicht 1 enthält Bereiche 2 und 4, 15 vom n-Leitfähigkeitstyp, die in die Oberfläche implantiert sind, um ein Source- bzw. Draingebiet zu erhalten. Die Epitaxialschicht 1 ist üblicherweise mit einer isolierenden Dielektrikumsschicht 7 wie etwa Siliziumoxid bedeckt, in der ein Polysiliziumgate 8 angeordnet ist, um den Kanal zwischen dem Drain 4, 15 und dem Source 2 zu bedecken. Der Drain umfaßt bei diesem beispielhaften LDMOS-Transistor ein erstes Gebiet 15, das n+-dotiert ist und das eine Verbindung zu einer über diesem Gebiet 15 angeordneten Drainelektrode 12 durch ein Fenster in der Isolatorschicht 7 umfaßt. Dieses n+-Gebiet ist von einem geringer dotierten n–-Gebiet 4 umgeben, das sich bis unter das Gate 8 erstreckt, um einen Kanal zwischen dem Source- und dem Draingebiet zu definieren. Auf der Sourceseite dieses Transistors ist ein p+-dotierter Sinker 14 vorgesehen, der sich von der Oberfläche der Epitaxialschicht 1 bis hinunter zum Substrat erstreckt, um einen Rückseitensourcekontakt zu liefern. Der Kontakt 11 verbindet das Sourcegebiet 2 mit dem Sinker 14.
  • 2 zeigt einen LDMOS-Transistor, wie er beispielsweise zur Verwendung in intelligenten Leistungsanwendungen vorgeschlagen ist. Ein Wafer umfaßt beispielsweise ein p-Substrat 1, das Bereiche 2 und 4, 6 vom n-Leitfähigkeitstyp enthält, die in die Oberfläche diffundiert oder implantiert sind, um ein Source- bzw. Draingebiet bereitzustellen. Das Substrat 1 ist üblicherweise mit einer Isolatorschicht 7 wie etwa Siliziumoxid bedeckt, in der ein Polysiliziumgate 8 angeordnet ist, um den Kanal zwischen dem Drain 4, 6 und dem Source 2 zu bedecken. Der Drain umfaßt bei diesem beispielhaften LDMOS-Transistor ein erstes Gebiet 6, das n+-dotiert ist und das eine Verbindung zu einer über diesem Gebiet 6 angeordneten Drainelektrode 10 durch ein Fenster in der Isolatorschicht 7 umfaßt. von diesem n+-Gebiet aus erstreckt sich ein geringer dotiertes n–-Gebiet 4 zur linken Seite des Gebiets 6 bis unter das Gate 8, um einen leitenden Weg zum Gatekanalgebiet zu definieren. Um die Feldeffektabschnürungsverarmungszonen von oben zu erweitern, wird im oberen Teil des erweiterten Gebiets 4 des Drains eine Schicht auf p-Material 5 implantiert und erreicht die obere Oberfläche der Epitaxialschicht.
  • Gemäß der vorliegenden Erfindung wird eine neue Transistorstruktur eingeführt. Beispielsweise umfaßt eine Halbleitertransistorstruktur ein Substrat mit einer Epitaxialschicht mit einem ersten Leitfähigkeitstyp, ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp aus erstreckt, ein Draingebiet innerhalb der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp, einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt und ein Gate, das über dem Kanal angeordnet ist. Das Draingebiet kann ein erstes Gebiet mit dem zweiten Leitfähigkeitstyp zum Herstellen eines Kontakts mit einer Elektrode, ein zweites Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das erste Gebiet, vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet in einer Richtung zu dem Gate erstreckend, ein drittes Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das zweite Gebiet und sich vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem zweiten Gebiet aus bis unter das Gate erstreckend, eine Deckschicht mit dem ersten Leitfähigkeitstyp, die sich von der Oberfläche der Epitaxialschicht zu dem zweiten Gebiet erstreckt, und eine Bodenschicht mit dem ersten Leitfähigkeitstyp, die sich von dem zweiten Gebiet in die Epitaxialschicht erstreckt umfassen.
  • Das dritte Gebiet kann ein erstes Teilgebiet mit dem zweiten Leitfähigkeitstyp umfassen, das sich von dem zweiten Gebiet horizontal zu dem Gate erstreckt, und ein zweites Teilgebiet mit dem zweiten Leitfähigkeitstyp, das sich vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem ersten Teilgebiet bis unter das Gate erstreckt. Das erste Teilgebiet kann geringer dotiert sein als das zweite Gebiet, und das zweite Teilgebiet kann geringer dotiert sein als das erste Teilgebiet. Alternativ kann das erste Teilgebiet geringer dotiert sein als das zweite Gebiet und das erste und das zweite Teilgebiet können überlappen und das erste Teilgebiet kann teilweise geringer dotiert sein als das zweite Teilgebiet. Die Halbleiterstruktur kann weiterhin einen Spannungsabschluß mit dem zweiten Leitfähigkeitstyp umfassen, der sich von der Elektrode tiefer in die Epitaxialschicht erstreckt als das erste Gebiet. Die Halbleiterstruktur kann auch weiterhin eine Sinkerstruktur mit dem ersten Leitfähigkeitstyp umfassen, die sich von dem Sourcegebiet zum Boden der Epitaxialschicht erstreckt. Das Substrat kann stark dotiert sein. Das zweite Gebiet kann eine ungefähre horizontale Länge von 1-3 Mikrometer aufweisen. Der erste Leitfähigkeitstyp kann ein p-Typ sein und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt.
  • Eine weitere Ausführungsform ist eine Halbleitertransistorstruktur, die folgendes umfaßt: ein Substrat mit einer Epitaxialschicht mit einem ersten Leitfähigkeitstyp, ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp aus erstreckt, ein Draingebiet innerhalb der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp, einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt und ein Gate, das über dem Kanal angeordnet ist. Das Draingebiet kann folgendes umfassen: ein erstes Gebiet mit dem zweiten Leitfähigkeitstyp zum Herstellen eines Kontakts mit einer Elektrode, ein zweites Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das erste Gebiet, vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet in einer Richtung zu dem Gate erstreckend, ein drittes Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das zweite Gebiet und sich von dem zweiten Gebiet horizontal zu dem Gate erstreckend, ein viertes Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das dritte Gebiet und sich vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem dritten Gebiet bis unter das Gate erstreckend, eine Deckschicht mit dem ersten Leitfähigkeitstyp, die sich von der Oberfläche der Epitaxialschicht zu dem zweiten Gebiet erstreckt, und eine Bodenschicht mit dem ersten Leitfähigkeitstyp, die sich von dem zweiten Gebiet in die Epitaxialschicht erstreckt.
  • Die Halbleiterstruktur kann weiterhin einen Spannungsabschluß mit dem zweiten Leitfähigkeitstyp umfassen, der sich von der Elektrode tiefer in die Epitaxialschicht erstreckt als das erste Gebiet. Die Halbleiterstruktur kann auch weiterhin eine Sinkerstruktur mit dem ersten Leitfähigkeitstyp umfassen, die sich von dem Sourcegebiet zum Boden der Epitaxialschicht erstreckt. Das Substrat kann stark dotiert sein. Das zweite Gebiet kann eine ungefähre horizontale Länge von 1-3 Mikrometer aufweisen. Der erste Leitfähigkeitstyp kann ein p-Typ sein und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt.
  • Eine weitere Ausführungsform ist eine Halbleitertransistorstruktur, die folgendes umfaßt: ein Substrat mit einer Epitaxialschicht mit einem ersten Leitfähigkeitstyp, ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp aus erstreckt, ein Draingebiet innerhalb der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp, einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt und ein Gate, das über dem Kanal angeordnet ist. Das Draingebiet kann folgendes umfassen: ein erstes Gebiet mit dem zweiten Leitfähigkeitstyp zum Herstellen eines Kontakts mit einer Elektrode, ein zweites Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das erste Gebiet, mindestens teilweise vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet bis unter das Gate erstreckend, eine Deckschicht mit dem ersten Leitfähigkeitstyp, die sich von der Oberfläche der Epitaxialschicht zu dem zweiten Gebiet erstreckt, und eine Bodenschicht mit dem ersten Leitfähigkeitstyp, die sich von dem zweiten Gebiet in die Epitaxialschicht erstreckt.
  • Die Halbleiterstruktur kann weiterhin einen Spannungsabschluß mit dem zweiten Leitfähigkeitstyp umfassen, der auf der Seite des Draingebiets gegenüber der dem Gate zugewandten Seite liegt und sich von der Oberfläche der Epitaxialschicht aus erstreckt. Die Halbleiterstruktur kann auch weiterhin eine Sinkerstruktur mit dem ersten Leitfähigkeitstyp umfassen, die sich von dem Sourcegebiet zum Boden der Epitaxialschicht erstreckt. Das Substrat kann stark dotiert sein. Das zweite Gebiet kann eine ungefähre horizontale Länge von 1-3 Mikrometer aufweisen. Der erste Leitfähigkeitstyp kann ein p-Typ sein und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt.
  • Eine weitere Ausführungsform ist eine Halbleitertransistorstruktur, die folgendes umfaßt: ein Substrat mit einer Epitaxialschicht mit einem ersten Leitfähigkeitstyp, ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp aus erstreckt, ein Draingebiet innerhalb der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp, einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt und ein Gate, das über dem Kanal angeordnet ist. Das Draingebiet kann folgendes umfassen: ein erstes Gebiet mit dem zweiten Leitfähigkeitstyp zum Herstellen eines Kontakts mit einer Elektrode, ein zweites Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das erste Gebiet, vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet in einer Richtung zu dem Gate erstreckend, ein drittes Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das zweite Gebiet und sich von dem zweiten Gebiet horizontal zu dem Gate erstreckend, wobei sich ein viertes Gebiet mit dem zweiten Leitfähigkeitstyp vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem dritten Gebiet bis unter das Gate erstreckt, wobei das dritte Gebiet und das vierte Gebiet überlappen und die Überlappung stärker dotiert ist als vierte Gebiet, eine Deckschicht mit dem ersten Leitfähigkeitstyp, die sich von der Oberfläche der Epitaxialschicht zu dem zweiten Gebiet erstreckt, und eine Bodenschicht mit dem ersten Leitfähigkeitstyp, die sich von dem zweiten Gebiet in die Epitaxialschicht erstreckt.
  • Die Halbleiterstruktur kann weiterhin einen Spannungsabschluß mit dem zweiten Leitfähigkeitstyp umfassen, der sich von der Elektrode tiefer in die Epitaxialschicht erstreckt als das erste Gebiet. Die Halbleiterstruktur kann auch weiterhin eine Sinkerstruktur mit dem ersten Leitfähigkeitstyp umfassen, die sich von dem Sourcegebiet zum Boden der Epitaxialschicht erstreckt. Das Substrat kann stark dotiert sein. Das zweite Gebiet kann eine ungefähre horizontale Länge von 1-3 Mikrometer aufweisen. Der erste Leitfähigkeitstyp kann ein p-Typ sein und der zweite Leitfähigkeitstyp kann ein n-Typ sein oder umgekehrt. Das dritte Gebiet kann teilweise geringer dotiert sein als das vierte Gebiet.
  • Weitere technische Vorteile der vorliegenden Offenbarung ergeben sich dem Fachmann ohne weiteres anhand der folgenden Figuren, Beschreibungen und Ansprüche. Verschiedene Ausführungsformen der vorliegenden Erfindung enthalten nur eine Untermenge der dargelegten Vorteile. Für die Ausführungsformen ist kein Vorteil kritisch.
  • Ein eingehenderes Verständnis der vorliegenden Offenbarung und von Vorteilen davon erhält man durch Bezugnahme auf die folgende Beschreibung in Verbindung mit den beiliegenden Zeichnungen, in denen gleiche Bezugszahlen gleiche Merkmale bezeichnen. Es zeigen:
  • 1 eine Teilschnittansicht eines Halbleiterwafers mit einer Transistorstruktur gemäß dem Stand der Technik;
  • 2 eine Teilschnittansicht eines Halbleiterwafers mit einer Transistorstruktur, wie für den Einsatz beispielsweise in intelligenten Leistungsanwendungen gemäß dem Stand der Technik vorgeschlagen wird;
  • 3 eine Teilschnittansicht eines Halbleiterwafers mit einer Transistorstruktur gemäß einer Ausführungsform der vorliegenden Erfindung;
  • 4 eine Teilschnittansicht eines Halbleiterwafers mit einer Transistorstruktur gemäß einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 5 eine Teilschnittansicht eines Halbleiterwafers mit einer Transistorstruktur gemäß noch einer weiteren Ausführungsform der vorliegenden Erfindung;
  • 6 Kurven von einer Prozeßsimulation einer Transistorstruktur gemäß der vorliegenden Erfindung.
  • Nun unter Bezugnahme auf die Zeichnungen werden Ausführungsbeispiele der vorliegenden Erfindung beschrieben. 3 zeigt eine verbesserte Transistorstruktur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Auf einem p+-Substrat 20 ist eine p-Epitaxialschicht 21 angeordnet. Beispielsweise kann das Substrat mit 1019/cm3 stark dotiert und die Epitaxialschicht mit 1015/cm3 geringer dotiert sein. Entlang der oberen Oberfläche der Epitaxialschicht 21 verläuft ein Sourcegebiet 23 seitlich von der Sourceseite des Gates 26 zu einer elektrisch potentialfreien Elektrode oder einer Metallzwischenverbindung 24. Der elektrisch potentialfreie Kontakt 24 verbindet das entgegengesetzt dotierte Sourcegebiet 23 und ein p+-Sinkergebiet 22. Das p+-Sinkergebiet 22 reicht vom Sourcegebiet 23 zum p+-Substrat 20. Ein nicht gezeigter Sourcemetallkontakt ist entlang der ganzen Rückseite des Wafers plaziert. Wieder ist eine Isolatorschicht 25 auf der oberen Oberfläche der Epitaxialschicht 21 plaziert und umfaßt ein Gate 26 und Fenster für jeweilige Drain- und Sourceelektroden 24, 34. Auf der Isolatorschicht 25 ist üblicherweise eine nicht gezeigte Passivierungsschicht abgeschieden.
  • Die verbesserte Transistorstruktur umfaßt ein Draingebiet mit einer mehrschichtigen Anordnung, wie in 3 gezeigt. Bei diesem Ausführungsbeispiel wird von dieser mehrschichtigen Struktur ein abgestufter Superübergang erzeugt. Ein erstes, relativ kurzes resultierendes Gebiet 33 mit n–-Dotierung erstreckt sich von unter dem Gate 26 zur Drainkontaktelektrode 34. Zwischen diesem kurzen n–-dotierten Gebiet 33 und der Drainkontaktelektrode 34 folgt ein zweites n–-dotiertes Gebiet 32, das tiefer in die Epitaxialschicht 21 hineinreicht. Bei einer Ausführungsform erhält man eine abgestufte Dotierkonzentration von Gebiet 33 zu Gebiet 28 mit zunehmender Dotierkonzentration. Andere Ausführungsformen sind jedoch möglich. Bei einer bevorzugten Ausführungsform ist die maximale Dotierkonzentration dieses Gebiets 32 nicht notwendigerweise höher als die maximale Dotierkonzentration für Gebiet 33. Die Implantierungsdosis des Gebiets 32 könnte geringer sein als die des Gebiets 33. Die Implantierung des Gebiets 32 überlappt jedoch die Implantierung des Gebiets 33 und wird teilweise durch die Implantierung des Gebiets 31 kompensiert. Die Dotierungsüberlappung zwischen den Gebieten 32 und 33 führt zu einer höheren Dotierkonzentration in dem Teil des Überlappungsgebiets von 32 im Vergleich zum Gebiet 33 und einer geringeren Dotierkonzentration in dem verbleibenden Teil von Gebiet 32, weil die Dotierkonzentration von Gebiet 33 mit vertikaler Entfernung von der oberen Oberfläche abfällt. Das Gebiet 32 weist bei dieser besonderen Ausführungsform somit zwei Funktionen auf. Der überlappende Teil von Gebiet 32 wird dazu verwendet, den Strom zu führen, während der geringer dotierte Teil dieses Gebiets dazu verwendet wird, das elektrische Feld zu relaxieren. Somit können verschiedene abgestufte Übergänge von Gebiet 33 zu Gebiet 30 ausgebildet werden, die immer noch innerhalb des Schutzbereichs der vorliegenden Anmeldung liegen.
  • Das Gebiet 32 erreicht zudem bei dieser Ausführungsform nicht die Oberfläche der Epitaxialschicht 21. Je nach der Dotierkonzentration könnte diese Schicht jedoch auch bis zur oberen Oberfläche der Epitaxialschicht 21 reichen. Zwischen dem zweiten n–-dotierten Gebiet 32 und der Drainkontaktelektrode 34 erstreckt sich ein relativ langer (etwa 1-3 Mikrometer) n-dotierter leitender Streifen 30, der das n–-dotierte Gebiet 32 mit einem stark dotierten n+-Gebiet 28 koppelt, das sich von der Drainelektrode 34 in die Epitaxialschicht 21 erstreckt. Somit startet der Drain mit einem stark dotierten n+-Gebiet 28 von der Elektrode 34, das allmählich in einem schwach dotierten n–-Gebiet 33 unter dem Gate 26 endet. Der n-dotierte leitende Streifen kann eine ungefähre horizontale Länge von 1-3 Mikrometer aufweisen und wird im Grunde von einer implantierten p-dotierten Deckschicht 31 und Bodenschicht 29 abgeschirmt, die sich von dem stark n+-dotierten Gebiet 28 horizontal über im wesentlichen die Länge der n-dotierten leitenden Schicht 30 zum Gate 26 erstrecken. In der Mitte des Draingebiets ist beginnend unter der Drainelektrode 34 ein n+-dotiertes Abschlußgebiet 27 implantiert, das von der Oberfläche tief in die Epitaxialschicht 21 hineinreicht. Das Gebiet 28 ist stärker dotiert als das Gebiet 27. Außerdem ist das Gebiet 27 stärker dotiert als das Gebiet 29. Dies ist erforderlich, um einen Durchschlag zwischen dem Drainkontakt 34 und dem Gebiet 29 zu vermeiden.
  • Das schwach dotierte n–-Gebiet 33 beim Gate 26 hält das elektrische Feld gering, um eine Heißträgerinjektion in das Gate zu unterdrücken und auch einen frühen Durchschlag der Struktur zu vermeiden. Zudem hält dieses Gebiet 33 die Rückkopplungskapazität Cdg zwischen dem Gate und dem Drain niedrig. Das zweite oder dazwischenliegende n–-dotierte Gebiet 32 kann für einen Kompromiß zwischen Einschaltwiderstand, Durchschlag der Transistorstruktur, Heißträgerinjektion und Rückkopplungskapazität Cdg vorgesehen sein. Das dazwischenliegende n–-dotierte Implantierungsgebiet 32 kann beispielsweise durch eine 0-Grad-Offsetimplantierungsmaske oder eine abgewinkelte selbstjustierte Implantierungsmaske erzeugt werden. Eine derartige Struktur mit vertikal abwechselnden Schichten 31, 30, 29 und den abgestuften Gebieten 33, 32, 28 und 27 bildet eine neue Kombination von Superübergängen und abgestuften Übergängen, die dazu verwendet werden, den oben erwähnten Kompromiß zu überwinden. Der Vorteil liegt bei diesem Konzept in der Tatsache, daß die stark dotierte leitende Schicht sowohl von oben als auch von unten verarmt wird, wodurch trotz der höheren Dotierkonzentration des n-leitenden Streifens eine hohe Durchschlagspannung ermöglicht wird. Durch die Einführung von seitlich abgestuften Übergängen 33, 32 und 29 neben dem Gate 26 wird eine Optimierung mehrerer kritischer Parameter ermöglicht, die die Hochfrequenz leistung beeinflussen. Zusätzlich zur Optimierung des Einschaltwiderstands und der Durchschlagspannung halten die abgestuften Übergänge das elektrische Feld am Gateoxid gering, um die Heißträgerinjektion zu unterdrücken (geringe Drift), die wie oben erwähnt ein wichtiges Problem für LDMOS-Transistoren ist. Zudem kann der kritische Rückkopplungswiderstand Cdg auf einem niedrigen Wert gehalten werden. Auf der rechten Seite verhindert eine tiefe hochenergetische Implantierung 27, daß zwischen dem Drainkontakt 34 und dem Gebiet 29 ein Durchbruch auftritt.
  • Alle Gebiete können durch Ionenimplantierung erzeugt werden. Der n-leitende Streifen kann als eine vergrabene Schicht erzeugt werden und wird von der Oberseite und der Unterseite durch Schichten 31 bzw. 29 verarmt. Insbesondere verarmt die implantierte p-Schicht 29 den n-leitenden Streifen 30 vom Boden aus, was es ermöglicht, die Dotierkonzentration des n-leitenden Streifens im Vergleich zu einer Struktur wie in 2 gezeigt zu erhöhen, wo der größte Teil der Verarmung von der oberen p-Schicht induziert wird. Die obere p-Schicht 31 verarmt den n-leitenden Streifen von oben auf ähnliche Weise wie die in 2 gezeigte Struktur. Es gibt ein schwach dotiertes n–-Gebiet 33 bei dem Gateoxid 26, um das elektrische Feld um diese kritische "Ecke" herum schwach zu halten. Dies unterdrückt eine Heißträgerinjektion in das Gateoxid 26, vermeidet einen frühen Durchschlag und hält die Rückkopplungskapazität Cdg niedrig. Das dazwischenliegende n–-dotierte implantierte Gebiet 32 dient als ein Überlappungsgebiet zwischen dem n–-Gebiet 33 und dem n-leitenden Streifen 30. Mit der Tiefe und der Dotierkonzentration dieser Implantierung wird der Kompromiß zwischen Einschaltwiderstand, Durchschlagspannung, Heißträgerinjektion und Rückkopplungskapazität Cdg optimiert. Jedoch kann, wie in 4 gezeigt, auch ein einzelnes n–-Gebiet 40 verwendet werden. 4 zeigt nur die relevante Sektion um das Gate eines weiteren Ausführungsbeispiels herum, die von der in 3 gezeigten Ausführungsform verschieden ist. Ähnliche Strukturen sind mit ähnlichen Zahlen bezeichnet.
  • 5 zeigt noch eine weitere Ausführungsform gemäß der vorliegenden Erfindung. Wieder sind ähnliche Strukturen mit ähnlichen Zahlen bezeichnet. Bei dieser Ausführungsform sind Gebiete 40 und Gebiete 30 wie in 4 gezeigt zu einem einzelnen Gebiet 50 vereinigt. Somit ist der leitende Streifen 50 praktisch verlängert, damit er unter das Gate 26 reicht. Diese Ausführungsform sorgt deshalb nur für zwei Abstufungsstufen beim Ausbilden eines abgestuften Übergangs, nämlich das stärker dotierte Gebiet 28 und das geringer dotierte Gebiet 50.
  • Bei allen Ausführungsformen jedoch, kann es zwei Implantierungen unter der Drainkontaktelektrode 34 wie in 3 gezeigt geben: eine flache stark dotierte Implantierung 28 für einen geringen Kontaktwiderstand an der Drainkontaktelektrode 34 und eine weitere hochenergetische Implantierung 27, die als Spannungsabschluß dient, um einen Durchschlag zwischen der Drainelektrode 34 und der Superübergangsschicht 29 zu verhindern.
  • 6 zeigt die implementierte Struktur als Ergebnis einer Prozeßsimulation in einem kommerziellen Werkzeug. Die rechte Figur zeigt die Nettodotierkonzentration entlang einer Schnittlinie über den Superübergangsstapel; die seitliche Verlängerung der neuen Draingestaltung beträgt etwa 3 μm. In dieser Figur sind somit beispielhafte Abmessungen zu sehen.
  • Wenngleich bestimmte Ausführungsformen der Erfindung gezeigt und beschrieben worden sind, ist die Erfindung nicht auf die bevorzugten Ausführungsformen beschränkt, und es ist für den Fachmann ersichtlich, daß verschiedene Änderungen und Modifikationen vorgenommen werden können, ohne vom Schutzbereich der Erfindung abzuweichen, der nur durch die beigefügten Ansprüche und ihre Äquivalente definiert ist. Beispielsweise kann das Substrat ein Substrat vom p-Typ oder vom n-Typ sein. Somit würden Source- und Draingebiet entweder vom n-Typ bzw. vom p-Typ sein.
  • Zusammenfassung
  • Eine Halbleitertransistorstruktur umfaßt ein Substrat mit einer Epitaxialschicht, ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht aus erstreckt, ein Draingebiet innerhalb der Epitaxialschicht, einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt und ein Gate, das über dem Kanal angeordnet ist. Das Draingebiet umfaßt ein erstes Gebiet zum Herstellen eines Kontakts mit einer Elektrode, ein zweites Gebiet mit geringerer Dotierung als das erste Gebiet, vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet in einer Richtung zu dem Gate erstreckend, ein drittes Gebiet mit geringerer Dotierung als das zweite Gebiet und sich vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem zweiten Gebiet aus bis unter das Gate erstreckend, eine Deckschicht, die sich von der Oberfläche der Epitaxialschicht zu dem zweiten Gebiet erstreckt, und eine Bodenschicht, die sich von dem zweiten Gebiet in die Epitaxialschicht erstreckt.

Claims (32)

  1. Halbleitertransistorstruktur, die folgendes umfaßt: – ein Substrat mit einer Epitaxialschicht mit einem ersten Leitfähigkeitstyp; – ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp aus erstreckt; – ein Draingebiet innerhalb der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp; – einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt; – ein Gate, das über dem Kanal angeordnet ist; – wobei das Draingebiet folgendes umfaßt: – ein erstes Gebiet mit dem zweiten Leitfähigkeitstyp zum Herstellen eines Kontakts mit einer Elektrode; – ein zweites Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das erste Gebiet, vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet in einer Richtung zu dem Gate erstreckend; – ein drittes Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das zweite Gebiet und sich vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem zweiten Gebiet aus bis unter das Gate erstreckend; – eine Deckschicht mit dem ersten Leitfähigkeitstyp, die sich von der Oberfläche der Epitaxialschicht zu dem zweiten Gebiet erstreckt; und – eine Bodenschicht mit dem ersten Leitfähigkeitstyp, die sich von dem zweiten Gebiet in die Epitaxialschicht erstreckt.
  2. Halbleiterstruktur nach Anspruch 1, wobei das dritte Gebiet ein erstes Teilgebiet mit dem zweiten Leitfähigkeitstyp beinhaltet, das sich von dem zweiten Gebiet horizontal zu dem Gate erstreckt, und ein zweites Teilgebiet mit dem zweiten Leitfähigkeitstyp, das sich vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem ersten Teilgebiet bis unter das Gate erstreckt.
  3. Halbleiterstruktur nach Anspruch 2, wobei das erste Teilgebiet geringer dotiert ist als das zweite Gebiet und das zweite Teilgebiet geringer dotiert ist als das erste Teilgebiet.
  4. Halbleiterstruktur nach Anspruch 2, wobei das erste Teilgebiet geringer dotiert ist als das zweite Gebiet und das erste und das zweite Teilgebiet überlappen und das erste Teilgebiet teilweise geringer dotiert ist als das zweite Teilgebiet.
  5. Halbleiterstruktur nach Anspruch 1, die weiterhin einen Spannungsabschluß mit dem zweiten Leitfähigkeitstyp, der sich von der Elektrode tiefer in die Epitaxialschicht erstreckt als das erste Gebiet, beinhaltet.
  6. Halbleiterstruktur nach Anspruch 1, die weiterhin eine Sinkerstruktur mit dem ersten Leitfähigkeitstyp, die sich von dem Sourcegebiet zum Boden der Epitaxialschicht erstreckt, beinhaltet.
  7. Halbleiterstruktur nach Anspruch 6, wobei das Substrat stark dotiert ist.
  8. Halbleiterstruktur nach Anspruch 1, wobei das zweite Gebiet eine ungefähre horizontale Länge von 1-3 Mikrometer aufweist.
  9. Halbleiterstruktur nach Anspruch 1, wobei der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  10. Halbleiterstruktur nach Anspruch 1, wobei der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist.
  11. Halbleitertransistorstruktur, die folgendes umfaßt: – ein Substrat mit einer Epitaxialschicht mit einem ersten Leitfähigkeitstyp; – ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp aus erstreckt; – ein Draingebiet innerhalb der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp; – einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt; – ein Gate, das über dem Kanal angeordnet ist; – wobei das Draingebiet folgendes beinhaltet: – ein erstes Gebiet mit dem zweiten Leitfähigkeitstyp zum Herstellen eines Kontakts mit einer Elektrode; – ein zweites Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das erste Gebiet, vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet in einer Richtung zu dem Gate erstreckend; – ein drittes Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das zweite Gebiet und sich von dem zweiten Gebiet horizontal zu dem Gate erstreckend; – ein viertes Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das dritte Gebiet und sich vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem dritten Gebiet bis unter das Gate erstreckend; – eine Deckschicht mit dem ersten Leitfähigkeitstyp, die sich von der Oberfläche der Epitaxialschicht zu dem zweiten Gebiet erstreckt; und – eine Bodenschicht mit dem ersten Leitfähigkeitstyp, die sich von dem zweiten Gebiet in die Epitaxialschicht erstreckt.
  12. Halbleiterstruktur nach Anspruch 11, weiterhin mit einem Spannungsabschluß mit dem zweiten Leitfähigkeitstyp, der sich von der Elektrode tiefer in die Epitaxialschicht erstreckt als das erste Gebiet.
  13. Halbleiterstruktur nach Anspruch 11, weiterhin mit einer Sinkerstruktur mit dem ersten Leitfähigkeitstyp, die sich von dem Sourcegebiet zum Boden der Epitaxialschicht erstreckt.
  14. Halbleiterstruktur nach Anspruch 13, wobei das Substrat stark dotiert ist.
  15. Halbleiterstruktur nach Anspruch 11, wobei das zweite Gebiet eine ungefähre horizontale Länge von 1-3 Mikrometer aufweist.
  16. Halbleiterstruktur nach Anspruch 11, wobei der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  17. Halbleiterstruktur nach Anspruch 11, wobei der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist.
  18. Halbleitertransistorstruktur, die folgendes beinhaltet: – ein Substrat mit einer Epitaxialschicht mit einem ersten Leitfähigkeitstyp; – ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp aus erstreckt; – ein Draingebiet innerhalb der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp; – einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt; – ein Gate, das über dem Kanal angeordnet ist; – wobei das Draingebiet folgendes umfaßt: – ein erstes Gebiet mit dem zweiten Leitfähigkeitstyp zum Herstellen eines Kontakts mit einer Elektrode; – ein zweites Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das erste Gebiet, mindestens teilweise vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet bis unter das Gate erstreckend; – eine Deckschicht mit dem ersten Leitfähigkeitstyp, die sich von der Oberfläche der Epitaxialschicht zu dem zweiten Gebiet erstreckt; und – eine Bodenschicht mit dem ersten Leitfähigkeitstyp, die sich von dem zweiten Gebiet in die Epitaxialschicht erstreckt.
  19. Halbleiterstruktur nach Anspruch 18, weiterhin mit einem Spannungsabschluß mit dem zweiten Leitfähigkeitstyp, auf der Seite des Draingebiets gegenüber der dem Gate zugewandten Seite liegend und sich von der Oberfläche der Epitaxialschicht aus erstreckend.
  20. Halbleiterstruktur nach Anspruch 18, weiterhin mit einer Sinkerstruktur mit dem ersten Leitfähigkeitstyp, die sich von dem Sourcegebiet zum Boden der Epitaxialschicht erstreckt.
  21. Halbleiterstruktur nach Anspruch 20, wobei das Substrat stark dotiert ist.
  22. Halbleiterstruktur nach Anspruch 18, wobei das zweite Gebiet eine ungefähre horizontale Länge von 1-3 Mikrometer aufweist.
  23. Halbleiterstruktur nach Anspruch 18, wobei der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  24. Halbleiterstruktur nach Anspruch 18, wobei der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist.
  25. Halbleitertransistorstruktur, die folgendes beinhaltet: – ein Substrat mit einer Epitaxialschicht mit einem ersten Leitfähigkeitstyp; – ein Sourcegebiet, das sich von der Oberfläche der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp aus erstreckt; – ein Draingebiet innerhalb der Epitaxialschicht mit einem zweiten Leitfähigkeitstyp; – einen Kanal, der zwischen dem Drain- und Sourcegebiet liegt; – ein Gate, das über dem Kanal angeordnet ist; – wobei das Draingebiet folgendes umfaßt: – ein erstes Gebiet mit dem zweiten Leitfähigkeitstyp zum Herstellen eines Kontakts mit einer Elektrode; – ein zweites Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das erste Gebiet, vergraben in der Epitaxialschicht und sich horizontal von dem ersten Gebiet in einer Richtung zu dem Gate erstreckend; – ein drittes Gebiet mit dem zweiten Leitfähigkeitstyp mit geringerer Dotierung als das zweite Gebiet und sich von dem zweiten Gebiet horizontal zu dem Gate erstreckend; – ein viertes Gebiet mit dem zweiten Leitfähigkeitstyp, sich vertikal von der Oberfläche der Epitaxialschicht und horizontal von dem dritten Gebiet bis unter das Gate erstreckend, wobei das dritte und das vierte Gebiet überlappen und die Überlappung stärker dotiert ist als das vierte Gebiet; – eine Deckschicht mit dem ersten Leitfähigkeitstyp, die sich von der Oberfläche der Epitaxialschicht zu dem zweiten Gebiet erstreckt; und – eine Bodenschicht mit dem ersten Leitfähigkeitstyp, die sich von dem zweiten Gebiet in die Epitaxialschicht erstreckt.
  26. Halbleiterstruktur nach Anspruch 25, weiterhin mit einem Spannungsabschluß mit dem zweiten Leitfähigkeitstyp, der sich von der Elektrode tiefer in die Epitaxialschicht erstreckt als das erste Gebiet.
  27. Halbleiterstruktur nach Anspruch 25, weiterhin mit einer Sinkerstruktur mit dem ersten Leitfähigkeitstyp, die sich von dem Sourcegebiet zum Boden der Epitaxialschicht erstreckt.
  28. Halbleiterstruktur nach Anspruch 27, wobei das Substrat stark dotiert ist.
  29. Halbleiterstruktur nach Anspruch 25, wobei das zweite Gebiet eine ungefähre horizontale Länge von 1-3 Mikrometer aufweist.
  30. Halbleiterstruktur nach Anspruch 25, wobei der erste Leitfähigkeitstyp ein p-Typ ist und der zweite Leitfähigkeitstyp ein n-Typ ist.
  31. Halbleiterstruktur nach Anspruch 25, wobei der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist.
  32. Halbleiterstruktur nach Anspruch 25, wobei das dritte Gebiet teilweise geringer dotiert ist als das vierte Gebiet.
DE112004001846T 2003-10-03 2004-10-01 LDMOS-Transistor Expired - Fee Related DE112004001846B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/678,837 US6989567B2 (en) 2003-10-03 2003-10-03 LDMOS transistor
US10/678,837 2003-10-03
PCT/EP2004/011006 WO2005036649A1 (en) 2003-10-03 2004-10-01 High-voltage mos field-effecttransistor

Publications (2)

Publication Number Publication Date
DE112004001846T5 true DE112004001846T5 (de) 2006-07-13
DE112004001846B4 DE112004001846B4 (de) 2010-10-28

Family

ID=34394031

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004001846T Expired - Fee Related DE112004001846B4 (de) 2003-10-03 2004-10-01 LDMOS-Transistor

Country Status (4)

Country Link
US (1) US6989567B2 (de)
CN (1) CN100530689C (de)
DE (1) DE112004001846B4 (de)
WO (1) WO2005036649A1 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100370625C (zh) * 2005-10-14 2008-02-20 西安电子科技大学 可集成的高压p型ldmos晶体管结构及其制备方法
US20070228463A1 (en) * 2006-04-03 2007-10-04 Jun Cai Self-aligned complementary ldmos
US7626233B2 (en) * 2007-04-23 2009-12-01 Infineon Technologies Ag LDMOS device
US20090096039A1 (en) * 2007-10-10 2009-04-16 United Microelectronics Corp. High-voltage device and manufacturing method of top layer in high-voltage device
US9748383B2 (en) * 2008-02-15 2017-08-29 X-Fab Semiconductor Foundries Ag Transistor
CN101719515B (zh) * 2009-11-03 2011-11-23 苏州远创达科技有限公司 栅下具有横向扩散埋层的ldmos器件
US8330220B2 (en) * 2010-04-29 2012-12-11 Freescale Semiconductor, Inc. LDMOS with enhanced safe operating area (SOA) and method therefor
CN102386227B (zh) * 2010-08-31 2015-04-08 上海华虹宏力半导体制造有限公司 双向表面电场减弱的漏极隔离dddmos晶体管及方法
US8477467B2 (en) 2011-07-26 2013-07-02 United Microelectronics Corp. Electrostatic discharge protection circuit
CN103035728B (zh) * 2012-12-04 2015-10-14 上海华虹宏力半导体制造有限公司 应用于射频领域的ldmos器件及其制造方法
CN104078359A (zh) * 2013-03-28 2014-10-01 中芯国际集成电路制造(上海)有限公司 Nmos晶体管及其形成方法
US8962402B1 (en) 2013-08-14 2015-02-24 International Business Machines Corporation Lateral diffusion metal oxide semiconductor (LDMOS) device with tapered drift electrode
TWI567977B (zh) * 2015-06-29 2017-01-21 新唐科技股份有限公司 金氧半場效電晶體及其製造方法
CN109935633B (zh) * 2017-12-15 2022-07-08 深圳尚阳通科技有限公司 Ldmos器件
JP7109266B2 (ja) * 2018-06-06 2022-07-29 エイブリック株式会社 半導体装置およびその製造方法
CN114551579B (zh) * 2020-11-25 2023-10-31 苏州华太电子技术股份有限公司 Ldmos器件、抑制热载流子效应所导致ldmos器件退化的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672419A (en) * 1984-06-25 1987-06-09 Texas Instruments Incorporated Metal gate, interconnect and contact system for VLSI devices
US4746624A (en) * 1986-10-31 1988-05-24 Hewlett-Packard Company Method for making an LDD MOSFET with a shifted buried layer and a blocking region
US4811075A (en) * 1987-04-24 1989-03-07 Power Integrations, Inc. High voltage MOS transistors
US5132753A (en) * 1990-03-23 1992-07-21 Siliconix Incorporated Optimization of BV and RDS-on by graded doping in LDD and other high voltage ICs
US5155563A (en) * 1991-03-18 1992-10-13 Motorola, Inc. Semiconductor device having low source inductance
US5171700A (en) * 1991-04-01 1992-12-15 Sgs-Thomson Microelectronics, Inc. Field effect transistor structure and method
JPH0653232A (ja) * 1992-08-03 1994-02-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5313082A (en) * 1993-02-16 1994-05-17 Power Integrations, Inc. High voltage MOS transistor with a low on-resistance
US5349225A (en) * 1993-04-12 1994-09-20 Texas Instruments Incorporated Field effect transistor with a lightly doped drain
US5585294A (en) * 1994-10-14 1996-12-17 Texas Instruments Incorporated Method of fabricating lateral double diffused MOS (LDMOS) transistors
US5719424A (en) * 1995-10-05 1998-02-17 Micron Technology, Inc. Graded LDD implant process for sub-half-micron MOS devices
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
US5747373A (en) * 1996-09-24 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd. Nitride-oxide sidewall spacer for salicide formation
KR100205320B1 (ko) * 1996-10-25 1999-07-01 구본준 모스펫 및 그 제조방법
US6168983B1 (en) * 1996-11-05 2001-01-02 Power Integrations, Inc. Method of making a high-voltage transistor with multiple lateral conduction layers
US6424007B1 (en) * 2001-01-24 2002-07-23 Power Integrations, Inc. High-voltage transistor with buried conduction layer
US6762456B1 (en) * 2001-12-26 2004-07-13 Sirenza Microdevices, Inc. Multiple conductive plug structure including at least one conductive plug region and at least one between-conductive-plug region for lateral RF MOS devices
US6613622B1 (en) * 2002-07-15 2003-09-02 Semiconductor Components Industries Llc Method of forming a semiconductor device and structure therefor
US20040108544A1 (en) * 2002-12-09 2004-06-10 Semiconductor Components Industries, Llc High voltage mosfet with laterally varying drain doping and method
US6828628B2 (en) * 2003-03-05 2004-12-07 Agere Systems, Inc. Diffused MOS devices with strained silicon portions and methods for forming same

Also Published As

Publication number Publication date
CN1890815A (zh) 2007-01-03
DE112004001846B4 (de) 2010-10-28
US6989567B2 (en) 2006-01-24
US20050073003A1 (en) 2005-04-07
CN100530689C (zh) 2009-08-19
WO2005036649A1 (en) 2005-04-21

Similar Documents

Publication Publication Date Title
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE60035144T2 (de) MOS-Gate-Leistungsbauelement hoher Dichte und dessen Herstellungsverfahren
DE102007061191B4 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE10262418B3 (de) MOS-Transistoreinrichtung
DE69635824T2 (de) Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit
DE102008023349B4 (de) Halbleitervorrichtung
DE102006046853B4 (de) Randkonstruktion für ein Halbleiterbauelement und Verfahren zur Herstellung derselben
EP1421612B1 (de) LDMOS-Transistor und dessen Herstellungsverfahren
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE112004001846B4 (de) LDMOS-Transistor
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
DE10296457T5 (de) Leistungshalbleitervorrichtung mit einer Grabengateelektrode und Verfahren zum Herstellen derselben
DE102010036501A1 (de) Halbleitervorrichtung mit einer potenzialfreien Halbleiterzone
DE112007001578T5 (de) Lateraler Fet mit Trench-Gate mit direktem Source-Drain-Strompfad
DE112014004583T5 (de) Siliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102004041198B4 (de) Laterales Halbleiterbauelement mit einer Feldelektrode und einer Entladestruktur
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102014114100A1 (de) Igbt mit reduzierter rückwirkungskapazität
WO2000070654A2 (de) Niederohmiges vdmos-halbleiterbauelement
DE102005048447A1 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE10210138B4 (de) Durch Feldeffekt steuerbares vertikales Halbleiterbauelement und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 112004001846

Country of ref document: DE

Date of ref document: 20060713

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee